Lines Matching refs:op2

605 define void @fastmathflags(float %op1, float %op2) {
606   %f.nnan = fadd nnan float %op1, %op2
607   ; CHECK: %f.nnan = fadd nnan float %op1, %op2
608   %f.ninf = fadd ninf float %op1, %op2
609   ; CHECK: %f.ninf = fadd ninf float %op1, %op2
610   %f.nsz = fadd nsz float %op1, %op2
611   ; CHECK: %f.nsz = fadd nsz float %op1, %op2
612   %f.arcp = fadd arcp float %op1, %op2
613   ; CHECK: %f.arcp = fadd arcp float %op1, %op2
614   %f.fast = fadd fast float %op1, %op2
615   ; CHECK: %f.fast = fadd fast float %op1, %op2
720 define void @instructions.binops(i8 %op1, i8 %op2) {
722   add i8 %op1, %op2
723   ; CHECK: add i8 %op1, %op2
724   add nuw i8 %op1, %op2
725   ; CHECK: add nuw i8 %op1, %op2
726   add nsw i8 %op1, %op2
727   ; CHECK: add nsw i8 %op1, %op2
728   add nuw nsw i8 %op1, %op2
729   ; CHECK: add nuw nsw i8 %op1, %op2
730   sub i8 %op1, %op2
731   ; CHECK: sub i8 %op1, %op2
732   sub nuw i8 %op1, %op2
733   ; CHECK: sub nuw i8 %op1, %op2
734   sub nsw i8 %op1, %op2
735   ; CHECK: sub nsw i8 %op1, %op2
736   sub nuw nsw i8 %op1, %op2
737   ; CHECK: sub nuw nsw i8 %op1, %op2
738   mul i8 %op1, %op2
739   ; CHECK: mul i8 %op1, %op2
740   mul nuw i8 %op1, %op2
741   ; CHECK: mul nuw i8 %op1, %op2
742   mul nsw i8 %op1, %op2
743   ; CHECK: mul nsw i8 %op1, %op2
744   mul nuw nsw i8 %op1, %op2
745   ; CHECK: mul nuw nsw i8 %op1, %op2
748   udiv i8 %op1, %op2
749   ; CHECK: udiv i8 %op1, %op2
750   udiv exact i8 %op1, %op2
751   ; CHECK: udiv exact i8 %op1, %op2
752   sdiv i8 %op1, %op2
753   ; CHECK: sdiv i8 %op1, %op2
754   sdiv exact i8 %op1, %op2
755   ; CHECK: sdiv exact i8 %op1, %op2
758   urem i8 %op1, %op2
759   ; CHECK: urem i8 %op1, %op2
760   srem i8 %op1, %op2
761   ; CHECK: srem i8 %op1, %op2
767 define void @instructions.bitwise_binops(i8 %op1, i8 %op2) {
769   shl i8 %op1, %op2
770   ; CHECK: shl i8 %op1, %op2
771   shl nuw i8 %op1, %op2
772   ; CHECK: shl nuw i8 %op1, %op2
773   shl nsw i8 %op1, %op2
774   ; CHECK: shl nsw i8 %op1, %op2
775   shl nuw nsw i8 %op1, %op2
776   ; CHECK: shl nuw nsw i8 %op1, %op2
779   lshr i8 %op1, %op2
780   ; CHECK: lshr i8 %op1, %op2
781   lshr exact i8 %op1, %op2
782   ; CHECK: lshr exact i8 %op1, %op2
783   ashr i8 %op1, %op2
784   ; CHECK: ashr i8 %op1, %op2
785   ashr exact i8 %op1, %op2
786   ; CHECK: ashr exact i8 %op1, %op2
789   and i8 %op1, %op2
790   ; CHECK: and i8 %op1, %op2
791   or i8 %op1, %op2
792   ; CHECK: or i8 %op1, %op2
793   xor i8 %op1, %op2
794   ; CHECK: xor i8 %op1, %op2
911 define void @instructions.other(i32 %op1, i32 %op2, half %fop1, half %fop2) {
913   icmp eq  i32 %op1, %op2
914   ; CHECK: icmp eq  i32 %op1, %op2
915   icmp ne  i32 %op1, %op2
916   ; CHECK: icmp ne  i32 %op1, %op2
917   icmp ugt i32 %op1, %op2
918   ; CHECK: icmp ugt i32 %op1, %op2
919   icmp uge i32 %op1, %op2
920   ; CHECK: icmp uge i32 %op1, %op2
921   icmp ult i32 %op1, %op2
922   ; CHECK: icmp ult i32 %op1, %op2
923   icmp ule i32 %op1, %op2
924   ; CHECK: icmp ule i32 %op1, %op2
925   icmp sgt i32 %op1, %op2
926   ; CHECK: icmp sgt i32 %op1, %op2
927   icmp sge i32 %op1, %op2
928   ; CHECK: icmp sge i32 %op1, %op2
929   icmp slt i32 %op1, %op2
930   ; CHECK: icmp slt i32 %op1, %op2
931   icmp sle i32 %op1, %op2
932   ; CHECK: icmp sle i32 %op1, %op2
969   %v1 = add i32 %op1, %op2
972   %v2 = add i32 %op1, %op2