Lines Matching refs:op2

649 define void @fastmathflags(float %op1, float %op2) {
650   %f.nnan = fadd nnan float %op1, %op2
651   ; CHECK: %f.nnan = fadd nnan float %op1, %op2
652   %f.ninf = fadd ninf float %op1, %op2
653   ; CHECK: %f.ninf = fadd ninf float %op1, %op2
654   %f.nsz = fadd nsz float %op1, %op2
655   ; CHECK: %f.nsz = fadd nsz float %op1, %op2
656   %f.arcp = fadd arcp float %op1, %op2
657   ; CHECK: %f.arcp = fadd arcp float %op1, %op2
658   %f.fast = fadd fast float %op1, %op2
659   ; CHECK: %f.fast = fadd fast float %op1, %op2
762 define void @instructions.binops(i8 %op1, i8 %op2) {
764   add i8 %op1, %op2
765   ; CHECK: add i8 %op1, %op2
766   add nuw i8 %op1, %op2
767   ; CHECK: add nuw i8 %op1, %op2
768   add nsw i8 %op1, %op2
769   ; CHECK: add nsw i8 %op1, %op2
770   add nuw nsw i8 %op1, %op2
771   ; CHECK: add nuw nsw i8 %op1, %op2
772   sub i8 %op1, %op2
773   ; CHECK: sub i8 %op1, %op2
774   sub nuw i8 %op1, %op2
775   ; CHECK: sub nuw i8 %op1, %op2
776   sub nsw i8 %op1, %op2
777   ; CHECK: sub nsw i8 %op1, %op2
778   sub nuw nsw i8 %op1, %op2
779   ; CHECK: sub nuw nsw i8 %op1, %op2
780   mul i8 %op1, %op2
781   ; CHECK: mul i8 %op1, %op2
782   mul nuw i8 %op1, %op2
783   ; CHECK: mul nuw i8 %op1, %op2
784   mul nsw i8 %op1, %op2
785   ; CHECK: mul nsw i8 %op1, %op2
786   mul nuw nsw i8 %op1, %op2
787   ; CHECK: mul nuw nsw i8 %op1, %op2
790   udiv i8 %op1, %op2
791   ; CHECK: udiv i8 %op1, %op2
792   udiv exact i8 %op1, %op2
793   ; CHECK: udiv exact i8 %op1, %op2
794   sdiv i8 %op1, %op2
795   ; CHECK: sdiv i8 %op1, %op2
796   sdiv exact i8 %op1, %op2
797   ; CHECK: sdiv exact i8 %op1, %op2
800   urem i8 %op1, %op2
801   ; CHECK: urem i8 %op1, %op2
802   srem i8 %op1, %op2
803   ; CHECK: srem i8 %op1, %op2
809 define void @instructions.bitwise_binops(i8 %op1, i8 %op2) {
811   shl i8 %op1, %op2
812   ; CHECK: shl i8 %op1, %op2
813   shl nuw i8 %op1, %op2
814   ; CHECK: shl nuw i8 %op1, %op2
815   shl nsw i8 %op1, %op2
816   ; CHECK: shl nsw i8 %op1, %op2
817   shl nuw nsw i8 %op1, %op2
818   ; CHECK: shl nuw nsw i8 %op1, %op2
821   lshr i8 %op1, %op2
822   ; CHECK: lshr i8 %op1, %op2
823   lshr exact i8 %op1, %op2
824   ; CHECK: lshr exact i8 %op1, %op2
825   ashr i8 %op1, %op2
826   ; CHECK: ashr i8 %op1, %op2
827   ashr exact i8 %op1, %op2
828   ; CHECK: ashr exact i8 %op1, %op2
831   and i8 %op1, %op2
832   ; CHECK: and i8 %op1, %op2
833   or i8 %op1, %op2
834   ; CHECK: or i8 %op1, %op2
835   xor i8 %op1, %op2
836   ; CHECK: xor i8 %op1, %op2
952 define void @instructions.other(i32 %op1, i32 %op2, half %fop1, half %fop2) {
954   icmp eq  i32 %op1, %op2
955   ; CHECK: icmp eq  i32 %op1, %op2
956   icmp ne  i32 %op1, %op2
957   ; CHECK: icmp ne  i32 %op1, %op2
958   icmp ugt i32 %op1, %op2
959   ; CHECK: icmp ugt i32 %op1, %op2
960   icmp uge i32 %op1, %op2
961   ; CHECK: icmp uge i32 %op1, %op2
962   icmp ult i32 %op1, %op2
963   ; CHECK: icmp ult i32 %op1, %op2
964   icmp ule i32 %op1, %op2
965   ; CHECK: icmp ule i32 %op1, %op2
966   icmp sgt i32 %op1, %op2
967   ; CHECK: icmp sgt i32 %op1, %op2
968   icmp sge i32 %op1, %op2
969   ; CHECK: icmp sge i32 %op1, %op2
970   icmp slt i32 %op1, %op2
971   ; CHECK: icmp slt i32 %op1, %op2
972   icmp sle i32 %op1, %op2
973   ; CHECK: icmp sle i32 %op1, %op2
1010   %v1 = add i32 %op1, %op2
1013   %v2 = add i32 %op1, %op2