Lines Matching refs:op2

680 define void @fastmathflags(float %op1, float %op2) {
681   %f.nnan = fadd nnan float %op1, %op2
682   ; CHECK: %f.nnan = fadd nnan float %op1, %op2
683   %f.ninf = fadd ninf float %op1, %op2
684   ; CHECK: %f.ninf = fadd ninf float %op1, %op2
685   %f.nsz = fadd nsz float %op1, %op2
686   ; CHECK: %f.nsz = fadd nsz float %op1, %op2
687   %f.arcp = fadd arcp float %op1, %op2
688   ; CHECK: %f.arcp = fadd arcp float %op1, %op2
689   %f.fast = fadd fast float %op1, %op2
690   ; CHECK: %f.fast = fadd fast float %op1, %op2
910 define void @instructions.binops(i8 %op1, i8 %op2) {
912   add i8 %op1, %op2
913   ; CHECK: add i8 %op1, %op2
914   add nuw i8 %op1, %op2
915   ; CHECK: add nuw i8 %op1, %op2
916   add nsw i8 %op1, %op2
917   ; CHECK: add nsw i8 %op1, %op2
918   add nuw nsw i8 %op1, %op2
919   ; CHECK: add nuw nsw i8 %op1, %op2
920   sub i8 %op1, %op2
921   ; CHECK: sub i8 %op1, %op2
922   sub nuw i8 %op1, %op2
923   ; CHECK: sub nuw i8 %op1, %op2
924   sub nsw i8 %op1, %op2
925   ; CHECK: sub nsw i8 %op1, %op2
926   sub nuw nsw i8 %op1, %op2
927   ; CHECK: sub nuw nsw i8 %op1, %op2
928   mul i8 %op1, %op2
929   ; CHECK: mul i8 %op1, %op2
930   mul nuw i8 %op1, %op2
931   ; CHECK: mul nuw i8 %op1, %op2
932   mul nsw i8 %op1, %op2
933   ; CHECK: mul nsw i8 %op1, %op2
934   mul nuw nsw i8 %op1, %op2
935   ; CHECK: mul nuw nsw i8 %op1, %op2
938   udiv i8 %op1, %op2
939   ; CHECK: udiv i8 %op1, %op2
940   udiv exact i8 %op1, %op2
941   ; CHECK: udiv exact i8 %op1, %op2
942   sdiv i8 %op1, %op2
943   ; CHECK: sdiv i8 %op1, %op2
944   sdiv exact i8 %op1, %op2
945   ; CHECK: sdiv exact i8 %op1, %op2
948   urem i8 %op1, %op2
949   ; CHECK: urem i8 %op1, %op2
950   srem i8 %op1, %op2
951   ; CHECK: srem i8 %op1, %op2
957 define void @instructions.bitwise_binops(i8 %op1, i8 %op2) {
959   shl i8 %op1, %op2
960   ; CHECK: shl i8 %op1, %op2
961   shl nuw i8 %op1, %op2
962   ; CHECK: shl nuw i8 %op1, %op2
963   shl nsw i8 %op1, %op2
964   ; CHECK: shl nsw i8 %op1, %op2
965   shl nuw nsw i8 %op1, %op2
966   ; CHECK: shl nuw nsw i8 %op1, %op2
969   lshr i8 %op1, %op2
970   ; CHECK: lshr i8 %op1, %op2
971   lshr exact i8 %op1, %op2
972   ; CHECK: lshr exact i8 %op1, %op2
973   ashr i8 %op1, %op2
974   ; CHECK: ashr i8 %op1, %op2
975   ashr exact i8 %op1, %op2
976   ; CHECK: ashr exact i8 %op1, %op2
979   and i8 %op1, %op2
980   ; CHECK: and i8 %op1, %op2
981   or i8 %op1, %op2
982   ; CHECK: or i8 %op1, %op2
983   xor i8 %op1, %op2
984   ; CHECK: xor i8 %op1, %op2
1100 define void @instructions.other(i32 %op1, i32 %op2, half %fop1, half %fop2) {
1102   icmp eq  i32 %op1, %op2
1103   ; CHECK: icmp eq  i32 %op1, %op2
1104   icmp ne  i32 %op1, %op2
1105   ; CHECK: icmp ne  i32 %op1, %op2
1106   icmp ugt i32 %op1, %op2
1107   ; CHECK: icmp ugt i32 %op1, %op2
1108   icmp uge i32 %op1, %op2
1109   ; CHECK: icmp uge i32 %op1, %op2
1110   icmp ult i32 %op1, %op2
1111   ; CHECK: icmp ult i32 %op1, %op2
1112   icmp ule i32 %op1, %op2
1113   ; CHECK: icmp ule i32 %op1, %op2
1114   icmp sgt i32 %op1, %op2
1115   ; CHECK: icmp sgt i32 %op1, %op2
1116   icmp sge i32 %op1, %op2
1117   ; CHECK: icmp sge i32 %op1, %op2
1118   icmp slt i32 %op1, %op2
1119   ; CHECK: icmp slt i32 %op1, %op2
1120   icmp sle i32 %op1, %op2
1121   ; CHECK: icmp sle i32 %op1, %op2
1158   %v1 = add i32 %op1, %op2
1161   %v2 = add i32 %op1, %op2