Lines Matching refs:i8
6 …di_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
7 …_andi_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
11 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_andi_b_ARG1
12 %1 = tail call <16 x i8> @llvm.mips.andi.b(<16 x i8> %0, i32 25)
13 store <16 x i8> %1, <16 x i8>* @llvm_mips_andi_b_RES
17 declare <16 x i8> @llvm.mips.andi.b(<16 x i8>, i32) nounwind
25 …bmnzi_b_ARG1 = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
26 …zi_b_ARG2 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
27 …bmnzi_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
31 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_bmnzi_b_ARG1
32 %1 = load <16 x i8>, <16 x i8>* @llvm_mips_bmnzi_b_ARG2
33 %2 = tail call <16 x i8> @llvm.mips.bmnzi.b(<16 x i8> %0, <16 x i8> %1, i32 25)
34 store <16 x i8> %2, <16 x i8>* @llvm_mips_bmnzi_b_RES
38 declare <16 x i8> @llvm.mips.bmnzi.b(<16 x i8>, <16 x i8>, i32) nounwind
49 …_bmzi_b_ARG1 = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
50 …zi_b_ARG2 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
51 …_bmzi_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
55 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_bmzi_b_ARG1
56 %1 = load <16 x i8>, <16 x i8>* @llvm_mips_bmzi_b_ARG2
57 %2 = tail call <16 x i8> @llvm.mips.bmzi.b(<16 x i8> %0, <16 x i8> %1, i32 25)
58 store <16 x i8> %2, <16 x i8>* @llvm_mips_bmzi_b_RES
62 declare <16 x i8> @llvm.mips.bmzi.b(<16 x i8>, <16 x i8>, i32) nounwind
74 …bseli_b_ARG1 = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
75 …li_b_ARG2 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
76 …bseli_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
80 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_bseli_b_ARG1
81 %1 = load <16 x i8>, <16 x i8>* @llvm_mips_bseli_b_ARG2
82 %2 = tail call <16 x i8> @llvm.mips.bseli.b(<16 x i8> %0, <16 x i8> %1, i32 25)
83 store <16 x i8> %2, <16 x i8>* @llvm_mips_bseli_b_RES
87 declare <16 x i8> @llvm.mips.bseli.b(<16 x i8>, <16 x i8>, i32) nounwind
98 …ri_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
99 …_nori_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
103 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_nori_b_ARG1
104 %1 = tail call <16 x i8> @llvm.mips.nori.b(<16 x i8> %0, i32 25)
105 store <16 x i8> %1, <16 x i8>* @llvm_mips_nori_b_RES
109 declare <16 x i8> @llvm.mips.nori.b(<16 x i8>, i32) nounwind
117 …ri_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
118 …s_ori_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
122 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_ori_b_ARG1
123 %1 = tail call <16 x i8> @llvm.mips.ori.b(<16 x i8> %0, i32 25)
124 store <16 x i8> %1, <16 x i8>* @llvm_mips_ori_b_RES
128 declare <16 x i8> @llvm.mips.ori.b(<16 x i8>, i32) nounwind
136 …hf_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
137 …s_shf_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
141 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_shf_b_ARG1
142 %1 = tail call <16 x i8> @llvm.mips.shf.b(<16 x i8> %0, i32 25)
143 store <16 x i8> %1, <16 x i8>* @llvm_mips_shf_b_RES
147 declare <16 x i8> @llvm.mips.shf.b(<16 x i8>, i32) nounwind
193 …ri_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i…
194 …_xori_b_RES = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0,…
198 %0 = load <16 x i8>, <16 x i8>* @llvm_mips_xori_b_ARG1
199 %1 = tail call <16 x i8> @llvm.mips.xori.b(<16 x i8> %0, i32 25)
200 store <16 x i8> %1, <16 x i8>* @llvm_mips_xori_b_RES
204 declare <16 x i8> @llvm.mips.xori.b(<16 x i8>, i32) nounwind