Lines Matching refs:u8
62 u8 rsvd1[19]; /* 0x00 - 0x12 */
63 u8 wcr; /* 0x13 */
66 u8 rsvd3[3]; /* 0x18 - 0x1A */
67 u8 cwsr; /* 0x1B */
68 u8 rsvd4[3]; /* 0x1C - 0x1E */
69 u8 scmisr; /* 0x1F */
70 u8 rsvd5[79]; /* 0x20 - 0x6F */
72 u8 rsvd7; /* 0x74 */
73 u8 cfier; /* 0x75 */
74 u8 cfloc; /* 0x76 */
75 u8 cfatr; /* 0x77 */
82 u8 rcr;
83 u8 rsr;
96 u8 podr_busctl; /* 0x00 */
97 u8 podr_be; /* 0x01 */
98 u8 podr_cs; /* 0x02 */
99 u8 podr_feci2c; /* 0x03 */
100 u8 podr_qspi; /* 0x04 */
101 u8 podr_timer; /* 0x05 */
102 u8 podr_uart; /* 0x06 */
103 u8 podr_fech; /* 0x07 */
104 u8 podr_fecl; /* 0x08 */
105 u8 res01[3]; /* 0x9 - 0x0B */
108 u8 pddr_busctl; /* 0x0C */
109 u8 pddr_be; /* 0x0D */
110 u8 pddr_cs; /* 0x0E */
111 u8 pddr_feci2c; /* 0x0F */
112 u8 pddr_qspi; /* 0x10*/
113 u8 pddr_timer; /* 0x11 */
114 u8 pddr_uart; /* 0x12 */
115 u8 pddr_fech; /* 0x13 */
116 u8 pddr_fecl; /* 0x14 */
117 u8 res02[5]; /* 0x15 - 0x19 */
120 u8 ppdr_cs; /* 0x1A */
121 u8 ppdr_feci2c; /* 0x1B */
122 u8 ppdr_qspi; /* 0x1C */
123 u8 ppdr_timer; /* 0x1D */
124 u8 ppdr_uart; /* 0x1E */
125 u8 ppdr_fech; /* 0x1F */
126 u8 ppdr_fecl; /* 0x20 */
127 u8 res03[3]; /* 0x21 - 0x23 */
130 u8 pclrr_busctl; /* 0x24 */
131 u8 pclrr_be; /* 0x25 */
132 u8 pclrr_cs; /* 0x26 */
133 u8 pclrr_feci2c; /* 0x27 */
134 u8 pclrr_qspi; /* 0x28 */
135 u8 pclrr_timer; /* 0x29 */
136 u8 pclrr_uart; /* 0x2A */
137 u8 pclrr_fech; /* 0x2B */
138 u8 pclrr_fecl; /* 0x2C */
139 u8 res04[3]; /* 0x2D - 0x2F */
142 u8 par_busctl; /* 0x30 */
143 u8 par_be; /* 0x31 */
144 u8 par_cs; /* 0x32 */
145 u8 par_feci2c; /* 0x33 */
146 u8 par_qspi; /* 0x34 */
147 u8 par_timer; /* 0x35 */
149 u8 par_fec; /* 0x38 */
150 u8 par_irq; /* 0x39 */
154 u8 mscr_fb; /* 0x3A */
155 u8 mscr_sdram; /* 0x3B */
157 u8 dscr_i2c; /* 0x3C */
158 u8 dscr_misc; /* 0x3D */
159 u8 dscr_fec; /* 0x3E */
160 u8 dscr_uart; /* 0x3F */
161 u8 dscr_qspi; /* 0x40 */
177 u8 odr; /* 0x00 Output divider */
178 u8 rsvd1;
179 u8 cr; /* 0x02 Control */
180 u8 rsvd2;
181 u8 mdr; /* 0x04 Modulation Divider */
182 u8 rsvd3;
183 u8 fdr; /* 0x06 Feedback Divider */
184 u8 rsvd4;