Lines Matching refs:PTU
83 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | DIS | M4))\
84 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M4))\
85 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M4))\
86 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M4))\
88 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M4))\
89 MUX_VAL(CP(GPMC_A8), (IEN | PTU | EN | M4))\
92 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0))\
93 MUX_VAL(CP(GPMC_D1), (IEN | PTU | EN | M0))\
94 MUX_VAL(CP(GPMC_D2), (IEN | PTU | EN | M0))\
95 MUX_VAL(CP(GPMC_D3), (IEN | PTU | EN | M0))\
96 MUX_VAL(CP(GPMC_D4), (IEN | PTU | EN | M0))\
97 MUX_VAL(CP(GPMC_D5), (IEN | PTU | EN | M0))\
98 MUX_VAL(CP(GPMC_D6), (IEN | PTU | EN | M0))\
99 MUX_VAL(CP(GPMC_D7), (IEN | PTU | EN | M0))\
100 MUX_VAL(CP(GPMC_D8), (IEN | PTU | EN | M0))\
101 MUX_VAL(CP(GPMC_D9), (IEN | PTU | EN | M0))\
102 MUX_VAL(CP(GPMC_D10), (IEN | PTU | EN | M0))\
103 MUX_VAL(CP(GPMC_D11), (IEN | PTU | EN | M0))\
104 MUX_VAL(CP(GPMC_D12), (IEN | PTU | EN | M0))\
105 MUX_VAL(CP(GPMC_D13), (IEN | PTU | EN | M0))\
106 MUX_VAL(CP(GPMC_D14), (IEN | PTU | EN | M0))\
107 MUX_VAL(CP(GPMC_D15), (IEN | PTU | EN | M0))\
108 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0))\
109 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M4))\
116 MUX_VAL(CP(GPMC_CLK), (IDIS | PTU | EN | M0))/*TP*/\
120 MUX_VAL(CP(GPMC_NBE0_CLE), (IDIS | PTU | EN | M0))\
126 MUX_VAL(CP(GPMC_WAIT3), (IDIS | PTU | EN | M4))/*GPIO_65*/\
157 MUX_VAL(CP(MMC1_CLK), (IEN | PTU | EN | M0))\
158 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | DIS | M0))\
159 MUX_VAL(CP(MMC1_DAT0), (IEN | PTU | DIS | M0))\
160 MUX_VAL(CP(MMC1_DAT1), (IEN | PTU | DIS | M0))\
161 MUX_VAL(CP(MMC1_DAT2), (IEN | PTU | DIS | M0))\
162 MUX_VAL(CP(MMC1_DAT3), (IEN | PTU | DIS | M0))\
163 MUX_VAL(CP(MMC1_DAT4), (IEN | PTU | DIS | M0))\
164 MUX_VAL(CP(MMC1_DAT5), (IEN | PTU | DIS | M0))\
165 MUX_VAL(CP(MMC1_DAT6), (IEN | PTU | DIS | M0))\
166 MUX_VAL(CP(MMC1_DAT7), (IEN | PTU | DIS | M0))\
179 MUX_VAL(CP(MCBSP_CLKS), (IEN | PTU | DIS | M0))\
181 MUX_VAL(CP(MCBSP1_FSR), (IDIS | PTU | EN | M0))\
212 MUX_VAL(CP(UART3_CTS_RCTX), (IEN | PTU | DIS | M0))\
217 MUX_VAL(CP(I2C1_SCL), (IEN | PTU | EN | M0))\
218 MUX_VAL(CP(I2C1_SDA), (IEN | PTU | EN | M0))\
219 MUX_VAL(CP(I2C2_SCL), (IEN | PTU | EN | M0))\
220 MUX_VAL(CP(I2C2_SDA), (IEN | PTU | EN | M0))\
221 MUX_VAL(CP(I2C3_SCL), (IEN | PTU | EN | M0))\
222 MUX_VAL(CP(I2C3_SDA), (IEN | PTU | EN | M0))\
224 MUX_VAL(CP(MCSPI1_CLK), (IEN | PTU | EN | M4))/*GPIO_171 TP*/\
225 MUX_VAL(CP(MCSPI1_SIMO), (IEN | PTU | EN | M4))/*GPIO_172 TP*/\
226 MUX_VAL(CP(MCSPI1_SOMI), (IEN | PTU | EN | M4))/*GPIO_173 TP*/\
227 MUX_VAL(CP(MCSPI1_CS0), (IEN | PTU | EN | M4))/*GPIO_174 TP*/\
228 MUX_VAL(CP(MCSPI1_CS1), (IEN | PTU | EN | M4))/*GPIO_175 TP*/\
229 MUX_VAL(CP(MCSPI1_CS2), (IEN | PTU | EN | M4))/*GPIO_176 TP*/\
238 MUX_VAL(CP(CCDC_PCLK), (IEN | PTU | EN | M0))\
240 MUX_VAL(CP(CCDC_HD), (IEN | PTU | EN | M0))\
241 MUX_VAL(CP(CCDC_VD), (IEN | PTU | EN | M0))\
263 MUX_VAL(CP(HECC1_TXD), (IEN | PTU | EN | M0))\
264 MUX_VAL(CP(HECC1_RXD), (IEN | PTU | EN | M0))\
268 MUX_VAL(CP(HDQ_SIO), (IEN | PTU | EN | M4))\
272 MUX_VAL(CP(SYS_NIRQ), (IEN | PTU | EN | M0))\
274 MUX_VAL(CP(SYS_NRESWARM), (IEN | PTU | EN | M0))/*GPIO_30 ToExp*/\
284 MUX_VAL(CP(SYS_CLKOUT2), (IEN | PTU | EN | M0))\
293 MUX_VAL(CP(ETK_CLK_ES2), (IEN | PTU | EN | M3))\
317 MUX_VAL(CP(D2D_NRESWARM), (IEN | PTU | EN | M0))\
332 MUX_VAL(CP(D2D_MSTDBY), (IEN | PTU | EN | M0))\
335 MUX_VAL(CP(D2D_IDLEACK), (IEN | PTU | EN | M0))\