169 	E1000_WRITE_REG(hw, EECD, *eecd);  in e1000_raise_ee_clk()
186 	E1000_WRITE_REG(hw, EECD, *eecd);  in e1000_lower_ee_clk()
222 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_shift_out_ee_bits()
236 	E1000_WRITE_REG(hw, EECD, eecd);  in e1000_shift_out_ee_bits()
293 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_standby_eeprom()
299 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_standby_eeprom()
305 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_standby_eeprom()
311 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_standby_eeprom()
317 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_standby_eeprom()
321 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_standby_eeprom()
377 			E1000_WRITE_REG(hw, EECD, eecd);  in e1000_acquire_eeprom()
387 				E1000_WRITE_REG(hw, EECD, eecd);  in e1000_acquire_eeprom()
399 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_acquire_eeprom()
403 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_acquire_eeprom()
407 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_acquire_eeprom()
533 			E1000_WRITE_REG(hw, EECD, eecd);  in e1000_init_eeprom_params()
653 			E1000_WRITE_REG(hw, I210_EERD, eerd);  in e1000_read_eeprom_eerd()
655 			E1000_WRITE_REG(hw, EERD, eerd);  in e1000_read_eeprom_eerd()
687 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_release_eeprom()
696 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_release_eeprom()
700 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_release_eeprom()
706 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_release_eeprom()
714 		E1000_WRITE_REG(hw, EECD, eecd);  in e1000_release_eeprom()
901 		E1000_WRITE_REG(hw, I210_EEWR, eewr);  in e1000_write_eeprom_srwr()
961 	E1000_WRITE_REG(hw, EECD, flup);  in e1000_update_flash_i210()
1189 	E1000_WRITE_REG(hw, SWSM, swsm);  in e1000_put_hw_eeprom_semaphore()
1227 		E1000_WRITE_REG(hw, SWSM, swsm);  in e1000_get_hw_eeprom_semaphore()
1279 	E1000_WRITE_REG(hw, SW_FW_SYNC, swfw_sync);  in e1000_swfw_sync_acquire()
1295 	E1000_WRITE_REG(hw, SW_FW_SYNC, swfw_sync);  in e1000_swfw_sync_release()
1629 		E1000_WRITE_REG(hw, I210_IAM, 0);  in e1000_reset_hw()
1630 	E1000_WRITE_REG(hw, IMC, 0xffffffff);  in e1000_reset_hw()
1636 	E1000_WRITE_REG(hw, RCTL, 0);  in e1000_reset_hw()
1637 	E1000_WRITE_REG(hw, TCTL, E1000_TCTL_PSP);  in e1000_reset_hw()
1656 	E1000_WRITE_REG(hw, CTRL, (ctrl | E1000_CTRL_RST));  in e1000_reset_hw()
1672 		E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext);  in e1000_reset_hw()
1682 		E1000_WRITE_REG(hw, MANC, manc);  in e1000_reset_hw()
1688 		E1000_WRITE_REG(hw, I210_IAM, 0);  in e1000_reset_hw()
1689 	E1000_WRITE_REG(hw, IMC, 0xffffffff);  in e1000_reset_hw()
1703 		E1000_WRITE_REG(hw, PBA, pba);  in e1000_reset_hw()
1733 		E1000_WRITE_REG(hw, TXDCTL, reg_txdctl);  in e1000_initialize_hardware_bits()
1737 		E1000_WRITE_REG(hw, TXDCTL1, reg_txdctl1);  in e1000_initialize_hardware_bits()
1762 			E1000_WRITE_REG(hw, TARC1, reg_tarc1);  in e1000_initialize_hardware_bits()
1774 			E1000_WRITE_REG(hw, CTRL_EXT, reg_ctrl_ext);  in e1000_initialize_hardware_bits()
1775 			E1000_WRITE_REG(hw, CTRL, reg_ctrl);  in e1000_initialize_hardware_bits()
1793 			E1000_WRITE_REG(hw, TARC1, reg_tarc1);  in e1000_initialize_hardware_bits()
1804 			E1000_WRITE_REG(hw, CTRL_EXT, reg_ctrl_ext);  in e1000_initialize_hardware_bits()
1820 			E1000_WRITE_REG(hw, TARC1, reg_tarc1);  in e1000_initialize_hardware_bits()
1826 		E1000_WRITE_REG(hw, TARC0, reg_tarc0);  in e1000_initialize_hardware_bits()
1862 			E1000_WRITE_REG(hw, STATUS, reg_data);  in e1000_init_hw()
1878 			E1000_WRITE_REG(hw, VET, 0);  in e1000_init_hw()
1894 		E1000_WRITE_REG(hw, RCTL, E1000_RCTL_RST);  in e1000_init_hw()
1906 		E1000_WRITE_REG(hw, RCTL, 0);  in e1000_init_hw()
1985 		E1000_WRITE_REG(hw, TXDCTL, ctrl);  in e1000_init_hw()
1994 		E1000_WRITE_REG(hw, RXDCTL, ctrl);  in e1000_init_hw()
2004 		E1000_WRITE_REG(hw, TCTL, reg_data);  in e1000_init_hw()
2010 		E1000_WRITE_REG(hw, TCTL_EXT, reg_data);  in e1000_init_hw()
2016 		E1000_WRITE_REG(hw, TIPG, reg_data);  in e1000_init_hw()
2028 		E1000_WRITE_REG(hw, TXDCTL1, ctrl);  in e1000_init_hw()
2034 		E1000_WRITE_REG(hw, GCR, reg_data);  in e1000_init_hw()
2045 		E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext);  in e1000_init_hw()
2146 		E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext);  in e1000_setup_link()
2167 		E1000_WRITE_REG(hw, FCT, FLOW_CONTROL_TYPE);  in e1000_setup_link()
2168 		E1000_WRITE_REG(hw, FCAH, FLOW_CONTROL_ADDRESS_HIGH);  in e1000_setup_link()
2169 		E1000_WRITE_REG(hw, FCAL, FLOW_CONTROL_ADDRESS_LOW);  in e1000_setup_link()
2172 	E1000_WRITE_REG(hw, FCTTV, hw->fc_pause_time);  in e1000_setup_link()
2181 		E1000_WRITE_REG(hw, FCRTL, 0);  in e1000_setup_link()
2182 		E1000_WRITE_REG(hw, FCRTH, 0);  in e1000_setup_link()
2188 			E1000_WRITE_REG(hw, FCRTL,  in e1000_setup_link()
2190 			E1000_WRITE_REG(hw, FCRTH, hw->fc_high_water);  in e1000_setup_link()
2192 			E1000_WRITE_REG(hw, FCRTL, hw->fc_low_water);  in e1000_setup_link()
2193 			E1000_WRITE_REG(hw, FCRTH, hw->fc_high_water);  in e1000_setup_link()
2289 	E1000_WRITE_REG(hw, TXCW, txcw);  in e1000_setup_fiber_link()
2290 	E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_setup_fiber_link()
2356 		E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_copper_link_preconfig()
2360 		E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_copper_link_preconfig()
2454 				E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl);  in e1000_set_d3_lplu_state()
2506 				E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl);  in e1000_set_d3_lplu_state()
2570 			E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl);  in e1000_set_d0_lplu_state()
2573 			E1000_WRITE_REG(hw, I210_PHY_CTRL, phy_ctrl);  in e1000_set_d0_lplu_state()
2618 			E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl);  in e1000_set_d0_lplu_state()
2621 			E1000_WRITE_REG(hw, I210_PHY_CTRL, phy_ctrl);  in e1000_set_d0_lplu_state()
2679 		E1000_WRITE_REG(hw, LEDCTL, led_ctrl);  in e1000_copper_link_igp_setup()
2838 	E1000_WRITE_REG(hw, KUMCTRLSTA, reg_val);  in e1000_write_kmrn_reg()
2862 	E1000_WRITE_REG(hw, KUMCTRLSTA, reg_val);  in e1000_read_kmrn_reg()
2973 		E1000_WRITE_REG(hw, CTRL_EXT, reg_data);  in e1000_copper_link_ggp_setup()
3510 	E1000_WRITE_REG(hw, TCTL, tctl);  in e1000_config_collision_dist()
3561 	E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_config_mac_to_phy()
3628 	E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_force_mac_fc()
3969 					E1000_WRITE_REG(hw, RCTL, rctl);  in e1000_check_for_link()
3982 					E1000_WRITE_REG(hw, RCTL, rctl);  in e1000_check_for_link()
4005 		E1000_WRITE_REG(hw, TXCW, (hw->txcw & ~E1000_TXCW_ANE));  in e1000_check_for_link()
4010 		E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_check_for_link()
4028 		E1000_WRITE_REG(hw, TXCW, hw->txcw);  in e1000_check_for_link()
4029 		E1000_WRITE_REG(hw, CTRL, (ctrl & ~E1000_CTRL_SLU));  in e1000_check_for_link()
4058 	E1000_WRITE_REG(hw, TIPG, tipg);  in e1000_configure_kmrn_for_10_100()
4094 	E1000_WRITE_REG(hw, TIPG, tipg);  in e1000_configure_kmrn_for_1000()
4235 	E1000_WRITE_REG(hw, CTRL, (*ctrl | E1000_CTRL_MDC));  in e1000_raise_mdi_clk()
4252 	E1000_WRITE_REG(hw, CTRL, (*ctrl & ~E1000_CTRL_MDC));  in e1000_lower_mdi_clk()
4295 		E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_shift_out_mdi_bits()
4334 	E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_shift_in_mdi_bits()
4387 		E1000_WRITE_REG(hw, MDIC, mdic);  in e1000_read_phy_reg()
4466 		E1000_WRITE_REG(hw, MDIC, mdic);  in e1000_write_phy_reg()
4621 		E1000_WRITE_REG(hw, CTRL, ctrl | E1000_CTRL_PHY_RST);  in e1000_phy_hw_reset()
4629 		E1000_WRITE_REG(hw, CTRL, ctrl);  in e1000_phy_hw_reset()
4642 		E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext);  in e1000_phy_hw_reset()
4646 		E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext);  in e1000_phy_hw_reset()
4656 		E1000_WRITE_REG(hw, LEDCTL, led_ctrl);  in e1000_phy_hw_reset()
5156 	E1000_WRITE_REG(hw, RDT, rx_tail);  in fill_rx()
5173 	E1000_WRITE_REG(hw, TDBAL, lower_32_bits((unsigned long)tx_base));  in e1000_configure_tx()
5174 	E1000_WRITE_REG(hw, TDBAH, upper_32_bits((unsigned long)tx_base));  in e1000_configure_tx()
5176 	E1000_WRITE_REG(hw, TDLEN, 128);  in e1000_configure_tx()
5179 	E1000_WRITE_REG(hw, TDH, 0);  in e1000_configure_tx()
5180 	E1000_WRITE_REG(hw, TDT, 0);  in e1000_configure_tx()
5210 	E1000_WRITE_REG(hw, TIPG, tipg);  in e1000_configure_tx()
5225 		E1000_WRITE_REG(hw, TARC0, tarc);  in e1000_configure_tx()
5228 		E1000_WRITE_REG(hw, TARC1, tarc);  in e1000_configure_tx()
5244 		E1000_WRITE_REG(hw, TCTL_EXT, 0x42 << 10);  in e1000_configure_tx()
5248 		E1000_WRITE_REG(hw, TXDCTL, reg_txdctl);  in e1000_configure_tx()
5254 	E1000_WRITE_REG(hw, TCTL, tctl);  in e1000_configure_tx()
5284 	E1000_WRITE_REG(hw, RCTL, rctl);  in e1000_setup_rctl()
5301 	E1000_WRITE_REG(hw, RCTL, rctl & ~E1000_RCTL_EN);  in e1000_configure_rx()
5307 		E1000_WRITE_REG(hw, ITR, DEFAULT_ITR);  in e1000_configure_rx()
5314 		E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext);  in e1000_configure_rx()
5318 	E1000_WRITE_REG(hw, RDBAL, lower_32_bits((unsigned long)rx_base));  in e1000_configure_rx()
5319 	E1000_WRITE_REG(hw, RDBAH, upper_32_bits((unsigned long)rx_base));  in e1000_configure_rx()
5321 	E1000_WRITE_REG(hw, RDLEN, 128);  in e1000_configure_rx()
5324 	E1000_WRITE_REG(hw, RDH, 0);  in e1000_configure_rx()
5325 	E1000_WRITE_REG(hw, RDT, 0);  in e1000_configure_rx()
5332 		E1000_WRITE_REG(hw, RXDCTL, reg_rxdctl);  in e1000_configure_rx()
5336 	E1000_WRITE_REG(hw, RCTL, rctl);  in e1000_configure_rx()
5393 	E1000_WRITE_REG(hw, TDT, tx_tail);  in _e1000_transmit()
5413 	E1000_WRITE_REG(hw, RCTL, 0);  in _e1000_disable()
5414 	E1000_WRITE_REG(hw, TCTL, 0);  in _e1000_disable()
5417 	E1000_WRITE_REG(hw, TDH, 0);  in _e1000_disable()
5418 	E1000_WRITE_REG(hw, TDT, 0);  in _e1000_disable()
5421 	E1000_WRITE_REG(hw, RDH, 0);  in _e1000_disable()
5422 	E1000_WRITE_REG(hw, RDT, 0);  in _e1000_disable()
5433 		E1000_WRITE_REG(hw, WUC, 0);  in e1000_reset()