429 	      link_cfg->link_bw);  in tegra_dc_dp_dump_link_cfg()
452 	switch (cfg->link_bw) {  in _tegra_dp_lower_link_config()
455 			cfg->link_bw = SOR_LINK_SPEED_G2_7;  in _tegra_dp_lower_link_config()
459 		cfg->link_bw = SOR_LINK_SPEED_G1_62;  in _tegra_dp_lower_link_config()
463 			cfg->link_bw = SOR_LINK_SPEED_G2_7;  in _tegra_dp_lower_link_config()
470 		debug("dp: Error link rate %d\n", cfg->link_bw);  in _tegra_dp_lower_link_config()
485 	const u32	link_rate = 27 * link_cfg->link_bw * 1000 * 1000;  in tegra_dc_dp_calc_config()
708 	link_cfg->link_bw = link_cfg->max_link_bw;  in tegra_dc_dp_init_max_link_cfg()
737 				       u8 link_bw)  in tegra_dp_set_link_bandwidth()  argument
739 	tegra_dc_sor_set_link_bandwidth(sor, link_bw);  in tegra_dp_set_link_bandwidth()
742 	return tegra_dc_dp_dpcd_write(dp, DP_LINK_BW_SET, link_bw);  in tegra_dp_set_link_bandwidth()
963 	ret = tegra_dp_set_link_bandwidth(dp, dp->sor, link_cfg->link_bw);  in tegra_dp_link_config()
1237 	u8	link_bw;  in tegra_dc_dp_fast_link_training()  local
1274 			       link_cfg->link_bw == 20 ? 0x23 : 0x22);  in tegra_dc_dp_fast_link_training()
1292 		tegra_dc_sor_read_link_config(sor, &link_bw, &lane_count);  in tegra_dc_dp_fast_link_training()
1294 		      link_bw, lane_count);  in tegra_dc_dp_fast_link_training()
1299 	      link_cfg->link_bw, link_cfg->lane_count);  in tegra_dc_dp_fast_link_training()
1309 	u8	link_bw;  in tegra_dp_do_link_training()  local
1339 	tegra_dc_sor_read_link_config(sor, &link_bw, &lane_count);  in tegra_dp_do_link_training()
1341 	if ((link_cfg->link_bw == link_bw) &&  in tegra_dp_do_link_training()
1369 	temp_cfg.link_bw = temp_cfg.max_link_bw;  in tegra_dc_dp_explore_link_cfg()