1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2|*                                                                            *|
3|* Assembly Writer Source Fragment                                            *|
4|*                                                                            *|
5|* Automatically generated file, do not edit!                                 *|
6|*                                                                            *|
7\*===----------------------------------------------------------------------===*/
8
9/// printInstruction - This method is automatically generated by tablegen
10/// from the instruction set description.
11void AArch64AppleInstPrinter::printInstruction(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &O) {
12  static const char AsmStrs[] = {
13  /* 0 */ 'l', 'd', '1', 9, 0,
14  /* 5 */ 't', 'r', 'n', '1', 9, 0,
15  /* 11 */ 'z', 'i', 'p', '1', 9, 0,
16  /* 17 */ 'u', 'z', 'p', '1', 9, 0,
17  /* 23 */ 'd', 'c', 'p', 's', '1', 9, 0,
18  /* 30 */ 's', 't', '1', 9, 0,
19  /* 35 */ 'r', 'e', 'v', '3', '2', 9, 0,
20  /* 42 */ 'l', 'd', '2', 9, 0,
21  /* 47 */ 'f', 'c', 'v', 't', 'l', '2', 9, 0,
22  /* 55 */ 't', 'r', 'n', '2', 9, 0,
23  /* 61 */ 'f', 'c', 'v', 't', 'n', '2', 9, 0,
24  /* 69 */ 'f', 'c', 'v', 't', 'x', 'n', '2', 9, 0,
25  /* 78 */ 'z', 'i', 'p', '2', 9, 0,
26  /* 84 */ 'u', 'z', 'p', '2', 9, 0,
27  /* 90 */ 'd', 'c', 'p', 's', '2', 9, 0,
28  /* 97 */ 's', 't', '2', 9, 0,
29  /* 102 */ 'l', 'd', '3', 9, 0,
30  /* 107 */ 'd', 'c', 'p', 's', '3', 9, 0,
31  /* 114 */ 's', 't', '3', 9, 0,
32  /* 119 */ 'l', 'd', '4', 9, 0,
33  /* 124 */ 's', 't', '4', 9, 0,
34  /* 129 */ 'r', 'e', 'v', '1', '6', 9, 0,
35  /* 136 */ 'b', 'r', 'a', 'a', 9, 0,
36  /* 142 */ 'l', 'd', 'r', 'a', 'a', 9, 0,
37  /* 149 */ 'b', 'l', 'r', 'a', 'a', 9, 0,
38  /* 156 */ 'p', 'a', 'c', 'd', 'a', 9, 0,
39  /* 163 */ 'l', 'd', 'a', 'd', 'd', 'a', 9, 0,
40  /* 171 */ 'f', 'a', 'd', 'd', 'a', 9, 0,
41  /* 178 */ 'a', 'u', 't', 'd', 'a', 9, 0,
42  /* 185 */ 'p', 'a', 'c', 'g', 'a', 9, 0,
43  /* 192 */ 'p', 'a', 'c', 'i', 'a', 9, 0,
44  /* 199 */ 'a', 'u', 't', 'i', 'a', 9, 0,
45  /* 206 */ 'b', 'r', 'k', 'a', 9, 0,
46  /* 212 */ 'f', 'c', 'm', 'l', 'a', 9, 0,
47  /* 219 */ 'f', 'm', 'l', 'a', 9, 0,
48  /* 225 */ 'f', 'n', 'm', 'l', 'a', 9, 0,
49  /* 232 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 9, 0,
50  /* 241 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 9, 0,
51  /* 250 */ 'b', 'r', 'k', 'p', 'a', 9, 0,
52  /* 257 */ 'c', 'a', 's', 'p', 'a', 9, 0,
53  /* 264 */ 's', 'w', 'p', 'a', 9, 0,
54  /* 270 */ 'f', 'e', 'x', 'p', 'a', 9, 0,
55  /* 277 */ 'l', 'd', 'c', 'l', 'r', 'a', 9, 0,
56  /* 285 */ 'l', 'd', 'e', 'o', 'r', 'a', 9, 0,
57  /* 293 */ 's', 'r', 's', 'r', 'a', 9, 0,
58  /* 300 */ 'u', 'r', 's', 'r', 'a', 9, 0,
59  /* 307 */ 's', 's', 'r', 'a', 9, 0,
60  /* 313 */ 'u', 's', 'r', 'a', 9, 0,
61  /* 319 */ 'c', 'a', 's', 'a', 9, 0,
62  /* 325 */ 'l', 'd', 's', 'e', 't', 'a', 9, 0,
63  /* 333 */ 'f', 'r', 'i', 'n', 't', 'a', 9, 0,
64  /* 341 */ 'c', 'l', 'a', 's', 't', 'a', 9, 0,
65  /* 349 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 9, 0,
66  /* 358 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 9, 0,
67  /* 367 */ 'p', 'a', 'c', 'd', 'z', 'a', 9, 0,
68  /* 375 */ 'a', 'u', 't', 'd', 'z', 'a', 9, 0,
69  /* 383 */ 'p', 'a', 'c', 'i', 'z', 'a', 9, 0,
70  /* 391 */ 'a', 'u', 't', 'i', 'z', 'a', 9, 0,
71  /* 399 */ 'i', 'n', 's', '.', 'b', 9, 0,
72  /* 406 */ 's', 'm', 'o', 'v', '.', 'b', 9, 0,
73  /* 414 */ 'u', 'm', 'o', 'v', '.', 'b', 9, 0,
74  /* 422 */ 'l', 'd', '1', 'b', 9, 0,
75  /* 428 */ 'l', 'd', 'f', 'f', '1', 'b', 9, 0,
76  /* 436 */ 'l', 'd', 'n', 'f', '1', 'b', 9, 0,
77  /* 444 */ 'l', 'd', 'n', 't', '1', 'b', 9, 0,
78  /* 452 */ 's', 't', 'n', 't', '1', 'b', 9, 0,
79  /* 460 */ 's', 't', '1', 'b', 9, 0,
80  /* 466 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
81  /* 474 */ 'l', 'd', '2', 'b', 9, 0,
82  /* 480 */ 's', 't', '2', 'b', 9, 0,
83  /* 486 */ 'l', 'd', '3', 'b', 9, 0,
84  /* 492 */ 's', 't', '3', 'b', 9, 0,
85  /* 498 */ 'l', 'd', '4', 'b', 9, 0,
86  /* 504 */ 's', 't', '4', 'b', 9, 0,
87  /* 510 */ 't', 'r', 'n', '1', '.', '1', '6', 'b', 9, 0,
88  /* 520 */ 'z', 'i', 'p', '1', '.', '1', '6', 'b', 9, 0,
89  /* 530 */ 'u', 'z', 'p', '1', '.', '1', '6', 'b', 9, 0,
90  /* 540 */ 'r', 'e', 'v', '3', '2', '.', '1', '6', 'b', 9, 0,
91  /* 551 */ 'r', 's', 'u', 'b', 'h', 'n', '2', '.', '1', '6', 'b', 9, 0,
92  /* 564 */ 'r', 'a', 'd', 'd', 'h', 'n', '2', '.', '1', '6', 'b', 9, 0,
93  /* 577 */ 's', 'q', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
94  /* 590 */ 'u', 'q', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
95  /* 603 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
96  /* 617 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
97  /* 631 */ 't', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
98  /* 641 */ 's', 'q', 'x', 't', 'n', '2', '.', '1', '6', 'b', 9, 0,
99  /* 653 */ 'u', 'q', 'x', 't', 'n', '2', '.', '1', '6', 'b', 9, 0,
100  /* 665 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '2', '.', '1', '6', 'b', 9, 0,
101  /* 679 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '2', '.', '1', '6', 'b', 9, 0,
102  /* 694 */ 's', 'q', 'x', 't', 'u', 'n', '2', '.', '1', '6', 'b', 9, 0,
103  /* 707 */ 'z', 'i', 'p', '2', '.', '1', '6', 'b', 9, 0,
104  /* 717 */ 'u', 'z', 'p', '2', '.', '1', '6', 'b', 9, 0,
105  /* 727 */ 'r', 'e', 'v', '6', '4', '.', '1', '6', 'b', 9, 0,
106  /* 738 */ 'r', 'e', 'v', '1', '6', '.', '1', '6', 'b', 9, 0,
107  /* 749 */ 's', 'a', 'b', 'a', '.', '1', '6', 'b', 9, 0,
108  /* 759 */ 'u', 'a', 'b', 'a', '.', '1', '6', 'b', 9, 0,
109  /* 769 */ 'm', 'l', 'a', '.', '1', '6', 'b', 9, 0,
110  /* 778 */ 's', 'r', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
111  /* 789 */ 'u', 'r', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
112  /* 800 */ 's', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
113  /* 810 */ 'u', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
114  /* 820 */ 's', 'h', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
115  /* 831 */ 'u', 'h', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
116  /* 842 */ 's', 'q', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
117  /* 853 */ 'u', 'q', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
118  /* 864 */ 'b', 'i', 'c', '.', '1', '6', 'b', 9, 0,
119  /* 873 */ 'a', 'e', 's', 'i', 'm', 'c', '.', '1', '6', 'b', 9, 0,
120  /* 885 */ 'a', 'e', 's', 'm', 'c', '.', '1', '6', 'b', 9, 0,
121  /* 896 */ 's', 'a', 'b', 'd', '.', '1', '6', 'b', 9, 0,
122  /* 906 */ 'u', 'a', 'b', 'd', '.', '1', '6', 'b', 9, 0,
123  /* 916 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
124  /* 928 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
125  /* 940 */ 's', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
126  /* 951 */ 'u', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
127  /* 962 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
128  /* 974 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
129  /* 986 */ 'a', 'n', 'd', '.', '1', '6', 'b', 9, 0,
130  /* 995 */ 'a', 'e', 's', 'd', '.', '1', '6', 'b', 9, 0,
131  /* 1005 */ 'c', 'm', 'g', 'e', '.', '1', '6', 'b', 9, 0,
132  /* 1015 */ 'c', 'm', 'l', 'e', '.', '1', '6', 'b', 9, 0,
133  /* 1025 */ 'a', 'e', 's', 'e', '.', '1', '6', 'b', 9, 0,
134  /* 1035 */ 'b', 'i', 'f', '.', '1', '6', 'b', 9, 0,
135  /* 1044 */ 's', 'q', 'n', 'e', 'g', '.', '1', '6', 'b', 9, 0,
136  /* 1055 */ 'c', 'm', 'h', 'i', '.', '1', '6', 'b', 9, 0,
137  /* 1065 */ 's', 'l', 'i', '.', '1', '6', 'b', 9, 0,
138  /* 1074 */ 's', 'r', 'i', '.', '1', '6', 'b', 9, 0,
139  /* 1083 */ 'm', 'o', 'v', 'i', '.', '1', '6', 'b', 9, 0,
140  /* 1093 */ 's', 'q', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
141  /* 1104 */ 'u', 'q', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
142  /* 1115 */ 's', 'q', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
143  /* 1127 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
144  /* 1139 */ 's', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
145  /* 1150 */ 'u', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
146  /* 1161 */ 's', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
147  /* 1171 */ 'u', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
148  /* 1181 */ 'b', 's', 'l', '.', '1', '6', 'b', 9, 0,
149  /* 1190 */ 'p', 'm', 'u', 'l', '.', '1', '6', 'b', 9, 0,
150  /* 1200 */ 's', 'm', 'i', 'n', '.', '1', '6', 'b', 9, 0,
151  /* 1210 */ 'u', 'm', 'i', 'n', '.', '1', '6', 'b', 9, 0,
152  /* 1220 */ 'o', 'r', 'n', '.', '1', '6', 'b', 9, 0,
153  /* 1229 */ 'a', 'd', 'd', 'p', '.', '1', '6', 'b', 9, 0,
154  /* 1239 */ 's', 'm', 'i', 'n', 'p', '.', '1', '6', 'b', 9, 0,
155  /* 1250 */ 'u', 'm', 'i', 'n', 'p', '.', '1', '6', 'b', 9, 0,
156  /* 1261 */ 'd', 'u', 'p', '.', '1', '6', 'b', 9, 0,
157  /* 1270 */ 's', 'm', 'a', 'x', 'p', '.', '1', '6', 'b', 9, 0,
158  /* 1281 */ 'u', 'm', 'a', 'x', 'p', '.', '1', '6', 'b', 9, 0,
159  /* 1292 */ 'c', 'm', 'e', 'q', '.', '1', '6', 'b', 9, 0,
160  /* 1302 */ 's', 'r', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
161  /* 1313 */ 'u', 'r', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
162  /* 1324 */ 's', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
163  /* 1334 */ 'u', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
164  /* 1344 */ 'e', 'o', 'r', '.', '1', '6', 'b', 9, 0,
165  /* 1353 */ 'o', 'r', 'r', '.', '1', '6', 'b', 9, 0,
166  /* 1362 */ 's', 'q', 'a', 'b', 's', '.', '1', '6', 'b', 9, 0,
167  /* 1373 */ 'c', 'm', 'h', 's', '.', '1', '6', 'b', 9, 0,
168  /* 1383 */ 'c', 'l', 's', '.', '1', '6', 'b', 9, 0,
169  /* 1392 */ 'm', 'l', 's', '.', '1', '6', 'b', 9, 0,
170  /* 1401 */ 'c', 'm', 'g', 't', '.', '1', '6', 'b', 9, 0,
171  /* 1411 */ 'r', 'b', 'i', 't', '.', '1', '6', 'b', 9, 0,
172  /* 1421 */ 'c', 'm', 'l', 't', '.', '1', '6', 'b', 9, 0,
173  /* 1431 */ 'c', 'n', 't', '.', '1', '6', 'b', 9, 0,
174  /* 1440 */ 'n', 'o', 't', '.', '1', '6', 'b', 9, 0,
175  /* 1449 */ 'c', 'm', 't', 's', 't', '.', '1', '6', 'b', 9, 0,
176  /* 1460 */ 'e', 'x', 't', '.', '1', '6', 'b', 9, 0,
177  /* 1469 */ 's', 'q', 's', 'h', 'l', 'u', '.', '1', '6', 'b', 9, 0,
178  /* 1481 */ 'a', 'd', 'd', 'v', '.', '1', '6', 'b', 9, 0,
179  /* 1491 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '1', '6', 'b', 9, 0,
180  /* 1503 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '1', '6', 'b', 9, 0,
181  /* 1515 */ 's', 'm', 'i', 'n', 'v', '.', '1', '6', 'b', 9, 0,
182  /* 1526 */ 'u', 'm', 'i', 'n', 'v', '.', '1', '6', 'b', 9, 0,
183  /* 1537 */ 's', 'm', 'a', 'x', 'v', '.', '1', '6', 'b', 9, 0,
184  /* 1548 */ 'u', 'm', 'a', 'x', 'v', '.', '1', '6', 'b', 9, 0,
185  /* 1559 */ 's', 'm', 'a', 'x', '.', '1', '6', 'b', 9, 0,
186  /* 1569 */ 'u', 'm', 'a', 'x', '.', '1', '6', 'b', 9, 0,
187  /* 1579 */ 'c', 'l', 'z', '.', '1', '6', 'b', 9, 0,
188  /* 1588 */ 't', 'r', 'n', '1', '.', '8', 'b', 9, 0,
189  /* 1597 */ 'z', 'i', 'p', '1', '.', '8', 'b', 9, 0,
190  /* 1606 */ 'u', 'z', 'p', '1', '.', '8', 'b', 9, 0,
191  /* 1615 */ 'r', 'e', 'v', '3', '2', '.', '8', 'b', 9, 0,
192  /* 1625 */ 't', 'r', 'n', '2', '.', '8', 'b', 9, 0,
193  /* 1634 */ 'z', 'i', 'p', '2', '.', '8', 'b', 9, 0,
194  /* 1643 */ 'u', 'z', 'p', '2', '.', '8', 'b', 9, 0,
195  /* 1652 */ 'r', 'e', 'v', '6', '4', '.', '8', 'b', 9, 0,
196  /* 1662 */ 'r', 'e', 'v', '1', '6', '.', '8', 'b', 9, 0,
197  /* 1672 */ 's', 'a', 'b', 'a', '.', '8', 'b', 9, 0,
198  /* 1681 */ 'u', 'a', 'b', 'a', '.', '8', 'b', 9, 0,
199  /* 1690 */ 'm', 'l', 'a', '.', '8', 'b', 9, 0,
200  /* 1698 */ 's', 'r', 's', 'r', 'a', '.', '8', 'b', 9, 0,
201  /* 1708 */ 'u', 'r', 's', 'r', 'a', '.', '8', 'b', 9, 0,
202  /* 1718 */ 's', 's', 'r', 'a', '.', '8', 'b', 9, 0,
203  /* 1727 */ 'u', 's', 'r', 'a', '.', '8', 'b', 9, 0,
204  /* 1736 */ 's', 'h', 's', 'u', 'b', '.', '8', 'b', 9, 0,
205  /* 1746 */ 'u', 'h', 's', 'u', 'b', '.', '8', 'b', 9, 0,
206  /* 1756 */ 's', 'q', 's', 'u', 'b', '.', '8', 'b', 9, 0,
207  /* 1766 */ 'u', 'q', 's', 'u', 'b', '.', '8', 'b', 9, 0,
208  /* 1776 */ 'b', 'i', 'c', '.', '8', 'b', 9, 0,
209  /* 1784 */ 's', 'a', 'b', 'd', '.', '8', 'b', 9, 0,
210  /* 1793 */ 'u', 'a', 'b', 'd', '.', '8', 'b', 9, 0,
211  /* 1802 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
212  /* 1813 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
213  /* 1824 */ 's', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
214  /* 1834 */ 'u', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
215  /* 1844 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
216  /* 1855 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
217  /* 1866 */ 'a', 'n', 'd', '.', '8', 'b', 9, 0,
218  /* 1874 */ 'c', 'm', 'g', 'e', '.', '8', 'b', 9, 0,
219  /* 1883 */ 'c', 'm', 'l', 'e', '.', '8', 'b', 9, 0,
220  /* 1892 */ 'b', 'i', 'f', '.', '8', 'b', 9, 0,
221  /* 1900 */ 's', 'q', 'n', 'e', 'g', '.', '8', 'b', 9, 0,
222  /* 1910 */ 'c', 'm', 'h', 'i', '.', '8', 'b', 9, 0,
223  /* 1919 */ 's', 'l', 'i', '.', '8', 'b', 9, 0,
224  /* 1927 */ 's', 'r', 'i', '.', '8', 'b', 9, 0,
225  /* 1935 */ 'm', 'o', 'v', 'i', '.', '8', 'b', 9, 0,
226  /* 1944 */ 's', 'q', 's', 'h', 'l', '.', '8', 'b', 9, 0,
227  /* 1954 */ 'u', 'q', 's', 'h', 'l', '.', '8', 'b', 9, 0,
228  /* 1964 */ 's', 'q', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
229  /* 1975 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
230  /* 1986 */ 's', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
231  /* 1996 */ 'u', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
232  /* 2006 */ 's', 's', 'h', 'l', '.', '8', 'b', 9, 0,
233  /* 2015 */ 'u', 's', 'h', 'l', '.', '8', 'b', 9, 0,
234  /* 2024 */ 'b', 's', 'l', '.', '8', 'b', 9, 0,
235  /* 2032 */ 'p', 'm', 'u', 'l', '.', '8', 'b', 9, 0,
236  /* 2041 */ 'r', 's', 'u', 'b', 'h', 'n', '.', '8', 'b', 9, 0,
237  /* 2052 */ 'r', 'a', 'd', 'd', 'h', 'n', '.', '8', 'b', 9, 0,
238  /* 2063 */ 's', 'm', 'i', 'n', '.', '8', 'b', 9, 0,
239  /* 2072 */ 'u', 'm', 'i', 'n', '.', '8', 'b', 9, 0,
240  /* 2081 */ 's', 'q', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
241  /* 2092 */ 'u', 'q', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
242  /* 2103 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
243  /* 2115 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
244  /* 2127 */ 'o', 'r', 'n', '.', '8', 'b', 9, 0,
245  /* 2135 */ 's', 'q', 'x', 't', 'n', '.', '8', 'b', 9, 0,
246  /* 2145 */ 'u', 'q', 'x', 't', 'n', '.', '8', 'b', 9, 0,
247  /* 2155 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '.', '8', 'b', 9, 0,
248  /* 2167 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '.', '8', 'b', 9, 0,
249  /* 2180 */ 's', 'q', 'x', 't', 'u', 'n', '.', '8', 'b', 9, 0,
250  /* 2191 */ 'a', 'd', 'd', 'p', '.', '8', 'b', 9, 0,
251  /* 2200 */ 's', 'm', 'i', 'n', 'p', '.', '8', 'b', 9, 0,
252  /* 2210 */ 'u', 'm', 'i', 'n', 'p', '.', '8', 'b', 9, 0,
253  /* 2220 */ 'd', 'u', 'p', '.', '8', 'b', 9, 0,
254  /* 2228 */ 's', 'm', 'a', 'x', 'p', '.', '8', 'b', 9, 0,
255  /* 2238 */ 'u', 'm', 'a', 'x', 'p', '.', '8', 'b', 9, 0,
256  /* 2248 */ 'c', 'm', 'e', 'q', '.', '8', 'b', 9, 0,
257  /* 2257 */ 's', 'r', 's', 'h', 'r', '.', '8', 'b', 9, 0,
258  /* 2267 */ 'u', 'r', 's', 'h', 'r', '.', '8', 'b', 9, 0,
259  /* 2277 */ 's', 's', 'h', 'r', '.', '8', 'b', 9, 0,
260  /* 2286 */ 'u', 's', 'h', 'r', '.', '8', 'b', 9, 0,
261  /* 2295 */ 'e', 'o', 'r', '.', '8', 'b', 9, 0,
262  /* 2303 */ 'o', 'r', 'r', '.', '8', 'b', 9, 0,
263  /* 2311 */ 's', 'q', 'a', 'b', 's', '.', '8', 'b', 9, 0,
264  /* 2321 */ 'c', 'm', 'h', 's', '.', '8', 'b', 9, 0,
265  /* 2330 */ 'c', 'l', 's', '.', '8', 'b', 9, 0,
266  /* 2338 */ 'm', 'l', 's', '.', '8', 'b', 9, 0,
267  /* 2346 */ 'c', 'm', 'g', 't', '.', '8', 'b', 9, 0,
268  /* 2355 */ 'r', 'b', 'i', 't', '.', '8', 'b', 9, 0,
269  /* 2364 */ 'c', 'm', 'l', 't', '.', '8', 'b', 9, 0,
270  /* 2373 */ 'c', 'n', 't', '.', '8', 'b', 9, 0,
271  /* 2381 */ 'n', 'o', 't', '.', '8', 'b', 9, 0,
272  /* 2389 */ 'c', 'm', 't', 's', 't', '.', '8', 'b', 9, 0,
273  /* 2399 */ 'e', 'x', 't', '.', '8', 'b', 9, 0,
274  /* 2407 */ 's', 'q', 's', 'h', 'l', 'u', '.', '8', 'b', 9, 0,
275  /* 2418 */ 'a', 'd', 'd', 'v', '.', '8', 'b', 9, 0,
276  /* 2427 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '8', 'b', 9, 0,
277  /* 2438 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '8', 'b', 9, 0,
278  /* 2449 */ 's', 'm', 'i', 'n', 'v', '.', '8', 'b', 9, 0,
279  /* 2459 */ 'u', 'm', 'i', 'n', 'v', '.', '8', 'b', 9, 0,
280  /* 2469 */ 's', 'm', 'a', 'x', 'v', '.', '8', 'b', 9, 0,
281  /* 2479 */ 'u', 'm', 'a', 'x', 'v', '.', '8', 'b', 9, 0,
282  /* 2489 */ 's', 'm', 'a', 'x', '.', '8', 'b', 9, 0,
283  /* 2498 */ 'u', 'm', 'a', 'x', '.', '8', 'b', 9, 0,
284  /* 2507 */ 'c', 'l', 'z', '.', '8', 'b', 9, 0,
285  /* 2515 */ 'l', 'd', 'a', 'd', 'd', 'a', 'b', 9, 0,
286  /* 2524 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'b', 9, 0,
287  /* 2534 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'b', 9, 0,
288  /* 2544 */ 's', 'w', 'p', 'a', 'b', 9, 0,
289  /* 2551 */ 'b', 'r', 'a', 'b', 9, 0,
290  /* 2557 */ 'l', 'd', 'r', 'a', 'b', 9, 0,
291  /* 2564 */ 'b', 'l', 'r', 'a', 'b', 9, 0,
292  /* 2571 */ 'l', 'd', 'c', 'l', 'r', 'a', 'b', 9, 0,
293  /* 2580 */ 'l', 'd', 'e', 'o', 'r', 'a', 'b', 9, 0,
294  /* 2589 */ 'c', 'a', 's', 'a', 'b', 9, 0,
295  /* 2596 */ 'l', 'd', 's', 'e', 't', 'a', 'b', 9, 0,
296  /* 2605 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'b', 9, 0,
297  /* 2615 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'b', 9, 0,
298  /* 2625 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
299  /* 2634 */ 's', 'q', 'd', 'e', 'c', 'b', 9, 0,
300  /* 2642 */ 'u', 'q', 'd', 'e', 'c', 'b', 9, 0,
301  /* 2650 */ 's', 'q', 'i', 'n', 'c', 'b', 9, 0,
302  /* 2658 */ 'u', 'q', 'i', 'n', 'c', 'b', 9, 0,
303  /* 2666 */ 'p', 'a', 'c', 'd', 'b', 9, 0,
304  /* 2673 */ 'l', 'd', 'a', 'd', 'd', 'b', 9, 0,
305  /* 2681 */ 'a', 'u', 't', 'd', 'b', 9, 0,
306  /* 2688 */ 'p', 'r', 'f', 'b', 9, 0,
307  /* 2694 */ 'p', 'a', 'c', 'i', 'b', 9, 0,
308  /* 2701 */ 'a', 'u', 't', 'i', 'b', 9, 0,
309  /* 2708 */ 'b', 'r', 'k', 'b', 9, 0,
310  /* 2714 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 'b', 9, 0,
311  /* 2724 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 'b', 9, 0,
312  /* 2735 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 'b', 9, 0,
313  /* 2746 */ 's', 'w', 'p', 'a', 'l', 'b', 9, 0,
314  /* 2754 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 'b', 9, 0,
315  /* 2764 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 'b', 9, 0,
316  /* 2774 */ 'c', 'a', 's', 'a', 'l', 'b', 9, 0,
317  /* 2782 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 'b', 9, 0,
318  /* 2792 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 'b', 9, 0,
319  /* 2803 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 'b', 9, 0,
320  /* 2814 */ 'l', 'd', 'a', 'd', 'd', 'l', 'b', 9, 0,
321  /* 2823 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 'b', 9, 0,
322  /* 2833 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 'b', 9, 0,
323  /* 2843 */ 's', 'w', 'p', 'l', 'b', 9, 0,
324  /* 2850 */ 'l', 'd', 'c', 'l', 'r', 'l', 'b', 9, 0,
325  /* 2859 */ 'l', 'd', 'e', 'o', 'r', 'l', 'b', 9, 0,
326  /* 2868 */ 'c', 'a', 's', 'l', 'b', 9, 0,
327  /* 2875 */ 'l', 'd', 's', 'e', 't', 'l', 'b', 9, 0,
328  /* 2884 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 'b', 9, 0,
329  /* 2894 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 'b', 9, 0,
330  /* 2904 */ 'd', 'm', 'b', 9, 0,
331  /* 2909 */ 'l', 'd', 's', 'm', 'i', 'n', 'b', 9, 0,
332  /* 2918 */ 'l', 'd', 'u', 'm', 'i', 'n', 'b', 9, 0,
333  /* 2927 */ 'b', 'r', 'k', 'p', 'b', 9, 0,
334  /* 2934 */ 's', 'w', 'p', 'b', 9, 0,
335  /* 2940 */ 'l', 'd', '1', 'r', 'q', 'b', 9, 0,
336  /* 2948 */ 'l', 'd', '1', 'r', 'b', 9, 0,
337  /* 2955 */ 'l', 'd', 'a', 'r', 'b', 9, 0,
338  /* 2962 */ 'l', 'd', 'l', 'a', 'r', 'b', 9, 0,
339  /* 2970 */ 'l', 'd', 'r', 'b', 9, 0,
340  /* 2976 */ 'l', 'd', 'c', 'l', 'r', 'b', 9, 0,
341  /* 2984 */ 's', 't', 'l', 'l', 'r', 'b', 9, 0,
342  /* 2992 */ 's', 't', 'l', 'r', 'b', 9, 0,
343  /* 2999 */ 'l', 'd', 'e', 'o', 'r', 'b', 9, 0,
344  /* 3007 */ 'l', 'd', 'a', 'p', 'r', 'b', 9, 0,
345  /* 3015 */ 'l', 'd', 't', 'r', 'b', 9, 0,
346  /* 3022 */ 's', 't', 'r', 'b', 9, 0,
347  /* 3028 */ 's', 't', 't', 'r', 'b', 9, 0,
348  /* 3035 */ 'l', 'd', 'u', 'r', 'b', 9, 0,
349  /* 3042 */ 's', 't', 'l', 'u', 'r', 'b', 9, 0,
350  /* 3050 */ 'l', 'd', 'a', 'p', 'u', 'r', 'b', 9, 0,
351  /* 3059 */ 's', 't', 'u', 'r', 'b', 9, 0,
352  /* 3066 */ 'l', 'd', 'a', 'x', 'r', 'b', 9, 0,
353  /* 3074 */ 'l', 'd', 'x', 'r', 'b', 9, 0,
354  /* 3081 */ 's', 't', 'l', 'x', 'r', 'b', 9, 0,
355  /* 3089 */ 's', 't', 'x', 'r', 'b', 9, 0,
356  /* 3096 */ 'l', 'd', '1', 's', 'b', 9, 0,
357  /* 3103 */ 'l', 'd', 'f', 'f', '1', 's', 'b', 9, 0,
358  /* 3112 */ 'l', 'd', 'n', 'f', '1', 's', 'b', 9, 0,
359  /* 3121 */ 'c', 'a', 's', 'b', 9, 0,
360  /* 3127 */ 'd', 's', 'b', 9, 0,
361  /* 3132 */ 'i', 's', 'b', 9, 0,
362  /* 3137 */ 'f', 'm', 's', 'b', 9, 0,
363  /* 3143 */ 'f', 'n', 'm', 's', 'b', 9, 0,
364  /* 3150 */ 'l', 'd', '1', 'r', 's', 'b', 9, 0,
365  /* 3158 */ 'l', 'd', 'r', 's', 'b', 9, 0,
366  /* 3165 */ 'l', 'd', 't', 'r', 's', 'b', 9, 0,
367  /* 3173 */ 'l', 'd', 'u', 'r', 's', 'b', 9, 0,
368  /* 3181 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'b', 9, 0,
369  /* 3191 */ 't', 's', 'b', 9, 0,
370  /* 3196 */ 'l', 'd', 's', 'e', 't', 'b', 9, 0,
371  /* 3204 */ 'c', 'n', 't', 'b', 9, 0,
372  /* 3210 */ 'c', 'l', 'a', 's', 't', 'b', 9, 0,
373  /* 3218 */ 's', 'x', 't', 'b', 9, 0,
374  /* 3224 */ 'u', 'x', 't', 'b', 9, 0,
375  /* 3230 */ 'f', 's', 'u', 'b', 9, 0,
376  /* 3236 */ 'f', 'm', 's', 'u', 'b', 9, 0,
377  /* 3243 */ 'f', 'n', 'm', 's', 'u', 'b', 9, 0,
378  /* 3251 */ 's', 'q', 's', 'u', 'b', 9, 0,
379  /* 3258 */ 'u', 'q', 's', 'u', 'b', 9, 0,
380  /* 3265 */ 'r', 'e', 'v', 'b', 9, 0,
381  /* 3271 */ 'l', 'd', 's', 'm', 'a', 'x', 'b', 9, 0,
382  /* 3280 */ 'l', 'd', 'u', 'm', 'a', 'x', 'b', 9, 0,
383  /* 3289 */ 'p', 'a', 'c', 'd', 'z', 'b', 9, 0,
384  /* 3297 */ 'a', 'u', 't', 'd', 'z', 'b', 9, 0,
385  /* 3305 */ 'p', 'a', 'c', 'i', 'z', 'b', 9, 0,
386  /* 3313 */ 'a', 'u', 't', 'i', 'z', 'b', 9, 0,
387  /* 3321 */ 's', 'b', 'c', 9, 0,
388  /* 3326 */ 'a', 'd', 'c', 9, 0,
389  /* 3331 */ 'b', 'i', 'c', 9, 0,
390  /* 3336 */ 's', 'm', 'c', 9, 0,
391  /* 3341 */ 'c', 's', 'i', 'n', 'c', 9, 0,
392  /* 3348 */ 'h', 'v', 'c', 9, 0,
393  /* 3353 */ 's', 'v', 'c', 9, 0,
394  /* 3358 */ 'f', 'm', 'l', 'a', '.', 'd', 9, 0,
395  /* 3366 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
396  /* 3374 */ 'f', 'm', 'l', 's', '.', 'd', 9, 0,
397  /* 3382 */ 'i', 'n', 's', '.', 'd', 9, 0,
398  /* 3389 */ 'f', 'm', 'o', 'v', '.', 'd', 9, 0,
399  /* 3397 */ 'u', 'm', 'o', 'v', '.', 'd', 9, 0,
400  /* 3405 */ 'f', 'm', 'u', 'l', 'x', '.', 'd', 9, 0,
401  /* 3414 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '1', 'd', 9, 0,
402  /* 3425 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '1', 'd', 9, 0,
403  /* 3436 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '1', 'd', 9, 0,
404  /* 3447 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '1', 'd', 9, 0,
405  /* 3458 */ 'l', 'd', '1', 'd', 9, 0,
406  /* 3464 */ 'l', 'd', 'f', 'f', '1', 'd', 9, 0,
407  /* 3472 */ 'l', 'd', 'n', 'f', '1', 'd', 9, 0,
408  /* 3480 */ 'l', 'd', 'n', 't', '1', 'd', 9, 0,
409  /* 3488 */ 's', 't', 'n', 't', '1', 'd', 9, 0,
410  /* 3496 */ 's', 't', '1', 'd', 9, 0,
411  /* 3502 */ 't', 'r', 'n', '1', '.', '2', 'd', 9, 0,
412  /* 3511 */ 'z', 'i', 'p', '1', '.', '2', 'd', 9, 0,
413  /* 3520 */ 'u', 'z', 'p', '1', '.', '2', 'd', 9, 0,
414  /* 3529 */ 's', 'a', 'b', 'a', 'l', '2', '.', '2', 'd', 9, 0,
415  /* 3540 */ 'u', 'a', 'b', 'a', 'l', '2', '.', '2', 'd', 9, 0,
416  /* 3551 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '2', '.', '2', 'd', 9, 0,
417  /* 3564 */ 's', 'm', 'l', 'a', 'l', '2', '.', '2', 'd', 9, 0,
418  /* 3575 */ 'u', 'm', 'l', 'a', 'l', '2', '.', '2', 'd', 9, 0,
419  /* 3586 */ 's', 's', 'u', 'b', 'l', '2', '.', '2', 'd', 9, 0,
420  /* 3597 */ 'u', 's', 'u', 'b', 'l', '2', '.', '2', 'd', 9, 0,
421  /* 3608 */ 's', 'a', 'b', 'd', 'l', '2', '.', '2', 'd', 9, 0,
422  /* 3619 */ 'u', 'a', 'b', 'd', 'l', '2', '.', '2', 'd', 9, 0,
423  /* 3630 */ 's', 'a', 'd', 'd', 'l', '2', '.', '2', 'd', 9, 0,
424  /* 3641 */ 'u', 'a', 'd', 'd', 'l', '2', '.', '2', 'd', 9, 0,
425  /* 3652 */ 's', 's', 'h', 'l', 'l', '2', '.', '2', 'd', 9, 0,
426  /* 3663 */ 'u', 's', 'h', 'l', 'l', '2', '.', '2', 'd', 9, 0,
427  /* 3674 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '2', '.', '2', 'd', 9, 0,
428  /* 3687 */ 's', 'm', 'u', 'l', 'l', '2', '.', '2', 'd', 9, 0,
429  /* 3698 */ 'u', 'm', 'u', 'l', 'l', '2', '.', '2', 'd', 9, 0,
430  /* 3709 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '2', '.', '2', 'd', 9, 0,
431  /* 3722 */ 's', 'm', 'l', 's', 'l', '2', '.', '2', 'd', 9, 0,
432  /* 3733 */ 'u', 'm', 'l', 's', 'l', '2', '.', '2', 'd', 9, 0,
433  /* 3744 */ 't', 'r', 'n', '2', '.', '2', 'd', 9, 0,
434  /* 3753 */ 'z', 'i', 'p', '2', '.', '2', 'd', 9, 0,
435  /* 3762 */ 'u', 'z', 'p', '2', '.', '2', 'd', 9, 0,
436  /* 3771 */ 's', 's', 'u', 'b', 'w', '2', '.', '2', 'd', 9, 0,
437  /* 3782 */ 'u', 's', 'u', 'b', 'w', '2', '.', '2', 'd', 9, 0,
438  /* 3793 */ 's', 'a', 'd', 'd', 'w', '2', '.', '2', 'd', 9, 0,
439  /* 3804 */ 'u', 'a', 'd', 'd', 'w', '2', '.', '2', 'd', 9, 0,
440  /* 3815 */ 'f', 'c', 'm', 'l', 'a', '.', '2', 'd', 9, 0,
441  /* 3825 */ 'f', 'm', 'l', 'a', '.', '2', 'd', 9, 0,
442  /* 3834 */ 's', 'r', 's', 'r', 'a', '.', '2', 'd', 9, 0,
443  /* 3844 */ 'u', 'r', 's', 'r', 'a', '.', '2', 'd', 9, 0,
444  /* 3854 */ 's', 's', 'r', 'a', '.', '2', 'd', 9, 0,
445  /* 3863 */ 'u', 's', 'r', 'a', '.', '2', 'd', 9, 0,
446  /* 3872 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '2', 'd', 9, 0,
447  /* 3883 */ 'f', 's', 'u', 'b', '.', '2', 'd', 9, 0,
448  /* 3892 */ 's', 'q', 's', 'u', 'b', '.', '2', 'd', 9, 0,
449  /* 3902 */ 'u', 'q', 's', 'u', 'b', '.', '2', 'd', 9, 0,
450  /* 3912 */ 'f', 'a', 'b', 'd', '.', '2', 'd', 9, 0,
451  /* 3921 */ 'f', 'c', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
452  /* 3931 */ 'f', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
453  /* 3940 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
454  /* 3951 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
455  /* 3962 */ 'f', 'a', 'c', 'g', 'e', '.', '2', 'd', 9, 0,
456  /* 3972 */ 'f', 'c', 'm', 'g', 'e', '.', '2', 'd', 9, 0,
457  /* 3982 */ 'f', 'c', 'm', 'l', 'e', '.', '2', 'd', 9, 0,
458  /* 3992 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '2', 'd', 9, 0,
459  /* 4003 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '2', 'd', 9, 0,
460  /* 4015 */ 's', 'c', 'v', 't', 'f', '.', '2', 'd', 9, 0,
461  /* 4025 */ 'u', 'c', 'v', 't', 'f', '.', '2', 'd', 9, 0,
462  /* 4035 */ 'f', 'n', 'e', 'g', '.', '2', 'd', 9, 0,
463  /* 4044 */ 's', 'q', 'n', 'e', 'g', '.', '2', 'd', 9, 0,
464  /* 4054 */ 'c', 'm', 'h', 'i', '.', '2', 'd', 9, 0,
465  /* 4063 */ 's', 'l', 'i', '.', '2', 'd', 9, 0,
466  /* 4071 */ 's', 'r', 'i', '.', '2', 'd', 9, 0,
467  /* 4079 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '2', 'd', 9, 0,
468  /* 4090 */ 'm', 'o', 'v', 'i', '.', '2', 'd', 9, 0,
469  /* 4099 */ 's', 'a', 'b', 'a', 'l', '.', '2', 'd', 9, 0,
470  /* 4109 */ 'u', 'a', 'b', 'a', 'l', '.', '2', 'd', 9, 0,
471  /* 4119 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', '2', 'd', 9, 0,
472  /* 4131 */ 's', 'm', 'l', 'a', 'l', '.', '2', 'd', 9, 0,
473  /* 4141 */ 'u', 'm', 'l', 'a', 'l', '.', '2', 'd', 9, 0,
474  /* 4151 */ 's', 's', 'u', 'b', 'l', '.', '2', 'd', 9, 0,
475  /* 4161 */ 'u', 's', 'u', 'b', 'l', '.', '2', 'd', 9, 0,
476  /* 4171 */ 's', 'a', 'b', 'd', 'l', '.', '2', 'd', 9, 0,
477  /* 4181 */ 'u', 'a', 'b', 'd', 'l', '.', '2', 'd', 9, 0,
478  /* 4191 */ 's', 'a', 'd', 'd', 'l', '.', '2', 'd', 9, 0,
479  /* 4201 */ 'u', 'a', 'd', 'd', 'l', '.', '2', 'd', 9, 0,
480  /* 4211 */ 's', 'q', 's', 'h', 'l', '.', '2', 'd', 9, 0,
481  /* 4221 */ 'u', 'q', 's', 'h', 'l', '.', '2', 'd', 9, 0,
482  /* 4231 */ 's', 'q', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
483  /* 4242 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
484  /* 4253 */ 's', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
485  /* 4263 */ 'u', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
486  /* 4273 */ 's', 's', 'h', 'l', '.', '2', 'd', 9, 0,
487  /* 4282 */ 'u', 's', 'h', 'l', '.', '2', 'd', 9, 0,
488  /* 4291 */ 's', 's', 'h', 'l', 'l', '.', '2', 'd', 9, 0,
489  /* 4301 */ 'u', 's', 'h', 'l', 'l', '.', '2', 'd', 9, 0,
490  /* 4311 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', '2', 'd', 9, 0,
491  /* 4323 */ 's', 'm', 'u', 'l', 'l', '.', '2', 'd', 9, 0,
492  /* 4333 */ 'u', 'm', 'u', 'l', 'l', '.', '2', 'd', 9, 0,
493  /* 4343 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', '2', 'd', 9, 0,
494  /* 4355 */ 's', 'm', 'l', 's', 'l', '.', '2', 'd', 9, 0,
495  /* 4365 */ 'u', 'm', 'l', 's', 'l', '.', '2', 'd', 9, 0,
496  /* 4375 */ 'f', 'm', 'u', 'l', '.', '2', 'd', 9, 0,
497  /* 4384 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '2', 'd', 9, 0,
498  /* 4395 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '2', 'd', 9, 0,
499  /* 4406 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '2', 'd', 9, 0,
500  /* 4417 */ 'f', 'm', 'i', 'n', '.', '2', 'd', 9, 0,
501  /* 4426 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '2', 'd', 9, 0,
502  /* 4437 */ 'f', 'a', 'd', 'd', 'p', '.', '2', 'd', 9, 0,
503  /* 4447 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '2', 'd', 9, 0,
504  /* 4458 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '2', 'd', 9, 0,
505  /* 4469 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '2', 'd', 9, 0,
506  /* 4480 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '2', 'd', 9, 0,
507  /* 4491 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '2', 'd', 9, 0,
508  /* 4503 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '2', 'd', 9, 0,
509  /* 4515 */ 'f', 'm', 'i', 'n', 'p', '.', '2', 'd', 9, 0,
510  /* 4525 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '2', 'd', 9, 0,
511  /* 4536 */ 'd', 'u', 'p', '.', '2', 'd', 9, 0,
512  /* 4544 */ 'f', 'm', 'a', 'x', 'p', '.', '2', 'd', 9, 0,
513  /* 4554 */ 'f', 'c', 'm', 'e', 'q', '.', '2', 'd', 9, 0,
514  /* 4564 */ 's', 'r', 's', 'h', 'r', '.', '2', 'd', 9, 0,
515  /* 4574 */ 'u', 'r', 's', 'h', 'r', '.', '2', 'd', 9, 0,
516  /* 4584 */ 's', 's', 'h', 'r', '.', '2', 'd', 9, 0,
517  /* 4593 */ 'u', 's', 'h', 'r', '.', '2', 'd', 9, 0,
518  /* 4602 */ 'f', 'c', 'v', 't', 'a', 's', '.', '2', 'd', 9, 0,
519  /* 4613 */ 'f', 'a', 'b', 's', '.', '2', 'd', 9, 0,
520  /* 4622 */ 's', 'q', 'a', 'b', 's', '.', '2', 'd', 9, 0,
521  /* 4632 */ 'c', 'm', 'h', 's', '.', '2', 'd', 9, 0,
522  /* 4641 */ 'f', 'm', 'l', 's', '.', '2', 'd', 9, 0,
523  /* 4650 */ 'f', 'c', 'v', 't', 'm', 's', '.', '2', 'd', 9, 0,
524  /* 4661 */ 'f', 'c', 'v', 't', 'n', 's', '.', '2', 'd', 9, 0,
525  /* 4672 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '2', 'd', 9, 0,
526  /* 4683 */ 'f', 'c', 'v', 't', 'p', 's', '.', '2', 'd', 9, 0,
527  /* 4694 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '2', 'd', 9, 0,
528  /* 4706 */ 'f', 'c', 'v', 't', 'z', 's', '.', '2', 'd', 9, 0,
529  /* 4717 */ 'f', 'a', 'c', 'g', 't', '.', '2', 'd', 9, 0,
530  /* 4727 */ 'f', 'c', 'm', 'g', 't', '.', '2', 'd', 9, 0,
531  /* 4737 */ 'f', 'c', 'm', 'l', 't', '.', '2', 'd', 9, 0,
532  /* 4747 */ 'f', 's', 'q', 'r', 't', '.', '2', 'd', 9, 0,
533  /* 4757 */ 'c', 'm', 't', 's', 't', '.', '2', 'd', 9, 0,
534  /* 4767 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '2', 'd', 9, 0,
535  /* 4778 */ 's', 'q', 's', 'h', 'l', 'u', '.', '2', 'd', 9, 0,
536  /* 4789 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '2', 'd', 9, 0,
537  /* 4800 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '2', 'd', 9, 0,
538  /* 4811 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '2', 'd', 9, 0,
539  /* 4822 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '2', 'd', 9, 0,
540  /* 4833 */ 'f', 'd', 'i', 'v', '.', '2', 'd', 9, 0,
541  /* 4842 */ 'f', 'm', 'o', 'v', '.', '2', 'd', 9, 0,
542  /* 4851 */ 's', 's', 'u', 'b', 'w', '.', '2', 'd', 9, 0,
543  /* 4861 */ 'u', 's', 'u', 'b', 'w', '.', '2', 'd', 9, 0,
544  /* 4871 */ 's', 'a', 'd', 'd', 'w', '.', '2', 'd', 9, 0,
545  /* 4881 */ 'u', 'a', 'd', 'd', 'w', '.', '2', 'd', 9, 0,
546  /* 4891 */ 'f', 'm', 'a', 'x', '.', '2', 'd', 9, 0,
547  /* 4900 */ 'f', 'm', 'u', 'l', 'x', '.', '2', 'd', 9, 0,
548  /* 4910 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '2', 'd', 9, 0,
549  /* 4921 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '2', 'd', 9, 0,
550  /* 4932 */ 'l', 'd', '2', 'd', 9, 0,
551  /* 4938 */ 's', 't', '2', 'd', 9, 0,
552  /* 4944 */ 'l', 'd', '3', 'd', 9, 0,
553  /* 4950 */ 's', 't', '3', 'd', 9, 0,
554  /* 4956 */ 'l', 'd', '4', 'd', 9, 0,
555  /* 4962 */ 's', 't', '4', 'd', 9, 0,
556  /* 4968 */ 'f', 'm', 'a', 'd', 9, 0,
557  /* 4974 */ 'f', 'n', 'm', 'a', 'd', 9, 0,
558  /* 4981 */ 'f', 't', 'm', 'a', 'd', 9, 0,
559  /* 4988 */ 'f', 'a', 'b', 'd', 9, 0,
560  /* 4994 */ 's', 'a', 'b', 'd', 9, 0,
561  /* 5000 */ 'u', 'a', 'b', 'd', 9, 0,
562  /* 5006 */ 'x', 'p', 'a', 'c', 'd', 9, 0,
563  /* 5013 */ 's', 'q', 'd', 'e', 'c', 'd', 9, 0,
564  /* 5021 */ 'u', 'q', 'd', 'e', 'c', 'd', 9, 0,
565  /* 5029 */ 's', 'q', 'i', 'n', 'c', 'd', 9, 0,
566  /* 5037 */ 'u', 'q', 'i', 'n', 'c', 'd', 9, 0,
567  /* 5045 */ 'f', 'c', 'a', 'd', 'd', 9, 0,
568  /* 5052 */ 'l', 'd', 'a', 'd', 'd', 9, 0,
569  /* 5059 */ 'f', 'a', 'd', 'd', 9, 0,
570  /* 5065 */ 'f', 'm', 'a', 'd', 'd', 9, 0,
571  /* 5072 */ 'f', 'n', 'm', 'a', 'd', 'd', 9, 0,
572  /* 5080 */ 'u', 's', 'q', 'a', 'd', 'd', 9, 0,
573  /* 5088 */ 's', 'u', 'q', 'a', 'd', 'd', 9, 0,
574  /* 5096 */ 'p', 'r', 'f', 'd', 9, 0,
575  /* 5102 */ 'n', 'a', 'n', 'd', 9, 0,
576  /* 5108 */ 'l', 'd', '1', 'r', 'q', 'd', 9, 0,
577  /* 5116 */ 'l', 'd', '1', 'r', 'd', 9, 0,
578  /* 5123 */ 'a', 's', 'r', 'd', 9, 0,
579  /* 5129 */ 'c', 'n', 't', 'd', 9, 0,
580  /* 5135 */ 's', 'p', 'l', 'i', 'c', 'e', 9, 0,
581  /* 5143 */ 'f', 'a', 'c', 'g', 'e', 9, 0,
582  /* 5150 */ 'f', 'c', 'm', 'g', 'e', 9, 0,
583  /* 5157 */ 'c', 'm', 'p', 'g', 'e', 9, 0,
584  /* 5164 */ 'f', 's', 'c', 'a', 'l', 'e', 9, 0,
585  /* 5172 */ 'w', 'h', 'i', 'l', 'e', 'l', 'e', 9, 0,
586  /* 5181 */ 'f', 'c', 'm', 'l', 'e', 9, 0,
587  /* 5188 */ 'c', 'm', 'p', 'l', 'e', 9, 0,
588  /* 5195 */ 'f', 'c', 'm', 'n', 'e', 9, 0,
589  /* 5202 */ 'c', 't', 'e', 'r', 'm', 'n', 'e', 9, 0,
590  /* 5211 */ 'c', 'm', 'p', 'n', 'e', 9, 0,
591  /* 5218 */ 'f', 'r', 'e', 'c', 'p', 'e', 9, 0,
592  /* 5226 */ 'f', 'c', 'c', 'm', 'p', 'e', 9, 0,
593  /* 5234 */ 'f', 'c', 'm', 'p', 'e', 9, 0,
594  /* 5241 */ 'p', 'f', 'a', 'l', 's', 'e', 9, 0,
595  /* 5249 */ 'f', 'r', 's', 'q', 'r', 't', 'e', 9, 0,
596  /* 5258 */ 'p', 't', 'r', 'u', 'e', 9, 0,
597  /* 5265 */ 's', 'c', 'v', 't', 'f', 9, 0,
598  /* 5272 */ 'u', 'c', 'v', 't', 'f', 9, 0,
599  /* 5279 */ 'f', 'n', 'e', 'g', 9, 0,
600  /* 5285 */ 's', 'q', 'n', 'e', 'g', 9, 0,
601  /* 5292 */ 'c', 's', 'n', 'e', 'g', 9, 0,
602  /* 5299 */ 'f', 'm', 'l', 'a', '.', 'h', 9, 0,
603  /* 5307 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', 'h', 9, 0,
604  /* 5319 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', 'h', 9, 0,
605  /* 5330 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', 'h', 9, 0,
606  /* 5342 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', 'h', 9, 0,
607  /* 5354 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', 'h', 9, 0,
608  /* 5365 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', 'h', 9, 0,
609  /* 5376 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', 'h', 9, 0,
610  /* 5387 */ 'f', 'm', 'u', 'l', '.', 'h', 9, 0,
611  /* 5395 */ 'f', 'm', 'l', 's', '.', 'h', 9, 0,
612  /* 5403 */ 'i', 'n', 's', '.', 'h', 9, 0,
613  /* 5410 */ 's', 'm', 'o', 'v', '.', 'h', 9, 0,
614  /* 5418 */ 'u', 'm', 'o', 'v', '.', 'h', 9, 0,
615  /* 5426 */ 'f', 'm', 'u', 'l', 'x', '.', 'h', 9, 0,
616  /* 5435 */ 's', 'h', 'a', '1', 'h', 9, 0,
617  /* 5442 */ 'l', 'd', '1', 'h', 9, 0,
618  /* 5448 */ 'l', 'd', 'f', 'f', '1', 'h', 9, 0,
619  /* 5456 */ 'l', 'd', 'n', 'f', '1', 'h', 9, 0,
620  /* 5464 */ 'l', 'd', 'n', 't', '1', 'h', 9, 0,
621  /* 5472 */ 's', 't', 'n', 't', '1', 'h', 9, 0,
622  /* 5480 */ 's', 't', '1', 'h', 9, 0,
623  /* 5486 */ 'f', 'a', 'd', 'd', 'p', '.', '2', 'h', 9, 0,
624  /* 5496 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '2', 'h', 9, 0,
625  /* 5508 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '2', 'h', 9, 0,
626  /* 5520 */ 'f', 'm', 'i', 'n', 'p', '.', '2', 'h', 9, 0,
627  /* 5530 */ 'f', 'm', 'a', 'x', 'p', '.', '2', 'h', 9, 0,
628  /* 5540 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
629  /* 5548 */ 'l', 'd', '2', 'h', 9, 0,
630  /* 5554 */ 's', 't', '2', 'h', 9, 0,
631  /* 5560 */ 'l', 'd', '3', 'h', 9, 0,
632  /* 5566 */ 's', 't', '3', 'h', 9, 0,
633  /* 5572 */ 't', 'r', 'n', '1', '.', '4', 'h', 9, 0,
634  /* 5581 */ 'z', 'i', 'p', '1', '.', '4', 'h', 9, 0,
635  /* 5590 */ 'u', 'z', 'p', '1', '.', '4', 'h', 9, 0,
636  /* 5599 */ 'r', 'e', 'v', '3', '2', '.', '4', 'h', 9, 0,
637  /* 5609 */ 't', 'r', 'n', '2', '.', '4', 'h', 9, 0,
638  /* 5618 */ 'z', 'i', 'p', '2', '.', '4', 'h', 9, 0,
639  /* 5627 */ 'u', 'z', 'p', '2', '.', '4', 'h', 9, 0,
640  /* 5636 */ 'r', 'e', 'v', '6', '4', '.', '4', 'h', 9, 0,
641  /* 5646 */ 's', 'a', 'b', 'a', '.', '4', 'h', 9, 0,
642  /* 5655 */ 'u', 'a', 'b', 'a', '.', '4', 'h', 9, 0,
643  /* 5664 */ 'f', 'c', 'm', 'l', 'a', '.', '4', 'h', 9, 0,
644  /* 5674 */ 'f', 'm', 'l', 'a', '.', '4', 'h', 9, 0,
645  /* 5683 */ 's', 'r', 's', 'r', 'a', '.', '4', 'h', 9, 0,
646  /* 5693 */ 'u', 'r', 's', 'r', 'a', '.', '4', 'h', 9, 0,
647  /* 5703 */ 's', 's', 'r', 'a', '.', '4', 'h', 9, 0,
648  /* 5712 */ 'u', 's', 'r', 'a', '.', '4', 'h', 9, 0,
649  /* 5721 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '4', 'h', 9, 0,
650  /* 5732 */ 'f', 's', 'u', 'b', '.', '4', 'h', 9, 0,
651  /* 5741 */ 's', 'h', 's', 'u', 'b', '.', '4', 'h', 9, 0,
652  /* 5751 */ 'u', 'h', 's', 'u', 'b', '.', '4', 'h', 9, 0,
653  /* 5761 */ 's', 'q', 's', 'u', 'b', '.', '4', 'h', 9, 0,
654  /* 5771 */ 'u', 'q', 's', 'u', 'b', '.', '4', 'h', 9, 0,
655  /* 5781 */ 'b', 'i', 'c', '.', '4', 'h', 9, 0,
656  /* 5789 */ 'f', 'a', 'b', 'd', '.', '4', 'h', 9, 0,
657  /* 5798 */ 's', 'a', 'b', 'd', '.', '4', 'h', 9, 0,
658  /* 5807 */ 'u', 'a', 'b', 'd', '.', '4', 'h', 9, 0,
659  /* 5816 */ 'f', 'c', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
660  /* 5826 */ 'f', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
661  /* 5835 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
662  /* 5846 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
663  /* 5857 */ 's', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
664  /* 5867 */ 'u', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
665  /* 5877 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
666  /* 5888 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
667  /* 5899 */ 'f', 'a', 'c', 'g', 'e', '.', '4', 'h', 9, 0,
668  /* 5909 */ 'f', 'c', 'm', 'g', 'e', '.', '4', 'h', 9, 0,
669  /* 5919 */ 'f', 'c', 'm', 'l', 'e', '.', '4', 'h', 9, 0,
670  /* 5929 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '4', 'h', 9, 0,
671  /* 5940 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '4', 'h', 9, 0,
672  /* 5952 */ 's', 'c', 'v', 't', 'f', '.', '4', 'h', 9, 0,
673  /* 5962 */ 'u', 'c', 'v', 't', 'f', '.', '4', 'h', 9, 0,
674  /* 5972 */ 'f', 'n', 'e', 'g', '.', '4', 'h', 9, 0,
675  /* 5981 */ 's', 'q', 'n', 'e', 'g', '.', '4', 'h', 9, 0,
676  /* 5991 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '4', 'h', 9, 0,
677  /* 6004 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '4', 'h', 9, 0,
678  /* 6016 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '4', 'h', 9, 0,
679  /* 6029 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '4', 'h', 9, 0,
680  /* 6042 */ 'c', 'm', 'h', 'i', '.', '4', 'h', 9, 0,
681  /* 6051 */ 's', 'l', 'i', '.', '4', 'h', 9, 0,
682  /* 6059 */ 'm', 'v', 'n', 'i', '.', '4', 'h', 9, 0,
683  /* 6068 */ 's', 'r', 'i', '.', '4', 'h', 9, 0,
684  /* 6076 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '4', 'h', 9, 0,
685  /* 6087 */ 'm', 'o', 'v', 'i', '.', '4', 'h', 9, 0,
686  /* 6096 */ 's', 'q', 's', 'h', 'l', '.', '4', 'h', 9, 0,
687  /* 6106 */ 'u', 'q', 's', 'h', 'l', '.', '4', 'h', 9, 0,
688  /* 6116 */ 's', 'q', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
689  /* 6127 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
690  /* 6138 */ 's', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
691  /* 6148 */ 'u', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
692  /* 6158 */ 's', 's', 'h', 'l', '.', '4', 'h', 9, 0,
693  /* 6167 */ 'u', 's', 'h', 'l', '.', '4', 'h', 9, 0,
694  /* 6176 */ 'f', 'm', 'u', 'l', '.', '4', 'h', 9, 0,
695  /* 6185 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '4', 'h', 9, 0,
696  /* 6196 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '4', 'h', 9, 0,
697  /* 6207 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '4', 'h', 9, 0,
698  /* 6218 */ 'r', 's', 'u', 'b', 'h', 'n', '.', '4', 'h', 9, 0,
699  /* 6229 */ 'r', 'a', 'd', 'd', 'h', 'n', '.', '4', 'h', 9, 0,
700  /* 6240 */ 'f', 'm', 'i', 'n', '.', '4', 'h', 9, 0,
701  /* 6249 */ 's', 'm', 'i', 'n', '.', '4', 'h', 9, 0,
702  /* 6258 */ 'u', 'm', 'i', 'n', '.', '4', 'h', 9, 0,
703  /* 6267 */ 's', 'q', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
704  /* 6278 */ 'u', 'q', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
705  /* 6289 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
706  /* 6301 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
707  /* 6313 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '4', 'h', 9, 0,
708  /* 6324 */ 's', 'q', 'x', 't', 'n', '.', '4', 'h', 9, 0,
709  /* 6334 */ 'u', 'q', 'x', 't', 'n', '.', '4', 'h', 9, 0,
710  /* 6344 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '.', '4', 'h', 9, 0,
711  /* 6356 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '.', '4', 'h', 9, 0,
712  /* 6369 */ 's', 'q', 'x', 't', 'u', 'n', '.', '4', 'h', 9, 0,
713  /* 6380 */ 'f', 'a', 'd', 'd', 'p', '.', '4', 'h', 9, 0,
714  /* 6390 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '4', 'h', 9, 0,
715  /* 6401 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '4', 'h', 9, 0,
716  /* 6412 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '4', 'h', 9, 0,
717  /* 6423 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '4', 'h', 9, 0,
718  /* 6434 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '4', 'h', 9, 0,
719  /* 6446 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '4', 'h', 9, 0,
720  /* 6458 */ 'f', 'm', 'i', 'n', 'p', '.', '4', 'h', 9, 0,
721  /* 6468 */ 's', 'm', 'i', 'n', 'p', '.', '4', 'h', 9, 0,
722  /* 6478 */ 'u', 'm', 'i', 'n', 'p', '.', '4', 'h', 9, 0,
723  /* 6488 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '4', 'h', 9, 0,
724  /* 6499 */ 'd', 'u', 'p', '.', '4', 'h', 9, 0,
725  /* 6507 */ 'f', 'm', 'a', 'x', 'p', '.', '4', 'h', 9, 0,
726  /* 6517 */ 's', 'm', 'a', 'x', 'p', '.', '4', 'h', 9, 0,
727  /* 6527 */ 'u', 'm', 'a', 'x', 'p', '.', '4', 'h', 9, 0,
728  /* 6537 */ 'f', 'c', 'm', 'e', 'q', '.', '4', 'h', 9, 0,
729  /* 6547 */ 's', 'r', 's', 'h', 'r', '.', '4', 'h', 9, 0,
730  /* 6557 */ 'u', 'r', 's', 'h', 'r', '.', '4', 'h', 9, 0,
731  /* 6567 */ 's', 's', 'h', 'r', '.', '4', 'h', 9, 0,
732  /* 6576 */ 'u', 's', 'h', 'r', '.', '4', 'h', 9, 0,
733  /* 6585 */ 'o', 'r', 'r', '.', '4', 'h', 9, 0,
734  /* 6593 */ 'f', 'c', 'v', 't', 'a', 's', '.', '4', 'h', 9, 0,
735  /* 6604 */ 'f', 'a', 'b', 's', '.', '4', 'h', 9, 0,
736  /* 6613 */ 's', 'q', 'a', 'b', 's', '.', '4', 'h', 9, 0,
737  /* 6623 */ 'c', 'm', 'h', 's', '.', '4', 'h', 9, 0,
738  /* 6632 */ 'c', 'l', 's', '.', '4', 'h', 9, 0,
739  /* 6640 */ 'f', 'm', 'l', 's', '.', '4', 'h', 9, 0,
740  /* 6649 */ 'f', 'c', 'v', 't', 'm', 's', '.', '4', 'h', 9, 0,
741  /* 6660 */ 'f', 'c', 'v', 't', 'n', 's', '.', '4', 'h', 9, 0,
742  /* 6671 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '4', 'h', 9, 0,
743  /* 6682 */ 'f', 'c', 'v', 't', 'p', 's', '.', '4', 'h', 9, 0,
744  /* 6693 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '4', 'h', 9, 0,
745  /* 6705 */ 'f', 'c', 'v', 't', 'z', 's', '.', '4', 'h', 9, 0,
746  /* 6716 */ 'f', 'a', 'c', 'g', 't', '.', '4', 'h', 9, 0,
747  /* 6726 */ 'f', 'c', 'm', 'g', 't', '.', '4', 'h', 9, 0,
748  /* 6736 */ 'f', 'c', 'm', 'l', 't', '.', '4', 'h', 9, 0,
749  /* 6746 */ 'f', 's', 'q', 'r', 't', '.', '4', 'h', 9, 0,
750  /* 6756 */ 'c', 'm', 't', 's', 't', '.', '4', 'h', 9, 0,
751  /* 6766 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '4', 'h', 9, 0,
752  /* 6777 */ 's', 'q', 's', 'h', 'l', 'u', '.', '4', 'h', 9, 0,
753  /* 6788 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '4', 'h', 9, 0,
754  /* 6799 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '4', 'h', 9, 0,
755  /* 6810 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '4', 'h', 9, 0,
756  /* 6821 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '4', 'h', 9, 0,
757  /* 6832 */ 'a', 'd', 'd', 'v', '.', '4', 'h', 9, 0,
758  /* 6841 */ 'f', 'd', 'i', 'v', '.', '4', 'h', 9, 0,
759  /* 6850 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '4', 'h', 9, 0,
760  /* 6861 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '4', 'h', 9, 0,
761  /* 6872 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', '.', '4', 'h', 9, 0,
762  /* 6884 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', '.', '4', 'h', 9, 0,
763  /* 6896 */ 'f', 'm', 'i', 'n', 'v', '.', '4', 'h', 9, 0,
764  /* 6906 */ 's', 'm', 'i', 'n', 'v', '.', '4', 'h', 9, 0,
765  /* 6916 */ 'u', 'm', 'i', 'n', 'v', '.', '4', 'h', 9, 0,
766  /* 6926 */ 'f', 'm', 'o', 'v', '.', '4', 'h', 9, 0,
767  /* 6935 */ 'f', 'm', 'a', 'x', 'v', '.', '4', 'h', 9, 0,
768  /* 6945 */ 's', 'm', 'a', 'x', 'v', '.', '4', 'h', 9, 0,
769  /* 6955 */ 'u', 'm', 'a', 'x', 'v', '.', '4', 'h', 9, 0,
770  /* 6965 */ 'f', 'm', 'a', 'x', '.', '4', 'h', 9, 0,
771  /* 6974 */ 's', 'm', 'a', 'x', '.', '4', 'h', 9, 0,
772  /* 6983 */ 'u', 'm', 'a', 'x', '.', '4', 'h', 9, 0,
773  /* 6992 */ 'f', 'm', 'u', 'l', 'x', '.', '4', 'h', 9, 0,
774  /* 7002 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '4', 'h', 9, 0,
775  /* 7013 */ 'c', 'l', 'z', '.', '4', 'h', 9, 0,
776  /* 7021 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '4', 'h', 9, 0,
777  /* 7032 */ 'l', 'd', '4', 'h', 9, 0,
778  /* 7038 */ 's', 't', '4', 'h', 9, 0,
779  /* 7044 */ 't', 'r', 'n', '1', '.', '8', 'h', 9, 0,
780  /* 7053 */ 'z', 'i', 'p', '1', '.', '8', 'h', 9, 0,
781  /* 7062 */ 'u', 'z', 'p', '1', '.', '8', 'h', 9, 0,
782  /* 7071 */ 'r', 'e', 'v', '3', '2', '.', '8', 'h', 9, 0,
783  /* 7081 */ 's', 'a', 'b', 'a', 'l', '2', '.', '8', 'h', 9, 0,
784  /* 7092 */ 'u', 'a', 'b', 'a', 'l', '2', '.', '8', 'h', 9, 0,
785  /* 7103 */ 's', 'm', 'l', 'a', 'l', '2', '.', '8', 'h', 9, 0,
786  /* 7114 */ 'u', 'm', 'l', 'a', 'l', '2', '.', '8', 'h', 9, 0,
787  /* 7125 */ 's', 's', 'u', 'b', 'l', '2', '.', '8', 'h', 9, 0,
788  /* 7136 */ 'u', 's', 'u', 'b', 'l', '2', '.', '8', 'h', 9, 0,
789  /* 7147 */ 's', 'a', 'b', 'd', 'l', '2', '.', '8', 'h', 9, 0,
790  /* 7158 */ 'u', 'a', 'b', 'd', 'l', '2', '.', '8', 'h', 9, 0,
791  /* 7169 */ 's', 'a', 'd', 'd', 'l', '2', '.', '8', 'h', 9, 0,
792  /* 7180 */ 'u', 'a', 'd', 'd', 'l', '2', '.', '8', 'h', 9, 0,
793  /* 7191 */ 's', 's', 'h', 'l', 'l', '2', '.', '8', 'h', 9, 0,
794  /* 7202 */ 'u', 's', 'h', 'l', 'l', '2', '.', '8', 'h', 9, 0,
795  /* 7213 */ 'p', 'm', 'u', 'l', 'l', '2', '.', '8', 'h', 9, 0,
796  /* 7224 */ 's', 'm', 'u', 'l', 'l', '2', '.', '8', 'h', 9, 0,
797  /* 7235 */ 'u', 'm', 'u', 'l', 'l', '2', '.', '8', 'h', 9, 0,
798  /* 7246 */ 's', 'm', 'l', 's', 'l', '2', '.', '8', 'h', 9, 0,
799  /* 7257 */ 'u', 'm', 'l', 's', 'l', '2', '.', '8', 'h', 9, 0,
800  /* 7268 */ 'r', 's', 'u', 'b', 'h', 'n', '2', '.', '8', 'h', 9, 0,
801  /* 7280 */ 'r', 'a', 'd', 'd', 'h', 'n', '2', '.', '8', 'h', 9, 0,
802  /* 7292 */ 's', 'q', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
803  /* 7304 */ 'u', 'q', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
804  /* 7316 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
805  /* 7329 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
806  /* 7342 */ 't', 'r', 'n', '2', '.', '8', 'h', 9, 0,
807  /* 7351 */ 's', 'q', 'x', 't', 'n', '2', '.', '8', 'h', 9, 0,
808  /* 7362 */ 'u', 'q', 'x', 't', 'n', '2', '.', '8', 'h', 9, 0,
809  /* 7373 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '2', '.', '8', 'h', 9, 0,
810  /* 7386 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '2', '.', '8', 'h', 9, 0,
811  /* 7400 */ 's', 'q', 'x', 't', 'u', 'n', '2', '.', '8', 'h', 9, 0,
812  /* 7412 */ 'z', 'i', 'p', '2', '.', '8', 'h', 9, 0,
813  /* 7421 */ 'u', 'z', 'p', '2', '.', '8', 'h', 9, 0,
814  /* 7430 */ 's', 's', 'u', 'b', 'w', '2', '.', '8', 'h', 9, 0,
815  /* 7441 */ 'u', 's', 'u', 'b', 'w', '2', '.', '8', 'h', 9, 0,
816  /* 7452 */ 's', 'a', 'd', 'd', 'w', '2', '.', '8', 'h', 9, 0,
817  /* 7463 */ 'u', 'a', 'd', 'd', 'w', '2', '.', '8', 'h', 9, 0,
818  /* 7474 */ 'r', 'e', 'v', '6', '4', '.', '8', 'h', 9, 0,
819  /* 7484 */ 's', 'a', 'b', 'a', '.', '8', 'h', 9, 0,
820  /* 7493 */ 'u', 'a', 'b', 'a', '.', '8', 'h', 9, 0,
821  /* 7502 */ 'f', 'c', 'm', 'l', 'a', '.', '8', 'h', 9, 0,
822  /* 7512 */ 'f', 'm', 'l', 'a', '.', '8', 'h', 9, 0,
823  /* 7521 */ 's', 'r', 's', 'r', 'a', '.', '8', 'h', 9, 0,
824  /* 7531 */ 'u', 'r', 's', 'r', 'a', '.', '8', 'h', 9, 0,
825  /* 7541 */ 's', 's', 'r', 'a', '.', '8', 'h', 9, 0,
826  /* 7550 */ 'u', 's', 'r', 'a', '.', '8', 'h', 9, 0,
827  /* 7559 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '8', 'h', 9, 0,
828  /* 7570 */ 'f', 's', 'u', 'b', '.', '8', 'h', 9, 0,
829  /* 7579 */ 's', 'h', 's', 'u', 'b', '.', '8', 'h', 9, 0,
830  /* 7589 */ 'u', 'h', 's', 'u', 'b', '.', '8', 'h', 9, 0,
831  /* 7599 */ 's', 'q', 's', 'u', 'b', '.', '8', 'h', 9, 0,
832  /* 7609 */ 'u', 'q', 's', 'u', 'b', '.', '8', 'h', 9, 0,
833  /* 7619 */ 'b', 'i', 'c', '.', '8', 'h', 9, 0,
834  /* 7627 */ 'f', 'a', 'b', 'd', '.', '8', 'h', 9, 0,
835  /* 7636 */ 's', 'a', 'b', 'd', '.', '8', 'h', 9, 0,
836  /* 7645 */ 'u', 'a', 'b', 'd', '.', '8', 'h', 9, 0,
837  /* 7654 */ 'f', 'c', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
838  /* 7664 */ 'f', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
839  /* 7673 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
840  /* 7684 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
841  /* 7695 */ 's', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
842  /* 7705 */ 'u', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
843  /* 7715 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
844  /* 7726 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
845  /* 7737 */ 'f', 'a', 'c', 'g', 'e', '.', '8', 'h', 9, 0,
846  /* 7747 */ 'f', 'c', 'm', 'g', 'e', '.', '8', 'h', 9, 0,
847  /* 7757 */ 'f', 'c', 'm', 'l', 'e', '.', '8', 'h', 9, 0,
848  /* 7767 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '8', 'h', 9, 0,
849  /* 7778 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '8', 'h', 9, 0,
850  /* 7790 */ 's', 'c', 'v', 't', 'f', '.', '8', 'h', 9, 0,
851  /* 7800 */ 'u', 'c', 'v', 't', 'f', '.', '8', 'h', 9, 0,
852  /* 7810 */ 'f', 'n', 'e', 'g', '.', '8', 'h', 9, 0,
853  /* 7819 */ 's', 'q', 'n', 'e', 'g', '.', '8', 'h', 9, 0,
854  /* 7829 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '8', 'h', 9, 0,
855  /* 7842 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '8', 'h', 9, 0,
856  /* 7854 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '8', 'h', 9, 0,
857  /* 7867 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '8', 'h', 9, 0,
858  /* 7880 */ 'c', 'm', 'h', 'i', '.', '8', 'h', 9, 0,
859  /* 7889 */ 's', 'l', 'i', '.', '8', 'h', 9, 0,
860  /* 7897 */ 'm', 'v', 'n', 'i', '.', '8', 'h', 9, 0,
861  /* 7906 */ 's', 'r', 'i', '.', '8', 'h', 9, 0,
862  /* 7914 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '8', 'h', 9, 0,
863  /* 7925 */ 'm', 'o', 'v', 'i', '.', '8', 'h', 9, 0,
864  /* 7934 */ 's', 'a', 'b', 'a', 'l', '.', '8', 'h', 9, 0,
865  /* 7944 */ 'u', 'a', 'b', 'a', 'l', '.', '8', 'h', 9, 0,
866  /* 7954 */ 's', 'm', 'l', 'a', 'l', '.', '8', 'h', 9, 0,
867  /* 7964 */ 'u', 'm', 'l', 'a', 'l', '.', '8', 'h', 9, 0,
868  /* 7974 */ 's', 's', 'u', 'b', 'l', '.', '8', 'h', 9, 0,
869  /* 7984 */ 'u', 's', 'u', 'b', 'l', '.', '8', 'h', 9, 0,
870  /* 7994 */ 's', 'a', 'b', 'd', 'l', '.', '8', 'h', 9, 0,
871  /* 8004 */ 'u', 'a', 'b', 'd', 'l', '.', '8', 'h', 9, 0,
872  /* 8014 */ 's', 'a', 'd', 'd', 'l', '.', '8', 'h', 9, 0,
873  /* 8024 */ 'u', 'a', 'd', 'd', 'l', '.', '8', 'h', 9, 0,
874  /* 8034 */ 's', 'q', 's', 'h', 'l', '.', '8', 'h', 9, 0,
875  /* 8044 */ 'u', 'q', 's', 'h', 'l', '.', '8', 'h', 9, 0,
876  /* 8054 */ 's', 'q', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
877  /* 8065 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
878  /* 8076 */ 's', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
879  /* 8086 */ 'u', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
880  /* 8096 */ 's', 's', 'h', 'l', '.', '8', 'h', 9, 0,
881  /* 8105 */ 'u', 's', 'h', 'l', '.', '8', 'h', 9, 0,
882  /* 8114 */ 's', 's', 'h', 'l', 'l', '.', '8', 'h', 9, 0,
883  /* 8124 */ 'u', 's', 'h', 'l', 'l', '.', '8', 'h', 9, 0,
884  /* 8134 */ 'p', 'm', 'u', 'l', 'l', '.', '8', 'h', 9, 0,
885  /* 8144 */ 's', 'm', 'u', 'l', 'l', '.', '8', 'h', 9, 0,
886  /* 8154 */ 'u', 'm', 'u', 'l', 'l', '.', '8', 'h', 9, 0,
887  /* 8164 */ 's', 'm', 'l', 's', 'l', '.', '8', 'h', 9, 0,
888  /* 8174 */ 'u', 'm', 'l', 's', 'l', '.', '8', 'h', 9, 0,
889  /* 8184 */ 'f', 'm', 'u', 'l', '.', '8', 'h', 9, 0,
890  /* 8193 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '8', 'h', 9, 0,
891  /* 8204 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '8', 'h', 9, 0,
892  /* 8215 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '8', 'h', 9, 0,
893  /* 8226 */ 'f', 'm', 'i', 'n', '.', '8', 'h', 9, 0,
894  /* 8235 */ 's', 'm', 'i', 'n', '.', '8', 'h', 9, 0,
895  /* 8244 */ 'u', 'm', 'i', 'n', '.', '8', 'h', 9, 0,
896  /* 8253 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '8', 'h', 9, 0,
897  /* 8264 */ 'f', 'a', 'd', 'd', 'p', '.', '8', 'h', 9, 0,
898  /* 8274 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '8', 'h', 9, 0,
899  /* 8285 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '8', 'h', 9, 0,
900  /* 8296 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '8', 'h', 9, 0,
901  /* 8307 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '8', 'h', 9, 0,
902  /* 8318 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '8', 'h', 9, 0,
903  /* 8330 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '8', 'h', 9, 0,
904  /* 8342 */ 'f', 'm', 'i', 'n', 'p', '.', '8', 'h', 9, 0,
905  /* 8352 */ 's', 'm', 'i', 'n', 'p', '.', '8', 'h', 9, 0,
906  /* 8362 */ 'u', 'm', 'i', 'n', 'p', '.', '8', 'h', 9, 0,
907  /* 8372 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '8', 'h', 9, 0,
908  /* 8383 */ 'd', 'u', 'p', '.', '8', 'h', 9, 0,
909  /* 8391 */ 'f', 'm', 'a', 'x', 'p', '.', '8', 'h', 9, 0,
910  /* 8401 */ 's', 'm', 'a', 'x', 'p', '.', '8', 'h', 9, 0,
911  /* 8411 */ 'u', 'm', 'a', 'x', 'p', '.', '8', 'h', 9, 0,
912  /* 8421 */ 'f', 'c', 'm', 'e', 'q', '.', '8', 'h', 9, 0,
913  /* 8431 */ 's', 'r', 's', 'h', 'r', '.', '8', 'h', 9, 0,
914  /* 8441 */ 'u', 'r', 's', 'h', 'r', '.', '8', 'h', 9, 0,
915  /* 8451 */ 's', 's', 'h', 'r', '.', '8', 'h', 9, 0,
916  /* 8460 */ 'u', 's', 'h', 'r', '.', '8', 'h', 9, 0,
917  /* 8469 */ 'o', 'r', 'r', '.', '8', 'h', 9, 0,
918  /* 8477 */ 'f', 'c', 'v', 't', 'a', 's', '.', '8', 'h', 9, 0,
919  /* 8488 */ 'f', 'a', 'b', 's', '.', '8', 'h', 9, 0,
920  /* 8497 */ 's', 'q', 'a', 'b', 's', '.', '8', 'h', 9, 0,
921  /* 8507 */ 'c', 'm', 'h', 's', '.', '8', 'h', 9, 0,
922  /* 8516 */ 'c', 'l', 's', '.', '8', 'h', 9, 0,
923  /* 8524 */ 'f', 'm', 'l', 's', '.', '8', 'h', 9, 0,
924  /* 8533 */ 'f', 'c', 'v', 't', 'm', 's', '.', '8', 'h', 9, 0,
925  /* 8544 */ 'f', 'c', 'v', 't', 'n', 's', '.', '8', 'h', 9, 0,
926  /* 8555 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '8', 'h', 9, 0,
927  /* 8566 */ 'f', 'c', 'v', 't', 'p', 's', '.', '8', 'h', 9, 0,
928  /* 8577 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '8', 'h', 9, 0,
929  /* 8589 */ 'f', 'c', 'v', 't', 'z', 's', '.', '8', 'h', 9, 0,
930  /* 8600 */ 'f', 'a', 'c', 'g', 't', '.', '8', 'h', 9, 0,
931  /* 8610 */ 'f', 'c', 'm', 'g', 't', '.', '8', 'h', 9, 0,
932  /* 8620 */ 'f', 'c', 'm', 'l', 't', '.', '8', 'h', 9, 0,
933  /* 8630 */ 'f', 's', 'q', 'r', 't', '.', '8', 'h', 9, 0,
934  /* 8640 */ 'c', 'm', 't', 's', 't', '.', '8', 'h', 9, 0,
935  /* 8650 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '8', 'h', 9, 0,
936  /* 8661 */ 's', 'q', 's', 'h', 'l', 'u', '.', '8', 'h', 9, 0,
937  /* 8672 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '8', 'h', 9, 0,
938  /* 8683 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '8', 'h', 9, 0,
939  /* 8694 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '8', 'h', 9, 0,
940  /* 8705 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '8', 'h', 9, 0,
941  /* 8716 */ 'a', 'd', 'd', 'v', '.', '8', 'h', 9, 0,
942  /* 8725 */ 'f', 'd', 'i', 'v', '.', '8', 'h', 9, 0,
943  /* 8734 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '8', 'h', 9, 0,
944  /* 8745 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '8', 'h', 9, 0,
945  /* 8756 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', '.', '8', 'h', 9, 0,
946  /* 8768 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', '.', '8', 'h', 9, 0,
947  /* 8780 */ 'f', 'm', 'i', 'n', 'v', '.', '8', 'h', 9, 0,
948  /* 8790 */ 's', 'm', 'i', 'n', 'v', '.', '8', 'h', 9, 0,
949  /* 8800 */ 'u', 'm', 'i', 'n', 'v', '.', '8', 'h', 9, 0,
950  /* 8810 */ 'f', 'm', 'o', 'v', '.', '8', 'h', 9, 0,
951  /* 8819 */ 'f', 'm', 'a', 'x', 'v', '.', '8', 'h', 9, 0,
952  /* 8829 */ 's', 'm', 'a', 'x', 'v', '.', '8', 'h', 9, 0,
953  /* 8839 */ 'u', 'm', 'a', 'x', 'v', '.', '8', 'h', 9, 0,
954  /* 8849 */ 's', 's', 'u', 'b', 'w', '.', '8', 'h', 9, 0,
955  /* 8859 */ 'u', 's', 'u', 'b', 'w', '.', '8', 'h', 9, 0,
956  /* 8869 */ 's', 'a', 'd', 'd', 'w', '.', '8', 'h', 9, 0,
957  /* 8879 */ 'u', 'a', 'd', 'd', 'w', '.', '8', 'h', 9, 0,
958  /* 8889 */ 'f', 'm', 'a', 'x', '.', '8', 'h', 9, 0,
959  /* 8898 */ 's', 'm', 'a', 'x', '.', '8', 'h', 9, 0,
960  /* 8907 */ 'u', 'm', 'a', 'x', '.', '8', 'h', 9, 0,
961  /* 8916 */ 'f', 'm', 'u', 'l', 'x', '.', '8', 'h', 9, 0,
962  /* 8926 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '8', 'h', 9, 0,
963  /* 8937 */ 'c', 'l', 'z', '.', '8', 'h', 9, 0,
964  /* 8945 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '8', 'h', 9, 0,
965  /* 8956 */ 'l', 'd', 'a', 'd', 'd', 'a', 'h', 9, 0,
966  /* 8965 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', 9, 0,
967  /* 8975 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'h', 9, 0,
968  /* 8985 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'h', 9, 0,
969  /* 8995 */ 's', 'w', 'p', 'a', 'h', 9, 0,
970  /* 9002 */ 'l', 'd', 'c', 'l', 'r', 'a', 'h', 9, 0,
971  /* 9011 */ 'l', 'd', 'e', 'o', 'r', 'a', 'h', 9, 0,
972  /* 9020 */ 'c', 'a', 's', 'a', 'h', 9, 0,
973  /* 9027 */ 'l', 'd', 's', 'e', 't', 'a', 'h', 9, 0,
974  /* 9036 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'h', 9, 0,
975  /* 9046 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'h', 9, 0,
976  /* 9056 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
977  /* 9065 */ 's', 'q', 'd', 'e', 'c', 'h', 9, 0,
978  /* 9073 */ 'u', 'q', 'd', 'e', 'c', 'h', 9, 0,
979  /* 9081 */ 's', 'q', 'i', 'n', 'c', 'h', 9, 0,
980  /* 9089 */ 'u', 'q', 'i', 'n', 'c', 'h', 9, 0,
981  /* 9097 */ 'l', 'd', 'a', 'd', 'd', 'h', 9, 0,
982  /* 9105 */ 'p', 'r', 'f', 'h', 9, 0,
983  /* 9111 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 'h', 9, 0,
984  /* 9121 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 'h', 9, 0,
985  /* 9132 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 'h', 9, 0,
986  /* 9143 */ 's', 'w', 'p', 'a', 'l', 'h', 9, 0,
987  /* 9151 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 'h', 9, 0,
988  /* 9161 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 'h', 9, 0,
989  /* 9171 */ 'c', 'a', 's', 'a', 'l', 'h', 9, 0,
990  /* 9179 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 'h', 9, 0,
991  /* 9189 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 'h', 9, 0,
992  /* 9200 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 'h', 9, 0,
993  /* 9211 */ 'l', 'd', 'a', 'd', 'd', 'l', 'h', 9, 0,
994  /* 9220 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 'h', 9, 0,
995  /* 9230 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 'h', 9, 0,
996  /* 9240 */ 's', 'w', 'p', 'l', 'h', 9, 0,
997  /* 9247 */ 'l', 'd', 'c', 'l', 'r', 'l', 'h', 9, 0,
998  /* 9256 */ 'l', 'd', 'e', 'o', 'r', 'l', 'h', 9, 0,
999  /* 9265 */ 'c', 'a', 's', 'l', 'h', 9, 0,
1000  /* 9272 */ 'l', 'd', 's', 'e', 't', 'l', 'h', 9, 0,
1001  /* 9281 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', 9, 0,
1002  /* 9290 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', 9, 0,
1003  /* 9300 */ 's', 'm', 'u', 'l', 'h', 9, 0,
1004  /* 9307 */ 'u', 'm', 'u', 'l', 'h', 9, 0,
1005  /* 9314 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 'h', 9, 0,
1006  /* 9324 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 'h', 9, 0,
1007  /* 9334 */ 'l', 'd', 's', 'm', 'i', 'n', 'h', 9, 0,
1008  /* 9343 */ 'l', 'd', 'u', 'm', 'i', 'n', 'h', 9, 0,
1009  /* 9352 */ 's', 'w', 'p', 'h', 9, 0,
1010  /* 9358 */ 'l', 'd', '1', 'r', 'q', 'h', 9, 0,
1011  /* 9366 */ 'l', 'd', '1', 'r', 'h', 9, 0,
1012  /* 9373 */ 'l', 'd', 'a', 'r', 'h', 9, 0,
1013  /* 9380 */ 'l', 'd', 'l', 'a', 'r', 'h', 9, 0,
1014  /* 9388 */ 'l', 'd', 'r', 'h', 9, 0,
1015  /* 9394 */ 'l', 'd', 'c', 'l', 'r', 'h', 9, 0,
1016  /* 9402 */ 's', 't', 'l', 'l', 'r', 'h', 9, 0,
1017  /* 9410 */ 's', 't', 'l', 'r', 'h', 9, 0,
1018  /* 9417 */ 'l', 'd', 'e', 'o', 'r', 'h', 9, 0,
1019  /* 9425 */ 'l', 'd', 'a', 'p', 'r', 'h', 9, 0,
1020  /* 9433 */ 'l', 'd', 't', 'r', 'h', 9, 0,
1021  /* 9440 */ 's', 't', 'r', 'h', 9, 0,
1022  /* 9446 */ 's', 't', 't', 'r', 'h', 9, 0,
1023  /* 9453 */ 'l', 'd', 'u', 'r', 'h', 9, 0,
1024  /* 9460 */ 's', 't', 'l', 'u', 'r', 'h', 9, 0,
1025  /* 9468 */ 'l', 'd', 'a', 'p', 'u', 'r', 'h', 9, 0,
1026  /* 9477 */ 's', 't', 'u', 'r', 'h', 9, 0,
1027  /* 9484 */ 'l', 'd', 'a', 'x', 'r', 'h', 9, 0,
1028  /* 9492 */ 'l', 'd', 'x', 'r', 'h', 9, 0,
1029  /* 9499 */ 's', 't', 'l', 'x', 'r', 'h', 9, 0,
1030  /* 9507 */ 's', 't', 'x', 'r', 'h', 9, 0,
1031  /* 9514 */ 'l', 'd', '1', 's', 'h', 9, 0,
1032  /* 9521 */ 'l', 'd', 'f', 'f', '1', 's', 'h', 9, 0,
1033  /* 9530 */ 'l', 'd', 'n', 'f', '1', 's', 'h', 9, 0,
1034  /* 9539 */ 'c', 'a', 's', 'h', 9, 0,
1035  /* 9545 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', 9, 0,
1036  /* 9555 */ 'l', 'd', '1', 'r', 's', 'h', 9, 0,
1037  /* 9563 */ 'l', 'd', 'r', 's', 'h', 9, 0,
1038  /* 9570 */ 'l', 'd', 't', 'r', 's', 'h', 9, 0,
1039  /* 9578 */ 'l', 'd', 'u', 'r', 's', 'h', 9, 0,
1040  /* 9586 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'h', 9, 0,
1041  /* 9596 */ 'l', 'd', 's', 'e', 't', 'h', 9, 0,
1042  /* 9604 */ 'c', 'n', 't', 'h', 9, 0,
1043  /* 9610 */ 's', 'x', 't', 'h', 9, 0,
1044  /* 9616 */ 'u', 'x', 't', 'h', 9, 0,
1045  /* 9622 */ 'r', 'e', 'v', 'h', 9, 0,
1046  /* 9628 */ 'l', 'd', 's', 'm', 'a', 'x', 'h', 9, 0,
1047  /* 9637 */ 'l', 'd', 'u', 'm', 'a', 'x', 'h', 9, 0,
1048  /* 9646 */ 'x', 'p', 'a', 'c', 'i', 9, 0,
1049  /* 9653 */ 'p', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
1050  /* 9662 */ 's', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
1051  /* 9671 */ 'u', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
1052  /* 9680 */ 'c', 'm', 'h', 'i', 9, 0,
1053  /* 9686 */ 'c', 'm', 'p', 'h', 'i', 9, 0,
1054  /* 9693 */ 's', 'l', 'i', 9, 0,
1055  /* 9698 */ 's', 'r', 'i', 9, 0,
1056  /* 9703 */ 'f', 'r', 'i', 'n', 't', 'i', 9, 0,
1057  /* 9711 */ 'm', 'o', 'v', 'i', 9, 0,
1058  /* 9717 */ 'b', 'r', 'k', 9, 0,
1059  /* 9722 */ 'm', 'o', 'v', 'k', 9, 0,
1060  /* 9728 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 9, 0,
1061  /* 9737 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', 9, 0,
1062  /* 9746 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 9, 0,
1063  /* 9756 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 9, 0,
1064  /* 9766 */ 'c', 'a', 's', 'p', 'a', 'l', 9, 0,
1065  /* 9774 */ 's', 'w', 'p', 'a', 'l', 9, 0,
1066  /* 9781 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 9, 0,
1067  /* 9790 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 9, 0,
1068  /* 9799 */ 'c', 'a', 's', 'a', 'l', 9, 0,
1069  /* 9806 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 9, 0,
1070  /* 9815 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 9, 0,
1071  /* 9825 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 9, 0,
1072  /* 9835 */ 't', 'b', 'l', 9, 0,
1073  /* 9840 */ 's', 'm', 's', 'u', 'b', 'l', 9, 0,
1074  /* 9848 */ 'u', 'm', 's', 'u', 'b', 'l', 9, 0,
1075  /* 9856 */ 'l', 'd', 'a', 'd', 'd', 'l', 9, 0,
1076  /* 9864 */ 's', 'm', 'a', 'd', 'd', 'l', 9, 0,
1077  /* 9872 */ 'u', 'm', 'a', 'd', 'd', 'l', 9, 0,
1078  /* 9880 */ 'f', 'c', 's', 'e', 'l', 9, 0,
1079  /* 9887 */ 'f', 't', 's', 's', 'e', 'l', 9, 0,
1080  /* 9895 */ 's', 'q', 's', 'h', 'l', 9, 0,
1081  /* 9902 */ 'u', 'q', 's', 'h', 'l', 9, 0,
1082  /* 9909 */ 's', 'q', 'r', 's', 'h', 'l', 9, 0,
1083  /* 9917 */ 'u', 'q', 'r', 's', 'h', 'l', 9, 0,
1084  /* 9925 */ 's', 'r', 's', 'h', 'l', 9, 0,
1085  /* 9932 */ 'u', 'r', 's', 'h', 'l', 9, 0,
1086  /* 9939 */ 's', 's', 'h', 'l', 9, 0,
1087  /* 9945 */ 'u', 's', 'h', 'l', 9, 0,
1088  /* 9951 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', 9, 0,
1089  /* 9960 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 9, 0,
1090  /* 9969 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 9, 0,
1091  /* 9978 */ 'a', 'd', 'd', 'p', 'l', 9, 0,
1092  /* 9985 */ 'c', 'a', 's', 'p', 'l', 9, 0,
1093  /* 9992 */ 's', 'w', 'p', 'l', 9, 0,
1094  /* 9998 */ 'l', 'd', 'c', 'l', 'r', 'l', 9, 0,
1095  /* 10006 */ 'l', 'd', 'e', 'o', 'r', 'l', 9, 0,
1096  /* 10014 */ 'c', 'a', 's', 'l', 9, 0,
1097  /* 10020 */ 's', 'q', 'd', 'm', 'l', 's', 'l', 9, 0,
1098  /* 10029 */ 's', 'y', 's', 'l', 9, 0,
1099  /* 10035 */ 'l', 'd', 's', 'e', 't', 'l', 9, 0,
1100  /* 10043 */ 'f', 'c', 'v', 't', 'l', 9, 0,
1101  /* 10050 */ 'f', 'm', 'u', 'l', 9, 0,
1102  /* 10056 */ 'f', 'n', 'm', 'u', 'l', 9, 0,
1103  /* 10063 */ 'f', 't', 's', 'm', 'u', 'l', 9, 0,
1104  /* 10071 */ 'a', 'd', 'd', 'v', 'l', 9, 0,
1105  /* 10078 */ 'r', 'd', 'v', 'l', 9, 0,
1106  /* 10084 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 9, 0,
1107  /* 10093 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 9, 0,
1108  /* 10102 */ 's', 'b', 'f', 'm', 9, 0,
1109  /* 10108 */ 'u', 'b', 'f', 'm', 9, 0,
1110  /* 10114 */ 'p', 'r', 'f', 'm', 9, 0,
1111  /* 10120 */ 'f', 'm', 'i', 'n', 'n', 'm', 9, 0,
1112  /* 10128 */ 'f', 'm', 'a', 'x', 'n', 'm', 9, 0,
1113  /* 10136 */ 'd', 'u', 'p', 'm', 9, 0,
1114  /* 10142 */ 'f', 'r', 'i', 'n', 't', 'm', 9, 0,
1115  /* 10150 */ 'p', 'r', 'f', 'u', 'm', 9, 0,
1116  /* 10157 */ 'f', 'm', 'i', 'n', 9, 0,
1117  /* 10163 */ 'l', 'd', 's', 'm', 'i', 'n', 9, 0,
1118  /* 10171 */ 'l', 'd', 'u', 'm', 'i', 'n', 9, 0,
1119  /* 10179 */ 'b', 'r', 'k', 'n', 9, 0,
1120  /* 10185 */ 'c', 'c', 'm', 'n', 9, 0,
1121  /* 10191 */ 'e', 'o', 'n', 9, 0,
1122  /* 10196 */ 's', 'q', 's', 'h', 'r', 'n', 9, 0,
1123  /* 10204 */ 'u', 'q', 's', 'h', 'r', 'n', 9, 0,
1124  /* 10212 */ 's', 'q', 'r', 's', 'h', 'r', 'n', 9, 0,
1125  /* 10221 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', 9, 0,
1126  /* 10230 */ 'o', 'r', 'n', 9, 0,
1127  /* 10235 */ 'f', 'r', 'i', 'n', 't', 'n', 9, 0,
1128  /* 10243 */ 'f', 'c', 'v', 't', 'n', 9, 0,
1129  /* 10250 */ 's', 'q', 'x', 't', 'n', 9, 0,
1130  /* 10257 */ 'u', 'q', 'x', 't', 'n', 9, 0,
1131  /* 10264 */ 's', 'q', 's', 'h', 'r', 'u', 'n', 9, 0,
1132  /* 10273 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', 9, 0,
1133  /* 10283 */ 's', 'q', 'x', 't', 'u', 'n', 9, 0,
1134  /* 10291 */ 'm', 'o', 'v', 'n', 9, 0,
1135  /* 10297 */ 'f', 'c', 'v', 't', 'x', 'n', 9, 0,
1136  /* 10305 */ 'w', 'h', 'i', 'l', 'e', 'l', 'o', 9, 0,
1137  /* 10314 */ 'p', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
1138  /* 10323 */ 's', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
1139  /* 10332 */ 'u', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
1140  /* 10341 */ 'c', 'm', 'p', 'l', 'o', 9, 0,
1141  /* 10348 */ 'f', 'c', 'm', 'u', 'o', 9, 0,
1142  /* 10355 */ 's', 'q', 'd', 'e', 'c', 'p', 9, 0,
1143  /* 10363 */ 'u', 'q', 'd', 'e', 'c', 'p', 9, 0,
1144  /* 10371 */ 's', 'q', 'i', 'n', 'c', 'p', 9, 0,
1145  /* 10379 */ 'u', 'q', 'i', 'n', 'c', 'p', 9, 0,
1146  /* 10387 */ 'l', 'd', 'p', 9, 0,
1147  /* 10392 */ 'f', 'c', 'c', 'm', 'p', 9, 0,
1148  /* 10399 */ 'f', 'c', 'm', 'p', 9, 0,
1149  /* 10405 */ 'l', 'd', 'n', 'p', 9, 0,
1150  /* 10411 */ 's', 't', 'n', 'p', 9, 0,
1151  /* 10417 */ 'a', 'd', 'r', 'p', 9, 0,
1152  /* 10423 */ 'c', 'a', 's', 'p', 9, 0,
1153  /* 10429 */ 'c', 'n', 't', 'p', 9, 0,
1154  /* 10435 */ 'f', 'r', 'i', 'n', 't', 'p', 9, 0,
1155  /* 10443 */ 's', 't', 'p', 9, 0,
1156  /* 10448 */ 'f', 'd', 'u', 'p', 9, 0,
1157  /* 10454 */ 's', 'w', 'p', 9, 0,
1158  /* 10459 */ 'l', 'd', 'a', 'x', 'p', 9, 0,
1159  /* 10466 */ 'l', 'd', 'x', 'p', 9, 0,
1160  /* 10472 */ 's', 't', 'l', 'x', 'p', 9, 0,
1161  /* 10479 */ 's', 't', 'x', 'p', 9, 0,
1162  /* 10485 */ 'p', 'm', 'u', 'l', 'l', '2', '.', '1', 'q', 9, 0,
1163  /* 10496 */ 'p', 'm', 'u', 'l', 'l', '.', '1', 'q', 9, 0,
1164  /* 10506 */ 'f', 'c', 'm', 'e', 'q', 9, 0,
1165  /* 10513 */ 'c', 't', 'e', 'r', 'm', 'e', 'q', 9, 0,
1166  /* 10522 */ 'c', 'm', 'p', 'e', 'q', 9, 0,
1167  /* 10529 */ 'l', 'd', '1', 'r', 9, 0,
1168  /* 10535 */ 'l', 'd', '2', 'r', 9, 0,
1169  /* 10541 */ 'l', 'd', '3', 'r', 9, 0,
1170  /* 10547 */ 'l', 'd', '4', 'r', 9, 0,
1171  /* 10553 */ 'l', 'd', 'a', 'r', 9, 0,
1172  /* 10559 */ 'l', 'd', 'l', 'a', 'r', 9, 0,
1173  /* 10566 */ 'f', 's', 'u', 'b', 'r', 9, 0,
1174  /* 10573 */ 'a', 'd', 'r', 9, 0,
1175  /* 10578 */ 'l', 'd', 'r', 9, 0,
1176  /* 10583 */ 'r', 'd', 'f', 'f', 'r', 9, 0,
1177  /* 10590 */ 'w', 'r', 'f', 'f', 'r', 9, 0,
1178  /* 10597 */ 's', 'r', 's', 'h', 'r', 9, 0,
1179  /* 10604 */ 'u', 'r', 's', 'h', 'r', 9, 0,
1180  /* 10611 */ 's', 's', 'h', 'r', 9, 0,
1181  /* 10617 */ 'u', 's', 'h', 'r', 9, 0,
1182  /* 10623 */ 'b', 'l', 'r', 9, 0,
1183  /* 10628 */ 'l', 'd', 'c', 'l', 'r', 9, 0,
1184  /* 10635 */ 's', 't', 'l', 'l', 'r', 9, 0,
1185  /* 10642 */ 'l', 's', 'l', 'r', 9, 0,
1186  /* 10648 */ 's', 't', 'l', 'r', 9, 0,
1187  /* 10654 */ 'l', 'd', 'e', 'o', 'r', 9, 0,
1188  /* 10661 */ 'n', 'o', 'r', 9, 0,
1189  /* 10666 */ 'r', 'o', 'r', 9, 0,
1190  /* 10671 */ 'l', 'd', 'a', 'p', 'r', 9, 0,
1191  /* 10678 */ 'o', 'r', 'r', 9, 0,
1192  /* 10683 */ 'a', 's', 'r', 'r', 9, 0,
1193  /* 10689 */ 'l', 's', 'r', 'r', 9, 0,
1194  /* 10695 */ 'a', 's', 'r', 9, 0,
1195  /* 10700 */ 'l', 's', 'r', 9, 0,
1196  /* 10705 */ 'm', 's', 'r', 9, 0,
1197  /* 10710 */ 'i', 'n', 's', 'r', 9, 0,
1198  /* 10716 */ 'l', 'd', 't', 'r', 9, 0,
1199  /* 10722 */ 's', 't', 'r', 9, 0,
1200  /* 10727 */ 's', 't', 't', 'r', 9, 0,
1201  /* 10733 */ 'e', 'x', 't', 'r', 9, 0,
1202  /* 10739 */ 'l', 'd', 'u', 'r', 9, 0,
1203  /* 10745 */ 's', 't', 'l', 'u', 'r', 9, 0,
1204  /* 10752 */ 'l', 'd', 'a', 'p', 'u', 'r', 9, 0,
1205  /* 10760 */ 's', 't', 'u', 'r', 9, 0,
1206  /* 10766 */ 'f', 'd', 'i', 'v', 'r', 9, 0,
1207  /* 10773 */ 's', 'd', 'i', 'v', 'r', 9, 0,
1208  /* 10780 */ 'u', 'd', 'i', 'v', 'r', 9, 0,
1209  /* 10787 */ 'l', 'd', 'a', 'x', 'r', 9, 0,
1210  /* 10794 */ 'l', 'd', 'x', 'r', 9, 0,
1211  /* 10800 */ 's', 't', 'l', 'x', 'r', 9, 0,
1212  /* 10807 */ 's', 't', 'x', 'r', 9, 0,
1213  /* 10813 */ 'f', 'm', 'l', 'a', '.', 's', 9, 0,
1214  /* 10821 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', 's', 9, 0,
1215  /* 10833 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', 's', 9, 0,
1216  /* 10844 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', 's', 9, 0,
1217  /* 10856 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', 's', 9, 0,
1218  /* 10868 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', 's', 9, 0,
1219  /* 10879 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', 's', 9, 0,
1220  /* 10890 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', 's', 9, 0,
1221  /* 10901 */ 'f', 'm', 'u', 'l', '.', 's', 9, 0,
1222  /* 10909 */ 'f', 'm', 'l', 's', '.', 's', 9, 0,
1223  /* 10917 */ 'i', 'n', 's', '.', 's', 9, 0,
1224  /* 10924 */ 's', 'm', 'o', 'v', '.', 's', 9, 0,
1225  /* 10932 */ 'u', 'm', 'o', 'v', '.', 's', 9, 0,
1226  /* 10940 */ 'f', 'm', 'u', 'l', 'x', '.', 's', 9, 0,
1227  /* 10949 */ 't', 'r', 'n', '1', '.', '2', 's', 9, 0,
1228  /* 10958 */ 'z', 'i', 'p', '1', '.', '2', 's', 9, 0,
1229  /* 10967 */ 'u', 'z', 'p', '1', '.', '2', 's', 9, 0,
1230  /* 10976 */ 't', 'r', 'n', '2', '.', '2', 's', 9, 0,
1231  /* 10985 */ 'z', 'i', 'p', '2', '.', '2', 's', 9, 0,
1232  /* 10994 */ 'u', 'z', 'p', '2', '.', '2', 's', 9, 0,
1233  /* 11003 */ 'r', 'e', 'v', '6', '4', '.', '2', 's', 9, 0,
1234  /* 11013 */ 's', 'a', 'b', 'a', '.', '2', 's', 9, 0,
1235  /* 11022 */ 'u', 'a', 'b', 'a', '.', '2', 's', 9, 0,
1236  /* 11031 */ 'f', 'c', 'm', 'l', 'a', '.', '2', 's', 9, 0,
1237  /* 11041 */ 'f', 'm', 'l', 'a', '.', '2', 's', 9, 0,
1238  /* 11050 */ 's', 'r', 's', 'r', 'a', '.', '2', 's', 9, 0,
1239  /* 11060 */ 'u', 'r', 's', 'r', 'a', '.', '2', 's', 9, 0,
1240  /* 11070 */ 's', 's', 'r', 'a', '.', '2', 's', 9, 0,
1241  /* 11079 */ 'u', 's', 'r', 'a', '.', '2', 's', 9, 0,
1242  /* 11088 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '2', 's', 9, 0,
1243  /* 11099 */ 'f', 's', 'u', 'b', '.', '2', 's', 9, 0,
1244  /* 11108 */ 's', 'h', 's', 'u', 'b', '.', '2', 's', 9, 0,
1245  /* 11118 */ 'u', 'h', 's', 'u', 'b', '.', '2', 's', 9, 0,
1246  /* 11128 */ 's', 'q', 's', 'u', 'b', '.', '2', 's', 9, 0,
1247  /* 11138 */ 'u', 'q', 's', 'u', 'b', '.', '2', 's', 9, 0,
1248  /* 11148 */ 'b', 'i', 'c', '.', '2', 's', 9, 0,
1249  /* 11156 */ 'f', 'a', 'b', 'd', '.', '2', 's', 9, 0,
1250  /* 11165 */ 's', 'a', 'b', 'd', '.', '2', 's', 9, 0,
1251  /* 11174 */ 'u', 'a', 'b', 'd', '.', '2', 's', 9, 0,
1252  /* 11183 */ 'f', 'c', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1253  /* 11193 */ 'f', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1254  /* 11202 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1255  /* 11213 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1256  /* 11224 */ 's', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1257  /* 11234 */ 'u', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1258  /* 11244 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1259  /* 11255 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1260  /* 11266 */ 'f', 'a', 'c', 'g', 'e', '.', '2', 's', 9, 0,
1261  /* 11276 */ 'f', 'c', 'm', 'g', 'e', '.', '2', 's', 9, 0,
1262  /* 11286 */ 'f', 'c', 'm', 'l', 'e', '.', '2', 's', 9, 0,
1263  /* 11296 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '2', 's', 9, 0,
1264  /* 11307 */ 'u', 'r', 'e', 'c', 'p', 'e', '.', '2', 's', 9, 0,
1265  /* 11318 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '2', 's', 9, 0,
1266  /* 11330 */ 'u', 'r', 's', 'q', 'r', 't', 'e', '.', '2', 's', 9, 0,
1267  /* 11342 */ 's', 'c', 'v', 't', 'f', '.', '2', 's', 9, 0,
1268  /* 11352 */ 'u', 'c', 'v', 't', 'f', '.', '2', 's', 9, 0,
1269  /* 11362 */ 'f', 'n', 'e', 'g', '.', '2', 's', 9, 0,
1270  /* 11371 */ 's', 'q', 'n', 'e', 'g', '.', '2', 's', 9, 0,
1271  /* 11381 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '2', 's', 9, 0,
1272  /* 11394 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '2', 's', 9, 0,
1273  /* 11406 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '2', 's', 9, 0,
1274  /* 11419 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '2', 's', 9, 0,
1275  /* 11432 */ 'c', 'm', 'h', 'i', '.', '2', 's', 9, 0,
1276  /* 11441 */ 's', 'l', 'i', '.', '2', 's', 9, 0,
1277  /* 11449 */ 'm', 'v', 'n', 'i', '.', '2', 's', 9, 0,
1278  /* 11458 */ 's', 'r', 'i', '.', '2', 's', 9, 0,
1279  /* 11466 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '2', 's', 9, 0,
1280  /* 11477 */ 'm', 'o', 'v', 'i', '.', '2', 's', 9, 0,
1281  /* 11486 */ 's', 'q', 's', 'h', 'l', '.', '2', 's', 9, 0,
1282  /* 11496 */ 'u', 'q', 's', 'h', 'l', '.', '2', 's', 9, 0,
1283  /* 11506 */ 's', 'q', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1284  /* 11517 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1285  /* 11528 */ 's', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1286  /* 11538 */ 'u', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1287  /* 11548 */ 's', 's', 'h', 'l', '.', '2', 's', 9, 0,
1288  /* 11557 */ 'u', 's', 'h', 'l', '.', '2', 's', 9, 0,
1289  /* 11566 */ 'f', 'm', 'u', 'l', '.', '2', 's', 9, 0,
1290  /* 11575 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '2', 's', 9, 0,
1291  /* 11586 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '2', 's', 9, 0,
1292  /* 11597 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '2', 's', 9, 0,
1293  /* 11608 */ 'r', 's', 'u', 'b', 'h', 'n', '.', '2', 's', 9, 0,
1294  /* 11619 */ 'r', 'a', 'd', 'd', 'h', 'n', '.', '2', 's', 9, 0,
1295  /* 11630 */ 'f', 'm', 'i', 'n', '.', '2', 's', 9, 0,
1296  /* 11639 */ 's', 'm', 'i', 'n', '.', '2', 's', 9, 0,
1297  /* 11648 */ 'u', 'm', 'i', 'n', '.', '2', 's', 9, 0,
1298  /* 11657 */ 's', 'q', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1299  /* 11668 */ 'u', 'q', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1300  /* 11679 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1301  /* 11691 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1302  /* 11703 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '2', 's', 9, 0,
1303  /* 11714 */ 's', 'q', 'x', 't', 'n', '.', '2', 's', 9, 0,
1304  /* 11724 */ 'u', 'q', 'x', 't', 'n', '.', '2', 's', 9, 0,
1305  /* 11734 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '.', '2', 's', 9, 0,
1306  /* 11746 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '.', '2', 's', 9, 0,
1307  /* 11759 */ 's', 'q', 'x', 't', 'u', 'n', '.', '2', 's', 9, 0,
1308  /* 11770 */ 'f', 'a', 'd', 'd', 'p', '.', '2', 's', 9, 0,
1309  /* 11780 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '2', 's', 9, 0,
1310  /* 11791 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '2', 's', 9, 0,
1311  /* 11802 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '2', 's', 9, 0,
1312  /* 11813 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '2', 's', 9, 0,
1313  /* 11824 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '2', 's', 9, 0,
1314  /* 11836 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '2', 's', 9, 0,
1315  /* 11848 */ 'f', 'm', 'i', 'n', 'p', '.', '2', 's', 9, 0,
1316  /* 11858 */ 's', 'm', 'i', 'n', 'p', '.', '2', 's', 9, 0,
1317  /* 11868 */ 'u', 'm', 'i', 'n', 'p', '.', '2', 's', 9, 0,
1318  /* 11878 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '2', 's', 9, 0,
1319  /* 11889 */ 'd', 'u', 'p', '.', '2', 's', 9, 0,
1320  /* 11897 */ 'f', 'm', 'a', 'x', 'p', '.', '2', 's', 9, 0,
1321  /* 11907 */ 's', 'm', 'a', 'x', 'p', '.', '2', 's', 9, 0,
1322  /* 11917 */ 'u', 'm', 'a', 'x', 'p', '.', '2', 's', 9, 0,
1323  /* 11927 */ 'f', 'c', 'm', 'e', 'q', '.', '2', 's', 9, 0,
1324  /* 11937 */ 's', 'r', 's', 'h', 'r', '.', '2', 's', 9, 0,
1325  /* 11947 */ 'u', 'r', 's', 'h', 'r', '.', '2', 's', 9, 0,
1326  /* 11957 */ 's', 's', 'h', 'r', '.', '2', 's', 9, 0,
1327  /* 11966 */ 'u', 's', 'h', 'r', '.', '2', 's', 9, 0,
1328  /* 11975 */ 'o', 'r', 'r', '.', '2', 's', 9, 0,
1329  /* 11983 */ 'f', 'c', 'v', 't', 'a', 's', '.', '2', 's', 9, 0,
1330  /* 11994 */ 'f', 'a', 'b', 's', '.', '2', 's', 9, 0,
1331  /* 12003 */ 's', 'q', 'a', 'b', 's', '.', '2', 's', 9, 0,
1332  /* 12013 */ 'c', 'm', 'h', 's', '.', '2', 's', 9, 0,
1333  /* 12022 */ 'c', 'l', 's', '.', '2', 's', 9, 0,
1334  /* 12030 */ 'f', 'm', 'l', 's', '.', '2', 's', 9, 0,
1335  /* 12039 */ 'f', 'c', 'v', 't', 'm', 's', '.', '2', 's', 9, 0,
1336  /* 12050 */ 'f', 'c', 'v', 't', 'n', 's', '.', '2', 's', 9, 0,
1337  /* 12061 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '2', 's', 9, 0,
1338  /* 12072 */ 'f', 'c', 'v', 't', 'p', 's', '.', '2', 's', 9, 0,
1339  /* 12083 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '2', 's', 9, 0,
1340  /* 12095 */ 'f', 'c', 'v', 't', 'z', 's', '.', '2', 's', 9, 0,
1341  /* 12106 */ 'f', 'a', 'c', 'g', 't', '.', '2', 's', 9, 0,
1342  /* 12116 */ 'f', 'c', 'm', 'g', 't', '.', '2', 's', 9, 0,
1343  /* 12126 */ 'f', 'c', 'm', 'l', 't', '.', '2', 's', 9, 0,
1344  /* 12136 */ 'f', 's', 'q', 'r', 't', '.', '2', 's', 9, 0,
1345  /* 12146 */ 'c', 'm', 't', 's', 't', '.', '2', 's', 9, 0,
1346  /* 12156 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '2', 's', 9, 0,
1347  /* 12167 */ 's', 'q', 's', 'h', 'l', 'u', '.', '2', 's', 9, 0,
1348  /* 12178 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '2', 's', 9, 0,
1349  /* 12189 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '2', 's', 9, 0,
1350  /* 12200 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '2', 's', 9, 0,
1351  /* 12211 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '2', 's', 9, 0,
1352  /* 12222 */ 'f', 'd', 'i', 'v', '.', '2', 's', 9, 0,
1353  /* 12231 */ 'f', 'm', 'o', 'v', '.', '2', 's', 9, 0,
1354  /* 12240 */ 'f', 'm', 'a', 'x', '.', '2', 's', 9, 0,
1355  /* 12249 */ 's', 'm', 'a', 'x', '.', '2', 's', 9, 0,
1356  /* 12258 */ 'u', 'm', 'a', 'x', '.', '2', 's', 9, 0,
1357  /* 12267 */ 'f', 'm', 'u', 'l', 'x', '.', '2', 's', 9, 0,
1358  /* 12277 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '2', 's', 9, 0,
1359  /* 12288 */ 'c', 'l', 'z', '.', '2', 's', 9, 0,
1360  /* 12296 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '2', 's', 9, 0,
1361  /* 12307 */ 's', 'h', 'a', '1', 's', 'u', '0', '.', '4', 's', 9, 0,
1362  /* 12319 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '0', '.', '4', 's', 9, 0,
1363  /* 12333 */ 't', 'r', 'n', '1', '.', '4', 's', 9, 0,
1364  /* 12342 */ 'z', 'i', 'p', '1', '.', '4', 's', 9, 0,
1365  /* 12351 */ 'u', 'z', 'p', '1', '.', '4', 's', 9, 0,
1366  /* 12360 */ 's', 'h', 'a', '1', 's', 'u', '1', '.', '4', 's', 9, 0,
1367  /* 12372 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '1', '.', '4', 's', 9, 0,
1368  /* 12386 */ 's', 'h', 'a', '2', '5', '6', 'h', '2', '.', '4', 's', 9, 0,
1369  /* 12399 */ 's', 'a', 'b', 'a', 'l', '2', '.', '4', 's', 9, 0,
1370  /* 12410 */ 'u', 'a', 'b', 'a', 'l', '2', '.', '4', 's', 9, 0,
1371  /* 12421 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '2', '.', '4', 's', 9, 0,
1372  /* 12434 */ 's', 'm', 'l', 'a', 'l', '2', '.', '4', 's', 9, 0,
1373  /* 12445 */ 'u', 'm', 'l', 'a', 'l', '2', '.', '4', 's', 9, 0,
1374  /* 12456 */ 's', 's', 'u', 'b', 'l', '2', '.', '4', 's', 9, 0,
1375  /* 12467 */ 'u', 's', 'u', 'b', 'l', '2', '.', '4', 's', 9, 0,
1376  /* 12478 */ 's', 'a', 'b', 'd', 'l', '2', '.', '4', 's', 9, 0,
1377  /* 12489 */ 'u', 'a', 'b', 'd', 'l', '2', '.', '4', 's', 9, 0,
1378  /* 12500 */ 's', 'a', 'd', 'd', 'l', '2', '.', '4', 's', 9, 0,
1379  /* 12511 */ 'u', 'a', 'd', 'd', 'l', '2', '.', '4', 's', 9, 0,
1380  /* 12522 */ 's', 's', 'h', 'l', 'l', '2', '.', '4', 's', 9, 0,
1381  /* 12533 */ 'u', 's', 'h', 'l', 'l', '2', '.', '4', 's', 9, 0,
1382  /* 12544 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '2', '.', '4', 's', 9, 0,
1383  /* 12557 */ 's', 'm', 'u', 'l', 'l', '2', '.', '4', 's', 9, 0,
1384  /* 12568 */ 'u', 'm', 'u', 'l', 'l', '2', '.', '4', 's', 9, 0,
1385  /* 12579 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '2', '.', '4', 's', 9, 0,
1386  /* 12592 */ 's', 'm', 'l', 's', 'l', '2', '.', '4', 's', 9, 0,
1387  /* 12603 */ 'u', 'm', 'l', 's', 'l', '2', '.', '4', 's', 9, 0,
1388  /* 12614 */ 'r', 's', 'u', 'b', 'h', 'n', '2', '.', '4', 's', 9, 0,
1389  /* 12626 */ 'r', 'a', 'd', 'd', 'h', 'n', '2', '.', '4', 's', 9, 0,
1390  /* 12638 */ 's', 'q', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1391  /* 12650 */ 'u', 'q', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1392  /* 12662 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1393  /* 12675 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1394  /* 12688 */ 't', 'r', 'n', '2', '.', '4', 's', 9, 0,
1395  /* 12697 */ 's', 'q', 'x', 't', 'n', '2', '.', '4', 's', 9, 0,
1396  /* 12708 */ 'u', 'q', 'x', 't', 'n', '2', '.', '4', 's', 9, 0,
1397  /* 12719 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '2', '.', '4', 's', 9, 0,
1398  /* 12732 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '2', '.', '4', 's', 9, 0,
1399  /* 12746 */ 's', 'q', 'x', 't', 'u', 'n', '2', '.', '4', 's', 9, 0,
1400  /* 12758 */ 'z', 'i', 'p', '2', '.', '4', 's', 9, 0,
1401  /* 12767 */ 'u', 'z', 'p', '2', '.', '4', 's', 9, 0,
1402  /* 12776 */ 's', 's', 'u', 'b', 'w', '2', '.', '4', 's', 9, 0,
1403  /* 12787 */ 'u', 's', 'u', 'b', 'w', '2', '.', '4', 's', 9, 0,
1404  /* 12798 */ 's', 'a', 'd', 'd', 'w', '2', '.', '4', 's', 9, 0,
1405  /* 12809 */ 'u', 'a', 'd', 'd', 'w', '2', '.', '4', 's', 9, 0,
1406  /* 12820 */ 'r', 'e', 'v', '6', '4', '.', '4', 's', 9, 0,
1407  /* 12830 */ 's', 'a', 'b', 'a', '.', '4', 's', 9, 0,
1408  /* 12839 */ 'u', 'a', 'b', 'a', '.', '4', 's', 9, 0,
1409  /* 12848 */ 'f', 'c', 'm', 'l', 'a', '.', '4', 's', 9, 0,
1410  /* 12858 */ 'f', 'm', 'l', 'a', '.', '4', 's', 9, 0,
1411  /* 12867 */ 's', 'r', 's', 'r', 'a', '.', '4', 's', 9, 0,
1412  /* 12877 */ 'u', 'r', 's', 'r', 'a', '.', '4', 's', 9, 0,
1413  /* 12887 */ 's', 's', 'r', 'a', '.', '4', 's', 9, 0,
1414  /* 12896 */ 'u', 's', 'r', 'a', '.', '4', 's', 9, 0,
1415  /* 12905 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '4', 's', 9, 0,
1416  /* 12916 */ 'f', 's', 'u', 'b', '.', '4', 's', 9, 0,
1417  /* 12925 */ 's', 'h', 's', 'u', 'b', '.', '4', 's', 9, 0,
1418  /* 12935 */ 'u', 'h', 's', 'u', 'b', '.', '4', 's', 9, 0,
1419  /* 12945 */ 's', 'q', 's', 'u', 'b', '.', '4', 's', 9, 0,
1420  /* 12955 */ 'u', 'q', 's', 'u', 'b', '.', '4', 's', 9, 0,
1421  /* 12965 */ 's', 'h', 'a', '1', 'c', '.', '4', 's', 9, 0,
1422  /* 12975 */ 'b', 'i', 'c', '.', '4', 's', 9, 0,
1423  /* 12983 */ 'f', 'a', 'b', 'd', '.', '4', 's', 9, 0,
1424  /* 12992 */ 's', 'a', 'b', 'd', '.', '4', 's', 9, 0,
1425  /* 13001 */ 'u', 'a', 'b', 'd', '.', '4', 's', 9, 0,
1426  /* 13010 */ 'f', 'c', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1427  /* 13020 */ 'f', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1428  /* 13029 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1429  /* 13040 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1430  /* 13051 */ 's', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1431  /* 13061 */ 'u', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1432  /* 13071 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1433  /* 13082 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1434  /* 13093 */ 'f', 'a', 'c', 'g', 'e', '.', '4', 's', 9, 0,
1435  /* 13103 */ 'f', 'c', 'm', 'g', 'e', '.', '4', 's', 9, 0,
1436  /* 13113 */ 'f', 'c', 'm', 'l', 'e', '.', '4', 's', 9, 0,
1437  /* 13123 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '4', 's', 9, 0,
1438  /* 13134 */ 'u', 'r', 'e', 'c', 'p', 'e', '.', '4', 's', 9, 0,
1439  /* 13145 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '4', 's', 9, 0,
1440  /* 13157 */ 'u', 'r', 's', 'q', 'r', 't', 'e', '.', '4', 's', 9, 0,
1441  /* 13169 */ 's', 'c', 'v', 't', 'f', '.', '4', 's', 9, 0,
1442  /* 13179 */ 'u', 'c', 'v', 't', 'f', '.', '4', 's', 9, 0,
1443  /* 13189 */ 'f', 'n', 'e', 'g', '.', '4', 's', 9, 0,
1444  /* 13198 */ 's', 'q', 'n', 'e', 'g', '.', '4', 's', 9, 0,
1445  /* 13208 */ 's', 'h', 'a', '2', '5', '6', 'h', '.', '4', 's', 9, 0,
1446  /* 13220 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '4', 's', 9, 0,
1447  /* 13233 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '4', 's', 9, 0,
1448  /* 13245 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '4', 's', 9, 0,
1449  /* 13258 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '4', 's', 9, 0,
1450  /* 13271 */ 'c', 'm', 'h', 'i', '.', '4', 's', 9, 0,
1451  /* 13280 */ 's', 'l', 'i', '.', '4', 's', 9, 0,
1452  /* 13288 */ 'm', 'v', 'n', 'i', '.', '4', 's', 9, 0,
1453  /* 13297 */ 's', 'r', 'i', '.', '4', 's', 9, 0,
1454  /* 13305 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '4', 's', 9, 0,
1455  /* 13316 */ 'm', 'o', 'v', 'i', '.', '4', 's', 9, 0,
1456  /* 13325 */ 's', 'a', 'b', 'a', 'l', '.', '4', 's', 9, 0,
1457  /* 13335 */ 'u', 'a', 'b', 'a', 'l', '.', '4', 's', 9, 0,
1458  /* 13345 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', '4', 's', 9, 0,
1459  /* 13357 */ 's', 'm', 'l', 'a', 'l', '.', '4', 's', 9, 0,
1460  /* 13367 */ 'u', 'm', 'l', 'a', 'l', '.', '4', 's', 9, 0,
1461  /* 13377 */ 's', 's', 'u', 'b', 'l', '.', '4', 's', 9, 0,
1462  /* 13387 */ 'u', 's', 'u', 'b', 'l', '.', '4', 's', 9, 0,
1463  /* 13397 */ 's', 'a', 'b', 'd', 'l', '.', '4', 's', 9, 0,
1464  /* 13407 */ 'u', 'a', 'b', 'd', 'l', '.', '4', 's', 9, 0,
1465  /* 13417 */ 's', 'a', 'd', 'd', 'l', '.', '4', 's', 9, 0,
1466  /* 13427 */ 'u', 'a', 'd', 'd', 'l', '.', '4', 's', 9, 0,
1467  /* 13437 */ 's', 'q', 's', 'h', 'l', '.', '4', 's', 9, 0,
1468  /* 13447 */ 'u', 'q', 's', 'h', 'l', '.', '4', 's', 9, 0,
1469  /* 13457 */ 's', 'q', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1470  /* 13468 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1471  /* 13479 */ 's', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1472  /* 13489 */ 'u', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1473  /* 13499 */ 's', 's', 'h', 'l', '.', '4', 's', 9, 0,
1474  /* 13508 */ 'u', 's', 'h', 'l', '.', '4', 's', 9, 0,
1475  /* 13517 */ 's', 's', 'h', 'l', 'l', '.', '4', 's', 9, 0,
1476  /* 13527 */ 'u', 's', 'h', 'l', 'l', '.', '4', 's', 9, 0,
1477  /* 13537 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', '4', 's', 9, 0,
1478  /* 13549 */ 's', 'm', 'u', 'l', 'l', '.', '4', 's', 9, 0,
1479  /* 13559 */ 'u', 'm', 'u', 'l', 'l', '.', '4', 's', 9, 0,
1480  /* 13569 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', '4', 's', 9, 0,
1481  /* 13581 */ 's', 'm', 'l', 's', 'l', '.', '4', 's', 9, 0,
1482  /* 13591 */ 'u', 'm', 'l', 's', 'l', '.', '4', 's', 9, 0,
1483  /* 13601 */ 'f', 'm', 'u', 'l', '.', '4', 's', 9, 0,
1484  /* 13610 */ 's', 'h', 'a', '1', 'm', '.', '4', 's', 9, 0,
1485  /* 13620 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '4', 's', 9, 0,
1486  /* 13631 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '4', 's', 9, 0,
1487  /* 13642 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '4', 's', 9, 0,
1488  /* 13653 */ 'f', 'm', 'i', 'n', '.', '4', 's', 9, 0,
1489  /* 13662 */ 's', 'm', 'i', 'n', '.', '4', 's', 9, 0,
1490  /* 13671 */ 'u', 'm', 'i', 'n', '.', '4', 's', 9, 0,
1491  /* 13680 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '4', 's', 9, 0,
1492  /* 13691 */ 's', 'h', 'a', '1', 'p', '.', '4', 's', 9, 0,
1493  /* 13701 */ 'f', 'a', 'd', 'd', 'p', '.', '4', 's', 9, 0,
1494  /* 13711 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '4', 's', 9, 0,
1495  /* 13722 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '4', 's', 9, 0,
1496  /* 13733 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '4', 's', 9, 0,
1497  /* 13744 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '4', 's', 9, 0,
1498  /* 13755 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '4', 's', 9, 0,
1499  /* 13767 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '4', 's', 9, 0,
1500  /* 13779 */ 'f', 'm', 'i', 'n', 'p', '.', '4', 's', 9, 0,
1501  /* 13789 */ 's', 'm', 'i', 'n', 'p', '.', '4', 's', 9, 0,
1502  /* 13799 */ 'u', 'm', 'i', 'n', 'p', '.', '4', 's', 9, 0,
1503  /* 13809 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '4', 's', 9, 0,
1504  /* 13820 */ 'd', 'u', 'p', '.', '4', 's', 9, 0,
1505  /* 13828 */ 'f', 'm', 'a', 'x', 'p', '.', '4', 's', 9, 0,
1506  /* 13838 */ 's', 'm', 'a', 'x', 'p', '.', '4', 's', 9, 0,
1507  /* 13848 */ 'u', 'm', 'a', 'x', 'p', '.', '4', 's', 9, 0,
1508  /* 13858 */ 'f', 'c', 'm', 'e', 'q', '.', '4', 's', 9, 0,
1509  /* 13868 */ 's', 'r', 's', 'h', 'r', '.', '4', 's', 9, 0,
1510  /* 13878 */ 'u', 'r', 's', 'h', 'r', '.', '4', 's', 9, 0,
1511  /* 13888 */ 's', 's', 'h', 'r', '.', '4', 's', 9, 0,
1512  /* 13897 */ 'u', 's', 'h', 'r', '.', '4', 's', 9, 0,
1513  /* 13906 */ 'o', 'r', 'r', '.', '4', 's', 9, 0,
1514  /* 13914 */ 'f', 'c', 'v', 't', 'a', 's', '.', '4', 's', 9, 0,
1515  /* 13925 */ 'f', 'a', 'b', 's', '.', '4', 's', 9, 0,
1516  /* 13934 */ 's', 'q', 'a', 'b', 's', '.', '4', 's', 9, 0,
1517  /* 13944 */ 'c', 'm', 'h', 's', '.', '4', 's', 9, 0,
1518  /* 13953 */ 'c', 'l', 's', '.', '4', 's', 9, 0,
1519  /* 13961 */ 'f', 'm', 'l', 's', '.', '4', 's', 9, 0,
1520  /* 13970 */ 'f', 'c', 'v', 't', 'm', 's', '.', '4', 's', 9, 0,
1521  /* 13981 */ 'f', 'c', 'v', 't', 'n', 's', '.', '4', 's', 9, 0,
1522  /* 13992 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '4', 's', 9, 0,
1523  /* 14003 */ 'f', 'c', 'v', 't', 'p', 's', '.', '4', 's', 9, 0,
1524  /* 14014 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '4', 's', 9, 0,
1525  /* 14026 */ 'f', 'c', 'v', 't', 'z', 's', '.', '4', 's', 9, 0,
1526  /* 14037 */ 'f', 'a', 'c', 'g', 't', '.', '4', 's', 9, 0,
1527  /* 14047 */ 'f', 'c', 'm', 'g', 't', '.', '4', 's', 9, 0,
1528  /* 14057 */ 'f', 'c', 'm', 'l', 't', '.', '4', 's', 9, 0,
1529  /* 14067 */ 'f', 's', 'q', 'r', 't', '.', '4', 's', 9, 0,
1530  /* 14077 */ 'c', 'm', 't', 's', 't', '.', '4', 's', 9, 0,
1531  /* 14087 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '4', 's', 9, 0,
1532  /* 14098 */ 's', 'q', 's', 'h', 'l', 'u', '.', '4', 's', 9, 0,
1533  /* 14109 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '4', 's', 9, 0,
1534  /* 14120 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '4', 's', 9, 0,
1535  /* 14131 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '4', 's', 9, 0,
1536  /* 14142 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '4', 's', 9, 0,
1537  /* 14153 */ 'a', 'd', 'd', 'v', '.', '4', 's', 9, 0,
1538  /* 14162 */ 'f', 'd', 'i', 'v', '.', '4', 's', 9, 0,
1539  /* 14171 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '4', 's', 9, 0,
1540  /* 14182 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '4', 's', 9, 0,
1541  /* 14193 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', '.', '4', 's', 9, 0,
1542  /* 14205 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', '.', '4', 's', 9, 0,
1543  /* 14217 */ 'f', 'm', 'i', 'n', 'v', '.', '4', 's', 9, 0,
1544  /* 14227 */ 's', 'm', 'i', 'n', 'v', '.', '4', 's', 9, 0,
1545  /* 14237 */ 'u', 'm', 'i', 'n', 'v', '.', '4', 's', 9, 0,
1546  /* 14247 */ 'f', 'm', 'o', 'v', '.', '4', 's', 9, 0,
1547  /* 14256 */ 'f', 'm', 'a', 'x', 'v', '.', '4', 's', 9, 0,
1548  /* 14266 */ 's', 'm', 'a', 'x', 'v', '.', '4', 's', 9, 0,
1549  /* 14276 */ 'u', 'm', 'a', 'x', 'v', '.', '4', 's', 9, 0,
1550  /* 14286 */ 's', 's', 'u', 'b', 'w', '.', '4', 's', 9, 0,
1551  /* 14296 */ 'u', 's', 'u', 'b', 'w', '.', '4', 's', 9, 0,
1552  /* 14306 */ 's', 'a', 'd', 'd', 'w', '.', '4', 's', 9, 0,
1553  /* 14316 */ 'u', 'a', 'd', 'd', 'w', '.', '4', 's', 9, 0,
1554  /* 14326 */ 'f', 'm', 'a', 'x', '.', '4', 's', 9, 0,
1555  /* 14335 */ 's', 'm', 'a', 'x', '.', '4', 's', 9, 0,
1556  /* 14344 */ 'u', 'm', 'a', 'x', '.', '4', 's', 9, 0,
1557  /* 14353 */ 'f', 'm', 'u', 'l', 'x', '.', '4', 's', 9, 0,
1558  /* 14363 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '4', 's', 9, 0,
1559  /* 14374 */ 'c', 'l', 'z', '.', '4', 's', 9, 0,
1560  /* 14382 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '4', 's', 9, 0,
1561  /* 14393 */ 'c', 'a', 's', 9, 0,
1562  /* 14398 */ 'b', 'r', 'k', 'a', 's', 9, 0,
1563  /* 14405 */ 'b', 'r', 'k', 'p', 'a', 's', 9, 0,
1564  /* 14413 */ 'f', 'c', 'v', 't', 'a', 's', 9, 0,
1565  /* 14421 */ 'f', 'a', 'b', 's', 9, 0,
1566  /* 14427 */ 's', 'q', 'a', 'b', 's', 9, 0,
1567  /* 14434 */ 'b', 'r', 'k', 'b', 's', 9, 0,
1568  /* 14441 */ 'b', 'r', 'k', 'p', 'b', 's', 9, 0,
1569  /* 14449 */ 's', 'u', 'b', 's', 9, 0,
1570  /* 14455 */ 's', 'b', 'c', 's', 9, 0,
1571  /* 14461 */ 'a', 'd', 'c', 's', 9, 0,
1572  /* 14467 */ 'b', 'i', 'c', 's', 9, 0,
1573  /* 14473 */ 'a', 'd', 'd', 's', 9, 0,
1574  /* 14479 */ 'n', 'a', 'n', 'd', 's', 9, 0,
1575  /* 14486 */ 'p', 't', 'r', 'u', 'e', 's', 9, 0,
1576  /* 14494 */ 'c', 'm', 'h', 's', 9, 0,
1577  /* 14500 */ 'c', 'm', 'p', 'h', 's', 9, 0,
1578  /* 14507 */ 'c', 'l', 's', 9, 0,
1579  /* 14512 */ 'w', 'h', 'i', 'l', 'e', 'l', 's', 9, 0,
1580  /* 14521 */ 'f', 'm', 'l', 's', 9, 0,
1581  /* 14527 */ 'f', 'n', 'm', 'l', 's', 9, 0,
1582  /* 14534 */ 'c', 'm', 'p', 'l', 's', 9, 0,
1583  /* 14541 */ 'f', 'c', 'v', 't', 'm', 's', 9, 0,
1584  /* 14549 */ 'b', 'r', 'k', 'n', 's', 9, 0,
1585  /* 14556 */ 'o', 'r', 'n', 's', 9, 0,
1586  /* 14562 */ 'f', 'c', 'v', 't', 'n', 's', 9, 0,
1587  /* 14570 */ 'f', 'r', 'e', 'c', 'p', 's', 9, 0,
1588  /* 14578 */ 'f', 'c', 'v', 't', 'p', 's', 9, 0,
1589  /* 14586 */ 'r', 'd', 'f', 'f', 'r', 's', 9, 0,
1590  /* 14594 */ 'm', 'r', 's', 9, 0,
1591  /* 14599 */ 'e', 'o', 'r', 's', 9, 0,
1592  /* 14605 */ 'n', 'o', 'r', 's', 9, 0,
1593  /* 14611 */ 'o', 'r', 'r', 's', 9, 0,
1594  /* 14617 */ 'f', 'r', 's', 'q', 'r', 't', 's', 9, 0,
1595  /* 14626 */ 's', 'y', 's', 9, 0,
1596  /* 14631 */ 'f', 'c', 'v', 't', 'z', 's', 9, 0,
1597  /* 14639 */ 'f', 'j', 'c', 'v', 't', 'z', 's', 9, 0,
1598  /* 14648 */ 'c', 'o', 'm', 'p', 'a', 'c', 't', 9, 0,
1599  /* 14657 */ 'r', 'e', 't', 9, 0,
1600  /* 14662 */ 'l', 'd', 's', 'e', 't', 9, 0,
1601  /* 14669 */ 'f', 'a', 'c', 'g', 't', 9, 0,
1602  /* 14676 */ 'f', 'c', 'm', 'g', 't', 9, 0,
1603  /* 14683 */ 'c', 'm', 'p', 'g', 't', 9, 0,
1604  /* 14690 */ 'r', 'b', 'i', 't', 9, 0,
1605  /* 14696 */ 'w', 'h', 'i', 'l', 'e', 'l', 't', 9, 0,
1606  /* 14705 */ 'h', 'l', 't', 9, 0,
1607  /* 14710 */ 'f', 'c', 'm', 'l', 't', 9, 0,
1608  /* 14717 */ 'c', 'm', 'p', 'l', 't', 9, 0,
1609  /* 14724 */ 'c', 'n', 't', 9, 0,
1610  /* 14729 */ 'h', 'i', 'n', 't', 9, 0,
1611  /* 14735 */ 's', 'd', 'o', 't', 9, 0,
1612  /* 14741 */ 'u', 'd', 'o', 't', 9, 0,
1613  /* 14747 */ 'c', 'n', 'o', 't', 9, 0,
1614  /* 14753 */ 'f', 's', 'q', 'r', 't', 9, 0,
1615  /* 14760 */ 'p', 't', 'e', 's', 't', 9, 0,
1616  /* 14767 */ 'p', 'f', 'i', 'r', 's', 't', 9, 0,
1617  /* 14775 */ 'c', 'm', 't', 's', 't', 9, 0,
1618  /* 14782 */ 'f', 'c', 'v', 't', 9, 0,
1619  /* 14788 */ 'p', 'n', 'e', 'x', 't', 9, 0,
1620  /* 14795 */ 'f', 'c', 'v', 't', 'a', 'u', 9, 0,
1621  /* 14803 */ 's', 'q', 's', 'h', 'l', 'u', 9, 0,
1622  /* 14811 */ 'f', 'c', 'v', 't', 'm', 'u', 9, 0,
1623  /* 14819 */ 'f', 'c', 'v', 't', 'n', 'u', 9, 0,
1624  /* 14827 */ 'f', 'c', 'v', 't', 'p', 'u', 9, 0,
1625  /* 14835 */ 'f', 'c', 'v', 't', 'z', 'u', 9, 0,
1626  /* 14843 */ 'f', 'a', 'd', 'd', 'v', 9, 0,
1627  /* 14850 */ 's', 'a', 'd', 'd', 'v', 9, 0,
1628  /* 14857 */ 'u', 'a', 'd', 'd', 'v', 9, 0,
1629  /* 14864 */ 'a', 'n', 'd', 'v', 9, 0,
1630  /* 14870 */ 'r', 'e', 'v', 9, 0,
1631  /* 14875 */ 'f', 'd', 'i', 'v', 9, 0,
1632  /* 14881 */ 's', 'd', 'i', 'v', 9, 0,
1633  /* 14887 */ 'u', 'd', 'i', 'v', 9, 0,
1634  /* 14893 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', 9, 0,
1635  /* 14902 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', 9, 0,
1636  /* 14911 */ 'f', 'm', 'i', 'n', 'v', 9, 0,
1637  /* 14918 */ 's', 'm', 'i', 'n', 'v', 9, 0,
1638  /* 14925 */ 'u', 'm', 'i', 'n', 'v', 9, 0,
1639  /* 14932 */ 'c', 's', 'i', 'n', 'v', 9, 0,
1640  /* 14939 */ 'f', 'm', 'o', 'v', 9, 0,
1641  /* 14945 */ 'e', 'o', 'r', 'v', 9, 0,
1642  /* 14951 */ 'f', 'm', 'a', 'x', 'v', 9, 0,
1643  /* 14958 */ 's', 'm', 'a', 'x', 'v', 9, 0,
1644  /* 14965 */ 'u', 'm', 'a', 'x', 'v', 9, 0,
1645  /* 14972 */ 'l', 'd', '1', 'w', 9, 0,
1646  /* 14978 */ 'l', 'd', 'f', 'f', '1', 'w', 9, 0,
1647  /* 14986 */ 'l', 'd', 'n', 'f', '1', 'w', 9, 0,
1648  /* 14994 */ 'l', 'd', 'n', 't', '1', 'w', 9, 0,
1649  /* 15002 */ 's', 't', 'n', 't', '1', 'w', 9, 0,
1650  /* 15010 */ 's', 't', '1', 'w', 9, 0,
1651  /* 15016 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
1652  /* 15024 */ 'l', 'd', '2', 'w', 9, 0,
1653  /* 15030 */ 's', 't', '2', 'w', 9, 0,
1654  /* 15036 */ 'l', 'd', '3', 'w', 9, 0,
1655  /* 15042 */ 's', 't', '3', 'w', 9, 0,
1656  /* 15048 */ 'l', 'd', '4', 'w', 9, 0,
1657  /* 15054 */ 's', 't', '4', 'w', 9, 0,
1658  /* 15060 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
1659  /* 15069 */ 's', 'q', 'd', 'e', 'c', 'w', 9, 0,
1660  /* 15077 */ 'u', 'q', 'd', 'e', 'c', 'w', 9, 0,
1661  /* 15085 */ 's', 'q', 'i', 'n', 'c', 'w', 9, 0,
1662  /* 15093 */ 'u', 'q', 'i', 'n', 'c', 'w', 9, 0,
1663  /* 15101 */ 'p', 'r', 'f', 'w', 9, 0,
1664  /* 15107 */ 'l', 'd', '1', 'r', 'q', 'w', 9, 0,
1665  /* 15115 */ 'l', 'd', '1', 'r', 'w', 9, 0,
1666  /* 15122 */ 'l', 'd', '1', 's', 'w', 9, 0,
1667  /* 15129 */ 'l', 'd', 'f', 'f', '1', 's', 'w', 9, 0,
1668  /* 15138 */ 'l', 'd', 'n', 'f', '1', 's', 'w', 9, 0,
1669  /* 15147 */ 'l', 'd', 'p', 's', 'w', 9, 0,
1670  /* 15154 */ 'l', 'd', '1', 'r', 's', 'w', 9, 0,
1671  /* 15162 */ 'l', 'd', 'r', 's', 'w', 9, 0,
1672  /* 15169 */ 'l', 'd', 't', 'r', 's', 'w', 9, 0,
1673  /* 15177 */ 'l', 'd', 'u', 'r', 's', 'w', 9, 0,
1674  /* 15185 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'w', 9, 0,
1675  /* 15195 */ 'c', 'n', 't', 'w', 9, 0,
1676  /* 15201 */ 's', 'x', 't', 'w', 9, 0,
1677  /* 15207 */ 'u', 'x', 't', 'w', 9, 0,
1678  /* 15213 */ 'r', 'e', 'v', 'w', 9, 0,
1679  /* 15219 */ 'c', 'r', 'c', '3', '2', 'x', 9, 0,
1680  /* 15227 */ 'f', 'm', 'a', 'x', 9, 0,
1681  /* 15233 */ 'l', 'd', 's', 'm', 'a', 'x', 9, 0,
1682  /* 15241 */ 'l', 'd', 'u', 'm', 'a', 'x', 9, 0,
1683  /* 15249 */ 't', 'b', 'x', 9, 0,
1684  /* 15254 */ 'c', 'r', 'c', '3', '2', 'c', 'x', 9, 0,
1685  /* 15263 */ 'i', 'n', 'd', 'e', 'x', 9, 0,
1686  /* 15270 */ 'c', 'l', 'r', 'e', 'x', 9, 0,
1687  /* 15277 */ 'm', 'o', 'v', 'p', 'r', 'f', 'x', 9, 0,
1688  /* 15286 */ 'f', 'm', 'u', 'l', 'x', 9, 0,
1689  /* 15293 */ 'f', 'r', 'e', 'c', 'p', 'x', 9, 0,
1690  /* 15301 */ 'f', 'r', 'i', 'n', 't', 'x', 9, 0,
1691  /* 15309 */ 'f', 'c', 'p', 'y', 9, 0,
1692  /* 15315 */ 'b', 'r', 'a', 'a', 'z', 9, 0,
1693  /* 15322 */ 'b', 'l', 'r', 'a', 'a', 'z', 9, 0,
1694  /* 15330 */ 'b', 'r', 'a', 'b', 'z', 9, 0,
1695  /* 15337 */ 'b', 'l', 'r', 'a', 'b', 'z', 9, 0,
1696  /* 15345 */ 'c', 'b', 'z', 9, 0,
1697  /* 15350 */ 't', 'b', 'z', 9, 0,
1698  /* 15355 */ 'c', 'l', 'z', 9, 0,
1699  /* 15360 */ 'c', 'b', 'n', 'z', 9, 0,
1700  /* 15366 */ 't', 'b', 'n', 'z', 9, 0,
1701  /* 15372 */ 'f', 'r', 'i', 'n', 't', 'z', 9, 0,
1702  /* 15380 */ 'm', 'o', 'v', 'z', 9, 0,
1703  /* 15386 */ '.', 't', 'l', 's', 'd', 'e', 's', 'c', 'c', 'a', 'l', 'l', 32, 0,
1704  /* 15400 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
1705  /* 15431 */ 'b', '.', 0,
1706  /* 15434 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
1707  /* 15458 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
1708  /* 15483 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
1709  /* 15506 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
1710  /* 15529 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
1711  /* 15551 */ 's', 'h', 'a', '5', '1', '2', 's', 'u', '0', 0,
1712  /* 15561 */ 's', 'm', '3', 's', 's', '1', 0,
1713  /* 15568 */ 's', 'h', 'a', '5', '1', '2', 's', 'u', '1', 0,
1714  /* 15578 */ 's', 'm', '3', 'p', 'a', 'r', 't', 'w', '1', 0,
1715  /* 15588 */ 'r', 'a', 'x', '1', 0,
1716  /* 15593 */ 's', 'h', 'a', '5', '1', '2', 'h', '2', 0,
1717  /* 15602 */ 's', 'm', '3', 'p', 'a', 'r', 't', 'w', '2', 0,
1718  /* 15612 */ 'e', 'o', 'r', '3', 0,
1719  /* 15617 */ 'p', 'a', 'c', 'i', 'a', '1', '7', '1', '6', 0,
1720  /* 15627 */ 'a', 'u', 't', 'i', 'a', '1', '7', '1', '6', 0,
1721  /* 15637 */ 'p', 'a', 'c', 'i', 'b', '1', '7', '1', '6', 0,
1722  /* 15647 */ 'a', 'u', 't', 'i', 'b', '1', '7', '1', '6', 0,
1723  /* 15657 */ 's', 'e', 't', 'f', '1', '6', 0,
1724  /* 15664 */ 's', 'e', 't', 'f', '8', 0,
1725  /* 15670 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
1726  /* 15683 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
1727  /* 15690 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
1728  /* 15700 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
1729  /* 15710 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
1730  /* 15725 */ 's', 'm', '3', 't', 't', '1', 'a', 0,
1731  /* 15733 */ 's', 'm', '3', 't', 't', '2', 'a', 0,
1732  /* 15741 */ 'e', 'r', 'e', 't', 'a', 'a', 0,
1733  /* 15748 */ 's', 'm', '3', 't', 't', '1', 'b', 0,
1734  /* 15756 */ 's', 'm', '3', 't', 't', '2', 'b', 0,
1735  /* 15764 */ 'e', 'r', 'e', 't', 'a', 'b', 0,
1736  /* 15771 */ 's', 'm', '4', 'e', 0,
1737  /* 15776 */ 'r', 'm', 'i', 'f', 0,
1738  /* 15781 */ 's', 'h', 'a', '5', '1', '2', 'h', 0,
1739  /* 15789 */ 'x', 'p', 'a', 'c', 'l', 'r', 'i', 0,
1740  /* 15797 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
1741  /* 15811 */ 'p', 'a', 'c', 'i', 'a', 's', 'p', 0,
1742  /* 15819 */ 'a', 'u', 't', 'i', 'a', 's', 'p', 0,
1743  /* 15827 */ 'p', 'a', 'c', 'i', 'b', 's', 'p', 0,
1744  /* 15835 */ 'a', 'u', 't', 'i', 'b', 's', 'p', 0,
1745  /* 15843 */ 'x', 'a', 'r', 0,
1746  /* 15847 */ 's', 'e', 't', 'f', 'f', 'r', 0,
1747  /* 15854 */ 'd', 'r', 'p', 's', 0,
1748  /* 15859 */ 'e', 'r', 'e', 't', 0,
1749  /* 15864 */ 's', 'd', 'o', 't', 0,
1750  /* 15869 */ 'u', 'd', 'o', 't', 0,
1751  /* 15874 */ 'c', 'f', 'i', 'n', 'v', 0,
1752  /* 15880 */ 'b', 'c', 'a', 'x', 0,
1753  /* 15885 */ 's', 'm', '4', 'e', 'k', 'e', 'y', 0,
1754  /* 15893 */ 'p', 'a', 'c', 'i', 'a', 'z', 0,
1755  /* 15900 */ 'a', 'u', 't', 'i', 'a', 'z', 0,
1756  /* 15907 */ 'p', 'a', 'c', 'i', 'b', 'z', 0,
1757  /* 15914 */ 'a', 'u', 't', 'i', 'b', 'z', 0,
1758  };
1759
1760  static const uint32_t OpInfo0[] = {
1761    0U,	// PHI
1762    0U,	// INLINEASM
1763    0U,	// CFI_INSTRUCTION
1764    0U,	// EH_LABEL
1765    0U,	// GC_LABEL
1766    0U,	// ANNOTATION_LABEL
1767    0U,	// KILL
1768    0U,	// EXTRACT_SUBREG
1769    0U,	// INSERT_SUBREG
1770    0U,	// IMPLICIT_DEF
1771    0U,	// SUBREG_TO_REG
1772    0U,	// COPY_TO_REGCLASS
1773    15691U,	// DBG_VALUE
1774    15701U,	// DBG_LABEL
1775    0U,	// REG_SEQUENCE
1776    0U,	// COPY
1777    15684U,	// BUNDLE
1778    15711U,	// LIFETIME_START
1779    15671U,	// LIFETIME_END
1780    0U,	// STACKMAP
1781    15798U,	// FENTRY_CALL
1782    0U,	// PATCHPOINT
1783    0U,	// LOAD_STACK_GUARD
1784    0U,	// STATEPOINT
1785    0U,	// LOCAL_ESCAPE
1786    0U,	// FAULTING_OP
1787    0U,	// PATCHABLE_OP
1788    15484U,	// PATCHABLE_FUNCTION_ENTER
1789    15401U,	// PATCHABLE_RET
1790    15530U,	// PATCHABLE_FUNCTION_EXIT
1791    15507U,	// PATCHABLE_TAIL_CALL
1792    15459U,	// PATCHABLE_EVENT_CALL
1793    15435U,	// PATCHABLE_TYPED_EVENT_CALL
1794    0U,	// ICALL_BRANCH_FUNNEL
1795    0U,	// G_ADD
1796    0U,	// G_SUB
1797    0U,	// G_MUL
1798    0U,	// G_SDIV
1799    0U,	// G_UDIV
1800    0U,	// G_SREM
1801    0U,	// G_UREM
1802    0U,	// G_AND
1803    0U,	// G_OR
1804    0U,	// G_XOR
1805    0U,	// G_IMPLICIT_DEF
1806    0U,	// G_PHI
1807    0U,	// G_FRAME_INDEX
1808    0U,	// G_GLOBAL_VALUE
1809    0U,	// G_EXTRACT
1810    0U,	// G_UNMERGE_VALUES
1811    0U,	// G_INSERT
1812    0U,	// G_MERGE_VALUES
1813    0U,	// G_PTRTOINT
1814    0U,	// G_INTTOPTR
1815    0U,	// G_BITCAST
1816    0U,	// G_LOAD
1817    0U,	// G_SEXTLOAD
1818    0U,	// G_ZEXTLOAD
1819    0U,	// G_STORE
1820    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
1821    0U,	// G_ATOMIC_CMPXCHG
1822    0U,	// G_ATOMICRMW_XCHG
1823    0U,	// G_ATOMICRMW_ADD
1824    0U,	// G_ATOMICRMW_SUB
1825    0U,	// G_ATOMICRMW_AND
1826    0U,	// G_ATOMICRMW_NAND
1827    0U,	// G_ATOMICRMW_OR
1828    0U,	// G_ATOMICRMW_XOR
1829    0U,	// G_ATOMICRMW_MAX
1830    0U,	// G_ATOMICRMW_MIN
1831    0U,	// G_ATOMICRMW_UMAX
1832    0U,	// G_ATOMICRMW_UMIN
1833    0U,	// G_BRCOND
1834    0U,	// G_BRINDIRECT
1835    0U,	// G_INTRINSIC
1836    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
1837    0U,	// G_ANYEXT
1838    0U,	// G_TRUNC
1839    0U,	// G_CONSTANT
1840    0U,	// G_FCONSTANT
1841    0U,	// G_VASTART
1842    0U,	// G_VAARG
1843    0U,	// G_SEXT
1844    0U,	// G_ZEXT
1845    0U,	// G_SHL
1846    0U,	// G_LSHR
1847    0U,	// G_ASHR
1848    0U,	// G_ICMP
1849    0U,	// G_FCMP
1850    0U,	// G_SELECT
1851    0U,	// G_UADDE
1852    0U,	// G_USUBE
1853    0U,	// G_SADDO
1854    0U,	// G_SSUBO
1855    0U,	// G_UMULO
1856    0U,	// G_SMULO
1857    0U,	// G_UMULH
1858    0U,	// G_SMULH
1859    0U,	// G_FADD
1860    0U,	// G_FSUB
1861    0U,	// G_FMUL
1862    0U,	// G_FMA
1863    0U,	// G_FDIV
1864    0U,	// G_FREM
1865    0U,	// G_FPOW
1866    0U,	// G_FEXP
1867    0U,	// G_FEXP2
1868    0U,	// G_FLOG
1869    0U,	// G_FLOG2
1870    0U,	// G_FNEG
1871    0U,	// G_FPEXT
1872    0U,	// G_FPTRUNC
1873    0U,	// G_FPTOSI
1874    0U,	// G_FPTOUI
1875    0U,	// G_SITOFP
1876    0U,	// G_UITOFP
1877    0U,	// G_FABS
1878    0U,	// G_GEP
1879    0U,	// G_PTR_MASK
1880    0U,	// G_BR
1881    0U,	// G_INSERT_VECTOR_ELT
1882    0U,	// G_EXTRACT_VECTOR_ELT
1883    0U,	// G_SHUFFLE_VECTOR
1884    0U,	// G_BSWAP
1885    0U,	// G_ADDRSPACE_CAST
1886    0U,	// G_BLOCK_ADDR
1887    30807U,	// ABS_ZPmZ_B
1888    47191U,	// ABS_ZPmZ_D
1889    68221015U,	// ABS_ZPmZ_H
1890    79959U,	// ABS_ZPmZ_S
1891    134301013U,	// ABSv16i8
1892    201439319U,	// ABSv1i64
1893    134311644U,	// ABSv2i32
1894    134304263U,	// ABSv2i64
1895    134306254U,	// ABSv4i16
1896    134313575U,	// ABSv4i32
1897    134308138U,	// ABSv8i16
1898    134301962U,	// ABSv8i8
1899    201439358U,	// ADCSWr
1900    201439358U,	// ADCSXr
1901    201428223U,	// ADCWr
1902    201428223U,	// ADCXr
1903    134311269U,	// ADDHNv2i64_v2i32
1904    268562772U,	// ADDHNv2i64_v4i32
1905    134305879U,	// ADDHNv4i32_v4i16
1906    268557426U,	// ADDHNv4i32_v8i16
1907    268550710U,	// ADDHNv8i16_v16i8
1908    134301702U,	// ADDHNv8i16_v8i8
1909    201434875U,	// ADDPL_XXI
1910    134300878U,	// ADDPv16i8
1911    134311420U,	// ADDPv2i32
1912    134304087U,	// ADDPv2i64
1913    134320471U,	// ADDPv2i64p
1914    134306030U,	// ADDPv4i16
1915    134313351U,	// ADDPv4i32
1916    134307914U,	// ADDPv8i16
1917    134301840U,	// ADDPv8i8
1918    201439370U,	// ADDSWri
1919    0U,	// ADDSWrr
1920    201439370U,	// ADDSWrs
1921    201439370U,	// ADDSWrx
1922    201439370U,	// ADDSXri
1923    0U,	// ADDSXrr
1924    201439370U,	// ADDSXrs
1925    201439370U,	// ADDSXrx
1926    201439370U,	// ADDSXrx64
1927    201434968U,	// ADDVL_XXI
1928    134317514U,	// ADDVv16i8v
1929    134322865U,	// ADDVv4i16v
1930    134330186U,	// ADDVv4i32v
1931    134324749U,	// ADDVv8i16v
1932    134318451U,	// ADDVv8i8v
1933    201429944U,	// ADDWri
1934    0U,	// ADDWrr
1935    201429944U,	// ADDWrs
1936    201429944U,	// ADDWrx
1937    201429944U,	// ADDXri
1938    0U,	// ADDXrr
1939    201429944U,	// ADDXrs
1940    201429944U,	// ADDXrx
1941    201429944U,	// ADDXrx64
1942    335565752U,	// ADD_ZI_B
1943    402691000U,	// ADD_ZI_D
1944    471913400U,	// ADD_ZI_H
1945    536941496U,	// ADD_ZI_S
1946    604001208U,	// ADD_ZPmZ_B
1947    604017592U,	// ADD_ZPmZ_D
1948    70308792U,	// ADD_ZPmZ_H
1949    604050360U,	// ADD_ZPmZ_S
1950    335565752U,	// ADD_ZZZ_B
1951    402691000U,	// ADD_ZZZ_D
1952    471913400U,	// ADD_ZZZ_H
1953    536941496U,	// ADD_ZZZ_S
1954    0U,	// ADDlowTLS
1955    134300568U,	// ADDv16i8
1956    201429944U,	// ADDv1i64
1957    134310834U,	// ADDv2i32
1958    134303572U,	// ADDv2i64
1959    134305467U,	// ADDv4i16
1960    134312661U,	// ADDv4i32
1961    134307305U,	// ADDv8i16
1962    134301454U,	// ADDv8i8
1963    0U,	// ADJCALLSTACKDOWN
1964    0U,	// ADJCALLSTACKUP
1965    201435470U,	// ADR
1966    671197362U,	// ADRP
1967    406890830U,	// ADR_LSL_ZZZ_D_0
1968    406890830U,	// ADR_LSL_ZZZ_D_1
1969    406890830U,	// ADR_LSL_ZZZ_D_2
1970    406890830U,	// ADR_LSL_ZZZ_D_3
1971    541141326U,	// ADR_LSL_ZZZ_S_0
1972    541141326U,	// ADR_LSL_ZZZ_S_1
1973    541141326U,	// ADR_LSL_ZZZ_S_2
1974    541141326U,	// ADR_LSL_ZZZ_S_3
1975    406890830U,	// ADR_SXTW_ZZZ_D_0
1976    406890830U,	// ADR_SXTW_ZZZ_D_1
1977    406890830U,	// ADR_SXTW_ZZZ_D_2
1978    406890830U,	// ADR_SXTW_ZZZ_D_3
1979    406890830U,	// ADR_UXTW_ZZZ_D_0
1980    406890830U,	// ADR_UXTW_ZZZ_D_1
1981    406890830U,	// ADR_UXTW_ZZZ_D_2
1982    406890830U,	// ADR_UXTW_ZZZ_D_3
1983    268551140U,	// AESDrr
1984    268551170U,	// AESErr
1985    134300522U,	// AESIMCrr
1986    0U,	// AESIMCrrTied
1987    134300534U,	// AESMCrr
1988    0U,	// AESMCrrTied
1989    201439377U,	// ANDSWri
1990    0U,	// ANDSWrr
1991    201439377U,	// ANDSWrs
1992    201439377U,	// ANDSXri
1993    0U,	// ANDSXrr
1994    201439377U,	// ANDSXrs
1995    604010641U,	// ANDS_PPzPP
1996    604092945U,	// ANDV_VPZ_B
1997    604092945U,	// ANDV_VPZ_D
1998    604092945U,	// ANDV_VPZ_H
1999    604092945U,	// ANDV_VPZ_S
2000    201430000U,	// ANDWri
2001    0U,	// ANDWrr
2002    201430000U,	// ANDWrs
2003    201430000U,	// ANDXri
2004    0U,	// ANDXrr
2005    201430000U,	// ANDXrs
2006    604001264U,	// AND_PPzPP
2007    402691056U,	// AND_ZI
2008    604001264U,	// AND_ZPmZ_B
2009    604017648U,	// AND_ZPmZ_D
2010    70308848U,	// AND_ZPmZ_H
2011    604050416U,	// AND_ZPmZ_S
2012    402691056U,	// AND_ZZZ
2013    134300635U,	// ANDv16i8
2014    134301515U,	// ANDv8i8
2015    604001284U,	// ASRD_ZPmI_B
2016    604017668U,	// ASRD_ZPmI_D
2017    70308868U,	// ASRD_ZPmI_H
2018    604050436U,	// ASRD_ZPmI_S
2019    604006844U,	// ASRR_ZPmZ_B
2020    604023228U,	// ASRR_ZPmZ_D
2021    70314428U,	// ASRR_ZPmZ_H
2022    604055996U,	// ASRR_ZPmZ_S
2023    201435592U,	// ASRVWr
2024    201435592U,	// ASRVXr
2025    604006856U,	// ASR_WIDE_ZPmZ_B
2026    70314440U,	// ASR_WIDE_ZPmZ_H
2027    604056008U,	// ASR_WIDE_ZPmZ_S
2028    335571400U,	// ASR_WIDE_ZZZ_B
2029    471919048U,	// ASR_WIDE_ZZZ_H
2030    536947144U,	// ASR_WIDE_ZZZ_S
2031    604006856U,	// ASR_ZPmI_B
2032    604023240U,	// ASR_ZPmI_D
2033    70314440U,	// ASR_ZPmI_H
2034    604056008U,	// ASR_ZPmI_S
2035    604006856U,	// ASR_ZPmZ_B
2036    604023240U,	// ASR_ZPmZ_D
2037    70314440U,	// ASR_ZPmZ_H
2038    604056008U,	// ASR_ZPmZ_S
2039    335571400U,	// ASR_ZZI_B
2040    402696648U,	// ASR_ZZI_D
2041    471919048U,	// ASR_ZZI_H
2042    536947144U,	// ASR_ZZI_S
2043    201425075U,	// AUTDA
2044    201427578U,	// AUTDB
2045    5341560U,	// AUTDZA
2046    5344482U,	// AUTDZB
2047    201425096U,	// AUTIA
2048    15628U,	// AUTIA1716
2049    15820U,	// AUTIASP
2050    15901U,	// AUTIAZ
2051    201427598U,	// AUTIB
2052    15648U,	// AUTIB1716
2053    15836U,	// AUTIBSP
2054    15915U,	// AUTIBZ
2055    5341576U,	// AUTIZA
2056    5344498U,	// AUTIZB
2057    131476U,	// B
2058    15881U,	// BCAX
2059    738305912U,	// BFMWri
2060    738305912U,	// BFMXri
2061    0U,	// BICSWrr
2062    201439364U,	// BICSWrs
2063    0U,	// BICSXrr
2064    201439364U,	// BICSXrs
2065    604010628U,	// BICS_PPzPP
2066    0U,	// BICWrr
2067    201428228U,	// BICWrs
2068    0U,	// BICXrr
2069    201428228U,	// BICXrs
2070    603999492U,	// BIC_PPzPP
2071    603999492U,	// BIC_ZPmZ_B
2072    604015876U,	// BIC_ZPmZ_D
2073    70307076U,	// BIC_ZPmZ_H
2074    604048644U,	// BIC_ZPmZ_S
2075    402689284U,	// BIC_ZZZ
2076    134300513U,	// BICv16i8
2077    805432205U,	// BICv2i32
2078    805426838U,	// BICv4i16
2079    805434032U,	// BICv4i32
2080    805428676U,	// BICv8i16
2081    134301425U,	// BICv8i8
2082    134300684U,	// BIFv16i8
2083    134301541U,	// BIFv8i8
2084    268551557U,	// BITv16i8
2085    268552501U,	// BITv8i8
2086    140909U,	// BL
2087    5351808U,	// BLR
2088    201425046U,	// BLRAA
2089    5356507U,	// BLRAAZ
2090    201427461U,	// BLRAB
2091    5356522U,	// BLRABZ
2092    5351754U,	// BR
2093    201425033U,	// BRAA
2094    5356500U,	// BRAAZ
2095    201427448U,	// BRAB
2096    5356515U,	// BRABZ
2097    157174U,	// BRK
2098    604010559U,	// BRKAS_PPzP
2099    16591U,	// BRKA_PPmP
2100    603996367U,	// BRKA_PPzP
2101    604010595U,	// BRKBS_PPzP
2102    19093U,	// BRKB_PPmP
2103    603998869U,	// BRKB_PPzP
2104    604010710U,	// BRKNS_PPzP
2105    604006340U,	// BRKN_PPzP
2106    604010566U,	// BRKPAS_PPzPP
2107    603996411U,	// BRKPA_PPzPP
2108    604010602U,	// BRKPBS_PPzPP
2109    603999088U,	// BRKPB_PPzPP
2110    268551326U,	// BSLv16i8
2111    268552169U,	// BSLv8i8
2112    179272U,	// Bcc
2113    738380318U,	// CASAB
2114    738386749U,	// CASAH
2115    738380503U,	// CASALB
2116    738386900U,	// CASALH
2117    738387528U,	// CASALW
2118    738387528U,	// CASALX
2119    738378048U,	// CASAW
2120    738378048U,	// CASAX
2121    738380850U,	// CASB
2122    738387268U,	// CASH
2123    738380597U,	// CASLB
2124    738386994U,	// CASLH
2125    738387743U,	// CASLW
2126    738387743U,	// CASLX
2127    206375U,	// CASPALW
2128    222759U,	// CASPALX
2129    196866U,	// CASPAW
2130    213250U,	// CASPAX
2131    206594U,	// CASPLW
2132    222978U,	// CASPLX
2133    207032U,	// CASPW
2134    223416U,	// CASPX
2135    738392122U,	// CASW
2136    738392122U,	// CASX
2137    872528897U,	// CBNZW
2138    872528897U,	// CBNZX
2139    872528882U,	// CBZW
2140    872528882U,	// CBZX
2141    201435082U,	// CCMNWi
2142    201435082U,	// CCMNWr
2143    201435082U,	// CCMNXi
2144    201435082U,	// CCMNXr
2145    201435290U,	// CCMPWi
2146    201435290U,	// CCMPWr
2147    201435290U,	// CCMPXi
2148    201435290U,	// CCMPXr
2149    15875U,	// CFINV
2150    604078422U,	// CLASTA_RPZ_B
2151    604078422U,	// CLASTA_RPZ_D
2152    604078422U,	// CLASTA_RPZ_H
2153    604078422U,	// CLASTA_RPZ_S
2154    604078422U,	// CLASTA_VPZ_B
2155    604078422U,	// CLASTA_VPZ_D
2156    604078422U,	// CLASTA_VPZ_H
2157    604078422U,	// CLASTA_VPZ_S
2158    603996502U,	// CLASTA_ZPZ_B
2159    604012886U,	// CLASTA_ZPZ_D
2160    472957270U,	// CLASTA_ZPZ_H
2161    604045654U,	// CLASTA_ZPZ_S
2162    604081291U,	// CLASTB_RPZ_B
2163    604081291U,	// CLASTB_RPZ_D
2164    604081291U,	// CLASTB_RPZ_H
2165    604081291U,	// CLASTB_RPZ_S
2166    604081291U,	// CLASTB_VPZ_B
2167    604081291U,	// CLASTB_VPZ_D
2168    604081291U,	// CLASTB_VPZ_H
2169    604081291U,	// CLASTB_VPZ_S
2170    603999371U,	// CLASTB_ZPZ_B
2171    604015755U,	// CLASTB_ZPZ_D
2172    472960139U,	// CLASTB_ZPZ_H
2173    604048523U,	// CLASTB_ZPZ_S
2174    5356455U,	// CLREX
2175    201439404U,	// CLSWr
2176    201439404U,	// CLSXr
2177    30892U,	// CLS_ZPmZ_B
2178    47276U,	// CLS_ZPmZ_D
2179    68221100U,	// CLS_ZPmZ_H
2180    80044U,	// CLS_ZPmZ_S
2181    134301032U,	// CLSv16i8
2182    134311671U,	// CLSv2i32
2183    134306281U,	// CLSv4i16
2184    134313602U,	// CLSv4i32
2185    134308165U,	// CLSv8i16
2186    134301979U,	// CLSv8i8
2187    201440252U,	// CLZWr
2188    201440252U,	// CLZXr
2189    31740U,	// CLZ_ZPmZ_B
2190    48124U,	// CLZ_ZPmZ_D
2191    68221948U,	// CLZ_ZPmZ_H
2192    80892U,	// CLZ_ZPmZ_S
2193    134301228U,	// CLZv16i8
2194    134311937U,	// CLZv2i32
2195    134306662U,	// CLZv4i16
2196    134314023U,	// CLZv4i32
2197    134308586U,	// CLZv8i16
2198    134302156U,	// CLZv8i8
2199    134300941U,	// CMEQv16i8
2200    134300941U,	// CMEQv16i8rz
2201    201435404U,	// CMEQv1i64
2202    201435404U,	// CMEQv1i64rz
2203    134311577U,	// CMEQv2i32
2204    134311577U,	// CMEQv2i32rz
2205    134304204U,	// CMEQv2i64
2206    134304204U,	// CMEQv2i64rz
2207    134306187U,	// CMEQv4i16
2208    134306187U,	// CMEQv4i16rz
2209    134313508U,	// CMEQv4i32
2210    134313508U,	// CMEQv4i32rz
2211    134308071U,	// CMEQv8i16
2212    134308071U,	// CMEQv8i16rz
2213    134301897U,	// CMEQv8i8
2214    134301897U,	// CMEQv8i8rz
2215    134300654U,	// CMGEv16i8
2216    134300654U,	// CMGEv16i8rz
2217    201430048U,	// CMGEv1i64
2218    201430048U,	// CMGEv1i64rz
2219    134310926U,	// CMGEv2i32
2220    134310926U,	// CMGEv2i32rz
2221    134303622U,	// CMGEv2i64
2222    134303622U,	// CMGEv2i64rz
2223    134305559U,	// CMGEv4i16
2224    134305559U,	// CMGEv4i16rz
2225    134312753U,	// CMGEv4i32
2226    134312753U,	// CMGEv4i32rz
2227    134307397U,	// CMGEv8i16
2228    134307397U,	// CMGEv8i16rz
2229    134301523U,	// CMGEv8i8
2230    134301523U,	// CMGEv8i8rz
2231    134301050U,	// CMGTv16i8
2232    134301050U,	// CMGTv16i8rz
2233    201439574U,	// CMGTv1i64
2234    201439574U,	// CMGTv1i64rz
2235    134311766U,	// CMGTv2i32
2236    134311766U,	// CMGTv2i32rz
2237    134304377U,	// CMGTv2i64
2238    134304377U,	// CMGTv2i64rz
2239    134306376U,	// CMGTv4i16
2240    134306376U,	// CMGTv4i16rz
2241    134313697U,	// CMGTv4i32
2242    134313697U,	// CMGTv4i32rz
2243    134308260U,	// CMGTv8i16
2244    134308260U,	// CMGTv8i16rz
2245    134301995U,	// CMGTv8i8
2246    134301995U,	// CMGTv8i8rz
2247    134300704U,	// CMHIv16i8
2248    201434577U,	// CMHIv1i64
2249    134311081U,	// CMHIv2i32
2250    134303703U,	// CMHIv2i64
2251    134305691U,	// CMHIv4i16
2252    134312920U,	// CMHIv4i32
2253    134307529U,	// CMHIv8i16
2254    134301559U,	// CMHIv8i8
2255    134301022U,	// CMHSv16i8
2256    201439391U,	// CMHSv1i64
2257    134311662U,	// CMHSv2i32
2258    134304281U,	// CMHSv2i64
2259    134306272U,	// CMHSv4i16
2260    134313593U,	// CMHSv4i32
2261    134308156U,	// CMHSv8i16
2262    134301970U,	// CMHSv8i8
2263    134300664U,	// CMLEv16i8rz
2264    201430079U,	// CMLEv1i64rz
2265    134310936U,	// CMLEv2i32rz
2266    134303632U,	// CMLEv2i64rz
2267    134305569U,	// CMLEv4i16rz
2268    134312763U,	// CMLEv4i32rz
2269    134307407U,	// CMLEv8i16rz
2270    134301532U,	// CMLEv8i8rz
2271    134301070U,	// CMLTv16i8rz
2272    201439608U,	// CMLTv1i64rz
2273    134311776U,	// CMLTv2i32rz
2274    134304387U,	// CMLTv2i64rz
2275    134306386U,	// CMLTv4i16rz
2276    134313707U,	// CMLTv4i32rz
2277    134308270U,	// CMLTv8i16rz
2278    134302013U,	// CMLTv8i8rz
2279    604006683U,	// CMPEQ_PPzZI_B
2280    604023067U,	// CMPEQ_PPzZI_D
2281    942729499U,	// CMPEQ_PPzZI_H
2282    604055835U,	// CMPEQ_PPzZI_S
2283    604006683U,	// CMPEQ_PPzZZ_B
2284    604023067U,	// CMPEQ_PPzZZ_D
2285    942729499U,	// CMPEQ_PPzZZ_H
2286    604055835U,	// CMPEQ_PPzZZ_S
2287    604006683U,	// CMPEQ_WIDE_PPzZZ_B
2288    942729499U,	// CMPEQ_WIDE_PPzZZ_H
2289    604055835U,	// CMPEQ_WIDE_PPzZZ_S
2290    604001318U,	// CMPGE_PPzZI_B
2291    604017702U,	// CMPGE_PPzZI_D
2292    942724134U,	// CMPGE_PPzZI_H
2293    604050470U,	// CMPGE_PPzZI_S
2294    604001318U,	// CMPGE_PPzZZ_B
2295    604017702U,	// CMPGE_PPzZZ_D
2296    942724134U,	// CMPGE_PPzZZ_H
2297    604050470U,	// CMPGE_PPzZZ_S
2298    604001318U,	// CMPGE_WIDE_PPzZZ_B
2299    942724134U,	// CMPGE_WIDE_PPzZZ_H
2300    604050470U,	// CMPGE_WIDE_PPzZZ_S
2301    604010844U,	// CMPGT_PPzZI_B
2302    604027228U,	// CMPGT_PPzZI_D
2303    942733660U,	// CMPGT_PPzZI_H
2304    604059996U,	// CMPGT_PPzZI_S
2305    604010844U,	// CMPGT_PPzZZ_B
2306    604027228U,	// CMPGT_PPzZZ_D
2307    942733660U,	// CMPGT_PPzZZ_H
2308    604059996U,	// CMPGT_PPzZZ_S
2309    604010844U,	// CMPGT_WIDE_PPzZZ_B
2310    942733660U,	// CMPGT_WIDE_PPzZZ_H
2311    604059996U,	// CMPGT_WIDE_PPzZZ_S
2312    604005847U,	// CMPHI_PPzZI_B
2313    604022231U,	// CMPHI_PPzZI_D
2314    942728663U,	// CMPHI_PPzZI_H
2315    604054999U,	// CMPHI_PPzZI_S
2316    604005847U,	// CMPHI_PPzZZ_B
2317    604022231U,	// CMPHI_PPzZZ_D
2318    942728663U,	// CMPHI_PPzZZ_H
2319    604054999U,	// CMPHI_PPzZZ_S
2320    604005847U,	// CMPHI_WIDE_PPzZZ_B
2321    942728663U,	// CMPHI_WIDE_PPzZZ_H
2322    604054999U,	// CMPHI_WIDE_PPzZZ_S
2323    604010661U,	// CMPHS_PPzZI_B
2324    604027045U,	// CMPHS_PPzZI_D
2325    942733477U,	// CMPHS_PPzZI_H
2326    604059813U,	// CMPHS_PPzZI_S
2327    604010661U,	// CMPHS_PPzZZ_B
2328    604027045U,	// CMPHS_PPzZZ_D
2329    942733477U,	// CMPHS_PPzZZ_H
2330    604059813U,	// CMPHS_PPzZZ_S
2331    604010661U,	// CMPHS_WIDE_PPzZZ_B
2332    942733477U,	// CMPHS_WIDE_PPzZZ_H
2333    604059813U,	// CMPHS_WIDE_PPzZZ_S
2334    604001349U,	// CMPLE_PPzZI_B
2335    604017733U,	// CMPLE_PPzZI_D
2336    942724165U,	// CMPLE_PPzZI_H
2337    604050501U,	// CMPLE_PPzZI_S
2338    604001349U,	// CMPLE_WIDE_PPzZZ_B
2339    942724165U,	// CMPLE_WIDE_PPzZZ_H
2340    604050501U,	// CMPLE_WIDE_PPzZZ_S
2341    604006502U,	// CMPLO_PPzZI_B
2342    604022886U,	// CMPLO_PPzZI_D
2343    942729318U,	// CMPLO_PPzZI_H
2344    604055654U,	// CMPLO_PPzZI_S
2345    604006502U,	// CMPLO_WIDE_PPzZZ_B
2346    942729318U,	// CMPLO_WIDE_PPzZZ_H
2347    604055654U,	// CMPLO_WIDE_PPzZZ_S
2348    604010695U,	// CMPLS_PPzZI_B
2349    604027079U,	// CMPLS_PPzZI_D
2350    942733511U,	// CMPLS_PPzZI_H
2351    604059847U,	// CMPLS_PPzZI_S
2352    604010695U,	// CMPLS_WIDE_PPzZZ_B
2353    942733511U,	// CMPLS_WIDE_PPzZZ_H
2354    604059847U,	// CMPLS_WIDE_PPzZZ_S
2355    604010878U,	// CMPLT_PPzZI_B
2356    604027262U,	// CMPLT_PPzZI_D
2357    942733694U,	// CMPLT_PPzZI_H
2358    604060030U,	// CMPLT_PPzZI_S
2359    604010878U,	// CMPLT_WIDE_PPzZZ_B
2360    942733694U,	// CMPLT_WIDE_PPzZZ_H
2361    604060030U,	// CMPLT_WIDE_PPzZZ_S
2362    604001372U,	// CMPNE_PPzZI_B
2363    604017756U,	// CMPNE_PPzZI_D
2364    942724188U,	// CMPNE_PPzZI_H
2365    604050524U,	// CMPNE_PPzZI_S
2366    604001372U,	// CMPNE_PPzZZ_B
2367    604017756U,	// CMPNE_PPzZZ_D
2368    942724188U,	// CMPNE_PPzZZ_H
2369    604050524U,	// CMPNE_PPzZZ_S
2370    604001372U,	// CMPNE_WIDE_PPzZZ_B
2371    942724188U,	// CMPNE_WIDE_PPzZZ_H
2372    604050524U,	// CMPNE_WIDE_PPzZZ_S
2373    0U,	// CMP_SWAP_128
2374    0U,	// CMP_SWAP_16
2375    0U,	// CMP_SWAP_32
2376    0U,	// CMP_SWAP_64
2377    0U,	// CMP_SWAP_8
2378    134301098U,	// CMTSTv16i8
2379    201439672U,	// CMTSTv1i64
2380    134311795U,	// CMTSTv2i32
2381    134304406U,	// CMTSTv2i64
2382    134306405U,	// CMTSTv4i16
2383    134313726U,	// CMTSTv4i32
2384    134308289U,	// CMTSTv8i16
2385    134302038U,	// CMTSTv8i8
2386    31132U,	// CNOT_ZPmZ_B
2387    47516U,	// CNOT_ZPmZ_D
2388    68221340U,	// CNOT_ZPmZ_H
2389    80284U,	// CNOT_ZPmZ_S
2390    1006734469U,	// CNTB_XPiI
2391    1006736394U,	// CNTD_XPiI
2392    1006740869U,	// CNTH_XPiI
2393    604088510U,	// CNTP_XPP_B
2394    604088510U,	// CNTP_XPP_D
2395    604088510U,	// CNTP_XPP_H
2396    604088510U,	// CNTP_XPP_S
2397    1006746460U,	// CNTW_XPiI
2398    31109U,	// CNT_ZPmZ_B
2399    47493U,	// CNT_ZPmZ_D
2400    68221317U,	// CNT_ZPmZ_H
2401    80261U,	// CNT_ZPmZ_S
2402    134301080U,	// CNTv16i8
2403    134302022U,	// CNTv8i8
2404    604027193U,	// COMPACT_ZPZ_D
2405    604059961U,	// COMPACT_ZPZ_S
2406    31695U,	// CPY_ZPmI_B
2407    48079U,	// CPY_ZPmI_D
2408    68221903U,	// CPY_ZPmI_H
2409    80847U,	// CPY_ZPmI_S
2410    31695U,	// CPY_ZPmR_B
2411    48079U,	// CPY_ZPmR_D
2412    68221903U,	// CPY_ZPmR_H
2413    80847U,	// CPY_ZPmR_S
2414    31695U,	// CPY_ZPmV_B
2415    48079U,	// CPY_ZPmV_D
2416    68221903U,	// CPY_ZPmV_H
2417    80847U,	// CPY_ZPmV_S
2418    604011471U,	// CPY_ZPzI_B
2419    604027855U,	// CPY_ZPzI_D
2420    942734287U,	// CPY_ZPzI_H
2421    604060623U,	// CPY_ZPzI_S
2422    134330973U,	// CPYi16
2423    134330973U,	// CPYi32
2424    134330973U,	// CPYi64
2425    134330973U,	// CPYi8
2426    201425363U,	// CRC32Brr
2427    201427522U,	// CRC32CBrr
2428    201433953U,	// CRC32CHrr
2429    201439957U,	// CRC32CWrr
2430    201440151U,	// CRC32CXrr
2431    201430437U,	// CRC32Hrr
2432    201439913U,	// CRC32Wrr
2433    201440116U,	// CRC32Xrr
2434    201434778U,	// CSELWr
2435    201434778U,	// CSELXr
2436    201428238U,	// CSINCWr
2437    201428238U,	// CSINCXr
2438    201439829U,	// CSINVWr
2439    201439829U,	// CSINVXr
2440    201430189U,	// CSNEGWr
2441    201430189U,	// CSNEGXr
2442    201435410U,	// CTERMEQ_WW
2443    201435410U,	// CTERMEQ_XX
2444    201430099U,	// CTERMNE_WW
2445    201430099U,	// CTERMNE_XX
2446    0U,	// CompilerBarrier
2447    147480U,	// DCPS1
2448    147547U,	// DCPS2
2449    147564U,	// DCPS3
2450    1073842765U,	// DECB_XPiI
2451    1073845144U,	// DECD_XPiI
2452    1073779608U,	// DECD_ZPiI
2453    1073849196U,	// DECH_XPiI
2454    6349676U,	// DECH_ZPiI
2455    335652982U,	// DECP_XP_B
2456    402761846U,	// DECP_XP_D
2457    1140959350U,	// DECP_XP_H
2458    536979574U,	// DECP_XP_S
2459    43126U,	// DECP_ZP_D
2460    1209067638U,	// DECP_ZP_H
2461    75894U,	// DECP_ZP_S
2462    1073855200U,	// DECW_XPiI
2463    1073822432U,	// DECW_ZPiI
2464    232281U,	// DMB
2465    15855U,	// DRPS
2466    232504U,	// DSB
2467    1275111321U,	// DUPM_ZI
2468    1342204114U,	// DUP_ZI_B
2469    1409329362U,	// DUP_ZI_D
2470    7399634U,	// DUP_ZI_H
2471    1476470994U,	// DUP_ZI_S
2472    201353426U,	// DUP_ZR_B
2473    201369810U,	// DUP_ZR_D
2474    1216407762U,	// DUP_ZR_H
2475    201402578U,	// DUP_ZR_S
2476    335571154U,	// DUP_ZZI_B
2477    402696402U,	// DUP_ZZI_D
2478    1545660626U,	// DUP_ZZI_H
2479    256210U,	// DUP_ZZI_Q
2480    536946898U,	// DUP_ZZI_S
2481    201409774U,	// DUPv16i8gpr
2482    134300910U,	// DUPv16i8lane
2483    201420402U,	// DUPv2i32gpr
2484    134311538U,	// DUPv2i32lane
2485    201413049U,	// DUPv2i64gpr
2486    134304185U,	// DUPv2i64lane
2487    201415012U,	// DUPv4i16gpr
2488    134306148U,	// DUPv4i16lane
2489    201422333U,	// DUPv4i32gpr
2490    134313469U,	// DUPv4i32lane
2491    201416896U,	// DUPv8i16gpr
2492    134308032U,	// DUPv8i16lane
2493    201410733U,	// DUPv8i8gpr
2494    134301869U,	// DUPv8i8lane
2495    0U,	// EONWrr
2496    201435088U,	// EONWrs
2497    0U,	// EONXrr
2498    201435088U,	// EONXrs
2499    15613U,	// EOR3
2500    604010760U,	// EORS_PPzPP
2501    604093026U,	// EORV_VPZ_B
2502    604093026U,	// EORV_VPZ_D
2503    604093026U,	// EORV_VPZ_H
2504    604093026U,	// EORV_VPZ_S
2505    201435553U,	// EORWri
2506    0U,	// EORWrr
2507    201435553U,	// EORWrs
2508    201435553U,	// EORXri
2509    0U,	// EORXrr
2510    201435553U,	// EORXrs
2511    604006817U,	// EOR_PPzPP
2512    402696609U,	// EOR_ZI
2513    604006817U,	// EOR_ZPmZ_B
2514    604023201U,	// EOR_ZPmZ_D
2515    70314401U,	// EOR_ZPmZ_H
2516    604055969U,	// EOR_ZPmZ_S
2517    402696609U,	// EOR_ZZZ
2518    134300993U,	// EORv16i8
2519    134301944U,	// EORv8i8
2520    15860U,	// ERET
2521    15742U,	// ERETAA
2522    15765U,	// ERETAB
2523    201435630U,	// EXTRWrri
2524    201435630U,	// EXTRXrri
2525    335575495U,	// EXT_ZZI
2526    134301109U,	// EXTv16i8
2527    134302048U,	// EXTv8i8
2528    0U,	// F128CSEL
2529    201429885U,	// FABD16
2530    201429885U,	// FABD32
2531    201429885U,	// FABD64
2532    604017533U,	// FABD_ZPmZ_D
2533    70308733U,	// FABD_ZPmZ_H
2534    604050301U,	// FABD_ZPmZ_S
2535    134310805U,	// FABDv2f32
2536    134303561U,	// FABDv2f64
2537    134305438U,	// FABDv4f16
2538    134312632U,	// FABDv4f32
2539    134307276U,	// FABDv8f16
2540    201439318U,	// FABSDr
2541    201439318U,	// FABSHr
2542    201439318U,	// FABSSr
2543    47190U,	// FABS_ZPmZ_D
2544    68221014U,	// FABS_ZPmZ_H
2545    79958U,	// FABS_ZPmZ_S
2546    134311643U,	// FABSv2f32
2547    134304262U,	// FABSv2f64
2548    134306253U,	// FABSv4f16
2549    134313574U,	// FABSv4f32
2550    134308137U,	// FABSv8f16
2551    201430040U,	// FACGE16
2552    201430040U,	// FACGE32
2553    201430040U,	// FACGE64
2554    604017688U,	// FACGE_PPzZZ_D
2555    942724120U,	// FACGE_PPzZZ_H
2556    604050456U,	// FACGE_PPzZZ_S
2557    134310915U,	// FACGEv2f32
2558    134303611U,	// FACGEv2f64
2559    134305548U,	// FACGEv4f16
2560    134312742U,	// FACGEv4f32
2561    134307386U,	// FACGEv8f16
2562    201439566U,	// FACGT16
2563    201439566U,	// FACGT32
2564    201439566U,	// FACGT64
2565    604027214U,	// FACGT_PPzZZ_D
2566    942733646U,	// FACGT_PPzZZ_H
2567    604059982U,	// FACGT_PPzZZ_S
2568    134311755U,	// FACGTv2f32
2569    134304366U,	// FACGTv2f64
2570    134306365U,	// FACGTv4f16
2571    134313686U,	// FACGTv4f32
2572    134308249U,	// FACGTv8f16
2573    604078252U,	// FADDA_VPZ_D
2574    604078252U,	// FADDA_VPZ_H
2575    604078252U,	// FADDA_VPZ_S
2576    201429956U,	// FADDDrr
2577    201429956U,	// FADDHrr
2578    134311419U,	// FADDPv2f32
2579    134304086U,	// FADDPv2f64
2580    134321519U,	// FADDPv2i16p
2581    134327803U,	// FADDPv2i32p
2582    134320470U,	// FADDPv2i64p
2583    134306029U,	// FADDPv4f16
2584    134313350U,	// FADDPv4f32
2585    134307913U,	// FADDPv8f16
2586    201429956U,	// FADDSrr
2587    604092924U,	// FADDV_VPZ_D
2588    604092924U,	// FADDV_VPZ_H
2589    604092924U,	// FADDV_VPZ_S
2590    604017604U,	// FADD_ZPmI_D
2591    70308804U,	// FADD_ZPmI_H
2592    604050372U,	// FADD_ZPmI_S
2593    604017604U,	// FADD_ZPmZ_D
2594    70308804U,	// FADD_ZPmZ_H
2595    604050372U,	// FADD_ZPmZ_S
2596    402691012U,	// FADD_ZZZ_D
2597    471913412U,	// FADD_ZZZ_H
2598    536941508U,	// FADD_ZZZ_S
2599    134310842U,	// FADDv2f32
2600    134303580U,	// FADDv2f64
2601    134305475U,	// FADDv4f16
2602    134312669U,	// FADDv4f32
2603    134307313U,	// FADDv8f16
2604    604017590U,	// FCADD_ZPmZ_D
2605    70308790U,	// FCADD_ZPmZ_H
2606    604050358U,	// FCADD_ZPmZ_S
2607    134310832U,	// FCADDv2f32
2608    134303570U,	// FCADDv2f64
2609    134305465U,	// FCADDv4f16
2610    134312659U,	// FCADDv4f32
2611    134307303U,	// FCADDv8f16
2612    201435289U,	// FCCMPDrr
2613    201430123U,	// FCCMPEDrr
2614    201430123U,	// FCCMPEHrr
2615    201430123U,	// FCCMPESrr
2616    201435289U,	// FCCMPHrr
2617    201435289U,	// FCCMPSrr
2618    201435403U,	// FCMEQ16
2619    201435403U,	// FCMEQ32
2620    201435403U,	// FCMEQ64
2621    604023051U,	// FCMEQ_PPzZ0_D
2622    942729483U,	// FCMEQ_PPzZ0_H
2623    604055819U,	// FCMEQ_PPzZ0_S
2624    604023051U,	// FCMEQ_PPzZZ_D
2625    942729483U,	// FCMEQ_PPzZZ_H
2626    604055819U,	// FCMEQ_PPzZZ_S
2627    201435403U,	// FCMEQv1i16rz
2628    201435403U,	// FCMEQv1i32rz
2629    201435403U,	// FCMEQv1i64rz
2630    134311576U,	// FCMEQv2f32
2631    134304203U,	// FCMEQv2f64
2632    134311576U,	// FCMEQv2i32rz
2633    134304203U,	// FCMEQv2i64rz
2634    134306186U,	// FCMEQv4f16
2635    134313507U,	// FCMEQv4f32
2636    134306186U,	// FCMEQv4i16rz
2637    134313507U,	// FCMEQv4i32rz
2638    134308070U,	// FCMEQv8f16
2639    134308070U,	// FCMEQv8i16rz
2640    201430047U,	// FCMGE16
2641    201430047U,	// FCMGE32
2642    201430047U,	// FCMGE64
2643    604017695U,	// FCMGE_PPzZ0_D
2644    942724127U,	// FCMGE_PPzZ0_H
2645    604050463U,	// FCMGE_PPzZ0_S
2646    604017695U,	// FCMGE_PPzZZ_D
2647    942724127U,	// FCMGE_PPzZZ_H
2648    604050463U,	// FCMGE_PPzZZ_S
2649    201430047U,	// FCMGEv1i16rz
2650    201430047U,	// FCMGEv1i32rz
2651    201430047U,	// FCMGEv1i64rz
2652    134310925U,	// FCMGEv2f32
2653    134303621U,	// FCMGEv2f64
2654    134310925U,	// FCMGEv2i32rz
2655    134303621U,	// FCMGEv2i64rz
2656    134305558U,	// FCMGEv4f16
2657    134312752U,	// FCMGEv4f32
2658    134305558U,	// FCMGEv4i16rz
2659    134312752U,	// FCMGEv4i32rz
2660    134307396U,	// FCMGEv8f16
2661    134307396U,	// FCMGEv8i16rz
2662    201439573U,	// FCMGT16
2663    201439573U,	// FCMGT32
2664    201439573U,	// FCMGT64
2665    604027221U,	// FCMGT_PPzZ0_D
2666    942733653U,	// FCMGT_PPzZ0_H
2667    604059989U,	// FCMGT_PPzZ0_S
2668    604027221U,	// FCMGT_PPzZZ_D
2669    942733653U,	// FCMGT_PPzZZ_H
2670    604059989U,	// FCMGT_PPzZZ_S
2671    201439573U,	// FCMGTv1i16rz
2672    201439573U,	// FCMGTv1i32rz
2673    201439573U,	// FCMGTv1i64rz
2674    134311765U,	// FCMGTv2f32
2675    134304376U,	// FCMGTv2f64
2676    134311765U,	// FCMGTv2i32rz
2677    134304376U,	// FCMGTv2i64rz
2678    134306375U,	// FCMGTv4f16
2679    134313696U,	// FCMGTv4f32
2680    134306375U,	// FCMGTv4i16rz
2681    134313696U,	// FCMGTv4i32rz
2682    134308259U,	// FCMGTv8f16
2683    134308259U,	// FCMGTv8i16rz
2684    604012757U,	// FCMLA_ZPmZZ_D
2685    70303957U,	// FCMLA_ZPmZZ_H
2686    604045525U,	// FCMLA_ZPmZZ_S
2687    479248597U,	// FCMLA_ZZZI_H
2688    1610678485U,	// FCMLA_ZZZI_S
2689    268561176U,	// FCMLAv2f32
2690    268553960U,	// FCMLAv2f64
2691    268555809U,	// FCMLAv4f16
2692    268555809U,	// FCMLAv4f16_indexed
2693    268562993U,	// FCMLAv4f32
2694    268562993U,	// FCMLAv4f32_indexed
2695    268557647U,	// FCMLAv8f16
2696    268557647U,	// FCMLAv8f16_indexed
2697    604017726U,	// FCMLE_PPzZ0_D
2698    942724158U,	// FCMLE_PPzZ0_H
2699    604050494U,	// FCMLE_PPzZ0_S
2700    201430078U,	// FCMLEv1i16rz
2701    201430078U,	// FCMLEv1i32rz
2702    201430078U,	// FCMLEv1i64rz
2703    134310935U,	// FCMLEv2i32rz
2704    134303631U,	// FCMLEv2i64rz
2705    134305568U,	// FCMLEv4i16rz
2706    134312762U,	// FCMLEv4i32rz
2707    134307406U,	// FCMLEv8i16rz
2708    604027255U,	// FCMLT_PPzZ0_D
2709    942733687U,	// FCMLT_PPzZ0_H
2710    604060023U,	// FCMLT_PPzZ0_S
2711    201439607U,	// FCMLTv1i16rz
2712    201439607U,	// FCMLTv1i32rz
2713    201439607U,	// FCMLTv1i64rz
2714    134311775U,	// FCMLTv2i32rz
2715    134304386U,	// FCMLTv2i64rz
2716    134306385U,	// FCMLTv4i16rz
2717    134313706U,	// FCMLTv4i32rz
2718    134308269U,	// FCMLTv8i16rz
2719    604017740U,	// FCMNE_PPzZ0_D
2720    942724172U,	// FCMNE_PPzZ0_H
2721    604050508U,	// FCMNE_PPzZ0_S
2722    604017740U,	// FCMNE_PPzZZ_D
2723    942724172U,	// FCMNE_PPzZZ_H
2724    604050508U,	// FCMNE_PPzZZ_S
2725    10594464U,	// FCMPDri
2726    201435296U,	// FCMPDrr
2727    10589299U,	// FCMPEDri
2728    201430131U,	// FCMPEDrr
2729    10589299U,	// FCMPEHri
2730    201430131U,	// FCMPEHrr
2731    10589299U,	// FCMPESri
2732    201430131U,	// FCMPESrr
2733    10594464U,	// FCMPHri
2734    201435296U,	// FCMPHrr
2735    10594464U,	// FCMPSri
2736    201435296U,	// FCMPSrr
2737    604022893U,	// FCMUO_PPzZZ_D
2738    942729325U,	// FCMUO_PPzZZ_H
2739    604055661U,	// FCMUO_PPzZZ_S
2740    48078U,	// FCPY_ZPmI_D
2741    68221902U,	// FCPY_ZPmI_H
2742    80846U,	// FCPY_ZPmI_S
2743    201434777U,	// FCSELDrrr
2744    201434777U,	// FCSELHrrr
2745    201434777U,	// FCSELSrrr
2746    201439310U,	// FCVTASUWDr
2747    201439310U,	// FCVTASUWHr
2748    201439310U,	// FCVTASUWSr
2749    201439310U,	// FCVTASUXDr
2750    201439310U,	// FCVTASUXHr
2751    201439310U,	// FCVTASUXSr
2752    201439310U,	// FCVTASv1f16
2753    201439310U,	// FCVTASv1i32
2754    201439310U,	// FCVTASv1i64
2755    134311632U,	// FCVTASv2f32
2756    134304251U,	// FCVTASv2f64
2757    134306242U,	// FCVTASv4f16
2758    134313563U,	// FCVTASv4f32
2759    134308126U,	// FCVTASv8f16
2760    201439692U,	// FCVTAUUWDr
2761    201439692U,	// FCVTAUUWHr
2762    201439692U,	// FCVTAUUWSr
2763    201439692U,	// FCVTAUUXDr
2764    201439692U,	// FCVTAUUXHr
2765    201439692U,	// FCVTAUUXSr
2766    201439692U,	// FCVTAUv1f16
2767    201439692U,	// FCVTAUv1i32
2768    201439692U,	// FCVTAUv1i64
2769    134311805U,	// FCVTAUv2f32
2770    134304416U,	// FCVTAUv2f64
2771    134306415U,	// FCVTAUv4f16
2772    134313736U,	// FCVTAUv4f32
2773    134308299U,	// FCVTAUv8f16
2774    201439679U,	// FCVTDHr
2775    201439679U,	// FCVTDSr
2776    201439679U,	// FCVTHDr
2777    201439679U,	// FCVTHSr
2778    1689347900U,	// FCVTLv2i32
2779    146892604U,	// FCVTLv4i16
2780    1756446768U,	// FCVTLv4i32
2781    146882608U,	// FCVTLv8i16
2782    201439438U,	// FCVTMSUWDr
2783    201439438U,	// FCVTMSUWHr
2784    201439438U,	// FCVTMSUWSr
2785    201439438U,	// FCVTMSUXDr
2786    201439438U,	// FCVTMSUXHr
2787    201439438U,	// FCVTMSUXSr
2788    201439438U,	// FCVTMSv1f16
2789    201439438U,	// FCVTMSv1i32
2790    201439438U,	// FCVTMSv1i64
2791    134311688U,	// FCVTMSv2f32
2792    134304299U,	// FCVTMSv2f64
2793    134306298U,	// FCVTMSv4f16
2794    134313619U,	// FCVTMSv4f32
2795    134308182U,	// FCVTMSv8f16
2796    201439708U,	// FCVTMUUWDr
2797    201439708U,	// FCVTMUUWHr
2798    201439708U,	// FCVTMUUWSr
2799    201439708U,	// FCVTMUUXDr
2800    201439708U,	// FCVTMUUXHr
2801    201439708U,	// FCVTMUUXSr
2802    201439708U,	// FCVTMUv1f16
2803    201439708U,	// FCVTMUv1i32
2804    201439708U,	// FCVTMUv1i64
2805    134311827U,	// FCVTMUv2f32
2806    134304438U,	// FCVTMUv2f64
2807    134306437U,	// FCVTMUv4f16
2808    134313758U,	// FCVTMUv4f32
2809    134308321U,	// FCVTMUv8f16
2810    201439459U,	// FCVTNSUWDr
2811    201439459U,	// FCVTNSUWHr
2812    201439459U,	// FCVTNSUWSr
2813    201439459U,	// FCVTNSUXDr
2814    201439459U,	// FCVTNSUXHr
2815    201439459U,	// FCVTNSUXSr
2816    201439459U,	// FCVTNSv1f16
2817    201439459U,	// FCVTNSv1i32
2818    201439459U,	// FCVTNSv1i64
2819    134311699U,	// FCVTNSv2f32
2820    134304310U,	// FCVTNSv2f64
2821    134306309U,	// FCVTNSv4f16
2822    134313630U,	// FCVTNSv4f32
2823    134308193U,	// FCVTNSv8f16
2824    201439716U,	// FCVTNUUWDr
2825    201439716U,	// FCVTNUUWHr
2826    201439716U,	// FCVTNUUWSr
2827    201439716U,	// FCVTNUUXDr
2828    201439716U,	// FCVTNUUXHr
2829    201439716U,	// FCVTNUUXSr
2830    201439716U,	// FCVTNUv1f16
2831    201439716U,	// FCVTNUv1i32
2832    201439716U,	// FCVTNUv1i64
2833    134311838U,	// FCVTNUv2f32
2834    134304449U,	// FCVTNUv2f64
2835    134306448U,	// FCVTNUv4f16
2836    134313769U,	// FCVTNUv4f32
2837    134308332U,	// FCVTNUv8f16
2838    13723652U,	// FCVTNv2i32
2839    14772228U,	// FCVTNv4i16
2840    281133118U,	// FCVTNv4i32
2841    15843390U,	// FCVTNv8i16
2842    201439475U,	// FCVTPSUWDr
2843    201439475U,	// FCVTPSUWHr
2844    201439475U,	// FCVTPSUWSr
2845    201439475U,	// FCVTPSUXDr
2846    201439475U,	// FCVTPSUXHr
2847    201439475U,	// FCVTPSUXSr
2848    201439475U,	// FCVTPSv1f16
2849    201439475U,	// FCVTPSv1i32
2850    201439475U,	// FCVTPSv1i64
2851    134311721U,	// FCVTPSv2f32
2852    134304332U,	// FCVTPSv2f64
2853    134306331U,	// FCVTPSv4f16
2854    134313652U,	// FCVTPSv4f32
2855    134308215U,	// FCVTPSv8f16
2856    201439724U,	// FCVTPUUWDr
2857    201439724U,	// FCVTPUUWHr
2858    201439724U,	// FCVTPUUWSr
2859    201439724U,	// FCVTPUUXDr
2860    201439724U,	// FCVTPUUXHr
2861    201439724U,	// FCVTPUUXSr
2862    201439724U,	// FCVTPUv1f16
2863    201439724U,	// FCVTPUv1i32
2864    201439724U,	// FCVTPUv1i64
2865    134311849U,	// FCVTPUv2f32
2866    134304460U,	// FCVTPUv2f64
2867    134306459U,	// FCVTPUv4f16
2868    134313780U,	// FCVTPUv4f32
2869    134308343U,	// FCVTPUv8f16
2870    201439679U,	// FCVTSDr
2871    201439679U,	// FCVTSHr
2872    201435194U,	// FCVTXNv1i64
2873    13723706U,	// FCVTXNv2f32
2874    281133126U,	// FCVTXNv4f32
2875    201439528U,	// FCVTZSSWDri
2876    201439528U,	// FCVTZSSWHri
2877    201439528U,	// FCVTZSSWSri
2878    201439528U,	// FCVTZSSXDri
2879    201439528U,	// FCVTZSSXHri
2880    201439528U,	// FCVTZSSXSri
2881    201439528U,	// FCVTZSUWDr
2882    201439528U,	// FCVTZSUWHr
2883    201439528U,	// FCVTZSUWSr
2884    201439528U,	// FCVTZSUXDr
2885    201439528U,	// FCVTZSUXHr
2886    201439528U,	// FCVTZSUXSr
2887    47400U,	// FCVTZS_ZPmZ_DtoD
2888    80168U,	// FCVTZS_ZPmZ_DtoS
2889    47400U,	// FCVTZS_ZPmZ_HtoD
2890    68221224U,	// FCVTZS_ZPmZ_HtoH
2891    80168U,	// FCVTZS_ZPmZ_HtoS
2892    47400U,	// FCVTZS_ZPmZ_StoD
2893    80168U,	// FCVTZS_ZPmZ_StoS
2894    201439528U,	// FCVTZSd
2895    201439528U,	// FCVTZSh
2896    201439528U,	// FCVTZSs
2897    201439528U,	// FCVTZSv1f16
2898    201439528U,	// FCVTZSv1i32
2899    201439528U,	// FCVTZSv1i64
2900    134311744U,	// FCVTZSv2f32
2901    134304355U,	// FCVTZSv2f64
2902    134311744U,	// FCVTZSv2i32_shift
2903    134304355U,	// FCVTZSv2i64_shift
2904    134306354U,	// FCVTZSv4f16
2905    134313675U,	// FCVTZSv4f32
2906    134306354U,	// FCVTZSv4i16_shift
2907    134313675U,	// FCVTZSv4i32_shift
2908    134308238U,	// FCVTZSv8f16
2909    134308238U,	// FCVTZSv8i16_shift
2910    201439732U,	// FCVTZUSWDri
2911    201439732U,	// FCVTZUSWHri
2912    201439732U,	// FCVTZUSWSri
2913    201439732U,	// FCVTZUSXDri
2914    201439732U,	// FCVTZUSXHri
2915    201439732U,	// FCVTZUSXSri
2916    201439732U,	// FCVTZUUWDr
2917    201439732U,	// FCVTZUUWHr
2918    201439732U,	// FCVTZUUWSr
2919    201439732U,	// FCVTZUUXDr
2920    201439732U,	// FCVTZUUXHr
2921    201439732U,	// FCVTZUUXSr
2922    47604U,	// FCVTZU_ZPmZ_DtoD
2923    80372U,	// FCVTZU_ZPmZ_DtoS
2924    47604U,	// FCVTZU_ZPmZ_HtoD
2925    68221428U,	// FCVTZU_ZPmZ_HtoH
2926    80372U,	// FCVTZU_ZPmZ_HtoS
2927    47604U,	// FCVTZU_ZPmZ_StoD
2928    80372U,	// FCVTZU_ZPmZ_StoS
2929    201439732U,	// FCVTZUd
2930    201439732U,	// FCVTZUh
2931    201439732U,	// FCVTZUs
2932    201439732U,	// FCVTZUv1f16
2933    201439732U,	// FCVTZUv1i32
2934    201439732U,	// FCVTZUv1i64
2935    134311860U,	// FCVTZUv2f32
2936    134304471U,	// FCVTZUv2f64
2937    134311860U,	// FCVTZUv2i32_shift
2938    134304471U,	// FCVTZUv2i64_shift
2939    134306470U,	// FCVTZUv4f16
2940    134313791U,	// FCVTZUv4f32
2941    134306470U,	// FCVTZUv4i16_shift
2942    134313791U,	// FCVTZUv4i32_shift
2943    134308354U,	// FCVTZUv8f16
2944    134308354U,	// FCVTZUv8i16_shift
2945    68221375U,	// FCVT_ZPmZ_DtoH
2946    80319U,	// FCVT_ZPmZ_DtoS
2947    47551U,	// FCVT_ZPmZ_HtoD
2948    80319U,	// FCVT_ZPmZ_HtoS
2949    47551U,	// FCVT_ZPmZ_StoD
2950    68221375U,	// FCVT_ZPmZ_StoH
2951    201439772U,	// FDIVDrr
2952    201439772U,	// FDIVHrr
2953    604023311U,	// FDIVR_ZPmZ_D
2954    70314511U,	// FDIVR_ZPmZ_H
2955    604056079U,	// FDIVR_ZPmZ_S
2956    201439772U,	// FDIVSrr
2957    604027420U,	// FDIV_ZPmZ_D
2958    70318620U,	// FDIV_ZPmZ_H
2959    604060188U,	// FDIV_ZPmZ_S
2960    134311871U,	// FDIVv2f32
2961    134304482U,	// FDIVv2f64
2962    134306490U,	// FDIVv4f16
2963    134313811U,	// FDIVv4f32
2964    134308374U,	// FDIVv8f16
2965    1811982545U,	// FDUP_ZI_D
2966    16836817U,	// FDUP_ZI_H
2967    1812015313U,	// FDUP_ZI_S
2968    402686223U,	// FEXPA_ZZ_D
2969    1210106127U,	// FEXPA_ZZ_H
2970    536936719U,	// FEXPA_ZZ_S
2971    201439536U,	// FJCVTZS
2972    201429962U,	// FMADDDrrr
2973    201429962U,	// FMADDHrrr
2974    201429962U,	// FMADDSrrr
2975    604017513U,	// FMAD_ZPmZZ_D
2976    70308713U,	// FMAD_ZPmZZ_H
2977    604050281U,	// FMAD_ZPmZZ_S
2978    201440124U,	// FMAXDrr
2979    201440124U,	// FMAXHrr
2980    201435025U,	// FMAXNMDrr
2981    201435025U,	// FMAXNMHrr
2982    134311485U,	// FMAXNMPv2f32
2983    134304152U,	// FMAXNMPv2f64
2984    134321541U,	// FMAXNMPv2i16p
2985    134327869U,	// FMAXNMPv2i32p
2986    134320536U,	// FMAXNMPv2i64p
2987    134306095U,	// FMAXNMPv4f16
2988    134313416U,	// FMAXNMPv4f32
2989    134307979U,	// FMAXNMPv8f16
2990    201435025U,	// FMAXNMSrr
2991    604092983U,	// FMAXNMV_VPZ_D
2992    604092983U,	// FMAXNMV_VPZ_H
2993    604092983U,	// FMAXNMV_VPZ_S
2994    134322917U,	// FMAXNMVv4i16v
2995    134330238U,	// FMAXNMVv4i32v
2996    134324801U,	// FMAXNMVv8i16v
2997    604022673U,	// FMAXNM_ZPmI_D
2998    70313873U,	// FMAXNM_ZPmI_H
2999    604055441U,	// FMAXNM_ZPmI_S
3000    604022673U,	// FMAXNM_ZPmZ_D
3001    70313873U,	// FMAXNM_ZPmZ_H
3002    604055441U,	// FMAXNM_ZPmZ_S
3003    134311235U,	// FMAXNMv2f32
3004    134304044U,	// FMAXNMv2f64
3005    134305845U,	// FMAXNMv4f16
3006    134313280U,	// FMAXNMv4f32
3007    134307853U,	// FMAXNMv8f16
3008    134311546U,	// FMAXPv2f32
3009    134304193U,	// FMAXPv2f64
3010    134321563U,	// FMAXPv2i16p
3011    134327930U,	// FMAXPv2i32p
3012    134320577U,	// FMAXPv2i64p
3013    134306156U,	// FMAXPv4f16
3014    134313477U,	// FMAXPv4f32
3015    134308040U,	// FMAXPv8f16
3016    201440124U,	// FMAXSrr
3017    604093032U,	// FMAXV_VPZ_D
3018    604093032U,	// FMAXV_VPZ_H
3019    604093032U,	// FMAXV_VPZ_S
3020    134322968U,	// FMAXVv4i16v
3021    134330289U,	// FMAXVv4i32v
3022    134324852U,	// FMAXVv8i16v
3023    604027772U,	// FMAX_ZPmI_D
3024    70318972U,	// FMAX_ZPmI_H
3025    604060540U,	// FMAX_ZPmI_S
3026    604027772U,	// FMAX_ZPmZ_D
3027    70318972U,	// FMAX_ZPmZ_H
3028    604060540U,	// FMAX_ZPmZ_S
3029    134311889U,	// FMAXv2f32
3030    134304540U,	// FMAXv2f64
3031    134306614U,	// FMAXv4f16
3032    134313975U,	// FMAXv4f32
3033    134308538U,	// FMAXv8f16
3034    201435054U,	// FMINDrr
3035    201435054U,	// FMINHrr
3036    201435017U,	// FMINNMDrr
3037    201435017U,	// FMINNMHrr
3038    134311473U,	// FMINNMPv2f32
3039    134304140U,	// FMINNMPv2f64
3040    134321529U,	// FMINNMPv2i16p
3041    134327857U,	// FMINNMPv2i32p
3042    134320524U,	// FMINNMPv2i64p
3043    134306083U,	// FMINNMPv4f16
3044    134313404U,	// FMINNMPv4f32
3045    134307967U,	// FMINNMPv8f16
3046    201435017U,	// FMINNMSrr
3047    604092974U,	// FMINNMV_VPZ_D
3048    604092974U,	// FMINNMV_VPZ_H
3049    604092974U,	// FMINNMV_VPZ_S
3050    134322905U,	// FMINNMVv4i16v
3051    134330226U,	// FMINNMVv4i32v
3052    134324789U,	// FMINNMVv8i16v
3053    604022665U,	// FMINNM_ZPmI_D
3054    70313865U,	// FMINNM_ZPmI_H
3055    604055433U,	// FMINNM_ZPmI_S
3056    604022665U,	// FMINNM_ZPmZ_D
3057    70313865U,	// FMINNM_ZPmZ_H
3058    604055433U,	// FMINNM_ZPmZ_S
3059    134311224U,	// FMINNMv2f32
3060    134304033U,	// FMINNMv2f64
3061    134305834U,	// FMINNMv4f16
3062    134313269U,	// FMINNMv4f32
3063    134307842U,	// FMINNMv8f16
3064    134311497U,	// FMINPv2f32
3065    134304164U,	// FMINPv2f64
3066    134321553U,	// FMINPv2i16p
3067    134327881U,	// FMINPv2i32p
3068    134320548U,	// FMINPv2i64p
3069    134306107U,	// FMINPv4f16
3070    134313428U,	// FMINPv4f32
3071    134307991U,	// FMINPv8f16
3072    201435054U,	// FMINSrr
3073    604092992U,	// FMINV_VPZ_D
3074    604092992U,	// FMINV_VPZ_H
3075    604092992U,	// FMINV_VPZ_S
3076    134322929U,	// FMINVv4i16v
3077    134330250U,	// FMINVv4i32v
3078    134324813U,	// FMINVv8i16v
3079    604022702U,	// FMIN_ZPmI_D
3080    70313902U,	// FMIN_ZPmI_H
3081    604055470U,	// FMIN_ZPmI_S
3082    604022702U,	// FMIN_ZPmZ_D
3083    70313902U,	// FMIN_ZPmZ_H
3084    604055470U,	// FMIN_ZPmZ_S
3085    134311279U,	// FMINv2f32
3086    134304066U,	// FMINv2f64
3087    134305889U,	// FMINv4f16
3088    134313302U,	// FMINv4f32
3089    134307875U,	// FMINv8f16
3090    604012764U,	// FMLA_ZPmZZ_D
3091    70303964U,	// FMLA_ZPmZZ_H
3092    604045532U,	// FMLA_ZPmZZ_S
3093    1879081180U,	// FMLA_ZZZI_D
3094    1217446108U,	// FMLA_ZZZI_H
3095    1610678492U,	// FMLA_ZZZI_S
3096    738383028U,	// FMLAv1i16_indexed
3097    738388542U,	// FMLAv1i32_indexed
3098    738381087U,	// FMLAv1i64_indexed
3099    268561186U,	// FMLAv2f32
3100    268553970U,	// FMLAv2f64
3101    268561186U,	// FMLAv2i32_indexed
3102    268553970U,	// FMLAv2i64_indexed
3103    268555819U,	// FMLAv4f16
3104    268563003U,	// FMLAv4f32
3105    268555819U,	// FMLAv4i16_indexed
3106    268563003U,	// FMLAv4i32_indexed
3107    268557657U,	// FMLAv8f16
3108    268557657U,	// FMLAv8i16_indexed
3109    604027066U,	// FMLS_ZPmZZ_D
3110    70318266U,	// FMLS_ZPmZZ_H
3111    604059834U,	// FMLS_ZPmZZ_S
3112    1879095482U,	// FMLS_ZZZI_D
3113    1217460410U,	// FMLS_ZZZI_H
3114    1610692794U,	// FMLS_ZZZI_S
3115    738383124U,	// FMLSv1i16_indexed
3116    738388638U,	// FMLSv1i32_indexed
3117    738381103U,	// FMLSv1i64_indexed
3118    268562175U,	// FMLSv2f32
3119    268554786U,	// FMLSv2f64
3120    268562175U,	// FMLSv2i32_indexed
3121    268554786U,	// FMLSv2i64_indexed
3122    268556785U,	// FMLSv4f16
3123    268564106U,	// FMLSv4f32
3124    268556785U,	// FMLSv4i16_indexed
3125    268564106U,	// FMLSv4i32_indexed
3126    268558669U,	// FMLSv8f16
3127    268558669U,	// FMLSv8i16_indexed
3128    0U,	// FMOVD0
3129    134319422U,	// FMOVDXHighr
3130    201439836U,	// FMOVDXr
3131    1812052572U,	// FMOVDi
3132    201439836U,	// FMOVDr
3133    0U,	// FMOVH0
3134    201439836U,	// FMOVHWr
3135    201439836U,	// FMOVHXr
3136    1812052572U,	// FMOVHi
3137    201439836U,	// FMOVHr
3138    0U,	// FMOVS0
3139    201439836U,	// FMOVSWr
3140    1812052572U,	// FMOVSi
3141    201439836U,	// FMOVSr
3142    201439836U,	// FMOVWHr
3143    201439836U,	// FMOVWSr
3144    219237694U,	// FMOVXDHighr
3145    201439836U,	// FMOVXDr
3146    201439836U,	// FMOVXHr
3147    1812033480U,	// FMOVv2f32_ns
3148    1812026091U,	// FMOVv2f64_ns
3149    1812028175U,	// FMOVv4f16_ns
3150    1812035496U,	// FMOVv4f32_ns
3151    1812030059U,	// FMOVv8f16_ns
3152    604015682U,	// FMSB_ZPmZZ_D
3153    70306882U,	// FMSB_ZPmZZ_H
3154    604048450U,	// FMSB_ZPmZZ_S
3155    201428133U,	// FMSUBDrrr
3156    201428133U,	// FMSUBHrrr
3157    201428133U,	// FMSUBSrrr
3158    201434947U,	// FMULDrr
3159    201434947U,	// FMULHrr
3160    201434947U,	// FMULSrr
3161    201440183U,	// FMULX16
3162    201440183U,	// FMULX32
3163    201440183U,	// FMULX64
3164    604027831U,	// FMULX_ZPmZ_D
3165    70319031U,	// FMULX_ZPmZ_H
3166    604060599U,	// FMULX_ZPmZ_S
3167    201430323U,	// FMULXv1i16_indexed
3168    201435837U,	// FMULXv1i32_indexed
3169    201428302U,	// FMULXv1i64_indexed
3170    134311916U,	// FMULXv2f32
3171    134304549U,	// FMULXv2f64
3172    134311916U,	// FMULXv2i32_indexed
3173    134304549U,	// FMULXv2i64_indexed
3174    134306641U,	// FMULXv4f16
3175    134314002U,	// FMULXv4f32
3176    134306641U,	// FMULXv4i16_indexed
3177    134314002U,	// FMULXv4i32_indexed
3178    134308565U,	// FMULXv8f16
3179    134308565U,	// FMULXv8i16_indexed
3180    604022595U,	// FMUL_ZPmI_D
3181    70313795U,	// FMUL_ZPmI_H
3182    604055363U,	// FMUL_ZPmI_S
3183    604022595U,	// FMUL_ZPmZ_D
3184    70313795U,	// FMUL_ZPmZ_H
3185    604055363U,	// FMUL_ZPmZ_S
3186    402696003U,	// FMUL_ZZZI_D
3187    471918403U,	// FMUL_ZZZI_H
3188    536946499U,	// FMUL_ZZZI_S
3189    402696003U,	// FMUL_ZZZ_D
3190    471918403U,	// FMUL_ZZZ_H
3191    536946499U,	// FMUL_ZZZ_S
3192    201430284U,	// FMULv1i16_indexed
3193    201435798U,	// FMULv1i32_indexed
3194    201428263U,	// FMULv1i64_indexed
3195    134311215U,	// FMULv2f32
3196    134304024U,	// FMULv2f64
3197    134311215U,	// FMULv2i32_indexed
3198    134304024U,	// FMULv2i64_indexed
3199    134305825U,	// FMULv4f16
3200    134313250U,	// FMULv4f32
3201    134305825U,	// FMULv4i16_indexed
3202    134313250U,	// FMULv4i32_indexed
3203    134307833U,	// FMULv8f16
3204    134307833U,	// FMULv8i16_indexed
3205    201430176U,	// FNEGDr
3206    201430176U,	// FNEGHr
3207    201430176U,	// FNEGSr
3208    38048U,	// FNEG_ZPmZ_D
3209    68211872U,	// FNEG_ZPmZ_H
3210    70816U,	// FNEG_ZPmZ_S
3211    134311011U,	// FNEGv2f32
3212    134303684U,	// FNEGv2f64
3213    134305621U,	// FNEGv4f16
3214    134312838U,	// FNEGv4f32
3215    134307459U,	// FNEGv8f16
3216    201429969U,	// FNMADDDrrr
3217    201429969U,	// FNMADDHrrr
3218    201429969U,	// FNMADDSrrr
3219    604017519U,	// FNMAD_ZPmZZ_D
3220    70308719U,	// FNMAD_ZPmZZ_H
3221    604050287U,	// FNMAD_ZPmZZ_S
3222    604012770U,	// FNMLA_ZPmZZ_D
3223    70303970U,	// FNMLA_ZPmZZ_H
3224    604045538U,	// FNMLA_ZPmZZ_S
3225    604027072U,	// FNMLS_ZPmZZ_D
3226    70318272U,	// FNMLS_ZPmZZ_H
3227    604059840U,	// FNMLS_ZPmZZ_S
3228    604015688U,	// FNMSB_ZPmZZ_D
3229    70306888U,	// FNMSB_ZPmZZ_H
3230    604048456U,	// FNMSB_ZPmZZ_S
3231    201428140U,	// FNMSUBDrrr
3232    201428140U,	// FNMSUBHrrr
3233    201428140U,	// FNMSUBSrrr
3234    201434953U,	// FNMULDrr
3235    201434953U,	// FNMULHrr
3236    201434953U,	// FNMULSrr
3237    402691171U,	// FRECPE_ZZ_D
3238    1210111075U,	// FRECPE_ZZ_H
3239    536941667U,	// FRECPE_ZZ_S
3240    201430115U,	// FRECPEv1f16
3241    201430115U,	// FRECPEv1i32
3242    201430115U,	// FRECPEv1i64
3243    134310945U,	// FRECPEv2f32
3244    134303641U,	// FRECPEv2f64
3245    134305578U,	// FRECPEv4f16
3246    134312772U,	// FRECPEv4f32
3247    134307416U,	// FRECPEv8f16
3248    201439467U,	// FRECPS16
3249    201439467U,	// FRECPS32
3250    201439467U,	// FRECPS64
3251    402700523U,	// FRECPS_ZZZ_D
3252    471922923U,	// FRECPS_ZZZ_H
3253    536951019U,	// FRECPS_ZZZ_S
3254    134311710U,	// FRECPSv2f32
3255    134304321U,	// FRECPSv2f64
3256    134306320U,	// FRECPSv4f16
3257    134313641U,	// FRECPSv4f32
3258    134308204U,	// FRECPSv8f16
3259    48062U,	// FRECPX_ZPmZ_D
3260    68221886U,	// FRECPX_ZPmZ_H
3261    80830U,	// FRECPX_ZPmZ_S
3262    201440190U,	// FRECPXv1f16
3263    201440190U,	// FRECPXv1i32
3264    201440190U,	// FRECPXv1i64
3265    201425230U,	// FRINTADr
3266    201425230U,	// FRINTAHr
3267    201425230U,	// FRINTASr
3268    33102U,	// FRINTA_ZPmZ_D
3269    68206926U,	// FRINTA_ZPmZ_H
3270    65870U,	// FRINTA_ZPmZ_S
3271    134310737U,	// FRINTAv2f32
3272    134303521U,	// FRINTAv2f64
3273    134305370U,	// FRINTAv4f16
3274    134312554U,	// FRINTAv4f32
3275    134307208U,	// FRINTAv8f16
3276    201434600U,	// FRINTIDr
3277    201434600U,	// FRINTIHr
3278    201434600U,	// FRINTISr
3279    42472U,	// FRINTI_ZPmZ_D
3280    68216296U,	// FRINTI_ZPmZ_H
3281    75240U,	// FRINTI_ZPmZ_S
3282    134311115U,	// FRINTIv2f32
3283    134303728U,	// FRINTIv2f64
3284    134305725U,	// FRINTIv4f16
3285    134312954U,	// FRINTIv4f32
3286    134307563U,	// FRINTIv8f16
3287    201435039U,	// FRINTMDr
3288    201435039U,	// FRINTMHr
3289    201435039U,	// FRINTMSr
3290    42911U,	// FRINTM_ZPmZ_D
3291    68216735U,	// FRINTM_ZPmZ_H
3292    75679U,	// FRINTM_ZPmZ_S
3293    134311246U,	// FRINTMv2f32
3294    134304055U,	// FRINTMv2f64
3295    134305856U,	// FRINTMv4f16
3296    134313291U,	// FRINTMv4f32
3297    134307864U,	// FRINTMv8f16
3298    201435132U,	// FRINTNDr
3299    201435132U,	// FRINTNHr
3300    201435132U,	// FRINTNSr
3301    43004U,	// FRINTN_ZPmZ_D
3302    68216828U,	// FRINTN_ZPmZ_H
3303    75772U,	// FRINTN_ZPmZ_S
3304    134311352U,	// FRINTNv2f32
3305    134304075U,	// FRINTNv2f64
3306    134305962U,	// FRINTNv4f16
3307    134313329U,	// FRINTNv4f32
3308    134307902U,	// FRINTNv8f16
3309    201435332U,	// FRINTPDr
3310    201435332U,	// FRINTPHr
3311    201435332U,	// FRINTPSr
3312    43204U,	// FRINTP_ZPmZ_D
3313    68217028U,	// FRINTP_ZPmZ_H
3314    75972U,	// FRINTP_ZPmZ_S
3315    134311527U,	// FRINTPv2f32
3316    134304174U,	// FRINTPv2f64
3317    134306137U,	// FRINTPv4f16
3318    134313458U,	// FRINTPv4f32
3319    134308021U,	// FRINTPv8f16
3320    201440198U,	// FRINTXDr
3321    201440198U,	// FRINTXHr
3322    201440198U,	// FRINTXSr
3323    48070U,	// FRINTX_ZPmZ_D
3324    68221894U,	// FRINTX_ZPmZ_H
3325    80838U,	// FRINTX_ZPmZ_S
3326    134311926U,	// FRINTXv2f32
3327    134304559U,	// FRINTXv2f64
3328    134306651U,	// FRINTXv4f16
3329    134314012U,	// FRINTXv4f32
3330    134308575U,	// FRINTXv8f16
3331    201440269U,	// FRINTZDr
3332    201440269U,	// FRINTZHr
3333    201440269U,	// FRINTZSr
3334    48141U,	// FRINTZ_ZPmZ_D
3335    68221965U,	// FRINTZ_ZPmZ_H
3336    80909U,	// FRINTZ_ZPmZ_S
3337    134311945U,	// FRINTZv2f32
3338    134304570U,	// FRINTZv2f64
3339    134306670U,	// FRINTZv4f16
3340    134314031U,	// FRINTZv4f32
3341    134308594U,	// FRINTZv8f16
3342    402691202U,	// FRSQRTE_ZZ_D
3343    1210111106U,	// FRSQRTE_ZZ_H
3344    536941698U,	// FRSQRTE_ZZ_S
3345    201430146U,	// FRSQRTEv1f16
3346    201430146U,	// FRSQRTEv1i32
3347    201430146U,	// FRSQRTEv1i64
3348    134310967U,	// FRSQRTEv2f32
3349    134303652U,	// FRSQRTEv2f64
3350    134305589U,	// FRSQRTEv4f16
3351    134312794U,	// FRSQRTEv4f32
3352    134307427U,	// FRSQRTEv8f16
3353    201439514U,	// FRSQRTS16
3354    201439514U,	// FRSQRTS32
3355    201439514U,	// FRSQRTS64
3356    402700570U,	// FRSQRTS_ZZZ_D
3357    471922970U,	// FRSQRTS_ZZZ_H
3358    536951066U,	// FRSQRTS_ZZZ_S
3359    134311732U,	// FRSQRTSv2f32
3360    134304343U,	// FRSQRTSv2f64
3361    134306342U,	// FRSQRTSv4f16
3362    134313663U,	// FRSQRTSv4f32
3363    134308226U,	// FRSQRTSv8f16
3364    604017709U,	// FSCALE_ZPmZ_D
3365    70308909U,	// FSCALE_ZPmZ_H
3366    604050477U,	// FSCALE_ZPmZ_S
3367    201439650U,	// FSQRTDr
3368    201439650U,	// FSQRTHr
3369    201439650U,	// FSQRTSr
3370    47522U,	// FSQRT_ZPmZ_D
3371    68221346U,	// FSQRT_ZPmZ_H
3372    80290U,	// FSQRT_ZPmZ_S
3373    134311785U,	// FSQRTv2f32
3374    134304396U,	// FSQRTv2f64
3375    134306395U,	// FSQRTv4f16
3376    134313716U,	// FSQRTv4f32
3377    134308279U,	// FSQRTv8f16
3378    201428127U,	// FSUBDrr
3379    201428127U,	// FSUBHrr
3380    604023111U,	// FSUBR_ZPmI_D
3381    70314311U,	// FSUBR_ZPmI_H
3382    604055879U,	// FSUBR_ZPmI_S
3383    604023111U,	// FSUBR_ZPmZ_D
3384    70314311U,	// FSUBR_ZPmZ_H
3385    604055879U,	// FSUBR_ZPmZ_S
3386    201428127U,	// FSUBSrr
3387    604015775U,	// FSUB_ZPmI_D
3388    70306975U,	// FSUB_ZPmI_H
3389    604048543U,	// FSUB_ZPmI_S
3390    604015775U,	// FSUB_ZPmZ_D
3391    70306975U,	// FSUB_ZPmZ_H
3392    604048543U,	// FSUB_ZPmZ_S
3393    402689183U,	// FSUB_ZZZ_D
3394    471911583U,	// FSUB_ZZZ_H
3395    536939679U,	// FSUB_ZZZ_S
3396    134310748U,	// FSUBv2f32
3397    134303532U,	// FSUBv2f64
3398    134305381U,	// FSUBv4f16
3399    134312565U,	// FSUBv4f32
3400    134307219U,	// FSUBv8f16
3401    402690934U,	// FTMAD_ZZI_D
3402    471913334U,	// FTMAD_ZZI_H
3403    536941430U,	// FTMAD_ZZI_S
3404    402696016U,	// FTSMUL_ZZZ_D
3405    471918416U,	// FTSMUL_ZZZ_H
3406    536946512U,	// FTSMUL_ZZZ_S
3407    402695840U,	// FTSSEL_ZZZ_D
3408    471918240U,	// FTSSEL_ZZZ_H
3409    536946336U,	// FTSSEL_ZZZ_S
3410    1898185127U,	// GLD1B_D_IMM_REAL
3411    757334439U,	// GLD1B_D_REAL
3412    757334439U,	// GLD1B_D_SXTW_REAL
3413    757334439U,	// GLD1B_D_UXTW_REAL
3414    1629766055U,	// GLD1B_S_IMM_REAL
3415    757350823U,	// GLD1B_S_SXTW_REAL
3416    757350823U,	// GLD1B_S_UXTW_REAL
3417    1898188163U,	// GLD1D_IMM_REAL
3418    757337475U,	// GLD1D_REAL
3419    757337475U,	// GLD1D_SCALED_REAL
3420    757337475U,	// GLD1D_SXTW_REAL
3421    757337475U,	// GLD1D_SXTW_SCALED_REAL
3422    757337475U,	// GLD1D_UXTW_REAL
3423    757337475U,	// GLD1D_UXTW_SCALED_REAL
3424    1898190147U,	// GLD1H_D_IMM_REAL
3425    757339459U,	// GLD1H_D_REAL
3426    757339459U,	// GLD1H_D_SCALED_REAL
3427    757339459U,	// GLD1H_D_SXTW_REAL
3428    757339459U,	// GLD1H_D_SXTW_SCALED_REAL
3429    757339459U,	// GLD1H_D_UXTW_REAL
3430    757339459U,	// GLD1H_D_UXTW_SCALED_REAL
3431    1629771075U,	// GLD1H_S_IMM_REAL
3432    757355843U,	// GLD1H_S_SXTW_REAL
3433    757355843U,	// GLD1H_S_SXTW_SCALED_REAL
3434    757355843U,	// GLD1H_S_UXTW_REAL
3435    757355843U,	// GLD1H_S_UXTW_SCALED_REAL
3436    1898187801U,	// GLD1SB_D_IMM_REAL
3437    757337113U,	// GLD1SB_D_REAL
3438    757337113U,	// GLD1SB_D_SXTW_REAL
3439    757337113U,	// GLD1SB_D_UXTW_REAL
3440    1629768729U,	// GLD1SB_S_IMM_REAL
3441    757353497U,	// GLD1SB_S_SXTW_REAL
3442    757353497U,	// GLD1SB_S_UXTW_REAL
3443    1898194219U,	// GLD1SH_D_IMM_REAL
3444    757343531U,	// GLD1SH_D_REAL
3445    757343531U,	// GLD1SH_D_SCALED_REAL
3446    757343531U,	// GLD1SH_D_SXTW_REAL
3447    757343531U,	// GLD1SH_D_SXTW_SCALED_REAL
3448    757343531U,	// GLD1SH_D_UXTW_REAL
3449    757343531U,	// GLD1SH_D_UXTW_SCALED_REAL
3450    1629775147U,	// GLD1SH_S_IMM_REAL
3451    757359915U,	// GLD1SH_S_SXTW_REAL
3452    757359915U,	// GLD1SH_S_SXTW_SCALED_REAL
3453    757359915U,	// GLD1SH_S_UXTW_REAL
3454    757359915U,	// GLD1SH_S_UXTW_SCALED_REAL
3455    1898199827U,	// GLD1SW_D_IMM_REAL
3456    757349139U,	// GLD1SW_D_REAL
3457    757349139U,	// GLD1SW_D_SCALED_REAL
3458    757349139U,	// GLD1SW_D_SXTW_REAL
3459    757349139U,	// GLD1SW_D_SXTW_SCALED_REAL
3460    757349139U,	// GLD1SW_D_UXTW_REAL
3461    757349139U,	// GLD1SW_D_UXTW_SCALED_REAL
3462    1898199677U,	// GLD1W_D_IMM_REAL
3463    757348989U,	// GLD1W_D_REAL
3464    757348989U,	// GLD1W_D_SCALED_REAL
3465    757348989U,	// GLD1W_D_SXTW_REAL
3466    757348989U,	// GLD1W_D_SXTW_SCALED_REAL
3467    757348989U,	// GLD1W_D_UXTW_REAL
3468    757348989U,	// GLD1W_D_UXTW_SCALED_REAL
3469    1629780605U,	// GLD1W_IMM_REAL
3470    757365373U,	// GLD1W_SXTW_REAL
3471    757365373U,	// GLD1W_SXTW_SCALED_REAL
3472    757365373U,	// GLD1W_UXTW_REAL
3473    757365373U,	// GLD1W_UXTW_SCALED_REAL
3474    1898185133U,	// GLDFF1B_D_IMM_REAL
3475    757334445U,	// GLDFF1B_D_REAL
3476    757334445U,	// GLDFF1B_D_SXTW_REAL
3477    757334445U,	// GLDFF1B_D_UXTW_REAL
3478    1629766061U,	// GLDFF1B_S_IMM_REAL
3479    757350829U,	// GLDFF1B_S_SXTW_REAL
3480    757350829U,	// GLDFF1B_S_UXTW_REAL
3481    1898188169U,	// GLDFF1D_IMM_REAL
3482    757337481U,	// GLDFF1D_REAL
3483    757337481U,	// GLDFF1D_SCALED_REAL
3484    757337481U,	// GLDFF1D_SXTW_REAL
3485    757337481U,	// GLDFF1D_SXTW_SCALED_REAL
3486    757337481U,	// GLDFF1D_UXTW_REAL
3487    757337481U,	// GLDFF1D_UXTW_SCALED_REAL
3488    1898190153U,	// GLDFF1H_D_IMM_REAL
3489    757339465U,	// GLDFF1H_D_REAL
3490    757339465U,	// GLDFF1H_D_SCALED_REAL
3491    757339465U,	// GLDFF1H_D_SXTW_REAL
3492    757339465U,	// GLDFF1H_D_SXTW_SCALED_REAL
3493    757339465U,	// GLDFF1H_D_UXTW_REAL
3494    757339465U,	// GLDFF1H_D_UXTW_SCALED_REAL
3495    1629771081U,	// GLDFF1H_S_IMM_REAL
3496    757355849U,	// GLDFF1H_S_SXTW_REAL
3497    757355849U,	// GLDFF1H_S_SXTW_SCALED_REAL
3498    757355849U,	// GLDFF1H_S_UXTW_REAL
3499    757355849U,	// GLDFF1H_S_UXTW_SCALED_REAL
3500    1898187808U,	// GLDFF1SB_D_IMM_REAL
3501    757337120U,	// GLDFF1SB_D_REAL
3502    757337120U,	// GLDFF1SB_D_SXTW_REAL
3503    757337120U,	// GLDFF1SB_D_UXTW_REAL
3504    1629768736U,	// GLDFF1SB_S_IMM_REAL
3505    757353504U,	// GLDFF1SB_S_SXTW_REAL
3506    757353504U,	// GLDFF1SB_S_UXTW_REAL
3507    1898194226U,	// GLDFF1SH_D_IMM_REAL
3508    757343538U,	// GLDFF1SH_D_REAL
3509    757343538U,	// GLDFF1SH_D_SCALED_REAL
3510    757343538U,	// GLDFF1SH_D_SXTW_REAL
3511    757343538U,	// GLDFF1SH_D_SXTW_SCALED_REAL
3512    757343538U,	// GLDFF1SH_D_UXTW_REAL
3513    757343538U,	// GLDFF1SH_D_UXTW_SCALED_REAL
3514    1629775154U,	// GLDFF1SH_S_IMM_REAL
3515    757359922U,	// GLDFF1SH_S_SXTW_REAL
3516    757359922U,	// GLDFF1SH_S_SXTW_SCALED_REAL
3517    757359922U,	// GLDFF1SH_S_UXTW_REAL
3518    757359922U,	// GLDFF1SH_S_UXTW_SCALED_REAL
3519    1898199834U,	// GLDFF1SW_D_IMM_REAL
3520    757349146U,	// GLDFF1SW_D_REAL
3521    757349146U,	// GLDFF1SW_D_SCALED_REAL
3522    757349146U,	// GLDFF1SW_D_SXTW_REAL
3523    757349146U,	// GLDFF1SW_D_SXTW_SCALED_REAL
3524    757349146U,	// GLDFF1SW_D_UXTW_REAL
3525    757349146U,	// GLDFF1SW_D_UXTW_SCALED_REAL
3526    1898199683U,	// GLDFF1W_D_IMM_REAL
3527    757348995U,	// GLDFF1W_D_REAL
3528    757348995U,	// GLDFF1W_D_SCALED_REAL
3529    757348995U,	// GLDFF1W_D_SXTW_REAL
3530    757348995U,	// GLDFF1W_D_SXTW_SCALED_REAL
3531    757348995U,	// GLDFF1W_D_UXTW_REAL
3532    757348995U,	// GLDFF1W_D_UXTW_SCALED_REAL
3533    1629780611U,	// GLDFF1W_IMM_REAL
3534    757365379U,	// GLDFF1W_SXTW_REAL
3535    757365379U,	// GLDFF1W_SXTW_SCALED_REAL
3536    757365379U,	// GLDFF1W_UXTW_REAL
3537    757365379U,	// GLDFF1W_UXTW_SCALED_REAL
3538    309642U,	// HINT
3539    162162U,	// HLT
3540    150805U,	// HVC
3541    1073842781U,	// INCB_XPiI
3542    1073845160U,	// INCD_XPiI
3543    1073779624U,	// INCD_ZPiI
3544    1073849212U,	// INCH_XPiI
3545    6349692U,	// INCH_ZPiI
3546    335652998U,	// INCP_XP_B
3547    402761862U,	// INCP_XP_D
3548    1140959366U,	// INCP_XP_H
3549    536979590U,	// INCP_XP_S
3550    43142U,	// INCP_ZP_D
3551    1209067654U,	// INCP_ZP_H
3552    75910U,	// INCP_ZP_S
3553    1073855216U,	// INCW_XPiI
3554    1073822448U,	// INCW_ZPiI
3555    201358240U,	// INDEX_II_B
3556    201374624U,	// INDEX_II_D
3557    478215072U,	// INDEX_II_H
3558    201407392U,	// INDEX_II_S
3559    201358240U,	// INDEX_IR_B
3560    201374624U,	// INDEX_IR_D
3561    478215072U,	// INDEX_IR_H
3562    201407392U,	// INDEX_IR_S
3563    201358240U,	// INDEX_RI_B
3564    201374624U,	// INDEX_RI_D
3565    478215072U,	// INDEX_RI_H
3566    201407392U,	// INDEX_RI_S
3567    201358240U,	// INDEX_RR_B
3568    201374624U,	// INDEX_RR_D
3569    478215072U,	// INDEX_RR_H
3570    201407392U,	// INDEX_RR_S
3571    738224599U,	// INSR_ZR_B
3572    738240983U,	// INSR_ZR_D
3573    1227942359U,	// INSR_ZR_H
3574    738273751U,	// INSR_ZR_S
3575    738224599U,	// INSR_ZV_B
3576    738240983U,	// INSR_ZV_D
3577    1227942359U,	// INSR_ZV_H
3578    738273751U,	// INSR_ZV_S
3579    1964102940U,	// INSvi16gpr
3580    2031211804U,	// INSvi16lane
3581    1964108454U,	// INSvi32gpr
3582    2031217318U,	// INSvi32lane
3583    1964100919U,	// INSvi64gpr
3584    2031209783U,	// INSvi64lane
3585    1964097936U,	// INSvi8gpr
3586    2031206800U,	// INSvi8lane
3587    232509U,	// ISB
3588    604078423U,	// LASTA_RPZ_B
3589    604078423U,	// LASTA_RPZ_D
3590    604078423U,	// LASTA_RPZ_H
3591    604078423U,	// LASTA_RPZ_S
3592    604078423U,	// LASTA_VPZ_B
3593    604078423U,	// LASTA_VPZ_D
3594    604078423U,	// LASTA_VPZ_H
3595    604078423U,	// LASTA_VPZ_S
3596    604081292U,	// LASTB_RPZ_B
3597    604081292U,	// LASTB_RPZ_D
3598    604081292U,	// LASTB_RPZ_H
3599    604081292U,	// LASTB_RPZ_S
3600    604081292U,	// LASTB_VPZ_B
3601    604081292U,	// LASTB_VPZ_D
3602    604081292U,	// LASTB_VPZ_H
3603    604081292U,	// LASTB_VPZ_S
3604    757383591U,	// LD1B
3605    757334439U,	// LD1B_D
3606    757334439U,	// LD1B_D_IMM_REAL
3607    757399975U,	// LD1B_H
3608    757399975U,	// LD1B_H_IMM_REAL
3609    757383591U,	// LD1B_IMM_REAL
3610    757350823U,	// LD1B_S
3611    757350823U,	// LD1B_S_IMM_REAL
3612    757337475U,	// LD1D
3613    757337475U,	// LD1D_IMM_REAL
3614    344065U,	// LD1Fourv16b
3615    21331969U,	// LD1Fourv16b_POST
3616    376833U,	// LD1Fourv1d
3617    22413313U,	// LD1Fourv1d_POST
3618    409601U,	// LD1Fourv2d
3619    21397505U,	// LD1Fourv2d_POST
3620    442369U,	// LD1Fourv2s
3621    22478849U,	// LD1Fourv2s_POST
3622    475137U,	// LD1Fourv4h
3623    22511617U,	// LD1Fourv4h_POST
3624    507905U,	// LD1Fourv4s
3625    21495809U,	// LD1Fourv4s_POST
3626    540673U,	// LD1Fourv8b
3627    22577153U,	// LD1Fourv8b_POST
3628    573441U,	// LD1Fourv8h
3629    21561345U,	// LD1Fourv8h_POST
3630    757404995U,	// LD1H
3631    757339459U,	// LD1H_D
3632    757339459U,	// LD1H_D_IMM_REAL
3633    757404995U,	// LD1H_IMM_REAL
3634    757355843U,	// LD1H_S
3635    757355843U,	// LD1H_S_IMM_REAL
3636    344065U,	// LD1Onev16b
3637    23429121U,	// LD1Onev16b_POST
3638    376833U,	// LD1Onev1d
3639    24510465U,	// LD1Onev1d_POST
3640    409601U,	// LD1Onev2d
3641    23494657U,	// LD1Onev2d_POST
3642    442369U,	// LD1Onev2s
3643    24576001U,	// LD1Onev2s_POST
3644    475137U,	// LD1Onev4h
3645    24608769U,	// LD1Onev4h_POST
3646    507905U,	// LD1Onev4s
3647    23592961U,	// LD1Onev4s_POST
3648    540673U,	// LD1Onev8b
3649    24674305U,	// LD1Onev8b_POST
3650    573441U,	// LD1Onev8h
3651    23658497U,	// LD1Onev8h_POST
3652    757336965U,	// LD1RB_D_IMM
3653    757402501U,	// LD1RB_H_IMM
3654    757386117U,	// LD1RB_IMM
3655    757353349U,	// LD1RB_S_IMM
3656    757339133U,	// LD1RD_IMM
3657    757343383U,	// LD1RH_D_IMM
3658    757408919U,	// LD1RH_IMM
3659    757359767U,	// LD1RH_S_IMM
3660    757386109U,	// LD1RQ_B
3661    757386109U,	// LD1RQ_B_IMM
3662    757339125U,	// LD1RQ_D
3663    757339125U,	// LD1RQ_D_IMM
3664    757408911U,	// LD1RQ_H
3665    757408911U,	// LD1RQ_H_IMM
3666    757365508U,	// LD1RQ_W
3667    757365508U,	// LD1RQ_W_IMM
3668    757337167U,	// LD1RSB_D_IMM
3669    757402703U,	// LD1RSB_H_IMM
3670    757353551U,	// LD1RSB_S_IMM
3671    757343572U,	// LD1RSH_D_IMM
3672    757359956U,	// LD1RSH_S_IMM
3673    757349171U,	// LD1RSW_IMM
3674    757349132U,	// LD1RW_D_IMM
3675    757365516U,	// LD1RW_IMM
3676    354594U,	// LD1Rv16b
3677    25536802U,	// LD1Rv16b_POST
3678    387362U,	// LD1Rv1d
3679    24520994U,	// LD1Rv1d_POST
3680    420130U,	// LD1Rv2d
3681    24553762U,	// LD1Rv2d_POST
3682    452898U,	// LD1Rv2s
3683    26683682U,	// LD1Rv2s_POST
3684    485666U,	// LD1Rv4h
3685    27765026U,	// LD1Rv4h_POST
3686    518434U,	// LD1Rv4s
3687    26749218U,	// LD1Rv4s_POST
3688    551202U,	// LD1Rv8b
3689    25733410U,	// LD1Rv8b_POST
3690    583970U,	// LD1Rv8h
3691    27863330U,	// LD1Rv8h_POST
3692    757337113U,	// LD1SB_D
3693    757337113U,	// LD1SB_D_IMM_REAL
3694    757402649U,	// LD1SB_H
3695    757402649U,	// LD1SB_H_IMM_REAL
3696    757353497U,	// LD1SB_S
3697    757353497U,	// LD1SB_S_IMM_REAL
3698    757343531U,	// LD1SH_D
3699    757343531U,	// LD1SH_D_IMM_REAL
3700    757359915U,	// LD1SH_S
3701    757359915U,	// LD1SH_S_IMM_REAL
3702    757349139U,	// LD1SW_D
3703    757349139U,	// LD1SW_D_IMM_REAL
3704    344065U,	// LD1Threev16b
3705    28672001U,	// LD1Threev16b_POST
3706    376833U,	// LD1Threev1d
3707    29753345U,	// LD1Threev1d_POST
3708    409601U,	// LD1Threev2d
3709    28737537U,	// LD1Threev2d_POST
3710    442369U,	// LD1Threev2s
3711    29818881U,	// LD1Threev2s_POST
3712    475137U,	// LD1Threev4h
3713    29851649U,	// LD1Threev4h_POST
3714    507905U,	// LD1Threev4s
3715    28835841U,	// LD1Threev4s_POST
3716    540673U,	// LD1Threev8b
3717    29917185U,	// LD1Threev8b_POST
3718    573441U,	// LD1Threev8h
3719    28901377U,	// LD1Threev8h_POST
3720    344065U,	// LD1Twov16b
3721    22380545U,	// LD1Twov16b_POST
3722    376833U,	// LD1Twov1d
3723    23461889U,	// LD1Twov1d_POST
3724    409601U,	// LD1Twov2d
3725    22446081U,	// LD1Twov2d_POST
3726    442369U,	// LD1Twov2s
3727    23527425U,	// LD1Twov2s_POST
3728    475137U,	// LD1Twov4h
3729    23560193U,	// LD1Twov4h_POST
3730    507905U,	// LD1Twov4s
3731    22544385U,	// LD1Twov4s_POST
3732    540673U,	// LD1Twov8b
3733    23625729U,	// LD1Twov8b_POST
3734    573441U,	// LD1Twov8h
3735    22609921U,	// LD1Twov8h_POST
3736    757365373U,	// LD1W
3737    757348989U,	// LD1W_D
3738    757348989U,	// LD1W_D_IMM_REAL
3739    757365373U,	// LD1W_IMM_REAL
3740    31014913U,	// LD1i16
3741    32079873U,	// LD1i16_POST
3742    31047681U,	// LD1i32
3743    33161217U,	// LD1i32_POST
3744    31080449U,	// LD1i64
3745    34242561U,	// LD1i64_POST
3746    31113217U,	// LD1i8
3747    35323905U,	// LD1i8_POST
3748    757383643U,	// LD2B
3749    757383643U,	// LD2B_IMM
3750    757338949U,	// LD2D
3751    757338949U,	// LD2D_IMM
3752    757405101U,	// LD2H
3753    757405101U,	// LD2H_IMM
3754    354600U,	// LD2Rv16b
3755    27633960U,	// LD2Rv16b_POST
3756    387368U,	// LD2Rv1d
3757    23472424U,	// LD2Rv1d_POST
3758    420136U,	// LD2Rv2d
3759    23505192U,	// LD2Rv2d_POST
3760    452904U,	// LD2Rv2s
3761    24586536U,	// LD2Rv2s_POST
3762    485672U,	// LD2Rv4h
3763    26716456U,	// LD2Rv4h_POST
3764    518440U,	// LD2Rv4s
3765    24652072U,	// LD2Rv4s_POST
3766    551208U,	// LD2Rv8b
3767    27830568U,	// LD2Rv8b_POST
3768    583976U,	// LD2Rv8h
3769    26814760U,	// LD2Rv8h_POST
3770    344107U,	// LD2Twov16b
3771    22380587U,	// LD2Twov16b_POST
3772    409643U,	// LD2Twov2d
3773    22446123U,	// LD2Twov2d_POST
3774    442411U,	// LD2Twov2s
3775    23527467U,	// LD2Twov2s_POST
3776    475179U,	// LD2Twov4h
3777    23560235U,	// LD2Twov4h_POST
3778    507947U,	// LD2Twov4s
3779    22544427U,	// LD2Twov4s_POST
3780    540715U,	// LD2Twov8b
3781    23625771U,	// LD2Twov8b_POST
3782    573483U,	// LD2Twov8h
3783    22609963U,	// LD2Twov8h_POST
3784    757365425U,	// LD2W
3785    757365425U,	// LD2W_IMM
3786    31014955U,	// LD2i16
3787    33128491U,	// LD2i16_POST
3788    31047723U,	// LD2i32
3789    34209835U,	// LD2i32_POST
3790    31080491U,	// LD2i64
3791    36339755U,	// LD2i64_POST
3792    31113259U,	// LD2i8
3793    32178219U,	// LD2i8_POST
3794    757383655U,	// LD3B
3795    757383655U,	// LD3B_IMM
3796    757338961U,	// LD3D
3797    757338961U,	// LD3D_IMM
3798    757405113U,	// LD3H
3799    757405113U,	// LD3H_IMM
3800    354606U,	// LD3Rv16b
3801    37071150U,	// LD3Rv16b_POST
3802    387374U,	// LD3Rv1d
3803    29763886U,	// LD3Rv1d_POST
3804    420142U,	// LD3Rv2d
3805    29796654U,	// LD3Rv2d_POST
3806    452910U,	// LD3Rv2s
3807    38218030U,	// LD3Rv2s_POST
3808    485678U,	// LD3Rv4h
3809    39299374U,	// LD3Rv4h_POST
3810    518446U,	// LD3Rv4s
3811    38283566U,	// LD3Rv4s_POST
3812    551214U,	// LD3Rv8b
3813    37267758U,	// LD3Rv8b_POST
3814    583982U,	// LD3Rv8h
3815    39397678U,	// LD3Rv8h_POST
3816    344167U,	// LD3Threev16b
3817    28672103U,	// LD3Threev16b_POST
3818    409703U,	// LD3Threev2d
3819    28737639U,	// LD3Threev2d_POST
3820    442471U,	// LD3Threev2s
3821    29818983U,	// LD3Threev2s_POST
3822    475239U,	// LD3Threev4h
3823    29851751U,	// LD3Threev4h_POST
3824    508007U,	// LD3Threev4s
3825    28835943U,	// LD3Threev4s_POST
3826    540775U,	// LD3Threev8b
3827    29917287U,	// LD3Threev8b_POST
3828    573543U,	// LD3Threev8h
3829    28901479U,	// LD3Threev8h_POST
3830    757365437U,	// LD3W
3831    757365437U,	// LD3W_IMM
3832    31015015U,	// LD3i16
3833    40468583U,	// LD3i16_POST
3834    31047783U,	// LD3i32
3835    41549927U,	// LD3i32_POST
3836    31080551U,	// LD3i64
3837    42631271U,	// LD3i64_POST
3838    31113319U,	// LD3i8
3839    43712615U,	// LD3i8_POST
3840    757383667U,	// LD4B
3841    757383667U,	// LD4B_IMM
3842    757338973U,	// LD4D
3843    757338973U,	// LD4D_IMM
3844    344184U,	// LD4Fourv16b
3845    21332088U,	// LD4Fourv16b_POST
3846    409720U,	// LD4Fourv2d
3847    21397624U,	// LD4Fourv2d_POST
3848    442488U,	// LD4Fourv2s
3849    22478968U,	// LD4Fourv2s_POST
3850    475256U,	// LD4Fourv4h
3851    22511736U,	// LD4Fourv4h_POST
3852    508024U,	// LD4Fourv4s
3853    21495928U,	// LD4Fourv4s_POST
3854    540792U,	// LD4Fourv8b
3855    22577272U,	// LD4Fourv8b_POST
3856    573560U,	// LD4Fourv8h
3857    21561464U,	// LD4Fourv8h_POST
3858    757406585U,	// LD4H
3859    757406585U,	// LD4H_IMM
3860    354612U,	// LD4Rv16b
3861    26585396U,	// LD4Rv16b_POST
3862    387380U,	// LD4Rv1d
3863    22423860U,	// LD4Rv1d_POST
3864    420148U,	// LD4Rv2d
3865    22456628U,	// LD4Rv2d_POST
3866    452916U,	// LD4Rv2s
3867    23537972U,	// LD4Rv2s_POST
3868    485684U,	// LD4Rv4h
3869    24619316U,	// LD4Rv4h_POST
3870    518452U,	// LD4Rv4s
3871    23603508U,	// LD4Rv4s_POST
3872    551220U,	// LD4Rv8b
3873    26782004U,	// LD4Rv8b_POST
3874    583988U,	// LD4Rv8h
3875    24717620U,	// LD4Rv8h_POST
3876    757365449U,	// LD4W
3877    757365449U,	// LD4W_IMM
3878    31015032U,	// LD4i16
3879    34177144U,	// LD4i16_POST
3880    31047800U,	// LD4i32
3881    36307064U,	// LD4i32_POST
3882    31080568U,	// LD4i64
3883    44728440U,	// LD4i64_POST
3884    31113336U,	// LD4i8
3885    33226872U,	// LD4i8_POST
3886    2080557524U,	// LDADDAB
3887    2080563965U,	// LDADDAH
3888    2080557723U,	// LDADDALB
3889    2080564120U,	// LDADDALH
3890    2080564737U,	// LDADDALW
3891    2080564737U,	// LDADDALX
3892    2080555172U,	// LDADDAW
3893    2080555172U,	// LDADDAX
3894    2080557682U,	// LDADDB
3895    2080564106U,	// LDADDH
3896    2080557823U,	// LDADDLB
3897    2080564220U,	// LDADDLH
3898    2080564865U,	// LDADDLW
3899    2080564865U,	// LDADDLX
3900    2080560061U,	// LDADDW
3901    2080560061U,	// LDADDX
3902    205622208U,	// LDAPRB
3903    205628626U,	// LDAPRH
3904    205629872U,	// LDAPRW
3905    205629872U,	// LDAPRX
3906    205622251U,	// LDAPURBi
3907    205628669U,	// LDAPURHi
3908    205622382U,	// LDAPURSBWi
3909    205622382U,	// LDAPURSBXi
3910    205628787U,	// LDAPURSHWi
3911    205628787U,	// LDAPURSHXi
3912    205634386U,	// LDAPURSWi
3913    205629953U,	// LDAPURXi
3914    205629953U,	// LDAPURi
3915    205622156U,	// LDARB
3916    205628574U,	// LDARH
3917    205629754U,	// LDARW
3918    205629754U,	// LDARX
3919    201435356U,	// LDAXPW
3920    201435356U,	// LDAXPX
3921    205622267U,	// LDAXRB
3922    205628685U,	// LDAXRH
3923    205629988U,	// LDAXRW
3924    205629988U,	// LDAXRX
3925    2080557580U,	// LDCLRAB
3926    2080564011U,	// LDCLRAH
3927    2080557763U,	// LDCLRALB
3928    2080564160U,	// LDCLRALH
3929    2080564790U,	// LDCLRALW
3930    2080564790U,	// LDCLRALX
3931    2080555286U,	// LDCLRAW
3932    2080555286U,	// LDCLRAX
3933    2080557985U,	// LDCLRB
3934    2080564403U,	// LDCLRH
3935    2080557859U,	// LDCLRLB
3936    2080564256U,	// LDCLRLH
3937    2080565007U,	// LDCLRLW
3938    2080565007U,	// LDCLRLX
3939    2080565637U,	// LDCLRW
3940    2080565637U,	// LDCLRX
3941    2080557589U,	// LDEORAB
3942    2080564020U,	// LDEORAH
3943    2080557773U,	// LDEORALB
3944    2080564170U,	// LDEORALH
3945    2080564799U,	// LDEORALW
3946    2080564799U,	// LDEORALX
3947    2080555294U,	// LDEORAW
3948    2080555294U,	// LDEORAX
3949    2080558008U,	// LDEORB
3950    2080564426U,	// LDEORH
3951    2080557868U,	// LDEORLB
3952    2080564265U,	// LDEORLH
3953    2080565015U,	// LDEORLW
3954    2080565015U,	// LDEORLX
3955    2080565663U,	// LDEORW
3956    2080565663U,	// LDEORX
3957    757334445U,	// LDFF1B_D_REAL
3958    757399981U,	// LDFF1B_H_REAL
3959    757383597U,	// LDFF1B_REAL
3960    757350829U,	// LDFF1B_S_REAL
3961    757337481U,	// LDFF1D_REAL
3962    757339465U,	// LDFF1H_D_REAL
3963    757405001U,	// LDFF1H_REAL
3964    757355849U,	// LDFF1H_S_REAL
3965    757337120U,	// LDFF1SB_D_REAL
3966    757402656U,	// LDFF1SB_H_REAL
3967    757353504U,	// LDFF1SB_S_REAL
3968    757343538U,	// LDFF1SH_D_REAL
3969    757359922U,	// LDFF1SH_S_REAL
3970    757349146U,	// LDFF1SW_D_REAL
3971    757348995U,	// LDFF1W_D_REAL
3972    757365379U,	// LDFF1W_REAL
3973    205622163U,	// LDLARB
3974    205628581U,	// LDLARH
3975    205629760U,	// LDLARW
3976    205629760U,	// LDLARX
3977    757334453U,	// LDNF1B_D_IMM_REAL
3978    757399989U,	// LDNF1B_H_IMM_REAL
3979    757383605U,	// LDNF1B_IMM_REAL
3980    757350837U,	// LDNF1B_S_IMM_REAL
3981    757337489U,	// LDNF1D_IMM_REAL
3982    757339473U,	// LDNF1H_D_IMM_REAL
3983    757405009U,	// LDNF1H_IMM_REAL
3984    757355857U,	// LDNF1H_S_IMM_REAL
3985    757337129U,	// LDNF1SB_D_IMM_REAL
3986    757402665U,	// LDNF1SB_H_IMM_REAL
3987    757353513U,	// LDNF1SB_S_IMM_REAL
3988    757343547U,	// LDNF1SH_D_IMM_REAL
3989    757359931U,	// LDNF1SH_S_IMM_REAL
3990    757349155U,	// LDNF1SW_D_IMM_REAL
3991    757349003U,	// LDNF1W_D_IMM_REAL
3992    757365387U,	// LDNF1W_IMM_REAL
3993    201435302U,	// LDNPDi
3994    201435302U,	// LDNPQi
3995    201435302U,	// LDNPSi
3996    201435302U,	// LDNPWi
3997    201435302U,	// LDNPXi
3998    757383613U,	// LDNT1B_ZRI
3999    757383613U,	// LDNT1B_ZRR
4000    757337497U,	// LDNT1D_ZRI
4001    757337497U,	// LDNT1D_ZRR
4002    757405017U,	// LDNT1H_ZRI
4003    757405017U,	// LDNT1H_ZRR
4004    757365395U,	// LDNT1W_ZRI
4005    757365395U,	// LDNT1W_ZRR
4006    201435284U,	// LDPDi
4007    738388116U,	// LDPDpost
4008    738388116U,	// LDPDpre
4009    201435284U,	// LDPQi
4010    738388116U,	// LDPQpost
4011    738388116U,	// LDPQpre
4012    201440044U,	// LDPSWi
4013    738392876U,	// LDPSWpost
4014    738392876U,	// LDPSWpre
4015    201435284U,	// LDPSi
4016    738388116U,	// LDPSpost
4017    738388116U,	// LDPSpre
4018    201435284U,	// LDPWi
4019    738388116U,	// LDPWpost
4020    738388116U,	// LDPWpre
4021    201435284U,	// LDPXi
4022    738388116U,	// LDPXpost
4023    738388116U,	// LDPXpre
4024    205619343U,	// LDRAAindexed
4025    742572175U,	// LDRAAwriteback
4026    205621758U,	// LDRABindexed
4027    742574590U,	// LDRABwriteback
4028    742575003U,	// LDRBBpost
4029    742575003U,	// LDRBBpre
4030    205622171U,	// LDRBBroW
4031    205622171U,	// LDRBBroX
4032    205622171U,	// LDRBBui
4033    742582611U,	// LDRBpost
4034    742582611U,	// LDRBpre
4035    205629779U,	// LDRBroW
4036    205629779U,	// LDRBroX
4037    205629779U,	// LDRBui
4038    872524115U,	// LDRDl
4039    742582611U,	// LDRDpost
4040    742582611U,	// LDRDpre
4041    205629779U,	// LDRDroW
4042    205629779U,	// LDRDroX
4043    205629779U,	// LDRDui
4044    742581421U,	// LDRHHpost
4045    742581421U,	// LDRHHpre
4046    205628589U,	// LDRHHroW
4047    205628589U,	// LDRHHroX
4048    205628589U,	// LDRHHui
4049    742582611U,	// LDRHpost
4050    742582611U,	// LDRHpre
4051    205629779U,	// LDRHroW
4052    205629779U,	// LDRHroX
4053    205629779U,	// LDRHui
4054    872524115U,	// LDRQl
4055    742582611U,	// LDRQpost
4056    742582611U,	// LDRQpre
4057    205629779U,	// LDRQroW
4058    205629779U,	// LDRQroX
4059    205629779U,	// LDRQui
4060    742575191U,	// LDRSBWpost
4061    742575191U,	// LDRSBWpre
4062    205622359U,	// LDRSBWroW
4063    205622359U,	// LDRSBWroX
4064    205622359U,	// LDRSBWui
4065    742575191U,	// LDRSBXpost
4066    742575191U,	// LDRSBXpre
4067    205622359U,	// LDRSBXroW
4068    205622359U,	// LDRSBXroX
4069    205622359U,	// LDRSBXui
4070    742581596U,	// LDRSHWpost
4071    742581596U,	// LDRSHWpre
4072    205628764U,	// LDRSHWroW
4073    205628764U,	// LDRSHWroX
4074    205628764U,	// LDRSHWui
4075    742581596U,	// LDRSHXpost
4076    742581596U,	// LDRSHXpre
4077    205628764U,	// LDRSHXroW
4078    205628764U,	// LDRSHXroX
4079    205628764U,	// LDRSHXui
4080    872528699U,	// LDRSWl
4081    742587195U,	// LDRSWpost
4082    742587195U,	// LDRSWpre
4083    205634363U,	// LDRSWroW
4084    205634363U,	// LDRSWroX
4085    205634363U,	// LDRSWui
4086    872524115U,	// LDRSl
4087    742582611U,	// LDRSpost
4088    742582611U,	// LDRSpre
4089    205629779U,	// LDRSroW
4090    205629779U,	// LDRSroX
4091    205629779U,	// LDRSui
4092    872524115U,	// LDRWl
4093    742582611U,	// LDRWpost
4094    742582611U,	// LDRWpre
4095    205629779U,	// LDRWroW
4096    205629779U,	// LDRWroX
4097    205629779U,	// LDRWui
4098    872524115U,	// LDRXl
4099    742582611U,	// LDRXpost
4100    742582611U,	// LDRXpre
4101    205629779U,	// LDRXroW
4102    205629779U,	// LDRXroX
4103    205629779U,	// LDRXui
4104    206268755U,	// LDR_PXI
4105    206268755U,	// LDR_ZXI
4106    2080557605U,	// LDSETAB
4107    2080564036U,	// LDSETAH
4108    2080557791U,	// LDSETALB
4109    2080564188U,	// LDSETALH
4110    2080564815U,	// LDSETALW
4111    2080564815U,	// LDSETALX
4112    2080555334U,	// LDSETAW
4113    2080555334U,	// LDSETAX
4114    2080558205U,	// LDSETB
4115    2080564605U,	// LDSETH
4116    2080557884U,	// LDSETLB
4117    2080564281U,	// LDSETLH
4118    2080565044U,	// LDSETLW
4119    2080565044U,	// LDSETLX
4120    2080569671U,	// LDSETW
4121    2080569671U,	// LDSETX
4122    2080557614U,	// LDSMAXAB
4123    2080564045U,	// LDSMAXAH
4124    2080557801U,	// LDSMAXALB
4125    2080564198U,	// LDSMAXALH
4126    2080564824U,	// LDSMAXALW
4127    2080564824U,	// LDSMAXALX
4128    2080555358U,	// LDSMAXAW
4129    2080555358U,	// LDSMAXAX
4130    2080558280U,	// LDSMAXB
4131    2080564637U,	// LDSMAXH
4132    2080557893U,	// LDSMAXLB
4133    2080564323U,	// LDSMAXLH
4134    2080565093U,	// LDSMAXLW
4135    2080565093U,	// LDSMAXLX
4136    2080570242U,	// LDSMAXW
4137    2080570242U,	// LDSMAXX
4138    2080557533U,	// LDSMINAB
4139    2080563984U,	// LDSMINAH
4140    2080557733U,	// LDSMINALB
4141    2080564130U,	// LDSMINALH
4142    2080564755U,	// LDSMINALW
4143    2080564755U,	// LDSMINALX
4144    2080555241U,	// LDSMINAW
4145    2080555241U,	// LDSMINAX
4146    2080557918U,	// LDSMINB
4147    2080564343U,	// LDSMINH
4148    2080557832U,	// LDSMINLB
4149    2080564229U,	// LDSMINLH
4150    2080564969U,	// LDSMINLW
4151    2080564969U,	// LDSMINLX
4152    2080565172U,	// LDSMINW
4153    2080565172U,	// LDSMINX
4154    205622216U,	// LDTRBi
4155    205628634U,	// LDTRHi
4156    205622366U,	// LDTRSBWi
4157    205622366U,	// LDTRSBXi
4158    205628771U,	// LDTRSHWi
4159    205628771U,	// LDTRSHXi
4160    205634370U,	// LDTRSWi
4161    205629917U,	// LDTRWi
4162    205629917U,	// LDTRXi
4163    2080557624U,	// LDUMAXAB
4164    2080564055U,	// LDUMAXAH
4165    2080557812U,	// LDUMAXALB
4166    2080564209U,	// LDUMAXALH
4167    2080564834U,	// LDUMAXALW
4168    2080564834U,	// LDUMAXALX
4169    2080555367U,	// LDUMAXAW
4170    2080555367U,	// LDUMAXAX
4171    2080558289U,	// LDUMAXB
4172    2080564646U,	// LDUMAXH
4173    2080557903U,	// LDUMAXLB
4174    2080564333U,	// LDUMAXLH
4175    2080565102U,	// LDUMAXLW
4176    2080565102U,	// LDUMAXLX
4177    2080570250U,	// LDUMAXW
4178    2080570250U,	// LDUMAXX
4179    2080557543U,	// LDUMINAB
4180    2080563994U,	// LDUMINAH
4181    2080557744U,	// LDUMINALB
4182    2080564141U,	// LDUMINALH
4183    2080564765U,	// LDUMINALW
4184    2080564765U,	// LDUMINALX
4185    2080555250U,	// LDUMINAW
4186    2080555250U,	// LDUMINAX
4187    2080557927U,	// LDUMINB
4188    2080564352U,	// LDUMINH
4189    2080557842U,	// LDUMINLB
4190    2080564239U,	// LDUMINLH
4191    2080564978U,	// LDUMINLW
4192    2080564978U,	// LDUMINLX
4193    2080565180U,	// LDUMINW
4194    2080565180U,	// LDUMINX
4195    205622236U,	// LDURBBi
4196    205629940U,	// LDURBi
4197    205629940U,	// LDURDi
4198    205628654U,	// LDURHHi
4199    205629940U,	// LDURHi
4200    205629940U,	// LDURQi
4201    205622374U,	// LDURSBWi
4202    205622374U,	// LDURSBXi
4203    205628779U,	// LDURSHWi
4204    205628779U,	// LDURSHXi
4205    205634378U,	// LDURSWi
4206    205629940U,	// LDURSi
4207    205629940U,	// LDURWi
4208    205629940U,	// LDURXi
4209    201435363U,	// LDXPW
4210    201435363U,	// LDXPX
4211    205622275U,	// LDXRB
4212    205628693U,	// LDXRH
4213    205629995U,	// LDXRW
4214    205629995U,	// LDXRX
4215    0U,	// LOADgot
4216    604006803U,	// LSLR_ZPmZ_B
4217    604023187U,	// LSLR_ZPmZ_D
4218    70314387U,	// LSLR_ZPmZ_H
4219    604055955U,	// LSLR_ZPmZ_S
4220    201434921U,	// LSLVWr
4221    201434921U,	// LSLVXr
4222    604006185U,	// LSL_WIDE_ZPmZ_B
4223    70313769U,	// LSL_WIDE_ZPmZ_H
4224    604055337U,	// LSL_WIDE_ZPmZ_S
4225    335570729U,	// LSL_WIDE_ZZZ_B
4226    471918377U,	// LSL_WIDE_ZZZ_H
4227    536946473U,	// LSL_WIDE_ZZZ_S
4228    604006185U,	// LSL_ZPmI_B
4229    604022569U,	// LSL_ZPmI_D
4230    70313769U,	// LSL_ZPmI_H
4231    604055337U,	// LSL_ZPmI_S
4232    604006185U,	// LSL_ZPmZ_B
4233    604022569U,	// LSL_ZPmZ_D
4234    70313769U,	// LSL_ZPmZ_H
4235    604055337U,	// LSL_ZPmZ_S
4236    335570729U,	// LSL_ZZI_B
4237    402695977U,	// LSL_ZZI_D
4238    471918377U,	// LSL_ZZI_H
4239    536946473U,	// LSL_ZZI_S
4240    604006850U,	// LSRR_ZPmZ_B
4241    604023234U,	// LSRR_ZPmZ_D
4242    70314434U,	// LSRR_ZPmZ_H
4243    604056002U,	// LSRR_ZPmZ_S
4244    201435597U,	// LSRVWr
4245    201435597U,	// LSRVXr
4246    604006861U,	// LSR_WIDE_ZPmZ_B
4247    70314445U,	// LSR_WIDE_ZPmZ_H
4248    604056013U,	// LSR_WIDE_ZPmZ_S
4249    335571405U,	// LSR_WIDE_ZZZ_B
4250    471919053U,	// LSR_WIDE_ZZZ_H
4251    536947149U,	// LSR_WIDE_ZZZ_S
4252    604006861U,	// LSR_ZPmI_B
4253    604023245U,	// LSR_ZPmI_D
4254    70314445U,	// LSR_ZPmI_H
4255    604056013U,	// LSR_ZPmI_S
4256    604006861U,	// LSR_ZPmZ_B
4257    604023245U,	// LSR_ZPmZ_D
4258    70314445U,	// LSR_ZPmZ_H
4259    604056013U,	// LSR_ZPmZ_S
4260    335571405U,	// LSR_ZZI_B
4261    402696653U,	// LSR_ZZI_D
4262    471919053U,	// LSR_ZZI_H
4263    536947149U,	// LSR_ZZI_S
4264    201429963U,	// MADDWrrr
4265    201429963U,	// MADDXrrr
4266    604001130U,	// MAD_ZPmZZ_B
4267    604017514U,	// MAD_ZPmZZ_D
4268    70308714U,	// MAD_ZPmZZ_H
4269    604050282U,	// MAD_ZPmZZ_S
4270    603996375U,	// MLA_ZPmZZ_B
4271    604012759U,	// MLA_ZPmZZ_D
4272    70303959U,	// MLA_ZPmZZ_H
4273    604045527U,	// MLA_ZPmZZ_S
4274    268550914U,	// MLAv16i8
4275    268561178U,	// MLAv2i32
4276    268561178U,	// MLAv2i32_indexed
4277    268555811U,	// MLAv4i16
4278    268555811U,	// MLAv4i16_indexed
4279    268562995U,	// MLAv4i32
4280    268562995U,	// MLAv4i32_indexed
4281    268557649U,	// MLAv8i16
4282    268557649U,	// MLAv8i16_indexed
4283    268551835U,	// MLAv8i8
4284    604010683U,	// MLS_ZPmZZ_B
4285    604027067U,	// MLS_ZPmZZ_D
4286    70318267U,	// MLS_ZPmZZ_H
4287    604059835U,	// MLS_ZPmZZ_S
4288    268551537U,	// MLSv16i8
4289    268562176U,	// MLSv2i32
4290    268562176U,	// MLSv2i32_indexed
4291    268556786U,	// MLSv4i16
4292    268556786U,	// MLSv4i16_indexed
4293    268564107U,	// MLSv4i32
4294    268564107U,	// MLSv4i32_indexed
4295    268558670U,	// MLSv8i16
4296    268558670U,	// MLSv8i16_indexed
4297    268552483U,	// MLSv8i8
4298    2147591664U,	// MOVID
4299    2214675516U,	// MOVIv16b_ns
4300    2147569659U,	// MOVIv2d_ns
4301    2214685910U,	// MOVIv2i32
4302    2214685910U,	// MOVIv2s_msl
4303    2214680520U,	// MOVIv4i16
4304    2214687749U,	// MOVIv4i32
4305    2214687749U,	// MOVIv4s_msl
4306    2214676368U,	// MOVIv8b_ns
4307    2214682358U,	// MOVIv8i16
4308    805414395U,	// MOVKWi
4309    805414395U,	// MOVKXi
4310    2214701108U,	// MOVNWi
4311    2214701108U,	// MOVNXi
4312    31662U,	// MOVPRFX_ZPmZ_B
4313    48046U,	// MOVPRFX_ZPmZ_D
4314    68221870U,	// MOVPRFX_ZPmZ_H
4315    80814U,	// MOVPRFX_ZPmZ_S
4316    604011438U,	// MOVPRFX_ZPzZ_B
4317    604027822U,	// MOVPRFX_ZPzZ_D
4318    942734254U,	// MOVPRFX_ZPzZ_H
4319    604060590U,	// MOVPRFX_ZPzZ_S
4320    604732334U,	// MOVPRFX_ZZ
4321    2214706197U,	// MOVZWi
4322    2214706197U,	// MOVZXi
4323    0U,	// MOVaddr
4324    0U,	// MOVaddrBA
4325    0U,	// MOVaddrCP
4326    0U,	// MOVaddrEXT
4327    0U,	// MOVaddrJT
4328    0U,	// MOVaddrTLS
4329    0U,	// MOVbaseTLS
4330    0U,	// MOVi32imm
4331    0U,	// MOVi64imm
4332    2281814275U,	// MRS
4333    603999299U,	// MSB_ZPmZZ_B
4334    604015683U,	// MSB_ZPmZZ_D
4335    70306883U,	// MSB_ZPmZZ_H
4336    604048451U,	// MSB_ZPmZZ_S
4337    764370U,	// MSR
4338    780754U,	// MSRpstateImm1
4339    780754U,	// MSRpstateImm4
4340    201428134U,	// MSUBWrrr
4341    201428134U,	// MSUBXrrr
4342    335570756U,	// MUL_ZI_B
4343    402696004U,	// MUL_ZI_D
4344    471918404U,	// MUL_ZI_H
4345    536946500U,	// MUL_ZI_S
4346    604006212U,	// MUL_ZPmZ_B
4347    604022596U,	// MUL_ZPmZ_D
4348    70313796U,	// MUL_ZPmZ_H
4349    604055364U,	// MUL_ZPmZ_S
4350    134300840U,	// MULv16i8
4351    134311216U,	// MULv2i32
4352    134311216U,	// MULv2i32_indexed
4353    134305826U,	// MULv4i16
4354    134305826U,	// MULv4i16_indexed
4355    134313251U,	// MULv4i32
4356    134313251U,	// MULv4i32_indexed
4357    134307834U,	// MULv8i16
4358    134307834U,	// MULv8i16_indexed
4359    134301682U,	// MULv8i8
4360    2214685882U,	// MVNIv2i32
4361    2214685882U,	// MVNIv2s_msl
4362    2214680492U,	// MVNIv4i16
4363    2214687721U,	// MVNIv4i32
4364    2214687721U,	// MVNIv4s_msl
4365    2214682330U,	// MVNIv8i16
4366    604010640U,	// NANDS_PPzPP
4367    604001263U,	// NAND_PPzPP
4368    21665U,	// NEG_ZPmZ_B
4369    38049U,	// NEG_ZPmZ_D
4370    68211873U,	// NEG_ZPmZ_H
4371    70817U,	// NEG_ZPmZ_S
4372    134300695U,	// NEGv16i8
4373    201430177U,	// NEGv1i64
4374    134311012U,	// NEGv2i32
4375    134303685U,	// NEGv2i64
4376    134305622U,	// NEGv4i16
4377    134312839U,	// NEGv4i32
4378    134307460U,	// NEGv8i16
4379    134301551U,	// NEGv8i8
4380    604010766U,	// NORS_PPzPP
4381    604006822U,	// NOR_PPzPP
4382    31133U,	// NOT_ZPmZ_B
4383    47517U,	// NOT_ZPmZ_D
4384    68221341U,	// NOT_ZPmZ_H
4385    80285U,	// NOT_ZPmZ_S
4386    134301089U,	// NOTv16i8
4387    134302030U,	// NOTv8i8
4388    604010717U,	// ORNS_PPzPP
4389    0U,	// ORNWrr
4390    201435127U,	// ORNWrs
4391    0U,	// ORNXrr
4392    201435127U,	// ORNXrs
4393    604006391U,	// ORN_PPzPP
4394    134300869U,	// ORNv16i8
4395    134301776U,	// ORNv8i8
4396    604010772U,	// ORRS_PPzPP
4397    201435575U,	// ORRWri
4398    0U,	// ORRWrr
4399    201435575U,	// ORRWrs
4400    201435575U,	// ORRXri
4401    0U,	// ORRXrr
4402    201435575U,	// ORRXrs
4403    604006839U,	// ORR_PPzPP
4404    402696631U,	// ORR_ZI
4405    604006839U,	// ORR_ZPmZ_B
4406    604023223U,	// ORR_ZPmZ_D
4407    70314423U,	// ORR_ZPmZ_H
4408    604055991U,	// ORR_ZPmZ_S
4409    402696631U,	// ORR_ZZZ
4410    134301002U,	// ORRv16i8
4411    805433032U,	// ORRv2i32
4412    805427642U,	// ORRv4i16
4413    805434963U,	// ORRv4i32
4414    805429526U,	// ORRv8i16
4415    134301952U,	// ORRv8i8
4416    604093027U,	// ORV_VPZ_B
4417    604093027U,	// ORV_VPZ_D
4418    604093027U,	// ORV_VPZ_H
4419    604093027U,	// ORV_VPZ_S
4420    201425053U,	// PACDA
4421    201427563U,	// PACDB
4422    5341552U,	// PACDZA
4423    5344474U,	// PACDZB
4424    201425082U,	// PACGA
4425    201425089U,	// PACIA
4426    15618U,	// PACIA1716
4427    15812U,	// PACIASP
4428    15894U,	// PACIAZ
4429    201427591U,	// PACIB
4430    15638U,	// PACIB1716
4431    15828U,	// PACIBSP
4432    15908U,	// PACIBZ
4433    5341568U,	// PACIZA
4434    5344490U,	// PACIZB
4435    5264506U,	// PFALSE
4436    134306862U,	// PMULLv16i8
4437    134310145U,	// PMULLv1i64
4438    134310134U,	// PMULLv2i64
4439    134307783U,	// PMULLv8i8
4440    134300839U,	// PMULv16i8
4441    134301681U,	// PMULv8i8
4442    604010949U,	// PNEXT_B
4443    604027333U,	// PNEXT_D
4444    472971717U,	// PNEXT_H
4445    604060101U,	// PNEXT_S
4446    1992034945U,	// PRFB_D_PZI
4447    490474113U,	// PRFB_D_SCALED
4448    490474113U,	// PRFB_D_SXTW_SCALED
4449    490474113U,	// PRFB_D_UXTW_SCALED
4450    490474113U,	// PRFB_PRI
4451    490474113U,	// PRFB_PRR
4452    1993083521U,	// PRFB_S_PZI
4453    490474113U,	// PRFB_S_SXTW_SCALED
4454    490474113U,	// PRFB_S_UXTW_SCALED
4455    2394690537U,	// PRFD_D_PZI
4456    490476521U,	// PRFD_D_SCALED
4457    490476521U,	// PRFD_D_SXTW_SCALED
4458    490476521U,	// PRFD_D_UXTW_SCALED
4459    490476521U,	// PRFD_PRI
4460    490476521U,	// PRFD_PRR
4461    2395739113U,	// PRFD_S_PZI
4462    490476521U,	// PRFD_S_SXTW_SCALED
4463    490476521U,	// PRFD_S_UXTW_SCALED
4464    2461803410U,	// PRFH_D_PZI
4465    490480530U,	// PRFH_D_SCALED
4466    490480530U,	// PRFH_D_SXTW_SCALED
4467    490480530U,	// PRFH_D_UXTW_SCALED
4468    490480530U,	// PRFH_PRI
4469    490480530U,	// PRFH_PRR
4470    2462851986U,	// PRFH_S_PZI
4471    490480530U,	// PRFH_S_SXTW_SCALED
4472    490480530U,	// PRFH_S_UXTW_SCALED
4473    873228163U,	// PRFMl
4474    206333827U,	// PRFMroW
4475    206333827U,	// PRFMroX
4476    206333827U,	// PRFMui
4477    490486526U,	// PRFS_PRR
4478    206333863U,	// PRFUMi
4479    2528918270U,	// PRFW_D_PZI
4480    490486526U,	// PRFW_D_SCALED
4481    490486526U,	// PRFW_D_SXTW_SCALED
4482    490486526U,	// PRFW_D_UXTW_SCALED
4483    490486526U,	// PRFW_PRI
4484    2529966846U,	// PRFW_S_PZI
4485    490486526U,	// PRFW_S_SXTW_SCALED
4486    490486526U,	// PRFW_S_UXTW_SCALED
4487    336296361U,	// PTEST_PP
4488    1006663831U,	// PTRUES_B
4489    1006680215U,	// PTRUES_D
4490    47249559U,	// PTRUES_H
4491    1006712983U,	// PTRUES_S
4492    1006654603U,	// PTRUE_B
4493    1006670987U,	// PTRUE_D
4494    47240331U,	// PTRUE_H
4495    1006703755U,	// PTRUE_S
4496    48293302U,	// PUNPKHI_PP
4497    48293963U,	// PUNPKLO_PP
4498    134311268U,	// RADDHNv2i64_v2i32
4499    268562771U,	// RADDHNv2i64_v4i32
4500    134305878U,	// RADDHNv4i32_v4i16
4501    268557425U,	// RADDHNv4i32_v8i16
4502    268550709U,	// RADDHNv8i16_v16i8
4503    134301701U,	// RADDHNv8i16_v8i8
4504    15589U,	// RAX1
4505    201439587U,	// RBITWr
4506    201439587U,	// RBITXr
4507    31075U,	// RBIT_ZPmZ_B
4508    47459U,	// RBIT_ZPmZ_D
4509    68221283U,	// RBIT_ZPmZ_H
4510    80227U,	// RBIT_ZPmZ_S
4511    134301060U,	// RBITv16i8
4512    134302004U,	// RBITv8i8
4513    604010747U,	// RDFFRS_PPz
4514    5269848U,	// RDFFR_P
4515    604006744U,	// RDFFR_PPz
4516    201434975U,	// RDVLI_XI
4517    5355842U,	// RET
4518    15743U,	// RETAA
4519    15766U,	// RETAB
4520    0U,	// RET_ReallyLR
4521    201425026U,	// REV16Wr
4522    201425026U,	// REV16Xr
4523    134300387U,	// REV16v16i8
4524    134301311U,	// REV16v8i8
4525    201424932U,	// REV32Xr
4526    134300189U,	// REV32v16i8
4527    134305248U,	// REV32v4i16
4528    134306720U,	// REV32v8i16
4529    134301264U,	// REV32v8i8
4530    134300376U,	// REV64v16i8
4531    134310652U,	// REV64v2i32
4532    134305285U,	// REV64v4i16
4533    134312469U,	// REV64v4i32
4534    134307123U,	// REV64v8i16
4535    134301301U,	// REV64v8i8
4536    36034U,	// REVB_ZPmZ_D
4537    68209858U,	// REVB_ZPmZ_H
4538    68802U,	// REVB_ZPmZ_S
4539    42391U,	// REVH_ZPmZ_D
4540    75159U,	// REVH_ZPmZ_S
4541    47982U,	// REVW_ZPmZ_D
4542    201439767U,	// REVWr
4543    201439767U,	// REVXr
4544    335575575U,	// REV_PP_B
4545    402700823U,	// REV_PP_D
4546    1210120727U,	// REV_PP_H
4547    536951319U,	// REV_PP_S
4548    335575575U,	// REV_ZZ_B
4549    402700823U,	// REV_ZZ_D
4550    1210120727U,	// REV_ZZ_H
4551    536951319U,	// REV_ZZ_S
4552    15777U,	// RMIF
4553    201435563U,	// RORVWr
4554    201435563U,	// RORVXr
4555    268550750U,	// RSHRNv16i8_shift
4556    134311330U,	// RSHRNv2i32_shift
4557    134305940U,	// RSHRNv4i16_shift
4558    268562809U,	// RSHRNv4i32_shift
4559    268557463U,	// RSHRNv8i16_shift
4560    134301754U,	// RSHRNv8i8_shift
4561    134311257U,	// RSUBHNv2i64_v2i32
4562    268562759U,	// RSUBHNv2i64_v4i32
4563    134305867U,	// RSUBHNv4i32_v4i16
4564    268557413U,	// RSUBHNv4i32_v8i16
4565    268550696U,	// RSUBHNv8i16_v16i8
4566    134301690U,	// RSUBHNv8i16_v8i8
4567    268557226U,	// SABALv16i8_v8i16
4568    268554244U,	// SABALv2i32_v2i64
4569    268563470U,	// SABALv4i16_v4i32
4570    268553674U,	// SABALv4i32_v2i64
4571    268562544U,	// SABALv8i16_v4i32
4572    268558079U,	// SABALv8i8_v8i16
4573    268550894U,	// SABAv16i8
4574    268561158U,	// SABAv2i32
4575    268555791U,	// SABAv4i16
4576    268562975U,	// SABAv4i32
4577    268557629U,	// SABAv8i16
4578    268551817U,	// SABAv8i8
4579    134306796U,	// SABDLv16i8_v8i16
4580    134303820U,	// SABDLv2i32_v2i64
4581    134313046U,	// SABDLv4i16_v4i32
4582    134303257U,	// SABDLv4i32_v2i64
4583    134312127U,	// SABDLv8i16_v4i32
4584    134307643U,	// SABDLv8i8_v8i16
4585    604001155U,	// SABD_ZPmZ_B
4586    604017539U,	// SABD_ZPmZ_D
4587    70308739U,	// SABD_ZPmZ_H
4588    604050307U,	// SABD_ZPmZ_S
4589    134300545U,	// SABDv16i8
4590    134310814U,	// SABDv2i32
4591    134305447U,	// SABDv4i16
4592    134312641U,	// SABDv4i32
4593    134307285U,	// SABDv8i16
4594    134301433U,	// SABDv8i8
4595    268558419U,	// SADALPv16i8_v8i16
4596    268553559U,	// SADALPv2i32_v1i64
4597    268561925U,	// SADALPv4i16_v2i32
4598    268554592U,	// SADALPv4i32_v2i64
4599    268563856U,	// SADALPv8i16_v4i32
4600    268556535U,	// SADALPv8i8_v4i16
4601    134307945U,	// SADDLPv16i8_v8i16
4602    134303085U,	// SADDLPv2i32_v1i64
4603    134311451U,	// SADDLPv4i16_v2i32
4604    134304118U,	// SADDLPv4i32_v2i64
4605    134313382U,	// SADDLPv8i16_v4i32
4606    134306061U,	// SADDLPv8i8_v4i16
4607    134317524U,	// SADDLVv16i8v
4608    134322883U,	// SADDLVv4i16v
4609    134330204U,	// SADDLVv4i32v
4610    134324767U,	// SADDLVv8i16v
4611    134318460U,	// SADDLVv8i8v
4612    134306818U,	// SADDLv16i8_v8i16
4613    134303840U,	// SADDLv2i32_v2i64
4614    134313066U,	// SADDLv4i16_v4i32
4615    134303279U,	// SADDLv4i32_v2i64
4616    134312149U,	// SADDLv8i16_v4i32
4617    134307663U,	// SADDLv8i8_v8i16
4618    604092931U,	// SADDV_VPZ_B
4619    604092931U,	// SADDV_VPZ_H
4620    604092931U,	// SADDV_VPZ_S
4621    134307101U,	// SADDWv16i8_v8i16
4622    134304520U,	// SADDWv2i32_v2i64
4623    134313955U,	// SADDWv4i16_v4i32
4624    134303442U,	// SADDWv4i32_v2i64
4625    134312447U,	// SADDWv8i16_v4i32
4626    134308518U,	// SADDWv8i8_v8i16
4627    201439352U,	// SBCSWr
4628    201439352U,	// SBCSXr
4629    201428218U,	// SBCWr
4630    201428218U,	// SBCXr
4631    201434999U,	// SBFMWri
4632    201434999U,	// SBFMXri
4633    201430162U,	// SCVTFSWDri
4634    201430162U,	// SCVTFSWHri
4635    201430162U,	// SCVTFSWSri
4636    201430162U,	// SCVTFSXDri
4637    201430162U,	// SCVTFSXHri
4638    201430162U,	// SCVTFSXSri
4639    201430162U,	// SCVTFUWDri
4640    201430162U,	// SCVTFUWHri
4641    201430162U,	// SCVTFUWSri
4642    201430162U,	// SCVTFUXDri
4643    201430162U,	// SCVTFUXHri
4644    201430162U,	// SCVTFUXSri
4645    38034U,	// SCVTF_ZPmZ_DtoD
4646    68211858U,	// SCVTF_ZPmZ_DtoH
4647    70802U,	// SCVTF_ZPmZ_DtoS
4648    68211858U,	// SCVTF_ZPmZ_HtoH
4649    38034U,	// SCVTF_ZPmZ_StoD
4650    68211858U,	// SCVTF_ZPmZ_StoH
4651    70802U,	// SCVTF_ZPmZ_StoS
4652    201430162U,	// SCVTFd
4653    201430162U,	// SCVTFh
4654    201430162U,	// SCVTFs
4655    201430162U,	// SCVTFv1i16
4656    201430162U,	// SCVTFv1i32
4657    201430162U,	// SCVTFv1i64
4658    134310991U,	// SCVTFv2f32
4659    134303664U,	// SCVTFv2f64
4660    134310991U,	// SCVTFv2i32_shift
4661    134303664U,	// SCVTFv2i64_shift
4662    134305601U,	// SCVTFv4f16
4663    134312818U,	// SCVTFv4f32
4664    134305601U,	// SCVTFv4i16_shift
4665    134312818U,	// SCVTFv4i32_shift
4666    134307439U,	// SCVTFv8f16
4667    134307439U,	// SCVTFv8i16_shift
4668    604023318U,	// SDIVR_ZPmZ_D
4669    604056086U,	// SDIVR_ZPmZ_S
4670    201439778U,	// SDIVWr
4671    201439778U,	// SDIVXr
4672    604027426U,	// SDIV_ZPmZ_D
4673    604060194U,	// SDIV_ZPmZ_S
4674    2550184336U,	// SDOT_ZZZI_D
4675    2617325968U,	// SDOT_ZZZI_S
4676    2550184336U,	// SDOT_ZZZ_D
4677    2617325968U,	// SDOT_ZZZ_S
4678    268564880U,	// SDOTlanev16i8
4679    268564880U,	// SDOTlanev8i8
4680    15865U,	// SDOTv16i8
4681    15865U,	// SDOTv8i8
4682    604006043U,	// SEL_PPPP
4683    604006043U,	// SEL_ZPZZ_B
4684    604022427U,	// SEL_ZPZZ_D
4685    472966811U,	// SEL_ZPZZ_H
4686    604055195U,	// SEL_ZPZZ_S
4687    15658U,	// SETF16
4688    15665U,	// SETF8
4689    15848U,	// SETFFR
4690    738390694U,	// SHA1Crrr
4691    201430332U,	// SHA1Hrr
4692    738391339U,	// SHA1Mrrr
4693    738391420U,	// SHA1Prrr
4694    268562452U,	// SHA1SU0rrr
4695    268562505U,	// SHA1SU1rr
4696    738390115U,	// SHA256H2rrr
4697    738390937U,	// SHA256Hrrr
4698    268562464U,	// SHA256SU0rr
4699    268562517U,	// SHA256SU1rrr
4700    15782U,	// SHA512H
4701    15594U,	// SHA512H2
4702    15552U,	// SHA512SU0
4703    15569U,	// SHA512SU1
4704    134300589U,	// SHADDv16i8
4705    134310873U,	// SHADDv2i32
4706    134305506U,	// SHADDv4i16
4707    134312700U,	// SHADDv4i32
4708    134307344U,	// SHADDv8i16
4709    134301473U,	// SHADDv8i8
4710    134306841U,	// SHLLv16i8
4711    134303941U,	// SHLLv2i32
4712    134313167U,	// SHLLv4i16
4713    134303302U,	// SHLLv4i32
4714    134312172U,	// SHLLv8i16
4715    134307764U,	// SHLLv8i8
4716    201434794U,	// SHLd
4717    134300744U,	// SHLv16i8_shift
4718    134311137U,	// SHLv2i32_shift
4719    134303862U,	// SHLv2i64_shift
4720    134305747U,	// SHLv4i16_shift
4721    134313088U,	// SHLv4i32_shift
4722    134307685U,	// SHLv8i16_shift
4723    134301595U,	// SHLv8i8_shift
4724    268550724U,	// SHRNv16i8_shift
4725    134311308U,	// SHRNv2i32_shift
4726    134305918U,	// SHRNv4i16_shift
4727    268562785U,	// SHRNv4i32_shift
4728    268557439U,	// SHRNv8i16_shift
4729    134301732U,	// SHRNv8i8_shift
4730    134300469U,	// SHSUBv16i8
4731    134310757U,	// SHSUBv2i32
4732    134305390U,	// SHSUBv4i16
4733    134312574U,	// SHSUBv4i32
4734    134307228U,	// SHSUBv8i16
4735    134301385U,	// SHSUBv8i8
4736    738387422U,	// SLId
4737    268551210U,	// SLIv16i8_shift
4738    268561586U,	// SLIv2i32_shift
4739    268554208U,	// SLIv2i64_shift
4740    268556196U,	// SLIv4i16_shift
4741    268563425U,	// SLIv4i32_shift
4742    268558034U,	// SLIv8i16_shift
4743    268552064U,	// SLIv8i8_shift
4744    15579U,	// SM3PARTW1
4745    15603U,	// SM3PARTW2
4746    15562U,	// SM3SS1
4747    15726U,	// SM3TT1A
4748    15749U,	// SM3TT1B
4749    15734U,	// SM3TT2A
4750    15757U,	// SM3TT2B
4751    15772U,	// SM4E
4752    15886U,	// SM4ENCKEY
4753    201434761U,	// SMADDLrrr
4754    134300919U,	// SMAXPv16i8
4755    134311556U,	// SMAXPv2i32
4756    134306166U,	// SMAXPv4i16
4757    134313487U,	// SMAXPv4i32
4758    134308050U,	// SMAXPv8i16
4759    134301877U,	// SMAXPv8i8
4760    604093039U,	// SMAXV_VPZ_B
4761    604093039U,	// SMAXV_VPZ_D
4762    604093039U,	// SMAXV_VPZ_H
4763    604093039U,	// SMAXV_VPZ_S
4764    134317570U,	// SMAXVv16i8v
4765    134322978U,	// SMAXVv4i16v
4766    134330299U,	// SMAXVv4i32v
4767    134324862U,	// SMAXVv8i16v
4768    134318502U,	// SMAXVv8i8v
4769    335575940U,	// SMAX_ZI_B
4770    402701188U,	// SMAX_ZI_D
4771    471923588U,	// SMAX_ZI_H
4772    536951684U,	// SMAX_ZI_S
4773    604011396U,	// SMAX_ZPmZ_B
4774    604027780U,	// SMAX_ZPmZ_D
4775    70318980U,	// SMAX_ZPmZ_H
4776    604060548U,	// SMAX_ZPmZ_S
4777    134301208U,	// SMAXv16i8
4778    134311898U,	// SMAXv2i32
4779    134306623U,	// SMAXv4i16
4780    134313984U,	// SMAXv4i32
4781    134308547U,	// SMAXv8i16
4782    134302138U,	// SMAXv8i8
4783    150793U,	// SMC
4784    134300888U,	// SMINPv16i8
4785    134311507U,	// SMINPv2i32
4786    134306117U,	// SMINPv4i16
4787    134313438U,	// SMINPv4i32
4788    134308001U,	// SMINPv8i16
4789    134301849U,	// SMINPv8i8
4790    604092999U,	// SMINV_VPZ_B
4791    604092999U,	// SMINV_VPZ_D
4792    604092999U,	// SMINV_VPZ_H
4793    604092999U,	// SMINV_VPZ_S
4794    134317548U,	// SMINVv16i8v
4795    134322939U,	// SMINVv4i16v
4796    134330260U,	// SMINVv4i32v
4797    134324823U,	// SMINVv8i16v
4798    134318482U,	// SMINVv8i8v
4799    335570870U,	// SMIN_ZI_B
4800    402696118U,	// SMIN_ZI_D
4801    471918518U,	// SMIN_ZI_H
4802    536946614U,	// SMIN_ZI_S
4803    604006326U,	// SMIN_ZPmZ_B
4804    604022710U,	// SMIN_ZPmZ_D
4805    70313910U,	// SMIN_ZPmZ_H
4806    604055478U,	// SMIN_ZPmZ_S
4807    134300849U,	// SMINv16i8
4808    134311288U,	// SMINv2i32
4809    134305898U,	// SMINv4i16
4810    134313311U,	// SMINv4i32
4811    134307884U,	// SMINv8i16
4812    134301712U,	// SMINv8i8
4813    268557248U,	// SMLALv16i8_v8i16
4814    268554276U,	// SMLALv2i32_indexed
4815    268554276U,	// SMLALv2i32_v2i64
4816    268563502U,	// SMLALv4i16_indexed
4817    268563502U,	// SMLALv4i16_v4i32
4818    268553709U,	// SMLALv4i32_indexed
4819    268553709U,	// SMLALv4i32_v2i64
4820    268562579U,	// SMLALv8i16_indexed
4821    268562579U,	// SMLALv8i16_v4i32
4822    268558099U,	// SMLALv8i8_v8i16
4823    268557391U,	// SMLSLv16i8_v8i16
4824    268554500U,	// SMLSLv2i32_indexed
4825    268554500U,	// SMLSLv2i32_v2i64
4826    268563726U,	// SMLSLv4i16_indexed
4827    268563726U,	// SMLSLv4i16_v4i32
4828    268553867U,	// SMLSLv4i32_indexed
4829    268553867U,	// SMLSLv4i32_v2i64
4830    268562737U,	// SMLSLv8i16_indexed
4831    268562737U,	// SMLSLv8i16_v4i32
4832    268558309U,	// SMLSLv8i8_v8i16
4833    134321443U,	// SMOVvi16to32
4834    134321443U,	// SMOVvi16to64
4835    134326957U,	// SMOVvi32to64
4836    134316439U,	// SMOVvi8to32
4837    134316439U,	// SMOVvi8to64
4838    201434737U,	// SMSUBLrrr
4839    604005461U,	// SMULH_ZPmZ_B
4840    604021845U,	// SMULH_ZPmZ_D
4841    70313045U,	// SMULH_ZPmZ_H
4842    604054613U,	// SMULH_ZPmZ_S
4843    201434197U,	// SMULHrr
4844    134306873U,	// SMULLv16i8_v8i16
4845    134303972U,	// SMULLv2i32_indexed
4846    134303972U,	// SMULLv2i32_v2i64
4847    134313198U,	// SMULLv4i16_indexed
4848    134313198U,	// SMULLv4i16_v4i32
4849    134303336U,	// SMULLv4i32_indexed
4850    134303336U,	// SMULLv4i32_v2i64
4851    134312206U,	// SMULLv8i16_indexed
4852    134312206U,	// SMULLv8i16_v4i32
4853    134307793U,	// SMULLv8i8_v8i16
4854    604001296U,	// SPLICE_ZPZ_B
4855    604017680U,	// SPLICE_ZPZ_D
4856    472962064U,	// SPLICE_ZPZ_H
4857    604050448U,	// SPLICE_ZPZ_S
4858    134301011U,	// SQABSv16i8
4859    201439324U,	// SQABSv1i16
4860    201439324U,	// SQABSv1i32
4861    201439324U,	// SQABSv1i64
4862    201439324U,	// SQABSv1i8
4863    134311652U,	// SQABSv2i32
4864    134304271U,	// SQABSv2i64
4865    134306262U,	// SQABSv4i16
4866    134313583U,	// SQABSv4i32
4867    134308146U,	// SQABSv8i16
4868    134301960U,	// SQABSv8i8
4869    335565786U,	// SQADD_ZI_B
4870    402691034U,	// SQADD_ZI_D
4871    471913434U,	// SQADD_ZI_H
4872    536941530U,	// SQADD_ZI_S
4873    335565786U,	// SQADD_ZZZ_B
4874    402691034U,	// SQADD_ZZZ_D
4875    471913434U,	// SQADD_ZZZ_H
4876    536941530U,	// SQADD_ZZZ_S
4877    134300612U,	// SQADDv16i8
4878    201429978U,	// SQADDv1i16
4879    201429978U,	// SQADDv1i32
4880    201429978U,	// SQADDv1i64
4881    201429978U,	// SQADDv1i8
4882    134310894U,	// SQADDv2i32
4883    134303590U,	// SQADDv2i64
4884    134305527U,	// SQADDv4i16
4885    134312721U,	// SQADDv4i32
4886    134307365U,	// SQADDv8i16
4887    134301494U,	// SQADDv8i8
4888    1073842763U,	// SQDECB_XPiI
4889    2684455499U,	// SQDECB_XPiWdI
4890    1073845142U,	// SQDECD_XPiI
4891    2684457878U,	// SQDECD_XPiWdI
4892    1073779606U,	// SQDECD_ZPiI
4893    1073849194U,	// SQDECH_XPiI
4894    2684461930U,	// SQDECH_XPiWdI
4895    6349674U,	// SQDECH_ZPiI
4896    335652980U,	// SQDECP_XPWd_B
4897    402761844U,	// SQDECP_XPWd_D
4898    1140959348U,	// SQDECP_XPWd_H
4899    536979572U,	// SQDECP_XPWd_S
4900    335652980U,	// SQDECP_XP_B
4901    402761844U,	// SQDECP_XP_D
4902    1140959348U,	// SQDECP_XP_H
4903    536979572U,	// SQDECP_XP_S
4904    43124U,	// SQDECP_ZP_D
4905    1209067636U,	// SQDECP_ZP_H
4906    75892U,	// SQDECP_ZP_S
4907    1073855198U,	// SQDECW_XPiI
4908    2684467934U,	// SQDECW_XPiWdI
4909    1073822430U,	// SQDECW_ZPiI
4910    738387466U,	// SQDMLALi16
4911    738387466U,	// SQDMLALi32
4912    738383083U,	// SQDMLALv1i32_indexed
4913    738388597U,	// SQDMLALv1i64_indexed
4914    268554264U,	// SQDMLALv2i32_indexed
4915    268554264U,	// SQDMLALv2i32_v2i64
4916    268563490U,	// SQDMLALv4i16_indexed
4917    268563490U,	// SQDMLALv4i16_v4i32
4918    268553696U,	// SQDMLALv4i32_indexed
4919    268553696U,	// SQDMLALv4i32_v2i64
4920    268562566U,	// SQDMLALv8i16_indexed
4921    268562566U,	// SQDMLALv8i16_v4i32
4922    738387749U,	// SQDMLSLi16
4923    738387749U,	// SQDMLSLi32
4924    738383105U,	// SQDMLSLv1i32_indexed
4925    738388619U,	// SQDMLSLv1i64_indexed
4926    268554488U,	// SQDMLSLv2i32_indexed
4927    268554488U,	// SQDMLSLv2i32_v2i64
4928    268563714U,	// SQDMLSLv4i16_indexed
4929    268563714U,	// SQDMLSLv4i16_v4i32
4930    268553854U,	// SQDMLSLv4i32_indexed
4931    268553854U,	// SQDMLSLv4i32_v2i64
4932    268562724U,	// SQDMLSLv8i16_indexed
4933    268562724U,	// SQDMLSLv8i16_v4i32
4934    201434178U,	// SQDMULHv1i16
4935    201430216U,	// SQDMULHv1i16_indexed
4936    201434178U,	// SQDMULHv1i32
4937    201435730U,	// SQDMULHv1i32_indexed
4938    134311043U,	// SQDMULHv2i32
4939    134311043U,	// SQDMULHv2i32_indexed
4940    134305653U,	// SQDMULHv4i16
4941    134305653U,	// SQDMULHv4i16_indexed
4942    134312882U,	// SQDMULHv4i32
4943    134312882U,	// SQDMULHv4i32_indexed
4944    134307491U,	// SQDMULHv8i16
4945    134307491U,	// SQDMULHv8i16_indexed
4946    201434848U,	// SQDMULLi16
4947    201434848U,	// SQDMULLi32
4948    201430262U,	// SQDMULLv1i32_indexed
4949    201435776U,	// SQDMULLv1i64_indexed
4950    134303960U,	// SQDMULLv2i32_indexed
4951    134303960U,	// SQDMULLv2i32_v2i64
4952    134313186U,	// SQDMULLv4i16_indexed
4953    134313186U,	// SQDMULLv4i16_v4i32
4954    134303323U,	// SQDMULLv4i32_indexed
4955    134303323U,	// SQDMULLv4i32_v2i64
4956    134312193U,	// SQDMULLv8i16_indexed
4957    134312193U,	// SQDMULLv8i16_v4i32
4958    1073842779U,	// SQINCB_XPiI
4959    2684455515U,	// SQINCB_XPiWdI
4960    1073845158U,	// SQINCD_XPiI
4961    2684457894U,	// SQINCD_XPiWdI
4962    1073779622U,	// SQINCD_ZPiI
4963    1073849210U,	// SQINCH_XPiI
4964    2684461946U,	// SQINCH_XPiWdI
4965    6349690U,	// SQINCH_ZPiI
4966    335652996U,	// SQINCP_XPWd_B
4967    402761860U,	// SQINCP_XPWd_D
4968    1140959364U,	// SQINCP_XPWd_H
4969    536979588U,	// SQINCP_XPWd_S
4970    335652996U,	// SQINCP_XP_B
4971    402761860U,	// SQINCP_XP_D
4972    1140959364U,	// SQINCP_XP_H
4973    536979588U,	// SQINCP_XP_S
4974    43140U,	// SQINCP_ZP_D
4975    1209067652U,	// SQINCP_ZP_H
4976    75908U,	// SQINCP_ZP_S
4977    1073855214U,	// SQINCW_XPiI
4978    2684467950U,	// SQINCW_XPiWdI
4979    1073822446U,	// SQINCW_ZPiI
4980    134300693U,	// SQNEGv16i8
4981    201430182U,	// SQNEGv1i16
4982    201430182U,	// SQNEGv1i32
4983    201430182U,	// SQNEGv1i64
4984    201430182U,	// SQNEGv1i8
4985    134311020U,	// SQNEGv2i32
4986    134303693U,	// SQNEGv2i64
4987    134305630U,	// SQNEGv4i16
4988    134312847U,	// SQNEGv4i32
4989    134307468U,	// SQNEGv8i16
4990    134301549U,	// SQNEGv8i8
4991    738383036U,	// SQRDMLAHi16_indexed
4992    738388550U,	// SQRDMLAHi32_indexed
4993    738386694U,	// SQRDMLAHv1i16
4994    738386694U,	// SQRDMLAHv1i32
4995    268561526U,	// SQRDMLAHv2i32
4996    268561526U,	// SQRDMLAHv2i32_indexed
4997    268556136U,	// SQRDMLAHv4i16
4998    268556136U,	// SQRDMLAHv4i16_indexed
4999    268563365U,	// SQRDMLAHv4i32
5000    268563365U,	// SQRDMLAHv4i32_indexed
5001    268557974U,	// SQRDMLAHv8i16
5002    268557974U,	// SQRDMLAHv8i16_indexed
5003    738383071U,	// SQRDMLSHi16_indexed
5004    738388585U,	// SQRDMLSHi32_indexed
5005    738387274U,	// SQRDMLSHv1i16
5006    738387274U,	// SQRDMLSHv1i32
5007    268561564U,	// SQRDMLSHv2i32
5008    268561564U,	// SQRDMLSHv2i32_indexed
5009    268556174U,	// SQRDMLSHv4i16
5010    268556174U,	// SQRDMLSHv4i16_indexed
5011    268563403U,	// SQRDMLSHv4i32
5012    268563403U,	// SQRDMLSHv4i32_indexed
5013    268558012U,	// SQRDMLSHv8i16
5014    268558012U,	// SQRDMLSHv8i16_indexed
5015    201434187U,	// SQRDMULHv1i16
5016    201430227U,	// SQRDMULHv1i16_indexed
5017    201434187U,	// SQRDMULHv1i32
5018    201435741U,	// SQRDMULHv1i32_indexed
5019    134311055U,	// SQRDMULHv2i32
5020    134311055U,	// SQRDMULHv2i32_indexed
5021    134305665U,	// SQRDMULHv4i16
5022    134305665U,	// SQRDMULHv4i16_indexed
5023    134312894U,	// SQRDMULHv4i32
5024    134312894U,	// SQRDMULHv4i32_indexed
5025    134307503U,	// SQRDMULHv8i16
5026    134307503U,	// SQRDMULHv8i16_indexed
5027    134300764U,	// SQRSHLv16i8
5028    201434806U,	// SQRSHLv1i16
5029    201434806U,	// SQRSHLv1i32
5030    201434806U,	// SQRSHLv1i64
5031    201434806U,	// SQRSHLv1i8
5032    134311155U,	// SQRSHLv2i32
5033    134303880U,	// SQRSHLv2i64
5034    134305765U,	// SQRSHLv4i16
5035    134313106U,	// SQRSHLv4i32
5036    134307703U,	// SQRSHLv8i16
5037    134301613U,	// SQRSHLv8i8
5038    201435109U,	// SQRSHRNb
5039    201435109U,	// SQRSHRNh
5040    201435109U,	// SQRSHRNs
5041    268550748U,	// SQRSHRNv16i8_shift
5042    134311328U,	// SQRSHRNv2i32_shift
5043    134305938U,	// SQRSHRNv4i16_shift
5044    268562807U,	// SQRSHRNv4i32_shift
5045    268557461U,	// SQRSHRNv8i16_shift
5046    134301752U,	// SQRSHRNv8i8_shift
5047    201435170U,	// SQRSHRUNb
5048    201435170U,	// SQRSHRUNh
5049    201435170U,	// SQRSHRUNs
5050    268550824U,	// SQRSHRUNv16i8_shift
5051    134311395U,	// SQRSHRUNv2i32_shift
5052    134306005U,	// SQRSHRUNv4i16_shift
5053    268562877U,	// SQRSHRUNv4i32_shift
5054    268557531U,	// SQRSHRUNv8i16_shift
5055    134301816U,	// SQRSHRUNv8i8_shift
5056    201439700U,	// SQSHLUb
5057    201439700U,	// SQSHLUd
5058    201439700U,	// SQSHLUh
5059    201439700U,	// SQSHLUs
5060    134301118U,	// SQSHLUv16i8_shift
5061    134311816U,	// SQSHLUv2i32_shift
5062    134304427U,	// SQSHLUv2i64_shift
5063    134306426U,	// SQSHLUv4i16_shift
5064    134313747U,	// SQSHLUv4i32_shift
5065    134308310U,	// SQSHLUv8i16_shift
5066    134302056U,	// SQSHLUv8i8_shift
5067    201434792U,	// SQSHLb
5068    201434792U,	// SQSHLd
5069    201434792U,	// SQSHLh
5070    201434792U,	// SQSHLs
5071    134300742U,	// SQSHLv16i8
5072    134300742U,	// SQSHLv16i8_shift
5073    201434792U,	// SQSHLv1i16
5074    201434792U,	// SQSHLv1i32
5075    201434792U,	// SQSHLv1i64
5076    201434792U,	// SQSHLv1i8
5077    134311135U,	// SQSHLv2i32
5078    134311135U,	// SQSHLv2i32_shift
5079    134303860U,	// SQSHLv2i64
5080    134303860U,	// SQSHLv2i64_shift
5081    134305745U,	// SQSHLv4i16
5082    134305745U,	// SQSHLv4i16_shift
5083    134313086U,	// SQSHLv4i32
5084    134313086U,	// SQSHLv4i32_shift
5085    134307683U,	// SQSHLv8i16
5086    134307683U,	// SQSHLv8i16_shift
5087    134301593U,	// SQSHLv8i8
5088    134301593U,	// SQSHLv8i8_shift
5089    201435093U,	// SQSHRNb
5090    201435093U,	// SQSHRNh
5091    201435093U,	// SQSHRNs
5092    268550722U,	// SQSHRNv16i8_shift
5093    134311306U,	// SQSHRNv2i32_shift
5094    134305916U,	// SQSHRNv4i16_shift
5095    268562783U,	// SQSHRNv4i32_shift
5096    268557437U,	// SQSHRNv8i16_shift
5097    134301730U,	// SQSHRNv8i8_shift
5098    201435161U,	// SQSHRUNb
5099    201435161U,	// SQSHRUNh
5100    201435161U,	// SQSHRUNs
5101    268550810U,	// SQSHRUNv16i8_shift
5102    134311383U,	// SQSHRUNv2i32_shift
5103    134305993U,	// SQSHRUNv4i16_shift
5104    268562864U,	// SQSHRUNv4i32_shift
5105    268557518U,	// SQSHRUNv8i16_shift
5106    134301804U,	// SQSHRUNv8i8_shift
5107    335563956U,	// SQSUB_ZI_B
5108    402689204U,	// SQSUB_ZI_D
5109    471911604U,	// SQSUB_ZI_H
5110    536939700U,	// SQSUB_ZI_S
5111    335563956U,	// SQSUB_ZZZ_B
5112    402689204U,	// SQSUB_ZZZ_D
5113    471911604U,	// SQSUB_ZZZ_H
5114    536939700U,	// SQSUB_ZZZ_S
5115    134300491U,	// SQSUBv16i8
5116    201428148U,	// SQSUBv1i16
5117    201428148U,	// SQSUBv1i32
5118    201428148U,	// SQSUBv1i64
5119    201428148U,	// SQSUBv1i8
5120    134310777U,	// SQSUBv2i32
5121    134303541U,	// SQSUBv2i64
5122    134305410U,	// SQSUBv4i16
5123    134312594U,	// SQSUBv4i32
5124    134307248U,	// SQSUBv8i16
5125    134301405U,	// SQSUBv8i8
5126    268550786U,	// SQXTNv16i8
5127    201435147U,	// SQXTNv1i16
5128    201435147U,	// SQXTNv1i32
5129    201435147U,	// SQXTNv1i8
5130    134311363U,	// SQXTNv2i32
5131    134305973U,	// SQXTNv4i16
5132    268562842U,	// SQXTNv4i32
5133    268557496U,	// SQXTNv8i16
5134    134301784U,	// SQXTNv8i8
5135    268550839U,	// SQXTUNv16i8
5136    201435180U,	// SQXTUNv1i16
5137    201435180U,	// SQXTUNv1i32
5138    201435180U,	// SQXTUNv1i8
5139    134311408U,	// SQXTUNv2i32
5140    134306018U,	// SQXTUNv4i16
5141    268562891U,	// SQXTUNv4i32
5142    268557545U,	// SQXTUNv8i16
5143    134301829U,	// SQXTUNv8i8
5144    134300565U,	// SRHADDv16i8
5145    134310851U,	// SRHADDv2i32
5146    134305484U,	// SRHADDv4i16
5147    134312678U,	// SRHADDv4i32
5148    134307322U,	// SRHADDv8i16
5149    134301451U,	// SRHADDv8i8
5150    738387427U,	// SRId
5151    268551219U,	// SRIv16i8_shift
5152    268561603U,	// SRIv2i32_shift
5153    268554216U,	// SRIv2i64_shift
5154    268556213U,	// SRIv4i16_shift
5155    268563442U,	// SRIv4i32_shift
5156    268558051U,	// SRIv8i16_shift
5157    268552072U,	// SRIv8i8_shift
5158    134300788U,	// SRSHLv16i8
5159    201434822U,	// SRSHLv1i64
5160    134311177U,	// SRSHLv2i32
5161    134303902U,	// SRSHLv2i64
5162    134305787U,	// SRSHLv4i16
5163    134313128U,	// SRSHLv4i32
5164    134307725U,	// SRSHLv8i16
5165    134301635U,	// SRSHLv8i8
5166    201435494U,	// SRSHRd
5167    134300951U,	// SRSHRv16i8_shift
5168    134311586U,	// SRSHRv2i32_shift
5169    134304213U,	// SRSHRv2i64_shift
5170    134306196U,	// SRSHRv4i16_shift
5171    134313517U,	// SRSHRv4i32_shift
5172    134308080U,	// SRSHRv8i16_shift
5173    134301906U,	// SRSHRv8i8_shift
5174    738378022U,	// SRSRAd
5175    268550923U,	// SRSRAv16i8_shift
5176    268561195U,	// SRSRAv2i32_shift
5177    268553979U,	// SRSRAv2i64_shift
5178    268555828U,	// SRSRAv4i16_shift
5179    268563012U,	// SRSRAv4i32_shift
5180    268557666U,	// SRSRAv8i16_shift
5181    268551843U,	// SRSRAv8i8_shift
5182    134306840U,	// SSHLLv16i8_shift
5183    134303940U,	// SSHLLv2i32_shift
5184    134313166U,	// SSHLLv4i16_shift
5185    134303301U,	// SSHLLv4i32_shift
5186    134312171U,	// SSHLLv8i16_shift
5187    134307763U,	// SSHLLv8i8_shift
5188    134300810U,	// SSHLv16i8
5189    201434836U,	// SSHLv1i64
5190    134311197U,	// SSHLv2i32
5191    134303922U,	// SSHLv2i64
5192    134305807U,	// SSHLv4i16
5193    134313148U,	// SSHLv4i32
5194    134307745U,	// SSHLv8i16
5195    134301655U,	// SSHLv8i8
5196    201435508U,	// SSHRd
5197    134300973U,	// SSHRv16i8_shift
5198    134311606U,	// SSHRv2i32_shift
5199    134304233U,	// SSHRv2i64_shift
5200    134306216U,	// SSHRv4i16_shift
5201    134313537U,	// SSHRv4i32_shift
5202    134308100U,	// SSHRv8i16_shift
5203    134301926U,	// SSHRv8i8_shift
5204    738378036U,	// SSRAd
5205    268550945U,	// SSRAv16i8_shift
5206    268561215U,	// SSRAv2i32_shift
5207    268553999U,	// SSRAv2i64_shift
5208    268555848U,	// SSRAv4i16_shift
5209    268563032U,	// SSRAv4i32_shift
5210    268557686U,	// SSRAv8i16_shift
5211    268551863U,	// SSRAv8i8_shift
5212    742654413U,	// SST1B_D
5213    1883505101U,	// SST1B_D_IMM
5214    742654413U,	// SST1B_D_SXTW
5215    742654413U,	// SST1B_D_UXTW
5216    1615086029U,	// SST1B_S_IMM
5217    742670797U,	// SST1B_S_SXTW
5218    742670797U,	// SST1B_S_UXTW
5219    742657449U,	// SST1D
5220    1883508137U,	// SST1D_IMM
5221    742657449U,	// SST1D_SCALED
5222    742657449U,	// SST1D_SXTW
5223    742657449U,	// SST1D_SXTW_SCALED
5224    742657449U,	// SST1D_UXTW
5225    742657449U,	// SST1D_UXTW_SCALED
5226    742659433U,	// SST1H_D
5227    1883510121U,	// SST1H_D_IMM
5228    742659433U,	// SST1H_D_SCALED
5229    742659433U,	// SST1H_D_SXTW
5230    742659433U,	// SST1H_D_SXTW_SCALED
5231    742659433U,	// SST1H_D_UXTW
5232    742659433U,	// SST1H_D_UXTW_SCALED
5233    1615091049U,	// SST1H_S_IMM
5234    742675817U,	// SST1H_S_SXTW
5235    742675817U,	// SST1H_S_SXTW_SCALED
5236    742675817U,	// SST1H_S_UXTW
5237    742675817U,	// SST1H_S_UXTW_SCALED
5238    742668963U,	// SST1W_D
5239    1883519651U,	// SST1W_D_IMM
5240    742668963U,	// SST1W_D_SCALED
5241    742668963U,	// SST1W_D_SXTW
5242    742668963U,	// SST1W_D_SXTW_SCALED
5243    742668963U,	// SST1W_D_UXTW
5244    742668963U,	// SST1W_D_UXTW_SCALED
5245    1615100579U,	// SST1W_IMM
5246    742685347U,	// SST1W_SXTW
5247    742685347U,	// SST1W_SXTW_SCALED
5248    742685347U,	// SST1W_UXTW
5249    742685347U,	// SST1W_UXTW_SCALED
5250    134306774U,	// SSUBLv16i8_v8i16
5251    134303800U,	// SSUBLv2i32_v2i64
5252    134313026U,	// SSUBLv4i16_v4i32
5253    134303235U,	// SSUBLv4i32_v2i64
5254    134312105U,	// SSUBLv8i16_v4i32
5255    134307623U,	// SSUBLv8i8_v8i16
5256    134307079U,	// SSUBWv16i8_v8i16
5257    134304500U,	// SSUBWv2i32_v2i64
5258    134313935U,	// SSUBWv4i16_v4i32
5259    134303420U,	// SSUBWv4i32_v2i64
5260    134312425U,	// SSUBWv8i16_v4i32
5261    134308498U,	// SSUBWv8i8_v8i16
5262    742703565U,	// ST1B
5263    742654413U,	// ST1B_D
5264    742654413U,	// ST1B_D_IMM
5265    742719949U,	// ST1B_H
5266    742719949U,	// ST1B_H_IMM
5267    742703565U,	// ST1B_IMM
5268    742670797U,	// ST1B_S
5269    742670797U,	// ST1B_S_IMM
5270    742657449U,	// ST1D
5271    742657449U,	// ST1D_IMM
5272    344095U,	// ST1Fourv16b
5273    21331999U,	// ST1Fourv16b_POST
5274    376863U,	// ST1Fourv1d
5275    22413343U,	// ST1Fourv1d_POST
5276    409631U,	// ST1Fourv2d
5277    21397535U,	// ST1Fourv2d_POST
5278    442399U,	// ST1Fourv2s
5279    22478879U,	// ST1Fourv2s_POST
5280    475167U,	// ST1Fourv4h
5281    22511647U,	// ST1Fourv4h_POST
5282    507935U,	// ST1Fourv4s
5283    21495839U,	// ST1Fourv4s_POST
5284    540703U,	// ST1Fourv8b
5285    22577183U,	// ST1Fourv8b_POST
5286    573471U,	// ST1Fourv8h
5287    21561375U,	// ST1Fourv8h_POST
5288    742724969U,	// ST1H
5289    742659433U,	// ST1H_D
5290    742659433U,	// ST1H_D_IMM
5291    742724969U,	// ST1H_IMM
5292    742675817U,	// ST1H_S
5293    742675817U,	// ST1H_S_IMM
5294    344095U,	// ST1Onev16b
5295    23429151U,	// ST1Onev16b_POST
5296    376863U,	// ST1Onev1d
5297    24510495U,	// ST1Onev1d_POST
5298    409631U,	// ST1Onev2d
5299    23494687U,	// ST1Onev2d_POST
5300    442399U,	// ST1Onev2s
5301    24576031U,	// ST1Onev2s_POST
5302    475167U,	// ST1Onev4h
5303    24608799U,	// ST1Onev4h_POST
5304    507935U,	// ST1Onev4s
5305    23592991U,	// ST1Onev4s_POST
5306    540703U,	// ST1Onev8b
5307    24674335U,	// ST1Onev8b_POST
5308    573471U,	// ST1Onev8h
5309    23658527U,	// ST1Onev8h_POST
5310    344095U,	// ST1Threev16b
5311    28672031U,	// ST1Threev16b_POST
5312    376863U,	// ST1Threev1d
5313    29753375U,	// ST1Threev1d_POST
5314    409631U,	// ST1Threev2d
5315    28737567U,	// ST1Threev2d_POST
5316    442399U,	// ST1Threev2s
5317    29818911U,	// ST1Threev2s_POST
5318    475167U,	// ST1Threev4h
5319    29851679U,	// ST1Threev4h_POST
5320    507935U,	// ST1Threev4s
5321    28835871U,	// ST1Threev4s_POST
5322    540703U,	// ST1Threev8b
5323    29917215U,	// ST1Threev8b_POST
5324    573471U,	// ST1Threev8h
5325    28901407U,	// ST1Threev8h_POST
5326    344095U,	// ST1Twov16b
5327    22380575U,	// ST1Twov16b_POST
5328    376863U,	// ST1Twov1d
5329    23461919U,	// ST1Twov1d_POST
5330    409631U,	// ST1Twov2d
5331    22446111U,	// ST1Twov2d_POST
5332    442399U,	// ST1Twov2s
5333    23527455U,	// ST1Twov2s_POST
5334    475167U,	// ST1Twov4h
5335    23560223U,	// ST1Twov4h_POST
5336    507935U,	// ST1Twov4s
5337    22544415U,	// ST1Twov4s_POST
5338    540703U,	// ST1Twov8b
5339    23625759U,	// ST1Twov8b_POST
5340    573471U,	// ST1Twov8h
5341    22609951U,	// ST1Twov8h_POST
5342    742685347U,	// ST1W
5343    742668963U,	// ST1W_D
5344    742668963U,	// ST1W_D_IMM
5345    742685347U,	// ST1W_IMM
5346    819231U,	// ST1i16
5347    2801352735U,	// ST1i16_POST
5348    835615U,	// ST1i32
5349    2868494367U,	// ST1i32_POST
5350    851999U,	// ST1i64
5351    2935635999U,	// ST1i64_POST
5352    868383U,	// ST1i8
5353    3002777631U,	// ST1i8_POST
5354    742703585U,	// ST2B
5355    742703585U,	// ST2B_IMM
5356    742658891U,	// ST2D
5357    742658891U,	// ST2D_IMM
5358    742725043U,	// ST2H
5359    742725043U,	// ST2H_IMM
5360    344162U,	// ST2Twov16b
5361    22380642U,	// ST2Twov16b_POST
5362    409698U,	// ST2Twov2d
5363    22446178U,	// ST2Twov2d_POST
5364    442466U,	// ST2Twov2s
5365    23527522U,	// ST2Twov2s_POST
5366    475234U,	// ST2Twov4h
5367    23560290U,	// ST2Twov4h_POST
5368    508002U,	// ST2Twov4s
5369    22544482U,	// ST2Twov4s_POST
5370    540770U,	// ST2Twov8b
5371    23625826U,	// ST2Twov8b_POST
5372    573538U,	// ST2Twov8h
5373    22610018U,	// ST2Twov8h_POST
5374    742685367U,	// ST2W
5375    742685367U,	// ST2W_IMM
5376    819298U,	// ST2i16
5377    2868461666U,	// ST2i16_POST
5378    835682U,	// ST2i32
5379    2935603298U,	// ST2i32_POST
5380    852066U,	// ST2i64
5381    3069853794U,	// ST2i64_POST
5382    868450U,	// ST2i8
5383    2801451106U,	// ST2i8_POST
5384    742703597U,	// ST3B
5385    742703597U,	// ST3B_IMM
5386    742658903U,	// ST3D
5387    742658903U,	// ST3D_IMM
5388    742725055U,	// ST3H
5389    742725055U,	// ST3H_IMM
5390    344179U,	// ST3Threev16b
5391    28672115U,	// ST3Threev16b_POST
5392    409715U,	// ST3Threev2d
5393    28737651U,	// ST3Threev2d_POST
5394    442483U,	// ST3Threev2s
5395    29818995U,	// ST3Threev2s_POST
5396    475251U,	// ST3Threev4h
5397    29851763U,	// ST3Threev4h_POST
5398    508019U,	// ST3Threev4s
5399    28835955U,	// ST3Threev4s_POST
5400    540787U,	// ST3Threev8b
5401    29917299U,	// ST3Threev8b_POST
5402    573555U,	// ST3Threev8h
5403    28901491U,	// ST3Threev8h_POST
5404    742685379U,	// ST3W
5405    742685379U,	// ST3W_IMM
5406    819315U,	// ST3i16
5407    3136897139U,	// ST3i16_POST
5408    835699U,	// ST3i32
5409    3204038771U,	// ST3i32_POST
5410    852083U,	// ST3i64
5411    3271180403U,	// ST3i64_POST
5412    868467U,	// ST3i8
5413    3338322035U,	// ST3i8_POST
5414    742703609U,	// ST4B
5415    742703609U,	// ST4B_IMM
5416    742658915U,	// ST4D
5417    742658915U,	// ST4D_IMM
5418    344189U,	// ST4Fourv16b
5419    21332093U,	// ST4Fourv16b_POST
5420    409725U,	// ST4Fourv2d
5421    21397629U,	// ST4Fourv2d_POST
5422    442493U,	// ST4Fourv2s
5423    22478973U,	// ST4Fourv2s_POST
5424    475261U,	// ST4Fourv4h
5425    22511741U,	// ST4Fourv4h_POST
5426    508029U,	// ST4Fourv4s
5427    21495933U,	// ST4Fourv4s_POST
5428    540797U,	// ST4Fourv8b
5429    22577277U,	// ST4Fourv8b_POST
5430    573565U,	// ST4Fourv8h
5431    21561469U,	// ST4Fourv8h_POST
5432    742726527U,	// ST4H
5433    742726527U,	// ST4H_IMM
5434    742685391U,	// ST4W
5435    742685391U,	// ST4W_IMM
5436    819325U,	// ST4i16
5437    2935570557U,	// ST4i16_POST
5438    835709U,	// ST4i32
5439    3069821053U,	// ST4i32_POST
5440    852093U,	// ST4i64
5441    3405398141U,	// ST4i64_POST
5442    868477U,	// ST4i8
5443    2868559997U,	// ST4i8_POST
5444    205622185U,	// STLLRB
5445    205628603U,	// STLLRH
5446    205629836U,	// STLLRW
5447    205629836U,	// STLLRX
5448    205622193U,	// STLRB
5449    205628611U,	// STLRH
5450    205629849U,	// STLRW
5451    205629849U,	// STLRX
5452    205622243U,	// STLURBi
5453    205628661U,	// STLURHi
5454    205629946U,	// STLURWi
5455    205629946U,	// STLURXi
5456    201435369U,	// STLXPW
5457    201435369U,	// STLXPX
5458    201427978U,	// STLXRB
5459    201434396U,	// STLXRH
5460    201435697U,	// STLXRW
5461    201435697U,	// STLXRX
5462    201435308U,	// STNPDi
5463    201435308U,	// STNPQi
5464    201435308U,	// STNPSi
5465    201435308U,	// STNPWi
5466    201435308U,	// STNPXi
5467    742703557U,	// STNT1B_ZRI
5468    742703557U,	// STNT1B_ZRR
5469    742657441U,	// STNT1D_ZRI
5470    742657441U,	// STNT1D_ZRR
5471    742724961U,	// STNT1H_ZRI
5472    742724961U,	// STNT1H_ZRR
5473    742685339U,	// STNT1W_ZRI
5474    742685339U,	// STNT1W_ZRR
5475    201435340U,	// STPDi
5476    738388172U,	// STPDpost
5477    738388172U,	// STPDpre
5478    201435340U,	// STPQi
5479    738388172U,	// STPQpost
5480    738388172U,	// STPQpre
5481    201435340U,	// STPSi
5482    738388172U,	// STPSpost
5483    738388172U,	// STPSpre
5484    201435340U,	// STPWi
5485    738388172U,	// STPWpost
5486    738388172U,	// STPWpre
5487    201435340U,	// STPXi
5488    738388172U,	// STPXpost
5489    738388172U,	// STPXpre
5490    742575055U,	// STRBBpost
5491    742575055U,	// STRBBpre
5492    205622223U,	// STRBBroW
5493    205622223U,	// STRBBroX
5494    205622223U,	// STRBBui
5495    742582755U,	// STRBpost
5496    742582755U,	// STRBpre
5497    205629923U,	// STRBroW
5498    205629923U,	// STRBroX
5499    205629923U,	// STRBui
5500    742582755U,	// STRDpost
5501    742582755U,	// STRDpre
5502    205629923U,	// STRDroW
5503    205629923U,	// STRDroX
5504    205629923U,	// STRDui
5505    742581473U,	// STRHHpost
5506    742581473U,	// STRHHpre
5507    205628641U,	// STRHHroW
5508    205628641U,	// STRHHroX
5509    205628641U,	// STRHHui
5510    742582755U,	// STRHpost
5511    742582755U,	// STRHpre
5512    205629923U,	// STRHroW
5513    205629923U,	// STRHroX
5514    205629923U,	// STRHui
5515    742582755U,	// STRQpost
5516    742582755U,	// STRQpre
5517    205629923U,	// STRQroW
5518    205629923U,	// STRQroX
5519    205629923U,	// STRQui
5520    742582755U,	// STRSpost
5521    742582755U,	// STRSpre
5522    205629923U,	// STRSroW
5523    205629923U,	// STRSroX
5524    205629923U,	// STRSui
5525    742582755U,	// STRWpost
5526    742582755U,	// STRWpre
5527    205629923U,	// STRWroW
5528    205629923U,	// STRWroX
5529    205629923U,	// STRWui
5530    742582755U,	// STRXpost
5531    742582755U,	// STRXpre
5532    205629923U,	// STRXroW
5533    205629923U,	// STRXroX
5534    205629923U,	// STRXui
5535    206268899U,	// STR_PXI
5536    206268899U,	// STR_ZXI
5537    205622229U,	// STTRBi
5538    205628647U,	// STTRHi
5539    205629928U,	// STTRWi
5540    205629928U,	// STTRXi
5541    205622260U,	// STURBBi
5542    205629961U,	// STURBi
5543    205629961U,	// STURDi
5544    205628678U,	// STURHHi
5545    205629961U,	// STURHi
5546    205629961U,	// STURQi
5547    205629961U,	// STURSi
5548    205629961U,	// STURWi
5549    205629961U,	// STURXi
5550    201435376U,	// STXPW
5551    201435376U,	// STXPX
5552    201427986U,	// STXRB
5553    201434404U,	// STXRH
5554    201435704U,	// STXRW
5555    201435704U,	// STXRX
5556    134311258U,	// SUBHNv2i64_v2i32
5557    268562760U,	// SUBHNv2i64_v4i32
5558    134305868U,	// SUBHNv4i32_v4i16
5559    268557414U,	// SUBHNv4i32_v8i16
5560    268550697U,	// SUBHNv8i16_v16i8
5561    134301691U,	// SUBHNv8i16_v8i8
5562    335571272U,	// SUBR_ZI_B
5563    402696520U,	// SUBR_ZI_D
5564    471918920U,	// SUBR_ZI_H
5565    536947016U,	// SUBR_ZI_S
5566    604006728U,	// SUBR_ZPmZ_B
5567    604023112U,	// SUBR_ZPmZ_D
5568    70314312U,	// SUBR_ZPmZ_H
5569    604055880U,	// SUBR_ZPmZ_S
5570    201439346U,	// SUBSWri
5571    0U,	// SUBSWrr
5572    201439346U,	// SUBSWrs
5573    201439346U,	// SUBSWrx
5574    201439346U,	// SUBSXri
5575    0U,	// SUBSXrr
5576    201439346U,	// SUBSXrs
5577    201439346U,	// SUBSXrx
5578    201439346U,	// SUBSXrx64
5579    201428128U,	// SUBWri
5580    0U,	// SUBWrr
5581    201428128U,	// SUBWrs
5582    201428128U,	// SUBWrx
5583    201428128U,	// SUBXri
5584    0U,	// SUBXrr
5585    201428128U,	// SUBXrs
5586    201428128U,	// SUBXrx
5587    201428128U,	// SUBXrx64
5588    335563936U,	// SUB_ZI_B
5589    402689184U,	// SUB_ZI_D
5590    471911584U,	// SUB_ZI_H
5591    536939680U,	// SUB_ZI_S
5592    603999392U,	// SUB_ZPmZ_B
5593    604015776U,	// SUB_ZPmZ_D
5594    70306976U,	// SUB_ZPmZ_H
5595    604048544U,	// SUB_ZPmZ_S
5596    335563936U,	// SUB_ZZZ_B
5597    402689184U,	// SUB_ZZZ_D
5598    471911584U,	// SUB_ZZZ_H
5599    536939680U,	// SUB_ZZZ_S
5600    134300471U,	// SUBv16i8
5601    201428128U,	// SUBv1i64
5602    134310749U,	// SUBv2i32
5603    134303533U,	// SUBv2i64
5604    134305382U,	// SUBv4i16
5605    134312566U,	// SUBv4i32
5606    134307220U,	// SUBv8i16
5607    134301387U,	// SUBv8i8
5608    536913343U,	// SUNPKHI_ZZ_D
5609    48293311U,	// SUNPKHI_ZZ_H
5610    1140925887U,	// SUNPKHI_ZZ_S
5611    536914004U,	// SUNPKLO_ZZ_D
5612    48293972U,	// SUNPKLO_ZZ_H
5613    1140926548U,	// SUNPKLO_ZZ_S
5614    268551119U,	// SUQADDv16i8
5615    738382817U,	// SUQADDv1i16
5616    738382817U,	// SUQADDv1i32
5617    738382817U,	// SUQADDv1i64
5618    738382817U,	// SUQADDv1i8
5619    268561400U,	// SUQADDv2i32
5620    268554096U,	// SUQADDv2i64
5621    268556033U,	// SUQADDv4i16
5622    268563227U,	// SUQADDv4i32
5623    268557871U,	// SUQADDv8i16
5624    268552000U,	// SUQADDv8i8
5625    150810U,	// SVC
5626    2080557553U,	// SWPAB
5627    2080564004U,	// SWPAH
5628    2080557755U,	// SWPALB
5629    2080564152U,	// SWPALH
5630    2080564783U,	// SWPALW
5631    2080564783U,	// SWPALX
5632    2080555273U,	// SWPAW
5633    2080555273U,	// SWPAX
5634    2080557943U,	// SWPB
5635    2080564361U,	// SWPH
5636    2080557852U,	// SWPLB
5637    2080564249U,	// SWPLH
5638    2080565001U,	// SWPLW
5639    2080565001U,	// SWPLX
5640    2080565463U,	// SWPW
5641    2080565463U,	// SWPX
5642    35987U,	// SXTB_ZPmZ_D
5643    68209811U,	// SXTB_ZPmZ_H
5644    68755U,	// SXTB_ZPmZ_S
5645    42379U,	// SXTH_ZPmZ_D
5646    75147U,	// SXTH_ZPmZ_S
5647    47970U,	// SXTW_ZPmZ_D
5648    201434926U,	// SYSLxt
5649    3422664995U,	// SYSxt
5650    3489687148U,	// TBL_ZZZ_B
5651    3556812396U,	// TBL_ZZZ_D
5652    50390636U,	// TBL_ZZZ_H
5653    3623954028U,	// TBL_ZZZ_S
5654    3742459500U,	// TBLv16i8Four
5655    3742459500U,	// TBLv16i8One
5656    3742459500U,	// TBLv16i8Three
5657    3742459500U,	// TBLv16i8Two
5658    3743508076U,	// TBLv8i8Four
5659    3743508076U,	// TBLv8i8One
5660    3743508076U,	// TBLv8i8Three
5661    3743508076U,	// TBLv8i8Two
5662    201440263U,	// TBNZW
5663    201440263U,	// TBNZX
5664    3809606546U,	// TBXv16i8Four
5665    3809606546U,	// TBXv16i8One
5666    3809606546U,	// TBXv16i8Three
5667    3809606546U,	// TBXv16i8Two
5668    3810655122U,	// TBXv8i8Four
5669    3810655122U,	// TBXv8i8One
5670    3810655122U,	// TBXv8i8Three
5671    3810655122U,	// TBXv8i8Two
5672    201440247U,	// TBZW
5673    201440247U,	// TBZX
5674    0U,	// TCRETURNdi
5675    0U,	// TCRETURNri
5676    5356571U,	// TLSDESCCALL
5677    0U,	// TLSDESC_CALLSEQ
5678    335560710U,	// TRN1_PPP_B
5679    402685958U,	// TRN1_PPP_D
5680    471908358U,	// TRN1_PPP_H
5681    536936454U,	// TRN1_PPP_S
5682    335560710U,	// TRN1_ZZZ_B
5683    402685958U,	// TRN1_ZZZ_D
5684    471908358U,	// TRN1_ZZZ_H
5685    536936454U,	// TRN1_ZZZ_S
5686    134300159U,	// TRN1v16i8
5687    134310598U,	// TRN1v2i32
5688    134303151U,	// TRN1v2i64
5689    134305221U,	// TRN1v4i16
5690    134311982U,	// TRN1v4i32
5691    134306693U,	// TRN1v8i16
5692    134301237U,	// TRN1v8i8
5693    335560760U,	// TRN2_PPP_B
5694    402686008U,	// TRN2_PPP_D
5695    471908408U,	// TRN2_PPP_H
5696    536936504U,	// TRN2_PPP_S
5697    335560760U,	// TRN2_ZZZ_B
5698    402686008U,	// TRN2_ZZZ_D
5699    471908408U,	// TRN2_ZZZ_H
5700    536936504U,	// TRN2_ZZZ_S
5701    134300280U,	// TRN2v16i8
5702    134310625U,	// TRN2v2i32
5703    134303393U,	// TRN2v2i64
5704    134305258U,	// TRN2v4i16
5705    134312337U,	// TRN2v4i32
5706    134306991U,	// TRN2v8i16
5707    134301274U,	// TRN2v8i8
5708    232568U,	// TSB
5709    268557237U,	// UABALv16i8_v8i16
5710    268554254U,	// UABALv2i32_v2i64
5711    268563480U,	// UABALv4i16_v4i32
5712    268553685U,	// UABALv4i32_v2i64
5713    268562555U,	// UABALv8i16_v4i32
5714    268558089U,	// UABALv8i8_v8i16
5715    268550904U,	// UABAv16i8
5716    268561167U,	// UABAv2i32
5717    268555800U,	// UABAv4i16
5718    268562984U,	// UABAv4i32
5719    268557638U,	// UABAv8i16
5720    268551826U,	// UABAv8i8
5721    134306807U,	// UABDLv16i8_v8i16
5722    134303830U,	// UABDLv2i32_v2i64
5723    134313056U,	// UABDLv4i16_v4i32
5724    134303268U,	// UABDLv4i32_v2i64
5725    134312138U,	// UABDLv8i16_v4i32
5726    134307653U,	// UABDLv8i8_v8i16
5727    604001161U,	// UABD_ZPmZ_B
5728    604017545U,	// UABD_ZPmZ_D
5729    70308745U,	// UABD_ZPmZ_H
5730    604050313U,	// UABD_ZPmZ_S
5731    134300555U,	// UABDv16i8
5732    134310823U,	// UABDv2i32
5733    134305456U,	// UABDv4i16
5734    134312650U,	// UABDv4i32
5735    134307294U,	// UABDv8i16
5736    134301442U,	// UABDv8i8
5737    268558430U,	// UADALPv16i8_v8i16
5738    268553570U,	// UADALPv2i32_v1i64
5739    268561936U,	// UADALPv4i16_v2i32
5740    268554603U,	// UADALPv4i32_v2i64
5741    268563867U,	// UADALPv8i16_v4i32
5742    268556546U,	// UADALPv8i8_v4i16
5743    134307956U,	// UADDLPv16i8_v8i16
5744    134303096U,	// UADDLPv2i32_v1i64
5745    134311462U,	// UADDLPv4i16_v2i32
5746    134304129U,	// UADDLPv4i32_v2i64
5747    134313393U,	// UADDLPv8i16_v4i32
5748    134306072U,	// UADDLPv8i8_v4i16
5749    134317536U,	// UADDLVv16i8v
5750    134322894U,	// UADDLVv4i16v
5751    134330215U,	// UADDLVv4i32v
5752    134324778U,	// UADDLVv8i16v
5753    134318471U,	// UADDLVv8i8v
5754    134306829U,	// UADDLv16i8_v8i16
5755    134303850U,	// UADDLv2i32_v2i64
5756    134313076U,	// UADDLv4i16_v4i32
5757    134303290U,	// UADDLv4i32_v2i64
5758    134312160U,	// UADDLv8i16_v4i32
5759    134307673U,	// UADDLv8i8_v8i16
5760    604092938U,	// UADDV_VPZ_B
5761    604092938U,	// UADDV_VPZ_D
5762    604092938U,	// UADDV_VPZ_H
5763    604092938U,	// UADDV_VPZ_S
5764    134307112U,	// UADDWv16i8_v8i16
5765    134304530U,	// UADDWv2i32_v2i64
5766    134313965U,	// UADDWv4i16_v4i32
5767    134303453U,	// UADDWv4i32_v2i64
5768    134312458U,	// UADDWv8i16_v4i32
5769    134308528U,	// UADDWv8i8_v8i16
5770    201435005U,	// UBFMWri
5771    201435005U,	// UBFMXri
5772    201430169U,	// UCVTFSWDri
5773    201430169U,	// UCVTFSWHri
5774    201430169U,	// UCVTFSWSri
5775    201430169U,	// UCVTFSXDri
5776    201430169U,	// UCVTFSXHri
5777    201430169U,	// UCVTFSXSri
5778    201430169U,	// UCVTFUWDri
5779    201430169U,	// UCVTFUWHri
5780    201430169U,	// UCVTFUWSri
5781    201430169U,	// UCVTFUXDri
5782    201430169U,	// UCVTFUXHri
5783    201430169U,	// UCVTFUXSri
5784    38041U,	// UCVTF_ZPmZ_DtoD
5785    68211865U,	// UCVTF_ZPmZ_DtoH
5786    70809U,	// UCVTF_ZPmZ_DtoS
5787    68211865U,	// UCVTF_ZPmZ_HtoH
5788    38041U,	// UCVTF_ZPmZ_StoD
5789    68211865U,	// UCVTF_ZPmZ_StoH
5790    70809U,	// UCVTF_ZPmZ_StoS
5791    201430169U,	// UCVTFd
5792    201430169U,	// UCVTFh
5793    201430169U,	// UCVTFs
5794    201430169U,	// UCVTFv1i16
5795    201430169U,	// UCVTFv1i32
5796    201430169U,	// UCVTFv1i64
5797    134311001U,	// UCVTFv2f32
5798    134303674U,	// UCVTFv2f64
5799    134311001U,	// UCVTFv2i32_shift
5800    134303674U,	// UCVTFv2i64_shift
5801    134305611U,	// UCVTFv4f16
5802    134312828U,	// UCVTFv4f32
5803    134305611U,	// UCVTFv4i16_shift
5804    134312828U,	// UCVTFv4i32_shift
5805    134307449U,	// UCVTFv8f16
5806    134307449U,	// UCVTFv8i16_shift
5807    604023325U,	// UDIVR_ZPmZ_D
5808    604056093U,	// UDIVR_ZPmZ_S
5809    201439784U,	// UDIVWr
5810    201439784U,	// UDIVXr
5811    604027432U,	// UDIV_ZPmZ_D
5812    604060200U,	// UDIV_ZPmZ_S
5813    2550184342U,	// UDOT_ZZZI_D
5814    2617325974U,	// UDOT_ZZZI_S
5815    2550184342U,	// UDOT_ZZZ_D
5816    2617325974U,	// UDOT_ZZZ_S
5817    268564886U,	// UDOTlanev16i8
5818    268564886U,	// UDOTlanev8i8
5819    15870U,	// UDOTv16i8
5820    15870U,	// UDOTv8i8
5821    134300600U,	// UHADDv16i8
5822    134310883U,	// UHADDv2i32
5823    134305516U,	// UHADDv4i16
5824    134312710U,	// UHADDv4i32
5825    134307354U,	// UHADDv8i16
5826    134301483U,	// UHADDv8i8
5827    134300480U,	// UHSUBv16i8
5828    134310767U,	// UHSUBv2i32
5829    134305400U,	// UHSUBv4i16
5830    134312584U,	// UHSUBv4i32
5831    134307238U,	// UHSUBv8i16
5832    134301395U,	// UHSUBv8i8
5833    201434769U,	// UMADDLrrr
5834    134300930U,	// UMAXPv16i8
5835    134311566U,	// UMAXPv2i32
5836    134306176U,	// UMAXPv4i16
5837    134313497U,	// UMAXPv4i32
5838    134308060U,	// UMAXPv8i16
5839    134301887U,	// UMAXPv8i8
5840    604093046U,	// UMAXV_VPZ_B
5841    604093046U,	// UMAXV_VPZ_D
5842    604093046U,	// UMAXV_VPZ_H
5843    604093046U,	// UMAXV_VPZ_S
5844    134317581U,	// UMAXVv16i8v
5845    134322988U,	// UMAXVv4i16v
5846    134330309U,	// UMAXVv4i32v
5847    134324872U,	// UMAXVv8i16v
5848    134318512U,	// UMAXVv8i8v
5849    335575948U,	// UMAX_ZI_B
5850    402701196U,	// UMAX_ZI_D
5851    471923596U,	// UMAX_ZI_H
5852    536951692U,	// UMAX_ZI_S
5853    604011404U,	// UMAX_ZPmZ_B
5854    604027788U,	// UMAX_ZPmZ_D
5855    70318988U,	// UMAX_ZPmZ_H
5856    604060556U,	// UMAX_ZPmZ_S
5857    134301218U,	// UMAXv16i8
5858    134311907U,	// UMAXv2i32
5859    134306632U,	// UMAXv4i16
5860    134313993U,	// UMAXv4i32
5861    134308556U,	// UMAXv8i16
5862    134302147U,	// UMAXv8i8
5863    134300899U,	// UMINPv16i8
5864    134311517U,	// UMINPv2i32
5865    134306127U,	// UMINPv4i16
5866    134313448U,	// UMINPv4i32
5867    134308011U,	// UMINPv8i16
5868    134301859U,	// UMINPv8i8
5869    604093006U,	// UMINV_VPZ_B
5870    604093006U,	// UMINV_VPZ_D
5871    604093006U,	// UMINV_VPZ_H
5872    604093006U,	// UMINV_VPZ_S
5873    134317559U,	// UMINVv16i8v
5874    134322949U,	// UMINVv4i16v
5875    134330270U,	// UMINVv4i32v
5876    134324833U,	// UMINVv8i16v
5877    134318492U,	// UMINVv8i8v
5878    335570878U,	// UMIN_ZI_B
5879    402696126U,	// UMIN_ZI_D
5880    471918526U,	// UMIN_ZI_H
5881    536946622U,	// UMIN_ZI_S
5882    604006334U,	// UMIN_ZPmZ_B
5883    604022718U,	// UMIN_ZPmZ_D
5884    70313918U,	// UMIN_ZPmZ_H
5885    604055486U,	// UMIN_ZPmZ_S
5886    134300859U,	// UMINv16i8
5887    134311297U,	// UMINv2i32
5888    134305907U,	// UMINv4i16
5889    134313320U,	// UMINv4i32
5890    134307893U,	// UMINv8i16
5891    134301721U,	// UMINv8i8
5892    268557259U,	// UMLALv16i8_v8i16
5893    268554286U,	// UMLALv2i32_indexed
5894    268554286U,	// UMLALv2i32_v2i64
5895    268563512U,	// UMLALv4i16_indexed
5896    268563512U,	// UMLALv4i16_v4i32
5897    268553720U,	// UMLALv4i32_indexed
5898    268553720U,	// UMLALv4i32_v2i64
5899    268562590U,	// UMLALv8i16_indexed
5900    268562590U,	// UMLALv8i16_v4i32
5901    268558109U,	// UMLALv8i8_v8i16
5902    268557402U,	// UMLSLv16i8_v8i16
5903    268554510U,	// UMLSLv2i32_indexed
5904    268554510U,	// UMLSLv2i32_v2i64
5905    268563736U,	// UMLSLv4i16_indexed
5906    268563736U,	// UMLSLv4i16_v4i32
5907    268553878U,	// UMLSLv4i32_indexed
5908    268553878U,	// UMLSLv4i32_v2i64
5909    268562748U,	// UMLSLv8i16_indexed
5910    268562748U,	// UMLSLv8i16_v4i32
5911    268558319U,	// UMLSLv8i8_v8i16
5912    134321451U,	// UMOVvi16
5913    134326965U,	// UMOVvi32
5914    134319430U,	// UMOVvi64
5915    134316447U,	// UMOVvi8
5916    201434745U,	// UMSUBLrrr
5917    604005468U,	// UMULH_ZPmZ_B
5918    604021852U,	// UMULH_ZPmZ_D
5919    70313052U,	// UMULH_ZPmZ_H
5920    604054620U,	// UMULH_ZPmZ_S
5921    201434204U,	// UMULHrr
5922    134306884U,	// UMULLv16i8_v8i16
5923    134303982U,	// UMULLv2i32_indexed
5924    134303982U,	// UMULLv2i32_v2i64
5925    134313208U,	// UMULLv4i16_indexed
5926    134313208U,	// UMULLv4i16_v4i32
5927    134303347U,	// UMULLv4i32_indexed
5928    134303347U,	// UMULLv4i32_v2i64
5929    134312217U,	// UMULLv8i16_indexed
5930    134312217U,	// UMULLv8i16_v4i32
5931    134307803U,	// UMULLv8i8_v8i16
5932    335565794U,	// UQADD_ZI_B
5933    402691042U,	// UQADD_ZI_D
5934    471913442U,	// UQADD_ZI_H
5935    536941538U,	// UQADD_ZI_S
5936    335565794U,	// UQADD_ZZZ_B
5937    402691042U,	// UQADD_ZZZ_D
5938    471913442U,	// UQADD_ZZZ_H
5939    536941538U,	// UQADD_ZZZ_S
5940    134300624U,	// UQADDv16i8
5941    201429986U,	// UQADDv1i16
5942    201429986U,	// UQADDv1i32
5943    201429986U,	// UQADDv1i64
5944    201429986U,	// UQADDv1i8
5945    134310905U,	// UQADDv2i32
5946    134303601U,	// UQADDv2i64
5947    134305538U,	// UQADDv4i16
5948    134312732U,	// UQADDv4i32
5949    134307376U,	// UQADDv8i16
5950    134301505U,	// UQADDv8i8
5951    1073842771U,	// UQDECB_WPiI
5952    1073842771U,	// UQDECB_XPiI
5953    1073845150U,	// UQDECD_WPiI
5954    1073845150U,	// UQDECD_XPiI
5955    1073779614U,	// UQDECD_ZPiI
5956    1073849202U,	// UQDECH_WPiI
5957    1073849202U,	// UQDECH_XPiI
5958    6349682U,	// UQDECH_ZPiI
5959    335652988U,	// UQDECP_WP_B
5960    402761852U,	// UQDECP_WP_D
5961    1140959356U,	// UQDECP_WP_H
5962    536979580U,	// UQDECP_WP_S
5963    335652988U,	// UQDECP_XP_B
5964    402761852U,	// UQDECP_XP_D
5965    1140959356U,	// UQDECP_XP_H
5966    536979580U,	// UQDECP_XP_S
5967    43132U,	// UQDECP_ZP_D
5968    1209067644U,	// UQDECP_ZP_H
5969    75900U,	// UQDECP_ZP_S
5970    1073855206U,	// UQDECW_WPiI
5971    1073855206U,	// UQDECW_XPiI
5972    1073822438U,	// UQDECW_ZPiI
5973    1073842787U,	// UQINCB_WPiI
5974    1073842787U,	// UQINCB_XPiI
5975    1073845166U,	// UQINCD_WPiI
5976    1073845166U,	// UQINCD_XPiI
5977    1073779630U,	// UQINCD_ZPiI
5978    1073849218U,	// UQINCH_WPiI
5979    1073849218U,	// UQINCH_XPiI
5980    6349698U,	// UQINCH_ZPiI
5981    335653004U,	// UQINCP_WP_B
5982    402761868U,	// UQINCP_WP_D
5983    1140959372U,	// UQINCP_WP_H
5984    536979596U,	// UQINCP_WP_S
5985    335653004U,	// UQINCP_XP_B
5986    402761868U,	// UQINCP_XP_D
5987    1140959372U,	// UQINCP_XP_H
5988    536979596U,	// UQINCP_XP_S
5989    43148U,	// UQINCP_ZP_D
5990    1209067660U,	// UQINCP_ZP_H
5991    75916U,	// UQINCP_ZP_S
5992    1073855222U,	// UQINCW_WPiI
5993    1073855222U,	// UQINCW_XPiI
5994    1073822454U,	// UQINCW_ZPiI
5995    134300776U,	// UQRSHLv16i8
5996    201434814U,	// UQRSHLv1i16
5997    201434814U,	// UQRSHLv1i32
5998    201434814U,	// UQRSHLv1i64
5999    201434814U,	// UQRSHLv1i8
6000    134311166U,	// UQRSHLv2i32
6001    134303891U,	// UQRSHLv2i64
6002    134305776U,	// UQRSHLv4i16
6003    134313117U,	// UQRSHLv4i32
6004    134307714U,	// UQRSHLv8i16
6005    134301624U,	// UQRSHLv8i8
6006    201435118U,	// UQRSHRNb
6007    201435118U,	// UQRSHRNh
6008    201435118U,	// UQRSHRNs
6009    268550762U,	// UQRSHRNv16i8_shift
6010    134311340U,	// UQRSHRNv2i32_shift
6011    134305950U,	// UQRSHRNv4i16_shift
6012    268562820U,	// UQRSHRNv4i32_shift
6013    268557474U,	// UQRSHRNv8i16_shift
6014    134301764U,	// UQRSHRNv8i8_shift
6015    201434799U,	// UQSHLb
6016    201434799U,	// UQSHLd
6017    201434799U,	// UQSHLh
6018    201434799U,	// UQSHLs
6019    134300753U,	// UQSHLv16i8
6020    134300753U,	// UQSHLv16i8_shift
6021    201434799U,	// UQSHLv1i16
6022    201434799U,	// UQSHLv1i32
6023    201434799U,	// UQSHLv1i64
6024    201434799U,	// UQSHLv1i8
6025    134311145U,	// UQSHLv2i32
6026    134311145U,	// UQSHLv2i32_shift
6027    134303870U,	// UQSHLv2i64
6028    134303870U,	// UQSHLv2i64_shift
6029    134305755U,	// UQSHLv4i16
6030    134305755U,	// UQSHLv4i16_shift
6031    134313096U,	// UQSHLv4i32
6032    134313096U,	// UQSHLv4i32_shift
6033    134307693U,	// UQSHLv8i16
6034    134307693U,	// UQSHLv8i16_shift
6035    134301603U,	// UQSHLv8i8
6036    134301603U,	// UQSHLv8i8_shift
6037    201435101U,	// UQSHRNb
6038    201435101U,	// UQSHRNh
6039    201435101U,	// UQSHRNs
6040    268550735U,	// UQSHRNv16i8_shift
6041    134311317U,	// UQSHRNv2i32_shift
6042    134305927U,	// UQSHRNv4i16_shift
6043    268562795U,	// UQSHRNv4i32_shift
6044    268557449U,	// UQSHRNv8i16_shift
6045    134301741U,	// UQSHRNv8i8_shift
6046    335563963U,	// UQSUB_ZI_B
6047    402689211U,	// UQSUB_ZI_D
6048    471911611U,	// UQSUB_ZI_H
6049    536939707U,	// UQSUB_ZI_S
6050    335563963U,	// UQSUB_ZZZ_B
6051    402689211U,	// UQSUB_ZZZ_D
6052    471911611U,	// UQSUB_ZZZ_H
6053    536939707U,	// UQSUB_ZZZ_S
6054    134300502U,	// UQSUBv16i8
6055    201428155U,	// UQSUBv1i16
6056    201428155U,	// UQSUBv1i32
6057    201428155U,	// UQSUBv1i64
6058    201428155U,	// UQSUBv1i8
6059    134310787U,	// UQSUBv2i32
6060    134303551U,	// UQSUBv2i64
6061    134305420U,	// UQSUBv4i16
6062    134312604U,	// UQSUBv4i32
6063    134307258U,	// UQSUBv8i16
6064    134301415U,	// UQSUBv8i8
6065    268550798U,	// UQXTNv16i8
6066    201435154U,	// UQXTNv1i16
6067    201435154U,	// UQXTNv1i32
6068    201435154U,	// UQXTNv1i8
6069    134311373U,	// UQXTNv2i32
6070    134305983U,	// UQXTNv4i16
6071    268562853U,	// UQXTNv4i32
6072    268557507U,	// UQXTNv8i16
6073    134301794U,	// UQXTNv8i8
6074    134310956U,	// URECPEv2i32
6075    134312783U,	// URECPEv4i32
6076    134300577U,	// URHADDv16i8
6077    134310862U,	// URHADDv2i32
6078    134305495U,	// URHADDv4i16
6079    134312689U,	// URHADDv4i32
6080    134307333U,	// URHADDv8i16
6081    134301462U,	// URHADDv8i8
6082    134300799U,	// URSHLv16i8
6083    201434829U,	// URSHLv1i64
6084    134311187U,	// URSHLv2i32
6085    134303912U,	// URSHLv2i64
6086    134305797U,	// URSHLv4i16
6087    134313138U,	// URSHLv4i32
6088    134307735U,	// URSHLv8i16
6089    134301645U,	// URSHLv8i8
6090    201435501U,	// URSHRd
6091    134300962U,	// URSHRv16i8_shift
6092    134311596U,	// URSHRv2i32_shift
6093    134304223U,	// URSHRv2i64_shift
6094    134306206U,	// URSHRv4i16_shift
6095    134313527U,	// URSHRv4i32_shift
6096    134308090U,	// URSHRv8i16_shift
6097    134301916U,	// URSHRv8i8_shift
6098    134310979U,	// URSQRTEv2i32
6099    134312806U,	// URSQRTEv4i32
6100    738378029U,	// URSRAd
6101    268550934U,	// URSRAv16i8_shift
6102    268561205U,	// URSRAv2i32_shift
6103    268553989U,	// URSRAv2i64_shift
6104    268555838U,	// URSRAv4i16_shift
6105    268563022U,	// URSRAv4i32_shift
6106    268557676U,	// URSRAv8i16_shift
6107    268551853U,	// URSRAv8i8_shift
6108    134306851U,	// USHLLv16i8_shift
6109    134303950U,	// USHLLv2i32_shift
6110    134313176U,	// USHLLv4i16_shift
6111    134303312U,	// USHLLv4i32_shift
6112    134312182U,	// USHLLv8i16_shift
6113    134307773U,	// USHLLv8i8_shift
6114    134300820U,	// USHLv16i8
6115    201434842U,	// USHLv1i64
6116    134311206U,	// USHLv2i32
6117    134303931U,	// USHLv2i64
6118    134305816U,	// USHLv4i16
6119    134313157U,	// USHLv4i32
6120    134307754U,	// USHLv8i16
6121    134301664U,	// USHLv8i8
6122    201435514U,	// USHRd
6123    134300983U,	// USHRv16i8_shift
6124    134311615U,	// USHRv2i32_shift
6125    134304242U,	// USHRv2i64_shift
6126    134306225U,	// USHRv4i16_shift
6127    134313546U,	// USHRv4i32_shift
6128    134308109U,	// USHRv8i16_shift
6129    134301935U,	// USHRv8i8_shift
6130    268551107U,	// USQADDv16i8
6131    738382809U,	// USQADDv1i16
6132    738382809U,	// USQADDv1i32
6133    738382809U,	// USQADDv1i64
6134    738382809U,	// USQADDv1i8
6135    268561389U,	// USQADDv2i32
6136    268554085U,	// USQADDv2i64
6137    268556022U,	// USQADDv4i16
6138    268563216U,	// USQADDv4i32
6139    268557860U,	// USQADDv8i16
6140    268551989U,	// USQADDv8i8
6141    738378042U,	// USRAd
6142    268550955U,	// USRAv16i8_shift
6143    268561224U,	// USRAv2i32_shift
6144    268554008U,	// USRAv2i64_shift
6145    268555857U,	// USRAv4i16_shift
6146    268563041U,	// USRAv4i32_shift
6147    268557695U,	// USRAv8i16_shift
6148    268551872U,	// USRAv8i8_shift
6149    134306785U,	// USUBLv16i8_v8i16
6150    134303810U,	// USUBLv2i32_v2i64
6151    134313036U,	// USUBLv4i16_v4i32
6152    134303246U,	// USUBLv4i32_v2i64
6153    134312116U,	// USUBLv8i16_v4i32
6154    134307633U,	// USUBLv8i8_v8i16
6155    134307090U,	// USUBWv16i8_v8i16
6156    134304510U,	// USUBWv2i32_v2i64
6157    134313945U,	// USUBWv4i16_v4i32
6158    134303431U,	// USUBWv4i32_v2i64
6159    134312436U,	// USUBWv8i16_v4i32
6160    134308508U,	// USUBWv8i8_v8i16
6161    536913352U,	// UUNPKHI_ZZ_D
6162    48293320U,	// UUNPKHI_ZZ_H
6163    1140925896U,	// UUNPKHI_ZZ_S
6164    536914013U,	// UUNPKLO_ZZ_D
6165    48293981U,	// UUNPKLO_ZZ_H
6166    1140926557U,	// UUNPKLO_ZZ_S
6167    35993U,	// UXTB_ZPmZ_D
6168    68209817U,	// UXTB_ZPmZ_H
6169    68761U,	// UXTB_ZPmZ_S
6170    42385U,	// UXTH_ZPmZ_D
6171    75153U,	// UXTH_ZPmZ_S
6172    47976U,	// UXTW_ZPmZ_D
6173    335560722U,	// UZP1_PPP_B
6174    402685970U,	// UZP1_PPP_D
6175    471908370U,	// UZP1_PPP_H
6176    536936466U,	// UZP1_PPP_S
6177    335560722U,	// UZP1_ZZZ_B
6178    402685970U,	// UZP1_ZZZ_D
6179    471908370U,	// UZP1_ZZZ_H
6180    536936466U,	// UZP1_ZZZ_S
6181    134300179U,	// UZP1v16i8
6182    134310616U,	// UZP1v2i32
6183    134303169U,	// UZP1v2i64
6184    134305239U,	// UZP1v4i16
6185    134312000U,	// UZP1v4i32
6186    134306711U,	// UZP1v8i16
6187    134301255U,	// UZP1v8i8
6188    335560789U,	// UZP2_PPP_B
6189    402686037U,	// UZP2_PPP_D
6190    471908437U,	// UZP2_PPP_H
6191    536936533U,	// UZP2_PPP_S
6192    335560789U,	// UZP2_ZZZ_B
6193    402686037U,	// UZP2_ZZZ_D
6194    471908437U,	// UZP2_ZZZ_H
6195    536936533U,	// UZP2_ZZZ_S
6196    134300366U,	// UZP2v16i8
6197    134310643U,	// UZP2v2i32
6198    134303411U,	// UZP2v2i64
6199    134305276U,	// UZP2v4i16
6200    134312416U,	// UZP2v4i32
6201    134307070U,	// UZP2v8i16
6202    134301292U,	// UZP2v8i8
6203    201348149U,	// WHILELE_PWW_B
6204    201364533U,	// WHILELE_PWW_D
6205    478204981U,	// WHILELE_PWW_H
6206    201397301U,	// WHILELE_PWW_S
6207    201348149U,	// WHILELE_PXX_B
6208    201364533U,	// WHILELE_PXX_D
6209    478204981U,	// WHILELE_PXX_H
6210    201397301U,	// WHILELE_PXX_S
6211    201353282U,	// WHILELO_PWW_B
6212    201369666U,	// WHILELO_PWW_D
6213    478210114U,	// WHILELO_PWW_H
6214    201402434U,	// WHILELO_PWW_S
6215    201353282U,	// WHILELO_PXX_B
6216    201369666U,	// WHILELO_PXX_D
6217    478210114U,	// WHILELO_PXX_H
6218    201402434U,	// WHILELO_PXX_S
6219    201357489U,	// WHILELS_PWW_B
6220    201373873U,	// WHILELS_PWW_D
6221    478214321U,	// WHILELS_PWW_H
6222    201406641U,	// WHILELS_PWW_S
6223    201357489U,	// WHILELS_PXX_B
6224    201373873U,	// WHILELS_PXX_D
6225    478214321U,	// WHILELS_PXX_H
6226    201406641U,	// WHILELS_PXX_S
6227    201357673U,	// WHILELT_PWW_B
6228    201374057U,	// WHILELT_PWW_D
6229    478214505U,	// WHILELT_PWW_H
6230    201406825U,	// WHILELT_PWW_S
6231    201357673U,	// WHILELT_PXX_B
6232    201374057U,	// WHILELT_PXX_D
6233    478214505U,	// WHILELT_PXX_H
6234    201406825U,	// WHILELT_PXX_S
6235    5269855U,	// WRFFR
6236    15844U,	// XAR
6237    5346191U,	// XPACD
6238    5350831U,	// XPACI
6239    15790U,	// XPACLRI
6240    268550788U,	// XTNv16i8
6241    134311365U,	// XTNv2i32
6242    134305975U,	// XTNv4i16
6243    268562844U,	// XTNv4i32
6244    268557498U,	// XTNv8i16
6245    134301786U,	// XTNv8i8
6246    335560716U,	// ZIP1_PPP_B
6247    402685964U,	// ZIP1_PPP_D
6248    471908364U,	// ZIP1_PPP_H
6249    536936460U,	// ZIP1_PPP_S
6250    335560716U,	// ZIP1_ZZZ_B
6251    402685964U,	// ZIP1_ZZZ_D
6252    471908364U,	// ZIP1_ZZZ_H
6253    536936460U,	// ZIP1_ZZZ_S
6254    134300169U,	// ZIP1v16i8
6255    134310607U,	// ZIP1v2i32
6256    134303160U,	// ZIP1v2i64
6257    134305230U,	// ZIP1v4i16
6258    134311991U,	// ZIP1v4i32
6259    134306702U,	// ZIP1v8i16
6260    134301246U,	// ZIP1v8i8
6261    335560783U,	// ZIP2_PPP_B
6262    402686031U,	// ZIP2_PPP_D
6263    471908431U,	// ZIP2_PPP_H
6264    536936527U,	// ZIP2_PPP_S
6265    335560783U,	// ZIP2_ZZZ_B
6266    402686031U,	// ZIP2_ZZZ_D
6267    471908431U,	// ZIP2_ZZZ_H
6268    536936527U,	// ZIP2_ZZZ_S
6269    134300356U,	// ZIP2v16i8
6270    134310634U,	// ZIP2v2i32
6271    134303402U,	// ZIP2v2i64
6272    134305267U,	// ZIP2v4i16
6273    134312407U,	// ZIP2v4i32
6274    134307061U,	// ZIP2v8i16
6275    134301283U,	// ZIP2v8i8
6276    604010928U,	// anonymous_1349
6277  };
6278
6279  static const uint32_t OpInfo1[] = {
6280    0U,	// PHI
6281    0U,	// INLINEASM
6282    0U,	// CFI_INSTRUCTION
6283    0U,	// EH_LABEL
6284    0U,	// GC_LABEL
6285    0U,	// ANNOTATION_LABEL
6286    0U,	// KILL
6287    0U,	// EXTRACT_SUBREG
6288    0U,	// INSERT_SUBREG
6289    0U,	// IMPLICIT_DEF
6290    0U,	// SUBREG_TO_REG
6291    0U,	// COPY_TO_REGCLASS
6292    0U,	// DBG_VALUE
6293    0U,	// DBG_LABEL
6294    0U,	// REG_SEQUENCE
6295    0U,	// COPY
6296    0U,	// BUNDLE
6297    0U,	// LIFETIME_START
6298    0U,	// LIFETIME_END
6299    0U,	// STACKMAP
6300    0U,	// FENTRY_CALL
6301    0U,	// PATCHPOINT
6302    0U,	// LOAD_STACK_GUARD
6303    0U,	// STATEPOINT
6304    0U,	// LOCAL_ESCAPE
6305    0U,	// FAULTING_OP
6306    0U,	// PATCHABLE_OP
6307    0U,	// PATCHABLE_FUNCTION_ENTER
6308    0U,	// PATCHABLE_RET
6309    0U,	// PATCHABLE_FUNCTION_EXIT
6310    0U,	// PATCHABLE_TAIL_CALL
6311    0U,	// PATCHABLE_EVENT_CALL
6312    0U,	// PATCHABLE_TYPED_EVENT_CALL
6313    0U,	// ICALL_BRANCH_FUNNEL
6314    0U,	// G_ADD
6315    0U,	// G_SUB
6316    0U,	// G_MUL
6317    0U,	// G_SDIV
6318    0U,	// G_UDIV
6319    0U,	// G_SREM
6320    0U,	// G_UREM
6321    0U,	// G_AND
6322    0U,	// G_OR
6323    0U,	// G_XOR
6324    0U,	// G_IMPLICIT_DEF
6325    0U,	// G_PHI
6326    0U,	// G_FRAME_INDEX
6327    0U,	// G_GLOBAL_VALUE
6328    0U,	// G_EXTRACT
6329    0U,	// G_UNMERGE_VALUES
6330    0U,	// G_INSERT
6331    0U,	// G_MERGE_VALUES
6332    0U,	// G_PTRTOINT
6333    0U,	// G_INTTOPTR
6334    0U,	// G_BITCAST
6335    0U,	// G_LOAD
6336    0U,	// G_SEXTLOAD
6337    0U,	// G_ZEXTLOAD
6338    0U,	// G_STORE
6339    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
6340    0U,	// G_ATOMIC_CMPXCHG
6341    0U,	// G_ATOMICRMW_XCHG
6342    0U,	// G_ATOMICRMW_ADD
6343    0U,	// G_ATOMICRMW_SUB
6344    0U,	// G_ATOMICRMW_AND
6345    0U,	// G_ATOMICRMW_NAND
6346    0U,	// G_ATOMICRMW_OR
6347    0U,	// G_ATOMICRMW_XOR
6348    0U,	// G_ATOMICRMW_MAX
6349    0U,	// G_ATOMICRMW_MIN
6350    0U,	// G_ATOMICRMW_UMAX
6351    0U,	// G_ATOMICRMW_UMIN
6352    0U,	// G_BRCOND
6353    0U,	// G_BRINDIRECT
6354    0U,	// G_INTRINSIC
6355    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
6356    0U,	// G_ANYEXT
6357    0U,	// G_TRUNC
6358    0U,	// G_CONSTANT
6359    0U,	// G_FCONSTANT
6360    0U,	// G_VASTART
6361    0U,	// G_VAARG
6362    0U,	// G_SEXT
6363    0U,	// G_ZEXT
6364    0U,	// G_SHL
6365    0U,	// G_LSHR
6366    0U,	// G_ASHR
6367    0U,	// G_ICMP
6368    0U,	// G_FCMP
6369    0U,	// G_SELECT
6370    0U,	// G_UADDE
6371    0U,	// G_USUBE
6372    0U,	// G_SADDO
6373    0U,	// G_SSUBO
6374    0U,	// G_UMULO
6375    0U,	// G_SMULO
6376    0U,	// G_UMULH
6377    0U,	// G_SMULH
6378    0U,	// G_FADD
6379    0U,	// G_FSUB
6380    0U,	// G_FMUL
6381    0U,	// G_FMA
6382    0U,	// G_FDIV
6383    0U,	// G_FREM
6384    0U,	// G_FPOW
6385    0U,	// G_FEXP
6386    0U,	// G_FEXP2
6387    0U,	// G_FLOG
6388    0U,	// G_FLOG2
6389    0U,	// G_FNEG
6390    0U,	// G_FPEXT
6391    0U,	// G_FPTRUNC
6392    0U,	// G_FPTOSI
6393    0U,	// G_FPTOUI
6394    0U,	// G_SITOFP
6395    0U,	// G_UITOFP
6396    0U,	// G_FABS
6397    0U,	// G_GEP
6398    0U,	// G_PTR_MASK
6399    0U,	// G_BR
6400    0U,	// G_INSERT_VECTOR_ELT
6401    0U,	// G_EXTRACT_VECTOR_ELT
6402    0U,	// G_SHUFFLE_VECTOR
6403    0U,	// G_BSWAP
6404    0U,	// G_ADDRSPACE_CAST
6405    0U,	// G_BLOCK_ADDR
6406    0U,	// ABS_ZPmZ_B
6407    64U,	// ABS_ZPmZ_D
6408    129U,	// ABS_ZPmZ_H
6409    192U,	// ABS_ZPmZ_S
6410    2U,	// ABSv16i8
6411    2U,	// ABSv1i64
6412    2U,	// ABSv2i32
6413    2U,	// ABSv2i64
6414    2U,	// ABSv4i16
6415    2U,	// ABSv4i32
6416    2U,	// ABSv8i16
6417    2U,	// ABSv8i8
6418    259U,	// ADCSWr
6419    259U,	// ADCSXr
6420    259U,	// ADCWr
6421    259U,	// ADCXr
6422    323U,	// ADDHNv2i64_v2i32
6423    387U,	// ADDHNv2i64_v4i32
6424    323U,	// ADDHNv4i32_v4i16
6425    387U,	// ADDHNv4i32_v8i16
6426    387U,	// ADDHNv8i16_v16i8
6427    323U,	// ADDHNv8i16_v8i8
6428    259U,	// ADDPL_XXI
6429    323U,	// ADDPv16i8
6430    323U,	// ADDPv2i32
6431    323U,	// ADDPv2i64
6432    2U,	// ADDPv2i64p
6433    323U,	// ADDPv4i16
6434    323U,	// ADDPv4i32
6435    323U,	// ADDPv8i16
6436    323U,	// ADDPv8i8
6437    451U,	// ADDSWri
6438    0U,	// ADDSWrr
6439    515U,	// ADDSWrs
6440    579U,	// ADDSWrx
6441    451U,	// ADDSXri
6442    0U,	// ADDSXrr
6443    515U,	// ADDSXrs
6444    579U,	// ADDSXrx
6445    8451U,	// ADDSXrx64
6446    259U,	// ADDVL_XXI
6447    2U,	// ADDVv16i8v
6448    2U,	// ADDVv4i16v
6449    2U,	// ADDVv4i32v
6450    2U,	// ADDVv8i16v
6451    2U,	// ADDVv8i8v
6452    451U,	// ADDWri
6453    0U,	// ADDWrr
6454    515U,	// ADDWrs
6455    579U,	// ADDWrx
6456    451U,	// ADDXri
6457    0U,	// ADDXrr
6458    515U,	// ADDXrs
6459    579U,	// ADDXrx
6460    8451U,	// ADDXrx64
6461    643U,	// ADD_ZI_B
6462    707U,	// ADD_ZI_D
6463    4U,	// ADD_ZI_H
6464    771U,	// ADD_ZI_S
6465    17216U,	// ADD_ZPmZ_B
6466    279424U,	// ADD_ZPmZ_D
6467    549829U,	// ADD_ZPmZ_H
6468    803840U,	// ADD_ZPmZ_S
6469    835U,	// ADD_ZZZ_B
6470    899U,	// ADD_ZZZ_D
6471    133U,	// ADD_ZZZ_H
6472    1027U,	// ADD_ZZZ_S
6473    0U,	// ADDlowTLS
6474    323U,	// ADDv16i8
6475    259U,	// ADDv1i64
6476    323U,	// ADDv2i32
6477    323U,	// ADDv2i64
6478    323U,	// ADDv4i16
6479    323U,	// ADDv4i32
6480    323U,	// ADDv8i16
6481    323U,	// ADDv8i8
6482    0U,	// ADJCALLSTACKDOWN
6483    0U,	// ADJCALLSTACKUP
6484    2U,	// ADR
6485    0U,	// ADRP
6486    1091U,	// ADR_LSL_ZZZ_D_0
6487    1155U,	// ADR_LSL_ZZZ_D_1
6488    1219U,	// ADR_LSL_ZZZ_D_2
6489    1283U,	// ADR_LSL_ZZZ_D_3
6490    1347U,	// ADR_LSL_ZZZ_S_0
6491    1411U,	// ADR_LSL_ZZZ_S_1
6492    1475U,	// ADR_LSL_ZZZ_S_2
6493    1539U,	// ADR_LSL_ZZZ_S_3
6494    1603U,	// ADR_SXTW_ZZZ_D_0
6495    1667U,	// ADR_SXTW_ZZZ_D_1
6496    1731U,	// ADR_SXTW_ZZZ_D_2
6497    1795U,	// ADR_SXTW_ZZZ_D_3
6498    1859U,	// ADR_UXTW_ZZZ_D_0
6499    1923U,	// ADR_UXTW_ZZZ_D_1
6500    1987U,	// ADR_UXTW_ZZZ_D_2
6501    2051U,	// ADR_UXTW_ZZZ_D_3
6502    2U,	// AESDrr
6503    2U,	// AESErr
6504    2U,	// AESIMCrr
6505    0U,	// AESIMCrrTied
6506    2U,	// AESMCrr
6507    0U,	// AESMCrrTied
6508    2115U,	// ANDSWri
6509    0U,	// ANDSWrr
6510    515U,	// ANDSWrs
6511    2179U,	// ANDSXri
6512    0U,	// ANDSXrr
6513    515U,	// ANDSXrs
6514    17222U,	// ANDS_PPzPP
6515    835U,	// ANDV_VPZ_B
6516    899U,	// ANDV_VPZ_D
6517    2243U,	// ANDV_VPZ_H
6518    1027U,	// ANDV_VPZ_S
6519    2115U,	// ANDWri
6520    0U,	// ANDWrr
6521    515U,	// ANDWrs
6522    2179U,	// ANDXri
6523    0U,	// ANDXrr
6524    515U,	// ANDXrs
6525    17222U,	// AND_PPzPP
6526    2179U,	// AND_ZI
6527    17216U,	// AND_ZPmZ_B
6528    279424U,	// AND_ZPmZ_D
6529    549829U,	// AND_ZPmZ_H
6530    803840U,	// AND_ZPmZ_S
6531    899U,	// AND_ZZZ
6532    323U,	// ANDv16i8
6533    323U,	// ANDv8i8
6534    1065792U,	// ASRD_ZPmI_B
6535    1065856U,	// ASRD_ZPmI_D
6536    33733U,	// ASRD_ZPmI_H
6537    1065984U,	// ASRD_ZPmI_S
6538    17216U,	// ASRR_ZPmZ_B
6539    279424U,	// ASRR_ZPmZ_D
6540    549829U,	// ASRR_ZPmZ_H
6541    803840U,	// ASRR_ZPmZ_S
6542    259U,	// ASRVWr
6543    259U,	// ASRVXr
6544    279360U,	// ASR_WIDE_ZPmZ_B
6545    41925U,	// ASR_WIDE_ZPmZ_H
6546    279552U,	// ASR_WIDE_ZPmZ_S
6547    899U,	// ASR_WIDE_ZZZ_B
6548    7U,	// ASR_WIDE_ZZZ_H
6549    899U,	// ASR_WIDE_ZZZ_S
6550    1065792U,	// ASR_ZPmI_B
6551    1065856U,	// ASR_ZPmI_D
6552    33733U,	// ASR_ZPmI_H
6553    1065984U,	// ASR_ZPmI_S
6554    17216U,	// ASR_ZPmZ_B
6555    279424U,	// ASR_ZPmZ_D
6556    549829U,	// ASR_ZPmZ_H
6557    803840U,	// ASR_ZPmZ_S
6558    259U,	// ASR_ZZI_B
6559    259U,	// ASR_ZZI_D
6560    8U,	// ASR_ZZI_H
6561    259U,	// ASR_ZZI_S
6562    2U,	// AUTDA
6563    2U,	// AUTDB
6564    0U,	// AUTDZA
6565    0U,	// AUTDZB
6566    2U,	// AUTIA
6567    0U,	// AUTIA1716
6568    0U,	// AUTIASP
6569    0U,	// AUTIAZ
6570    2U,	// AUTIB
6571    0U,	// AUTIB1716
6572    0U,	// AUTIBSP
6573    0U,	// AUTIBZ
6574    0U,	// AUTIZA
6575    0U,	// AUTIZB
6576    0U,	// B
6577    0U,	// BCAX
6578    1329411U,	// BFMWri
6579    1329411U,	// BFMXri
6580    0U,	// BICSWrr
6581    515U,	// BICSWrs
6582    0U,	// BICSXrr
6583    515U,	// BICSXrs
6584    17222U,	// BICS_PPzPP
6585    0U,	// BICWrr
6586    515U,	// BICWrs
6587    0U,	// BICXrr
6588    515U,	// BICXrs
6589    17222U,	// BIC_PPzPP
6590    17216U,	// BIC_ZPmZ_B
6591    279424U,	// BIC_ZPmZ_D
6592    549829U,	// BIC_ZPmZ_H
6593    803840U,	// BIC_ZPmZ_S
6594    899U,	// BIC_ZZZ
6595    323U,	// BICv16i8
6596    0U,	// BICv2i32
6597    0U,	// BICv4i16
6598    0U,	// BICv4i32
6599    0U,	// BICv8i16
6600    323U,	// BICv8i8
6601    323U,	// BIFv16i8
6602    323U,	// BIFv8i8
6603    387U,	// BITv16i8
6604    387U,	// BITv8i8
6605    0U,	// BL
6606    0U,	// BLR
6607    2U,	// BLRAA
6608    0U,	// BLRAAZ
6609    2U,	// BLRAB
6610    0U,	// BLRABZ
6611    0U,	// BR
6612    2U,	// BRAA
6613    0U,	// BRAAZ
6614    2U,	// BRAB
6615    0U,	// BRABZ
6616    0U,	// BRK
6617    838U,	// BRKAS_PPzP
6618    0U,	// BRKA_PPmP
6619    838U,	// BRKA_PPzP
6620    838U,	// BRKBS_PPzP
6621    0U,	// BRKB_PPmP
6622    838U,	// BRKB_PPzP
6623    17222U,	// BRKNS_PPzP
6624    17222U,	// BRKN_PPzP
6625    17222U,	// BRKPAS_PPzPP
6626    17222U,	// BRKPA_PPzPP
6627    17222U,	// BRKPBS_PPzPP
6628    17222U,	// BRKPB_PPzPP
6629    387U,	// BSLv16i8
6630    387U,	// BSLv8i8
6631    0U,	// Bcc
6632    51465U,	// CASAB
6633    51465U,	// CASAH
6634    51465U,	// CASALB
6635    51465U,	// CASALH
6636    51465U,	// CASALW
6637    51465U,	// CASALX
6638    51465U,	// CASAW
6639    51465U,	// CASAX
6640    51465U,	// CASB
6641    51465U,	// CASH
6642    51465U,	// CASLB
6643    51465U,	// CASLH
6644    51465U,	// CASLW
6645    51465U,	// CASLX
6646    0U,	// CASPALW
6647    0U,	// CASPALX
6648    0U,	// CASPAW
6649    0U,	// CASPAX
6650    0U,	// CASPLW
6651    0U,	// CASPLX
6652    0U,	// CASPW
6653    0U,	// CASPX
6654    51465U,	// CASW
6655    51465U,	// CASX
6656    0U,	// CBNZW
6657    0U,	// CBNZX
6658    0U,	// CBZW
6659    0U,	// CBZX
6660    1589507U,	// CCMNWi
6661    1589507U,	// CCMNWr
6662    1589507U,	// CCMNXi
6663    1589507U,	// CCMNXr
6664    1589507U,	// CCMPWi
6665    1589507U,	// CCMPWr
6666    1589507U,	// CCMPXi
6667    1589507U,	// CCMPXr
6668    0U,	// CFINV
6669    16643U,	// CLASTA_RPZ_B
6670    278787U,	// CLASTA_RPZ_D
6671    1851651U,	// CLASTA_RPZ_H
6672    803075U,	// CLASTA_RPZ_S
6673    16643U,	// CLASTA_VPZ_B
6674    278787U,	// CLASTA_VPZ_D
6675    1851651U,	// CLASTA_VPZ_H
6676    803075U,	// CLASTA_VPZ_S
6677    17219U,	// CLASTA_ZPZ_B
6678    279427U,	// CLASTA_ZPZ_D
6679    549829U,	// CLASTA_ZPZ_H
6680    803843U,	// CLASTA_ZPZ_S
6681    16643U,	// CLASTB_RPZ_B
6682    278787U,	// CLASTB_RPZ_D
6683    1851651U,	// CLASTB_RPZ_H
6684    803075U,	// CLASTB_RPZ_S
6685    16643U,	// CLASTB_VPZ_B
6686    278787U,	// CLASTB_VPZ_D
6687    1851651U,	// CLASTB_VPZ_H
6688    803075U,	// CLASTB_VPZ_S
6689    17219U,	// CLASTB_ZPZ_B
6690    279427U,	// CLASTB_ZPZ_D
6691    549829U,	// CLASTB_ZPZ_H
6692    803843U,	// CLASTB_ZPZ_S
6693    0U,	// CLREX
6694    2U,	// CLSWr
6695    2U,	// CLSXr
6696    0U,	// CLS_ZPmZ_B
6697    64U,	// CLS_ZPmZ_D
6698    129U,	// CLS_ZPmZ_H
6699    192U,	// CLS_ZPmZ_S
6700    2U,	// CLSv16i8
6701    2U,	// CLSv2i32
6702    2U,	// CLSv4i16
6703    2U,	// CLSv4i32
6704    2U,	// CLSv8i16
6705    2U,	// CLSv8i8
6706    2U,	// CLZWr
6707    2U,	// CLZXr
6708    0U,	// CLZ_ZPmZ_B
6709    64U,	// CLZ_ZPmZ_D
6710    129U,	// CLZ_ZPmZ_H
6711    192U,	// CLZ_ZPmZ_S
6712    2U,	// CLZv16i8
6713    2U,	// CLZv2i32
6714    2U,	// CLZv4i16
6715    2U,	// CLZv4i32
6716    2U,	// CLZv8i16
6717    2U,	// CLZv8i8
6718    323U,	// CMEQv16i8
6719    10U,	// CMEQv16i8rz
6720    259U,	// CMEQv1i64
6721    10U,	// CMEQv1i64rz
6722    323U,	// CMEQv2i32
6723    10U,	// CMEQv2i32rz
6724    323U,	// CMEQv2i64
6725    10U,	// CMEQv2i64rz
6726    323U,	// CMEQv4i16
6727    10U,	// CMEQv4i16rz
6728    323U,	// CMEQv4i32
6729    10U,	// CMEQv4i32rz
6730    323U,	// CMEQv8i16
6731    10U,	// CMEQv8i16rz
6732    323U,	// CMEQv8i8
6733    10U,	// CMEQv8i8rz
6734    323U,	// CMGEv16i8
6735    10U,	// CMGEv16i8rz
6736    259U,	// CMGEv1i64
6737    10U,	// CMGEv1i64rz
6738    323U,	// CMGEv2i32
6739    10U,	// CMGEv2i32rz
6740    323U,	// CMGEv2i64
6741    10U,	// CMGEv2i64rz
6742    323U,	// CMGEv4i16
6743    10U,	// CMGEv4i16rz
6744    323U,	// CMGEv4i32
6745    10U,	// CMGEv4i32rz
6746    323U,	// CMGEv8i16
6747    10U,	// CMGEv8i16rz
6748    323U,	// CMGEv8i8
6749    10U,	// CMGEv8i8rz
6750    323U,	// CMGTv16i8
6751    10U,	// CMGTv16i8rz
6752    259U,	// CMGTv1i64
6753    10U,	// CMGTv1i64rz
6754    323U,	// CMGTv2i32
6755    10U,	// CMGTv2i32rz
6756    323U,	// CMGTv2i64
6757    10U,	// CMGTv2i64rz
6758    323U,	// CMGTv4i16
6759    10U,	// CMGTv4i16rz
6760    323U,	// CMGTv4i32
6761    10U,	// CMGTv4i32rz
6762    323U,	// CMGTv8i16
6763    10U,	// CMGTv8i16rz
6764    323U,	// CMGTv8i8
6765    10U,	// CMGTv8i8rz
6766    323U,	// CMHIv16i8
6767    259U,	// CMHIv1i64
6768    323U,	// CMHIv2i32
6769    323U,	// CMHIv2i64
6770    323U,	// CMHIv4i16
6771    323U,	// CMHIv4i32
6772    323U,	// CMHIv8i16
6773    323U,	// CMHIv8i8
6774    323U,	// CMHSv16i8
6775    259U,	// CMHSv1i64
6776    323U,	// CMHSv2i32
6777    323U,	// CMHSv2i64
6778    323U,	// CMHSv4i16
6779    323U,	// CMHSv4i32
6780    323U,	// CMHSv8i16
6781    323U,	// CMHSv8i8
6782    10U,	// CMLEv16i8rz
6783    10U,	// CMLEv1i64rz
6784    10U,	// CMLEv2i32rz
6785    10U,	// CMLEv2i64rz
6786    10U,	// CMLEv4i16rz
6787    10U,	// CMLEv4i32rz
6788    10U,	// CMLEv8i16rz
6789    10U,	// CMLEv8i8rz
6790    10U,	// CMLTv16i8rz
6791    10U,	// CMLTv1i64rz
6792    10U,	// CMLTv2i32rz
6793    10U,	// CMLTv2i64rz
6794    10U,	// CMLTv4i16rz
6795    10U,	// CMLTv4i32rz
6796    10U,	// CMLTv8i16rz
6797    10U,	// CMLTv8i8rz
6798    1065798U,	// CMPEQ_PPzZI_B
6799    1065862U,	// CMPEQ_PPzZI_D
6800    33733U,	// CMPEQ_PPzZI_H
6801    1065990U,	// CMPEQ_PPzZI_S
6802    17222U,	// CMPEQ_PPzZZ_B
6803    279430U,	// CMPEQ_PPzZZ_D
6804    549829U,	// CMPEQ_PPzZZ_H
6805    803846U,	// CMPEQ_PPzZZ_S
6806    279366U,	// CMPEQ_WIDE_PPzZZ_B
6807    41925U,	// CMPEQ_WIDE_PPzZZ_H
6808    279558U,	// CMPEQ_WIDE_PPzZZ_S
6809    1065798U,	// CMPGE_PPzZI_B
6810    1065862U,	// CMPGE_PPzZI_D
6811    33733U,	// CMPGE_PPzZI_H
6812    1065990U,	// CMPGE_PPzZI_S
6813    17222U,	// CMPGE_PPzZZ_B
6814    279430U,	// CMPGE_PPzZZ_D
6815    549829U,	// CMPGE_PPzZZ_H
6816    803846U,	// CMPGE_PPzZZ_S
6817    279366U,	// CMPGE_WIDE_PPzZZ_B
6818    41925U,	// CMPGE_WIDE_PPzZZ_H
6819    279558U,	// CMPGE_WIDE_PPzZZ_S
6820    1065798U,	// CMPGT_PPzZI_B
6821    1065862U,	// CMPGT_PPzZI_D
6822    33733U,	// CMPGT_PPzZI_H
6823    1065990U,	// CMPGT_PPzZI_S
6824    17222U,	// CMPGT_PPzZZ_B
6825    279430U,	// CMPGT_PPzZZ_D
6826    549829U,	// CMPGT_PPzZZ_H
6827    803846U,	// CMPGT_PPzZZ_S
6828    279366U,	// CMPGT_WIDE_PPzZZ_B
6829    41925U,	// CMPGT_WIDE_PPzZZ_H
6830    279558U,	// CMPGT_WIDE_PPzZZ_S
6831    2114374U,	// CMPHI_PPzZI_B
6832    2114438U,	// CMPHI_PPzZI_D
6833    58309U,	// CMPHI_PPzZI_H
6834    2114566U,	// CMPHI_PPzZI_S
6835    17222U,	// CMPHI_PPzZZ_B
6836    279430U,	// CMPHI_PPzZZ_D
6837    549829U,	// CMPHI_PPzZZ_H
6838    803846U,	// CMPHI_PPzZZ_S
6839    279366U,	// CMPHI_WIDE_PPzZZ_B
6840    41925U,	// CMPHI_WIDE_PPzZZ_H
6841    279558U,	// CMPHI_WIDE_PPzZZ_S
6842    2114374U,	// CMPHS_PPzZI_B
6843    2114438U,	// CMPHS_PPzZI_D
6844    58309U,	// CMPHS_PPzZI_H
6845    2114566U,	// CMPHS_PPzZI_S
6846    17222U,	// CMPHS_PPzZZ_B
6847    279430U,	// CMPHS_PPzZZ_D
6848    549829U,	// CMPHS_PPzZZ_H
6849    803846U,	// CMPHS_PPzZZ_S
6850    279366U,	// CMPHS_WIDE_PPzZZ_B
6851    41925U,	// CMPHS_WIDE_PPzZZ_H
6852    279558U,	// CMPHS_WIDE_PPzZZ_S
6853    1065798U,	// CMPLE_PPzZI_B
6854    1065862U,	// CMPLE_PPzZI_D
6855    33733U,	// CMPLE_PPzZI_H
6856    1065990U,	// CMPLE_PPzZI_S
6857    279366U,	// CMPLE_WIDE_PPzZZ_B
6858    41925U,	// CMPLE_WIDE_PPzZZ_H
6859    279558U,	// CMPLE_WIDE_PPzZZ_S
6860    2114374U,	// CMPLO_PPzZI_B
6861    2114438U,	// CMPLO_PPzZI_D
6862    58309U,	// CMPLO_PPzZI_H
6863    2114566U,	// CMPLO_PPzZI_S
6864    279366U,	// CMPLO_WIDE_PPzZZ_B
6865    41925U,	// CMPLO_WIDE_PPzZZ_H
6866    279558U,	// CMPLO_WIDE_PPzZZ_S
6867    2114374U,	// CMPLS_PPzZI_B
6868    2114438U,	// CMPLS_PPzZI_D
6869    58309U,	// CMPLS_PPzZI_H
6870    2114566U,	// CMPLS_PPzZI_S
6871    279366U,	// CMPLS_WIDE_PPzZZ_B
6872    41925U,	// CMPLS_WIDE_PPzZZ_H
6873    279558U,	// CMPLS_WIDE_PPzZZ_S
6874    1065798U,	// CMPLT_PPzZI_B
6875    1065862U,	// CMPLT_PPzZI_D
6876    33733U,	// CMPLT_PPzZI_H
6877    1065990U,	// CMPLT_PPzZI_S
6878    279366U,	// CMPLT_WIDE_PPzZZ_B
6879    41925U,	// CMPLT_WIDE_PPzZZ_H
6880    279558U,	// CMPLT_WIDE_PPzZZ_S
6881    1065798U,	// CMPNE_PPzZI_B
6882    1065862U,	// CMPNE_PPzZI_D
6883    33733U,	// CMPNE_PPzZI_H
6884    1065990U,	// CMPNE_PPzZI_S
6885    17222U,	// CMPNE_PPzZZ_B
6886    279430U,	// CMPNE_PPzZZ_D
6887    549829U,	// CMPNE_PPzZZ_H
6888    803846U,	// CMPNE_PPzZZ_S
6889    279366U,	// CMPNE_WIDE_PPzZZ_B
6890    41925U,	// CMPNE_WIDE_PPzZZ_H
6891    279558U,	// CMPNE_WIDE_PPzZZ_S
6892    0U,	// CMP_SWAP_128
6893    0U,	// CMP_SWAP_16
6894    0U,	// CMP_SWAP_32
6895    0U,	// CMP_SWAP_64
6896    0U,	// CMP_SWAP_8
6897    323U,	// CMTSTv16i8
6898    259U,	// CMTSTv1i64
6899    323U,	// CMTSTv2i32
6900    323U,	// CMTSTv2i64
6901    323U,	// CMTSTv4i16
6902    323U,	// CMTSTv4i32
6903    323U,	// CMTSTv8i16
6904    323U,	// CMTSTv8i8
6905    0U,	// CNOT_ZPmZ_B
6906    64U,	// CNOT_ZPmZ_D
6907    129U,	// CNOT_ZPmZ_H
6908    192U,	// CNOT_ZPmZ_S
6909    11U,	// CNTB_XPiI
6910    11U,	// CNTD_XPiI
6911    11U,	// CNTH_XPiI
6912    835U,	// CNTP_XPP_B
6913    899U,	// CNTP_XPP_D
6914    2243U,	// CNTP_XPP_H
6915    1027U,	// CNTP_XPP_S
6916    11U,	// CNTW_XPiI
6917    0U,	// CNT_ZPmZ_B
6918    64U,	// CNT_ZPmZ_D
6919    129U,	// CNT_ZPmZ_H
6920    192U,	// CNT_ZPmZ_S
6921    2U,	// CNTv16i8
6922    2U,	// CNTv8i8
6923    899U,	// COMPACT_ZPZ_D
6924    1027U,	// COMPACT_ZPZ_S
6925    2368U,	// CPY_ZPmI_B
6926    2432U,	// CPY_ZPmI_D
6927    12U,	// CPY_ZPmI_H
6928    2496U,	// CPY_ZPmI_S
6929    2304U,	// CPY_ZPmR_B
6930    2304U,	// CPY_ZPmR_D
6931    141U,	// CPY_ZPmR_H
6932    2304U,	// CPY_ZPmR_S
6933    2304U,	// CPY_ZPmV_B
6934    2304U,	// CPY_ZPmV_D
6935    141U,	// CPY_ZPmV_H
6936    2304U,	// CPY_ZPmV_S
6937    2566U,	// CPY_ZPzI_B
6938    2630U,	// CPY_ZPzI_D
6939    14U,	// CPY_ZPzI_H
6940    2694U,	// CPY_ZPzI_S
6941    15U,	// CPYi16
6942    15U,	// CPYi32
6943    15U,	// CPYi64
6944    15U,	// CPYi8
6945    259U,	// CRC32Brr
6946    259U,	// CRC32CBrr
6947    259U,	// CRC32CHrr
6948    259U,	// CRC32CWrr
6949    259U,	// CRC32CXrr
6950    259U,	// CRC32Hrr
6951    259U,	// CRC32Wrr
6952    259U,	// CRC32Xrr
6953    1589507U,	// CSELWr
6954    1589507U,	// CSELXr
6955    1589507U,	// CSINCWr
6956    1589507U,	// CSINCXr
6957    1589507U,	// CSINVWr
6958    1589507U,	// CSINVXr
6959    1589507U,	// CSNEGWr
6960    1589507U,	// CSNEGXr
6961    2U,	// CTERMEQ_WW
6962    2U,	// CTERMEQ_XX
6963    2U,	// CTERMNE_WW
6964    2U,	// CTERMNE_XX
6965    0U,	// CompilerBarrier
6966    0U,	// DCPS1
6967    0U,	// DCPS2
6968    0U,	// DCPS3
6969    0U,	// DECB_XPiI
6970    0U,	// DECD_XPiI
6971    0U,	// DECD_ZPiI
6972    0U,	// DECH_XPiI
6973    0U,	// DECH_ZPiI
6974    2U,	// DECP_XP_B
6975    2U,	// DECP_XP_D
6976    2U,	// DECP_XP_H
6977    2U,	// DECP_XP_S
6978    2U,	// DECP_ZP_D
6979    0U,	// DECP_ZP_H
6980    2U,	// DECP_ZP_S
6981    0U,	// DECW_XPiI
6982    0U,	// DECW_ZPiI
6983    0U,	// DMB
6984    0U,	// DRPS
6985    0U,	// DSB
6986    0U,	// DUPM_ZI
6987    0U,	// DUP_ZI_B
6988    0U,	// DUP_ZI_D
6989    0U,	// DUP_ZI_H
6990    0U,	// DUP_ZI_S
6991    2U,	// DUP_ZR_B
6992    2U,	// DUP_ZR_D
6993    0U,	// DUP_ZR_H
6994    2U,	// DUP_ZR_S
6995    15U,	// DUP_ZZI_B
6996    15U,	// DUP_ZZI_D
6997    0U,	// DUP_ZZI_H
6998    0U,	// DUP_ZZI_Q
6999    15U,	// DUP_ZZI_S
7000    2U,	// DUPv16i8gpr
7001    15U,	// DUPv16i8lane
7002    2U,	// DUPv2i32gpr
7003    15U,	// DUPv2i32lane
7004    2U,	// DUPv2i64gpr
7005    15U,	// DUPv2i64lane
7006    2U,	// DUPv4i16gpr
7007    15U,	// DUPv4i16lane
7008    2U,	// DUPv4i32gpr
7009    15U,	// DUPv4i32lane
7010    2U,	// DUPv8i16gpr
7011    15U,	// DUPv8i16lane
7012    2U,	// DUPv8i8gpr
7013    15U,	// DUPv8i8lane
7014    0U,	// EONWrr
7015    515U,	// EONWrs
7016    0U,	// EONXrr
7017    515U,	// EONXrs
7018    0U,	// EOR3
7019    17222U,	// EORS_PPzPP
7020    835U,	// EORV_VPZ_B
7021    899U,	// EORV_VPZ_D
7022    2243U,	// EORV_VPZ_H
7023    1027U,	// EORV_VPZ_S
7024    2115U,	// EORWri
7025    0U,	// EORWrr
7026    515U,	// EORWrs
7027    2179U,	// EORXri
7028    0U,	// EORXrr
7029    515U,	// EORXrs
7030    17222U,	// EOR_PPzPP
7031    2179U,	// EOR_ZI
7032    17216U,	// EOR_ZPmZ_B
7033    279424U,	// EOR_ZPmZ_D
7034    549829U,	// EOR_ZPmZ_H
7035    803840U,	// EOR_ZPmZ_S
7036    899U,	// EOR_ZZZ
7037    323U,	// EORv16i8
7038    323U,	// EORv8i8
7039    0U,	// ERET
7040    0U,	// ERETAA
7041    0U,	// ERETAB
7042    1065219U,	// EXTRWrri
7043    1065219U,	// EXTRXrri
7044    2114371U,	// EXT_ZZI
7045    1065283U,	// EXTv16i8
7046    1065283U,	// EXTv8i8
7047    0U,	// F128CSEL
7048    259U,	// FABD16
7049    259U,	// FABD32
7050    259U,	// FABD64
7051    279424U,	// FABD_ZPmZ_D
7052    549829U,	// FABD_ZPmZ_H
7053    803840U,	// FABD_ZPmZ_S
7054    323U,	// FABDv2f32
7055    323U,	// FABDv2f64
7056    323U,	// FABDv4f16
7057    323U,	// FABDv4f32
7058    323U,	// FABDv8f16
7059    2U,	// FABSDr
7060    2U,	// FABSHr
7061    2U,	// FABSSr
7062    64U,	// FABS_ZPmZ_D
7063    129U,	// FABS_ZPmZ_H
7064    192U,	// FABS_ZPmZ_S
7065    2U,	// FABSv2f32
7066    2U,	// FABSv2f64
7067    2U,	// FABSv4f16
7068    2U,	// FABSv4f32
7069    2U,	// FABSv8f16
7070    259U,	// FACGE16
7071    259U,	// FACGE32
7072    259U,	// FACGE64
7073    279430U,	// FACGE_PPzZZ_D
7074    549829U,	// FACGE_PPzZZ_H
7075    803846U,	// FACGE_PPzZZ_S
7076    323U,	// FACGEv2f32
7077    323U,	// FACGEv2f64
7078    323U,	// FACGEv4f16
7079    323U,	// FACGEv4f32
7080    323U,	// FACGEv8f16
7081    259U,	// FACGT16
7082    259U,	// FACGT32
7083    259U,	// FACGT64
7084    279430U,	// FACGT_PPzZZ_D
7085    549829U,	// FACGT_PPzZZ_H
7086    803846U,	// FACGT_PPzZZ_S
7087    323U,	// FACGTv2f32
7088    323U,	// FACGTv2f64
7089    323U,	// FACGTv4f16
7090    323U,	// FACGTv4f32
7091    323U,	// FACGTv8f16
7092    278787U,	// FADDA_VPZ_D
7093    1851651U,	// FADDA_VPZ_H
7094    803075U,	// FADDA_VPZ_S
7095    259U,	// FADDDrr
7096    259U,	// FADDHrr
7097    323U,	// FADDPv2f32
7098    323U,	// FADDPv2f64
7099    2U,	// FADDPv2i16p
7100    2U,	// FADDPv2i32p
7101    2U,	// FADDPv2i64p
7102    323U,	// FADDPv4f16
7103    323U,	// FADDPv4f32
7104    323U,	// FADDPv8f16
7105    259U,	// FADDSrr
7106    899U,	// FADDV_VPZ_D
7107    2243U,	// FADDV_VPZ_H
7108    1027U,	// FADDV_VPZ_S
7109    2376576U,	// FADD_ZPmI_D
7110    66501U,	// FADD_ZPmI_H
7111    2376704U,	// FADD_ZPmI_S
7112    279424U,	// FADD_ZPmZ_D
7113    549829U,	// FADD_ZPmZ_H
7114    803840U,	// FADD_ZPmZ_S
7115    899U,	// FADD_ZZZ_D
7116    133U,	// FADD_ZZZ_H
7117    1027U,	// FADD_ZZZ_S
7118    323U,	// FADDv2f32
7119    323U,	// FADDv2f64
7120    323U,	// FADDv4f16
7121    323U,	// FADDv4f32
7122    323U,	// FADDv8f16
7123    17056640U,	// FCADD_ZPmZ_D
7124    36201413U,	// FCADD_ZPmZ_H
7125    17581056U,	// FCADD_ZPmZ_S
7126    2900291U,	// FCADDv2f32
7127    2900291U,	// FCADDv2f64
7128    2900291U,	// FCADDv4f16
7129    2900291U,	// FCADDv4f32
7130    2900291U,	// FCADDv8f16
7131    1589507U,	// FCCMPDrr
7132    1589507U,	// FCCMPEDrr
7133    1589507U,	// FCCMPEHrr
7134    1589507U,	// FCCMPESrr
7135    1589507U,	// FCCMPHrr
7136    1589507U,	// FCCMPSrr
7137    259U,	// FCMEQ16
7138    259U,	// FCMEQ32
7139    259U,	// FCMEQ64
7140    74630U,	// FCMEQ_PPzZ0_D
7141    2757U,	// FCMEQ_PPzZ0_H
7142    74758U,	// FCMEQ_PPzZ0_S
7143    279430U,	// FCMEQ_PPzZZ_D
7144    549829U,	// FCMEQ_PPzZZ_H
7145    803846U,	// FCMEQ_PPzZZ_S
7146    16U,	// FCMEQv1i16rz
7147    16U,	// FCMEQv1i32rz
7148    16U,	// FCMEQv1i64rz
7149    323U,	// FCMEQv2f32
7150    323U,	// FCMEQv2f64
7151    16U,	// FCMEQv2i32rz
7152    16U,	// FCMEQv2i64rz
7153    323U,	// FCMEQv4f16
7154    323U,	// FCMEQv4f32
7155    16U,	// FCMEQv4i16rz
7156    16U,	// FCMEQv4i32rz
7157    323U,	// FCMEQv8f16
7158    16U,	// FCMEQv8i16rz
7159    259U,	// FCMGE16
7160    259U,	// FCMGE32
7161    259U,	// FCMGE64
7162    74630U,	// FCMGE_PPzZ0_D
7163    2757U,	// FCMGE_PPzZ0_H
7164    74758U,	// FCMGE_PPzZ0_S
7165    279430U,	// FCMGE_PPzZZ_D
7166    549829U,	// FCMGE_PPzZZ_H
7167    803846U,	// FCMGE_PPzZZ_S
7168    16U,	// FCMGEv1i16rz
7169    16U,	// FCMGEv1i32rz
7170    16U,	// FCMGEv1i64rz
7171    323U,	// FCMGEv2f32
7172    323U,	// FCMGEv2f64
7173    16U,	// FCMGEv2i32rz
7174    16U,	// FCMGEv2i64rz
7175    323U,	// FCMGEv4f16
7176    323U,	// FCMGEv4f32
7177    16U,	// FCMGEv4i16rz
7178    16U,	// FCMGEv4i32rz
7179    323U,	// FCMGEv8f16
7180    16U,	// FCMGEv8i16rz
7181    259U,	// FCMGT16
7182    259U,	// FCMGT32
7183    259U,	// FCMGT64
7184    74630U,	// FCMGT_PPzZ0_D
7185    2757U,	// FCMGT_PPzZ0_H
7186    74758U,	// FCMGT_PPzZ0_S
7187    279430U,	// FCMGT_PPzZZ_D
7188    549829U,	// FCMGT_PPzZZ_H
7189    803846U,	// FCMGT_PPzZZ_S
7190    16U,	// FCMGTv1i16rz
7191    16U,	// FCMGTv1i32rz
7192    16U,	// FCMGTv1i64rz
7193    323U,	// FCMGTv2f32
7194    323U,	// FCMGTv2f64
7195    16U,	// FCMGTv2i32rz
7196    16U,	// FCMGTv2i64rz
7197    323U,	// FCMGTv4f16
7198    323U,	// FCMGTv4f32
7199    16U,	// FCMGTv4i16rz
7200    16U,	// FCMGTv4i32rz
7201    323U,	// FCMGTv8f16
7202    16U,	// FCMGTv8i16rz
7203    154157120U,	// FCMLA_ZPmZZ_D
7204    53035969U,	// FCMLA_ZPmZZ_H
7205    154419392U,	// FCMLA_ZPmZZ_S
7206    17U,	// FCMLA_ZZZI_H
7207    3689234U,	// FCMLA_ZZZI_S
7208    3948931U,	// FCMLAv2f32
7209    3948931U,	// FCMLAv2f64
7210    3948931U,	// FCMLAv4f16
7211    53043587U,	// FCMLAv4f16_indexed
7212    3948931U,	// FCMLAv4f32
7213    53043587U,	// FCMLAv4f32_indexed
7214    3948931U,	// FCMLAv8f16
7215    53043587U,	// FCMLAv8f16_indexed
7216    74630U,	// FCMLE_PPzZ0_D
7217    2757U,	// FCMLE_PPzZ0_H
7218    74758U,	// FCMLE_PPzZ0_S
7219    16U,	// FCMLEv1i16rz
7220    16U,	// FCMLEv1i32rz
7221    16U,	// FCMLEv1i64rz
7222    16U,	// FCMLEv2i32rz
7223    16U,	// FCMLEv2i64rz
7224    16U,	// FCMLEv4i16rz
7225    16U,	// FCMLEv4i32rz
7226    16U,	// FCMLEv8i16rz
7227    74630U,	// FCMLT_PPzZ0_D
7228    2757U,	// FCMLT_PPzZ0_H
7229    74758U,	// FCMLT_PPzZ0_S
7230    16U,	// FCMLTv1i16rz
7231    16U,	// FCMLTv1i32rz
7232    16U,	// FCMLTv1i64rz
7233    16U,	// FCMLTv2i32rz
7234    16U,	// FCMLTv2i64rz
7235    16U,	// FCMLTv4i16rz
7236    16U,	// FCMLTv4i32rz
7237    16U,	// FCMLTv8i16rz
7238    74630U,	// FCMNE_PPzZ0_D
7239    2757U,	// FCMNE_PPzZ0_H
7240    74758U,	// FCMNE_PPzZ0_S
7241    279430U,	// FCMNE_PPzZZ_D
7242    549829U,	// FCMNE_PPzZZ_H
7243    803846U,	// FCMNE_PPzZZ_S
7244    0U,	// FCMPDri
7245    2U,	// FCMPDrr
7246    0U,	// FCMPEDri
7247    2U,	// FCMPEDrr
7248    0U,	// FCMPEHri
7249    2U,	// FCMPEHrr
7250    0U,	// FCMPESri
7251    2U,	// FCMPESrr
7252    0U,	// FCMPHri
7253    2U,	// FCMPHrr
7254    0U,	// FCMPSri
7255    2U,	// FCMPSrr
7256    279430U,	// FCMUO_PPzZZ_D
7257    549829U,	// FCMUO_PPzZZ_H
7258    803846U,	// FCMUO_PPzZZ_S
7259    2880U,	// FCPY_ZPmI_D
7260    19U,	// FCPY_ZPmI_H
7261    2880U,	// FCPY_ZPmI_S
7262    1589507U,	// FCSELDrrr
7263    1589507U,	// FCSELHrrr
7264    1589507U,	// FCSELSrrr
7265    2U,	// FCVTASUWDr
7266    2U,	// FCVTASUWHr
7267    2U,	// FCVTASUWSr
7268    2U,	// FCVTASUXDr
7269    2U,	// FCVTASUXHr
7270    2U,	// FCVTASUXSr
7271    2U,	// FCVTASv1f16
7272    2U,	// FCVTASv1i32
7273    2U,	// FCVTASv1i64
7274    2U,	// FCVTASv2f32
7275    2U,	// FCVTASv2f64
7276    2U,	// FCVTASv4f16
7277    2U,	// FCVTASv4f32
7278    2U,	// FCVTASv8f16
7279    2U,	// FCVTAUUWDr
7280    2U,	// FCVTAUUWHr
7281    2U,	// FCVTAUUWSr
7282    2U,	// FCVTAUUXDr
7283    2U,	// FCVTAUUXHr
7284    2U,	// FCVTAUUXSr
7285    2U,	// FCVTAUv1f16
7286    2U,	// FCVTAUv1i32
7287    2U,	// FCVTAUv1i64
7288    2U,	// FCVTAUv2f32
7289    2U,	// FCVTAUv2f64
7290    2U,	// FCVTAUv4f16
7291    2U,	// FCVTAUv4f32
7292    2U,	// FCVTAUv8f16
7293    2U,	// FCVTDHr
7294    2U,	// FCVTDSr
7295    2U,	// FCVTHDr
7296    2U,	// FCVTHSr
7297    0U,	// FCVTLv2i32
7298    20U,	// FCVTLv4i16
7299    0U,	// FCVTLv4i32
7300    21U,	// FCVTLv8i16
7301    2U,	// FCVTMSUWDr
7302    2U,	// FCVTMSUWHr
7303    2U,	// FCVTMSUWSr
7304    2U,	// FCVTMSUXDr
7305    2U,	// FCVTMSUXHr
7306    2U,	// FCVTMSUXSr
7307    2U,	// FCVTMSv1f16
7308    2U,	// FCVTMSv1i32
7309    2U,	// FCVTMSv1i64
7310    2U,	// FCVTMSv2f32
7311    2U,	// FCVTMSv2f64
7312    2U,	// FCVTMSv4f16
7313    2U,	// FCVTMSv4f32
7314    2U,	// FCVTMSv8f16
7315    2U,	// FCVTMUUWDr
7316    2U,	// FCVTMUUWHr
7317    2U,	// FCVTMUUWSr
7318    2U,	// FCVTMUUXDr
7319    2U,	// FCVTMUUXHr
7320    2U,	// FCVTMUUXSr
7321    2U,	// FCVTMUv1f16
7322    2U,	// FCVTMUv1i32
7323    2U,	// FCVTMUv1i64
7324    2U,	// FCVTMUv2f32
7325    2U,	// FCVTMUv2f64
7326    2U,	// FCVTMUv4f16
7327    2U,	// FCVTMUv4f32
7328    2U,	// FCVTMUv8f16
7329    2U,	// FCVTNSUWDr
7330    2U,	// FCVTNSUWHr
7331    2U,	// FCVTNSUWSr
7332    2U,	// FCVTNSUXDr
7333    2U,	// FCVTNSUXHr
7334    2U,	// FCVTNSUXSr
7335    2U,	// FCVTNSv1f16
7336    2U,	// FCVTNSv1i32
7337    2U,	// FCVTNSv1i64
7338    2U,	// FCVTNSv2f32
7339    2U,	// FCVTNSv2f64
7340    2U,	// FCVTNSv4f16
7341    2U,	// FCVTNSv4f32
7342    2U,	// FCVTNSv8f16
7343    2U,	// FCVTNUUWDr
7344    2U,	// FCVTNUUWHr
7345    2U,	// FCVTNUUWSr
7346    2U,	// FCVTNUUXDr
7347    2U,	// FCVTNUUXHr
7348    2U,	// FCVTNUUXSr
7349    2U,	// FCVTNUv1f16
7350    2U,	// FCVTNUv1i32
7351    2U,	// FCVTNUv1i64
7352    2U,	// FCVTNUv2f32
7353    2U,	// FCVTNUv2f64
7354    2U,	// FCVTNUv4f16
7355    2U,	// FCVTNUv4f32
7356    2U,	// FCVTNUv8f16
7357    0U,	// FCVTNv2i32
7358    0U,	// FCVTNv4i16
7359    22U,	// FCVTNv4i32
7360    0U,	// FCVTNv8i16
7361    2U,	// FCVTPSUWDr
7362    2U,	// FCVTPSUWHr
7363    2U,	// FCVTPSUWSr
7364    2U,	// FCVTPSUXDr
7365    2U,	// FCVTPSUXHr
7366    2U,	// FCVTPSUXSr
7367    2U,	// FCVTPSv1f16
7368    2U,	// FCVTPSv1i32
7369    2U,	// FCVTPSv1i64
7370    2U,	// FCVTPSv2f32
7371    2U,	// FCVTPSv2f64
7372    2U,	// FCVTPSv4f16
7373    2U,	// FCVTPSv4f32
7374    2U,	// FCVTPSv8f16
7375    2U,	// FCVTPUUWDr
7376    2U,	// FCVTPUUWHr
7377    2U,	// FCVTPUUWSr
7378    2U,	// FCVTPUUXDr
7379    2U,	// FCVTPUUXHr
7380    2U,	// FCVTPUUXSr
7381    2U,	// FCVTPUv1f16
7382    2U,	// FCVTPUv1i32
7383    2U,	// FCVTPUv1i64
7384    2U,	// FCVTPUv2f32
7385    2U,	// FCVTPUv2f64
7386    2U,	// FCVTPUv4f16
7387    2U,	// FCVTPUv4f32
7388    2U,	// FCVTPUv8f16
7389    2U,	// FCVTSDr
7390    2U,	// FCVTSHr
7391    2U,	// FCVTXNv1i64
7392    0U,	// FCVTXNv2f32
7393    22U,	// FCVTXNv4f32
7394    259U,	// FCVTZSSWDri
7395    259U,	// FCVTZSSWHri
7396    259U,	// FCVTZSSWSri
7397    259U,	// FCVTZSSXDri
7398    259U,	// FCVTZSSXHri
7399    259U,	// FCVTZSSXSri
7400    2U,	// FCVTZSUWDr
7401    2U,	// FCVTZSUWHr
7402    2U,	// FCVTZSUWSr
7403    2U,	// FCVTZSUXDr
7404    2U,	// FCVTZSUXHr
7405    2U,	// FCVTZSUXSr
7406    64U,	// FCVTZS_ZPmZ_DtoD
7407    64U,	// FCVTZS_ZPmZ_DtoS
7408    2944U,	// FCVTZS_ZPmZ_HtoD
7409    129U,	// FCVTZS_ZPmZ_HtoH
7410    2944U,	// FCVTZS_ZPmZ_HtoS
7411    192U,	// FCVTZS_ZPmZ_StoD
7412    192U,	// FCVTZS_ZPmZ_StoS
7413    259U,	// FCVTZSd
7414    259U,	// FCVTZSh
7415    259U,	// FCVTZSs
7416    2U,	// FCVTZSv1f16
7417    2U,	// FCVTZSv1i32
7418    2U,	// FCVTZSv1i64
7419    2U,	// FCVTZSv2f32
7420    2U,	// FCVTZSv2f64
7421    259U,	// FCVTZSv2i32_shift
7422    259U,	// FCVTZSv2i64_shift
7423    2U,	// FCVTZSv4f16
7424    2U,	// FCVTZSv4f32
7425    259U,	// FCVTZSv4i16_shift
7426    259U,	// FCVTZSv4i32_shift
7427    2U,	// FCVTZSv8f16
7428    259U,	// FCVTZSv8i16_shift
7429    259U,	// FCVTZUSWDri
7430    259U,	// FCVTZUSWHri
7431    259U,	// FCVTZUSWSri
7432    259U,	// FCVTZUSXDri
7433    259U,	// FCVTZUSXHri
7434    259U,	// FCVTZUSXSri
7435    2U,	// FCVTZUUWDr
7436    2U,	// FCVTZUUWHr
7437    2U,	// FCVTZUUWSr
7438    2U,	// FCVTZUUXDr
7439    2U,	// FCVTZUUXHr
7440    2U,	// FCVTZUUXSr
7441    64U,	// FCVTZU_ZPmZ_DtoD
7442    64U,	// FCVTZU_ZPmZ_DtoS
7443    2944U,	// FCVTZU_ZPmZ_HtoD
7444    129U,	// FCVTZU_ZPmZ_HtoH
7445    2944U,	// FCVTZU_ZPmZ_HtoS
7446    192U,	// FCVTZU_ZPmZ_StoD
7447    192U,	// FCVTZU_ZPmZ_StoS
7448    259U,	// FCVTZUd
7449    259U,	// FCVTZUh
7450    259U,	// FCVTZUs
7451    2U,	// FCVTZUv1f16
7452    2U,	// FCVTZUv1i32
7453    2U,	// FCVTZUv1i64
7454    2U,	// FCVTZUv2f32
7455    2U,	// FCVTZUv2f64
7456    259U,	// FCVTZUv2i32_shift
7457    259U,	// FCVTZUv2i64_shift
7458    2U,	// FCVTZUv4f16
7459    2U,	// FCVTZUv4f32
7460    259U,	// FCVTZUv4i16_shift
7461    259U,	// FCVTZUv4i32_shift
7462    2U,	// FCVTZUv8f16
7463    259U,	// FCVTZUv8i16_shift
7464    151U,	// FCVT_ZPmZ_DtoH
7465    64U,	// FCVT_ZPmZ_DtoS
7466    2944U,	// FCVT_ZPmZ_HtoD
7467    2944U,	// FCVT_ZPmZ_HtoS
7468    192U,	// FCVT_ZPmZ_StoD
7469    146U,	// FCVT_ZPmZ_StoH
7470    259U,	// FDIVDrr
7471    259U,	// FDIVHrr
7472    279424U,	// FDIVR_ZPmZ_D
7473    549829U,	// FDIVR_ZPmZ_H
7474    803840U,	// FDIVR_ZPmZ_S
7475    259U,	// FDIVSrr
7476    279424U,	// FDIV_ZPmZ_D
7477    549829U,	// FDIV_ZPmZ_H
7478    803840U,	// FDIV_ZPmZ_S
7479    323U,	// FDIVv2f32
7480    323U,	// FDIVv2f64
7481    323U,	// FDIVv4f16
7482    323U,	// FDIVv4f32
7483    323U,	// FDIVv8f16
7484    0U,	// FDUP_ZI_D
7485    0U,	// FDUP_ZI_H
7486    0U,	// FDUP_ZI_S
7487    2U,	// FEXPA_ZZ_D
7488    0U,	// FEXPA_ZZ_H
7489    2U,	// FEXPA_ZZ_S
7490    2U,	// FJCVTZS
7491    1065219U,	// FMADDDrrr
7492    1065219U,	// FMADDHrrr
7493    1065219U,	// FMADDSrrr
7494    3162176U,	// FMAD_ZPmZZ_D
7495    607169U,	// FMAD_ZPmZZ_H
7496    3424448U,	// FMAD_ZPmZZ_S
7497    259U,	// FMAXDrr
7498    259U,	// FMAXHrr
7499    259U,	// FMAXNMDrr
7500    259U,	// FMAXNMHrr
7501    323U,	// FMAXNMPv2f32
7502    323U,	// FMAXNMPv2f64
7503    2U,	// FMAXNMPv2i16p
7504    2U,	// FMAXNMPv2i32p
7505    2U,	// FMAXNMPv2i64p
7506    323U,	// FMAXNMPv4f16
7507    323U,	// FMAXNMPv4f32
7508    323U,	// FMAXNMPv8f16
7509    259U,	// FMAXNMSrr
7510    899U,	// FMAXNMV_VPZ_D
7511    2243U,	// FMAXNMV_VPZ_H
7512    1027U,	// FMAXNMV_VPZ_S
7513    2U,	// FMAXNMVv4i16v
7514    2U,	// FMAXNMVv4i32v
7515    2U,	// FMAXNMVv8i16v
7516    4211584U,	// FMAXNM_ZPmI_D
7517    99269U,	// FMAXNM_ZPmI_H
7518    4211712U,	// FMAXNM_ZPmI_S
7519    279424U,	// FMAXNM_ZPmZ_D
7520    549829U,	// FMAXNM_ZPmZ_H
7521    803840U,	// FMAXNM_ZPmZ_S
7522    323U,	// FMAXNMv2f32
7523    323U,	// FMAXNMv2f64
7524    323U,	// FMAXNMv4f16
7525    323U,	// FMAXNMv4f32
7526    323U,	// FMAXNMv8f16
7527    323U,	// FMAXPv2f32
7528    323U,	// FMAXPv2f64
7529    2U,	// FMAXPv2i16p
7530    2U,	// FMAXPv2i32p
7531    2U,	// FMAXPv2i64p
7532    323U,	// FMAXPv4f16
7533    323U,	// FMAXPv4f32
7534    323U,	// FMAXPv8f16
7535    259U,	// FMAXSrr
7536    899U,	// FMAXV_VPZ_D
7537    2243U,	// FMAXV_VPZ_H
7538    1027U,	// FMAXV_VPZ_S
7539    2U,	// FMAXVv4i16v
7540    2U,	// FMAXVv4i32v
7541    2U,	// FMAXVv8i16v
7542    4211584U,	// FMAX_ZPmI_D
7543    99269U,	// FMAX_ZPmI_H
7544    4211712U,	// FMAX_ZPmI_S
7545    279424U,	// FMAX_ZPmZ_D
7546    549829U,	// FMAX_ZPmZ_H
7547    803840U,	// FMAX_ZPmZ_S
7548    323U,	// FMAXv2f32
7549    323U,	// FMAXv2f64
7550    323U,	// FMAXv4f16
7551    323U,	// FMAXv4f32
7552    323U,	// FMAXv8f16
7553    259U,	// FMINDrr
7554    259U,	// FMINHrr
7555    259U,	// FMINNMDrr
7556    259U,	// FMINNMHrr
7557    323U,	// FMINNMPv2f32
7558    323U,	// FMINNMPv2f64
7559    2U,	// FMINNMPv2i16p
7560    2U,	// FMINNMPv2i32p
7561    2U,	// FMINNMPv2i64p
7562    323U,	// FMINNMPv4f16
7563    323U,	// FMINNMPv4f32
7564    323U,	// FMINNMPv8f16
7565    259U,	// FMINNMSrr
7566    899U,	// FMINNMV_VPZ_D
7567    2243U,	// FMINNMV_VPZ_H
7568    1027U,	// FMINNMV_VPZ_S
7569    2U,	// FMINNMVv4i16v
7570    2U,	// FMINNMVv4i32v
7571    2U,	// FMINNMVv8i16v
7572    4211584U,	// FMINNM_ZPmI_D
7573    99269U,	// FMINNM_ZPmI_H
7574    4211712U,	// FMINNM_ZPmI_S
7575    279424U,	// FMINNM_ZPmZ_D
7576    549829U,	// FMINNM_ZPmZ_H
7577    803840U,	// FMINNM_ZPmZ_S
7578    323U,	// FMINNMv2f32
7579    323U,	// FMINNMv2f64
7580    323U,	// FMINNMv4f16
7581    323U,	// FMINNMv4f32
7582    323U,	// FMINNMv8f16
7583    323U,	// FMINPv2f32
7584    323U,	// FMINPv2f64
7585    2U,	// FMINPv2i16p
7586    2U,	// FMINPv2i32p
7587    2U,	// FMINPv2i64p
7588    323U,	// FMINPv4f16
7589    323U,	// FMINPv4f32
7590    323U,	// FMINPv8f16
7591    259U,	// FMINSrr
7592    899U,	// FMINV_VPZ_D
7593    2243U,	// FMINV_VPZ_H
7594    1027U,	// FMINV_VPZ_S
7595    2U,	// FMINVv4i16v
7596    2U,	// FMINVv4i32v
7597    2U,	// FMINVv8i16v
7598    4211584U,	// FMIN_ZPmI_D
7599    99269U,	// FMIN_ZPmI_H
7600    4211712U,	// FMIN_ZPmI_S
7601    279424U,	// FMIN_ZPmZ_D
7602    549829U,	// FMIN_ZPmZ_H
7603    803840U,	// FMIN_ZPmZ_S
7604    323U,	// FMINv2f32
7605    323U,	// FMINv2f64
7606    323U,	// FMINv4f16
7607    323U,	// FMINv4f32
7608    323U,	// FMINv8f16
7609    3162176U,	// FMLA_ZPmZZ_D
7610    607169U,	// FMLA_ZPmZZ_H
7611    3424448U,	// FMLA_ZPmZZ_S
7612    2839U,	// FMLA_ZZZI_D
7613    0U,	// FMLA_ZZZI_H
7614    2834U,	// FMLA_ZZZI_S
7615    614787U,	// FMLAv1i16_indexed
7616    614787U,	// FMLAv1i32_indexed
7617    614787U,	// FMLAv1i64_indexed
7618    387U,	// FMLAv2f32
7619    387U,	// FMLAv2f64
7620    614787U,	// FMLAv2i32_indexed
7621    614787U,	// FMLAv2i64_indexed
7622    387U,	// FMLAv4f16
7623    387U,	// FMLAv4f32
7624    614787U,	// FMLAv4i16_indexed
7625    614787U,	// FMLAv4i32_indexed
7626    387U,	// FMLAv8f16
7627    614787U,	// FMLAv8i16_indexed
7628    3162176U,	// FMLS_ZPmZZ_D
7629    607169U,	// FMLS_ZPmZZ_H
7630    3424448U,	// FMLS_ZPmZZ_S
7631    2839U,	// FMLS_ZZZI_D
7632    0U,	// FMLS_ZZZI_H
7633    2834U,	// FMLS_ZZZI_S
7634    614787U,	// FMLSv1i16_indexed
7635    614787U,	// FMLSv1i32_indexed
7636    614787U,	// FMLSv1i64_indexed
7637    387U,	// FMLSv2f32
7638    387U,	// FMLSv2f64
7639    614787U,	// FMLSv2i32_indexed
7640    614787U,	// FMLSv2i64_indexed
7641    387U,	// FMLSv4f16
7642    387U,	// FMLSv4f32
7643    614787U,	// FMLSv4i16_indexed
7644    614787U,	// FMLSv4i32_indexed
7645    387U,	// FMLSv8f16
7646    614787U,	// FMLSv8i16_indexed
7647    0U,	// FMOVD0
7648    15U,	// FMOVDXHighr
7649    2U,	// FMOVDXr
7650    0U,	// FMOVDi
7651    2U,	// FMOVDr
7652    0U,	// FMOVH0
7653    2U,	// FMOVHWr
7654    2U,	// FMOVHXr
7655    0U,	// FMOVHi
7656    2U,	// FMOVHr
7657    0U,	// FMOVS0
7658    2U,	// FMOVSWr
7659    0U,	// FMOVSi
7660    2U,	// FMOVSr
7661    2U,	// FMOVWHr
7662    2U,	// FMOVWSr
7663    2U,	// FMOVXDHighr
7664    2U,	// FMOVXDr
7665    2U,	// FMOVXHr
7666    0U,	// FMOVv2f32_ns
7667    0U,	// FMOVv2f64_ns
7668    0U,	// FMOVv4f16_ns
7669    0U,	// FMOVv4f32_ns
7670    0U,	// FMOVv8f16_ns
7671    3162176U,	// FMSB_ZPmZZ_D
7672    607169U,	// FMSB_ZPmZZ_H
7673    3424448U,	// FMSB_ZPmZZ_S
7674    1065219U,	// FMSUBDrrr
7675    1065219U,	// FMSUBHrrr
7676    1065219U,	// FMSUBSrrr
7677    259U,	// FMULDrr
7678    259U,	// FMULHrr
7679    259U,	// FMULSrr
7680    259U,	// FMULX16
7681    259U,	// FMULX32
7682    259U,	// FMULX64
7683    279424U,	// FMULX_ZPmZ_D
7684    549829U,	// FMULX_ZPmZ_H
7685    803840U,	// FMULX_ZPmZ_S
7686    106819U,	// FMULXv1i16_indexed
7687    106819U,	// FMULXv1i32_indexed
7688    106819U,	// FMULXv1i64_indexed
7689    323U,	// FMULXv2f32
7690    323U,	// FMULXv2f64
7691    106819U,	// FMULXv2i32_indexed
7692    106819U,	// FMULXv2i64_indexed
7693    323U,	// FMULXv4f16
7694    323U,	// FMULXv4f32
7695    106819U,	// FMULXv4i16_indexed
7696    106819U,	// FMULXv4i32_indexed
7697    323U,	// FMULXv8f16
7698    106819U,	// FMULXv8i16_indexed
7699    4473728U,	// FMUL_ZPmI_D
7700    115653U,	// FMUL_ZPmI_H
7701    4473856U,	// FMUL_ZPmI_S
7702    279424U,	// FMUL_ZPmZ_D
7703    549829U,	// FMUL_ZPmZ_H
7704    803840U,	// FMUL_ZPmZ_S
7705    107395U,	// FMUL_ZZZI_D
7706    3013U,	// FMUL_ZZZI_H
7707    107523U,	// FMUL_ZZZI_S
7708    899U,	// FMUL_ZZZ_D
7709    133U,	// FMUL_ZZZ_H
7710    1027U,	// FMUL_ZZZ_S
7711    106819U,	// FMULv1i16_indexed
7712    106819U,	// FMULv1i32_indexed
7713    106819U,	// FMULv1i64_indexed
7714    323U,	// FMULv2f32
7715    323U,	// FMULv2f64
7716    106819U,	// FMULv2i32_indexed
7717    106819U,	// FMULv2i64_indexed
7718    323U,	// FMULv4f16
7719    323U,	// FMULv4f32
7720    106819U,	// FMULv4i16_indexed
7721    106819U,	// FMULv4i32_indexed
7722    323U,	// FMULv8f16
7723    106819U,	// FMULv8i16_indexed
7724    2U,	// FNEGDr
7725    2U,	// FNEGHr
7726    2U,	// FNEGSr
7727    64U,	// FNEG_ZPmZ_D
7728    129U,	// FNEG_ZPmZ_H
7729    192U,	// FNEG_ZPmZ_S
7730    2U,	// FNEGv2f32
7731    2U,	// FNEGv2f64
7732    2U,	// FNEGv4f16
7733    2U,	// FNEGv4f32
7734    2U,	// FNEGv8f16
7735    1065219U,	// FNMADDDrrr
7736    1065219U,	// FNMADDHrrr
7737    1065219U,	// FNMADDSrrr
7738    3162176U,	// FNMAD_ZPmZZ_D
7739    607169U,	// FNMAD_ZPmZZ_H
7740    3424448U,	// FNMAD_ZPmZZ_S
7741    3162176U,	// FNMLA_ZPmZZ_D
7742    607169U,	// FNMLA_ZPmZZ_H
7743    3424448U,	// FNMLA_ZPmZZ_S
7744    3162176U,	// FNMLS_ZPmZZ_D
7745    607169U,	// FNMLS_ZPmZZ_H
7746    3424448U,	// FNMLS_ZPmZZ_S
7747    3162176U,	// FNMSB_ZPmZZ_D
7748    607169U,	// FNMSB_ZPmZZ_H
7749    3424448U,	// FNMSB_ZPmZZ_S
7750    1065219U,	// FNMSUBDrrr
7751    1065219U,	// FNMSUBHrrr
7752    1065219U,	// FNMSUBSrrr
7753    259U,	// FNMULDrr
7754    259U,	// FNMULHrr
7755    259U,	// FNMULSrr
7756    2U,	// FRECPE_ZZ_D
7757    0U,	// FRECPE_ZZ_H
7758    2U,	// FRECPE_ZZ_S
7759    2U,	// FRECPEv1f16
7760    2U,	// FRECPEv1i32
7761    2U,	// FRECPEv1i64
7762    2U,	// FRECPEv2f32
7763    2U,	// FRECPEv2f64
7764    2U,	// FRECPEv4f16
7765    2U,	// FRECPEv4f32
7766    2U,	// FRECPEv8f16
7767    259U,	// FRECPS16
7768    259U,	// FRECPS32
7769    259U,	// FRECPS64
7770    899U,	// FRECPS_ZZZ_D
7771    133U,	// FRECPS_ZZZ_H
7772    1027U,	// FRECPS_ZZZ_S
7773    323U,	// FRECPSv2f32
7774    323U,	// FRECPSv2f64
7775    323U,	// FRECPSv4f16
7776    323U,	// FRECPSv4f32
7777    323U,	// FRECPSv8f16
7778    64U,	// FRECPX_ZPmZ_D
7779    129U,	// FRECPX_ZPmZ_H
7780    192U,	// FRECPX_ZPmZ_S
7781    2U,	// FRECPXv1f16
7782    2U,	// FRECPXv1i32
7783    2U,	// FRECPXv1i64
7784    2U,	// FRINTADr
7785    2U,	// FRINTAHr
7786    2U,	// FRINTASr
7787    64U,	// FRINTA_ZPmZ_D
7788    129U,	// FRINTA_ZPmZ_H
7789    192U,	// FRINTA_ZPmZ_S
7790    2U,	// FRINTAv2f32
7791    2U,	// FRINTAv2f64
7792    2U,	// FRINTAv4f16
7793    2U,	// FRINTAv4f32
7794    2U,	// FRINTAv8f16
7795    2U,	// FRINTIDr
7796    2U,	// FRINTIHr
7797    2U,	// FRINTISr
7798    64U,	// FRINTI_ZPmZ_D
7799    129U,	// FRINTI_ZPmZ_H
7800    192U,	// FRINTI_ZPmZ_S
7801    2U,	// FRINTIv2f32
7802    2U,	// FRINTIv2f64
7803    2U,	// FRINTIv4f16
7804    2U,	// FRINTIv4f32
7805    2U,	// FRINTIv8f16
7806    2U,	// FRINTMDr
7807    2U,	// FRINTMHr
7808    2U,	// FRINTMSr
7809    64U,	// FRINTM_ZPmZ_D
7810    129U,	// FRINTM_ZPmZ_H
7811    192U,	// FRINTM_ZPmZ_S
7812    2U,	// FRINTMv2f32
7813    2U,	// FRINTMv2f64
7814    2U,	// FRINTMv4f16
7815    2U,	// FRINTMv4f32
7816    2U,	// FRINTMv8f16
7817    2U,	// FRINTNDr
7818    2U,	// FRINTNHr
7819    2U,	// FRINTNSr
7820    64U,	// FRINTN_ZPmZ_D
7821    129U,	// FRINTN_ZPmZ_H
7822    192U,	// FRINTN_ZPmZ_S
7823    2U,	// FRINTNv2f32
7824    2U,	// FRINTNv2f64
7825    2U,	// FRINTNv4f16
7826    2U,	// FRINTNv4f32
7827    2U,	// FRINTNv8f16
7828    2U,	// FRINTPDr
7829    2U,	// FRINTPHr
7830    2U,	// FRINTPSr
7831    64U,	// FRINTP_ZPmZ_D
7832    129U,	// FRINTP_ZPmZ_H
7833    192U,	// FRINTP_ZPmZ_S
7834    2U,	// FRINTPv2f32
7835    2U,	// FRINTPv2f64
7836    2U,	// FRINTPv4f16
7837    2U,	// FRINTPv4f32
7838    2U,	// FRINTPv8f16
7839    2U,	// FRINTXDr
7840    2U,	// FRINTXHr
7841    2U,	// FRINTXSr
7842    64U,	// FRINTX_ZPmZ_D
7843    129U,	// FRINTX_ZPmZ_H
7844    192U,	// FRINTX_ZPmZ_S
7845    2U,	// FRINTXv2f32
7846    2U,	// FRINTXv2f64
7847    2U,	// FRINTXv4f16
7848    2U,	// FRINTXv4f32
7849    2U,	// FRINTXv8f16
7850    2U,	// FRINTZDr
7851    2U,	// FRINTZHr
7852    2U,	// FRINTZSr
7853    64U,	// FRINTZ_ZPmZ_D
7854    129U,	// FRINTZ_ZPmZ_H
7855    192U,	// FRINTZ_ZPmZ_S
7856    2U,	// FRINTZv2f32
7857    2U,	// FRINTZv2f64
7858    2U,	// FRINTZv4f16
7859    2U,	// FRINTZv4f32
7860    2U,	// FRINTZv8f16
7861    2U,	// FRSQRTE_ZZ_D
7862    0U,	// FRSQRTE_ZZ_H
7863    2U,	// FRSQRTE_ZZ_S
7864    2U,	// FRSQRTEv1f16
7865    2U,	// FRSQRTEv1i32
7866    2U,	// FRSQRTEv1i64
7867    2U,	// FRSQRTEv2f32
7868    2U,	// FRSQRTEv2f64
7869    2U,	// FRSQRTEv4f16
7870    2U,	// FRSQRTEv4f32
7871    2U,	// FRSQRTEv8f16
7872    259U,	// FRSQRTS16
7873    259U,	// FRSQRTS32
7874    259U,	// FRSQRTS64
7875    899U,	// FRSQRTS_ZZZ_D
7876    133U,	// FRSQRTS_ZZZ_H
7877    1027U,	// FRSQRTS_ZZZ_S
7878    323U,	// FRSQRTSv2f32
7879    323U,	// FRSQRTSv2f64
7880    323U,	// FRSQRTSv4f16
7881    323U,	// FRSQRTSv4f32
7882    323U,	// FRSQRTSv8f16
7883    279424U,	// FSCALE_ZPmZ_D
7884    549829U,	// FSCALE_ZPmZ_H
7885    803840U,	// FSCALE_ZPmZ_S
7886    2U,	// FSQRTDr
7887    2U,	// FSQRTHr
7888    2U,	// FSQRTSr
7889    64U,	// FSQRT_ZPmZ_D
7890    129U,	// FSQRT_ZPmZ_H
7891    192U,	// FSQRT_ZPmZ_S
7892    2U,	// FSQRTv2f32
7893    2U,	// FSQRTv2f64
7894    2U,	// FSQRTv4f16
7895    2U,	// FSQRTv4f32
7896    2U,	// FSQRTv8f16
7897    259U,	// FSUBDrr
7898    259U,	// FSUBHrr
7899    2376576U,	// FSUBR_ZPmI_D
7900    66501U,	// FSUBR_ZPmI_H
7901    2376704U,	// FSUBR_ZPmI_S
7902    279424U,	// FSUBR_ZPmZ_D
7903    549829U,	// FSUBR_ZPmZ_H
7904    803840U,	// FSUBR_ZPmZ_S
7905    259U,	// FSUBSrr
7906    2376576U,	// FSUB_ZPmI_D
7907    66501U,	// FSUB_ZPmI_H
7908    2376704U,	// FSUB_ZPmI_S
7909    279424U,	// FSUB_ZPmZ_D
7910    549829U,	// FSUB_ZPmZ_H
7911    803840U,	// FSUB_ZPmZ_S
7912    899U,	// FSUB_ZZZ_D
7913    133U,	// FSUB_ZZZ_H
7914    1027U,	// FSUB_ZZZ_S
7915    323U,	// FSUBv2f32
7916    323U,	// FSUBv2f64
7917    323U,	// FSUBv4f16
7918    323U,	// FSUBv4f32
7919    323U,	// FSUBv8f16
7920    1065859U,	// FTMAD_ZZI_D
7921    33733U,	// FTMAD_ZZI_H
7922    1065987U,	// FTMAD_ZZI_S
7923    899U,	// FTSMUL_ZZZ_D
7924    133U,	// FTSMUL_ZZZ_H
7925    1027U,	// FTSMUL_ZZZ_S
7926    899U,	// FTSSEL_ZZZ_D
7927    133U,	// FTSSEL_ZZZ_H
7928    1027U,	// FTSSEL_ZZZ_S
7929    3085U,	// GLD1B_D_IMM_REAL
7930    3139U,	// GLD1B_D_REAL
7931    3203U,	// GLD1B_D_SXTW_REAL
7932    3267U,	// GLD1B_D_UXTW_REAL
7933    3085U,	// GLD1B_S_IMM_REAL
7934    3331U,	// GLD1B_S_SXTW_REAL
7935    3395U,	// GLD1B_S_UXTW_REAL
7936    24U,	// GLD1D_IMM_REAL
7937    3139U,	// GLD1D_REAL
7938    3459U,	// GLD1D_SCALED_REAL
7939    3203U,	// GLD1D_SXTW_REAL
7940    3523U,	// GLD1D_SXTW_SCALED_REAL
7941    3267U,	// GLD1D_UXTW_REAL
7942    3587U,	// GLD1D_UXTW_SCALED_REAL
7943    25U,	// GLD1H_D_IMM_REAL
7944    3139U,	// GLD1H_D_REAL
7945    3651U,	// GLD1H_D_SCALED_REAL
7946    3203U,	// GLD1H_D_SXTW_REAL
7947    3715U,	// GLD1H_D_SXTW_SCALED_REAL
7948    3267U,	// GLD1H_D_UXTW_REAL
7949    3779U,	// GLD1H_D_UXTW_SCALED_REAL
7950    25U,	// GLD1H_S_IMM_REAL
7951    3331U,	// GLD1H_S_SXTW_REAL
7952    3843U,	// GLD1H_S_SXTW_SCALED_REAL
7953    3395U,	// GLD1H_S_UXTW_REAL
7954    3907U,	// GLD1H_S_UXTW_SCALED_REAL
7955    3085U,	// GLD1SB_D_IMM_REAL
7956    3139U,	// GLD1SB_D_REAL
7957    3203U,	// GLD1SB_D_SXTW_REAL
7958    3267U,	// GLD1SB_D_UXTW_REAL
7959    3085U,	// GLD1SB_S_IMM_REAL
7960    3331U,	// GLD1SB_S_SXTW_REAL
7961    3395U,	// GLD1SB_S_UXTW_REAL
7962    25U,	// GLD1SH_D_IMM_REAL
7963    3139U,	// GLD1SH_D_REAL
7964    3651U,	// GLD1SH_D_SCALED_REAL
7965    3203U,	// GLD1SH_D_SXTW_REAL
7966    3715U,	// GLD1SH_D_SXTW_SCALED_REAL
7967    3267U,	// GLD1SH_D_UXTW_REAL
7968    3779U,	// GLD1SH_D_UXTW_SCALED_REAL
7969    25U,	// GLD1SH_S_IMM_REAL
7970    3331U,	// GLD1SH_S_SXTW_REAL
7971    3843U,	// GLD1SH_S_SXTW_SCALED_REAL
7972    3395U,	// GLD1SH_S_UXTW_REAL
7973    3907U,	// GLD1SH_S_UXTW_SCALED_REAL
7974    26U,	// GLD1SW_D_IMM_REAL
7975    3139U,	// GLD1SW_D_REAL
7976    3971U,	// GLD1SW_D_SCALED_REAL
7977    3203U,	// GLD1SW_D_SXTW_REAL
7978    4035U,	// GLD1SW_D_SXTW_SCALED_REAL
7979    3267U,	// GLD1SW_D_UXTW_REAL
7980    4099U,	// GLD1SW_D_UXTW_SCALED_REAL
7981    26U,	// GLD1W_D_IMM_REAL
7982    3139U,	// GLD1W_D_REAL
7983    3971U,	// GLD1W_D_SCALED_REAL
7984    3203U,	// GLD1W_D_SXTW_REAL
7985    4035U,	// GLD1W_D_SXTW_SCALED_REAL
7986    3267U,	// GLD1W_D_UXTW_REAL
7987    4099U,	// GLD1W_D_UXTW_SCALED_REAL
7988    26U,	// GLD1W_IMM_REAL
7989    3331U,	// GLD1W_SXTW_REAL
7990    4163U,	// GLD1W_SXTW_SCALED_REAL
7991    3395U,	// GLD1W_UXTW_REAL
7992    4227U,	// GLD1W_UXTW_SCALED_REAL
7993    3085U,	// GLDFF1B_D_IMM_REAL
7994    3139U,	// GLDFF1B_D_REAL
7995    3203U,	// GLDFF1B_D_SXTW_REAL
7996    3267U,	// GLDFF1B_D_UXTW_REAL
7997    3085U,	// GLDFF1B_S_IMM_REAL
7998    3331U,	// GLDFF1B_S_SXTW_REAL
7999    3395U,	// GLDFF1B_S_UXTW_REAL
8000    24U,	// GLDFF1D_IMM_REAL
8001    3139U,	// GLDFF1D_REAL
8002    3459U,	// GLDFF1D_SCALED_REAL
8003    3203U,	// GLDFF1D_SXTW_REAL
8004    3523U,	// GLDFF1D_SXTW_SCALED_REAL
8005    3267U,	// GLDFF1D_UXTW_REAL
8006    3587U,	// GLDFF1D_UXTW_SCALED_REAL
8007    25U,	// GLDFF1H_D_IMM_REAL
8008    3139U,	// GLDFF1H_D_REAL
8009    3651U,	// GLDFF1H_D_SCALED_REAL
8010    3203U,	// GLDFF1H_D_SXTW_REAL
8011    3715U,	// GLDFF1H_D_SXTW_SCALED_REAL
8012    3267U,	// GLDFF1H_D_UXTW_REAL
8013    3779U,	// GLDFF1H_D_UXTW_SCALED_REAL
8014    25U,	// GLDFF1H_S_IMM_REAL
8015    3331U,	// GLDFF1H_S_SXTW_REAL
8016    3843U,	// GLDFF1H_S_SXTW_SCALED_REAL
8017    3395U,	// GLDFF1H_S_UXTW_REAL
8018    3907U,	// GLDFF1H_S_UXTW_SCALED_REAL
8019    3085U,	// GLDFF1SB_D_IMM_REAL
8020    3139U,	// GLDFF1SB_D_REAL
8021    3203U,	// GLDFF1SB_D_SXTW_REAL
8022    3267U,	// GLDFF1SB_D_UXTW_REAL
8023    3085U,	// GLDFF1SB_S_IMM_REAL
8024    3331U,	// GLDFF1SB_S_SXTW_REAL
8025    3395U,	// GLDFF1SB_S_UXTW_REAL
8026    25U,	// GLDFF1SH_D_IMM_REAL
8027    3139U,	// GLDFF1SH_D_REAL
8028    3651U,	// GLDFF1SH_D_SCALED_REAL
8029    3203U,	// GLDFF1SH_D_SXTW_REAL
8030    3715U,	// GLDFF1SH_D_SXTW_SCALED_REAL
8031    3267U,	// GLDFF1SH_D_UXTW_REAL
8032    3779U,	// GLDFF1SH_D_UXTW_SCALED_REAL
8033    25U,	// GLDFF1SH_S_IMM_REAL
8034    3331U,	// GLDFF1SH_S_SXTW_REAL
8035    3843U,	// GLDFF1SH_S_SXTW_SCALED_REAL
8036    3395U,	// GLDFF1SH_S_UXTW_REAL
8037    3907U,	// GLDFF1SH_S_UXTW_SCALED_REAL
8038    26U,	// GLDFF1SW_D_IMM_REAL
8039    3139U,	// GLDFF1SW_D_REAL
8040    3971U,	// GLDFF1SW_D_SCALED_REAL
8041    3203U,	// GLDFF1SW_D_SXTW_REAL
8042    4035U,	// GLDFF1SW_D_SXTW_SCALED_REAL
8043    3267U,	// GLDFF1SW_D_UXTW_REAL
8044    4099U,	// GLDFF1SW_D_UXTW_SCALED_REAL
8045    26U,	// GLDFF1W_D_IMM_REAL
8046    3139U,	// GLDFF1W_D_REAL
8047    3971U,	// GLDFF1W_D_SCALED_REAL
8048    3203U,	// GLDFF1W_D_SXTW_REAL
8049    4035U,	// GLDFF1W_D_SXTW_SCALED_REAL
8050    3267U,	// GLDFF1W_D_UXTW_REAL
8051    4099U,	// GLDFF1W_D_UXTW_SCALED_REAL
8052    26U,	// GLDFF1W_IMM_REAL
8053    3331U,	// GLDFF1W_SXTW_REAL
8054    4163U,	// GLDFF1W_SXTW_SCALED_REAL
8055    3395U,	// GLDFF1W_UXTW_REAL
8056    4227U,	// GLDFF1W_UXTW_SCALED_REAL
8057    0U,	// HINT
8058    0U,	// HLT
8059    0U,	// HVC
8060    0U,	// INCB_XPiI
8061    0U,	// INCD_XPiI
8062    0U,	// INCD_ZPiI
8063    0U,	// INCH_XPiI
8064    0U,	// INCH_ZPiI
8065    2U,	// INCP_XP_B
8066    2U,	// INCP_XP_D
8067    2U,	// INCP_XP_H
8068    2U,	// INCP_XP_S
8069    2U,	// INCP_ZP_D
8070    0U,	// INCP_ZP_H
8071    2U,	// INCP_ZP_S
8072    0U,	// INCW_XPiI
8073    0U,	// INCW_ZPiI
8074    259U,	// INDEX_II_B
8075    259U,	// INDEX_II_D
8076    8U,	// INDEX_II_H
8077    259U,	// INDEX_II_S
8078    259U,	// INDEX_IR_B
8079    259U,	// INDEX_IR_D
8080    8U,	// INDEX_IR_H
8081    259U,	// INDEX_IR_S
8082    259U,	// INDEX_RI_B
8083    259U,	// INDEX_RI_D
8084    8U,	// INDEX_RI_H
8085    259U,	// INDEX_RI_S
8086    259U,	// INDEX_RR_B
8087    259U,	// INDEX_RR_D
8088    8U,	// INDEX_RR_H
8089    259U,	// INDEX_RR_S
8090    2U,	// INSR_ZR_B
8091    2U,	// INSR_ZR_D
8092    0U,	// INSR_ZR_H
8093    2U,	// INSR_ZR_S
8094    2U,	// INSR_ZV_B
8095    2U,	// INSR_ZV_D
8096    0U,	// INSR_ZV_H
8097    2U,	// INSR_ZV_S
8098    2U,	// INSvi16gpr
8099    0U,	// INSvi16lane
8100    2U,	// INSvi32gpr
8101    0U,	// INSvi32lane
8102    2U,	// INSvi64gpr
8103    0U,	// INSvi64lane
8104    2U,	// INSvi8gpr
8105    0U,	// INSvi8lane
8106    0U,	// ISB
8107    835U,	// LASTA_RPZ_B
8108    899U,	// LASTA_RPZ_D
8109    2243U,	// LASTA_RPZ_H
8110    1027U,	// LASTA_RPZ_S
8111    835U,	// LASTA_VPZ_B
8112    899U,	// LASTA_VPZ_D
8113    2243U,	// LASTA_VPZ_H
8114    1027U,	// LASTA_VPZ_S
8115    835U,	// LASTB_RPZ_B
8116    899U,	// LASTB_RPZ_D
8117    2243U,	// LASTB_RPZ_H
8118    1027U,	// LASTB_RPZ_S
8119    835U,	// LASTB_VPZ_B
8120    899U,	// LASTB_VPZ_D
8121    2243U,	// LASTB_VPZ_H
8122    1027U,	// LASTB_VPZ_S
8123    4291U,	// LD1B
8124    4291U,	// LD1B_D
8125    125187U,	// LD1B_D_IMM_REAL
8126    4291U,	// LD1B_H
8127    125187U,	// LD1B_H_IMM_REAL
8128    125187U,	// LD1B_IMM_REAL
8129    4291U,	// LD1B_S
8130    125187U,	// LD1B_S_IMM_REAL
8131    4355U,	// LD1D
8132    125187U,	// LD1D_IMM_REAL
8133    0U,	// LD1Fourv16b
8134    0U,	// LD1Fourv16b_POST
8135    0U,	// LD1Fourv1d
8136    0U,	// LD1Fourv1d_POST
8137    0U,	// LD1Fourv2d
8138    0U,	// LD1Fourv2d_POST
8139    0U,	// LD1Fourv2s
8140    0U,	// LD1Fourv2s_POST
8141    0U,	// LD1Fourv4h
8142    0U,	// LD1Fourv4h_POST
8143    0U,	// LD1Fourv4s
8144    0U,	// LD1Fourv4s_POST
8145    0U,	// LD1Fourv8b
8146    0U,	// LD1Fourv8b_POST
8147    0U,	// LD1Fourv8h
8148    0U,	// LD1Fourv8h_POST
8149    4419U,	// LD1H
8150    4419U,	// LD1H_D
8151    125187U,	// LD1H_D_IMM_REAL
8152    125187U,	// LD1H_IMM_REAL
8153    4419U,	// LD1H_S
8154    125187U,	// LD1H_S_IMM_REAL
8155    0U,	// LD1Onev16b
8156    0U,	// LD1Onev16b_POST
8157    0U,	// LD1Onev1d
8158    0U,	// LD1Onev1d_POST
8159    0U,	// LD1Onev2d
8160    0U,	// LD1Onev2d_POST
8161    0U,	// LD1Onev2s
8162    0U,	// LD1Onev2s_POST
8163    0U,	// LD1Onev4h
8164    0U,	// LD1Onev4h_POST
8165    0U,	// LD1Onev4s
8166    0U,	// LD1Onev4s_POST
8167    0U,	// LD1Onev8b
8168    0U,	// LD1Onev8b_POST
8169    0U,	// LD1Onev8h
8170    0U,	// LD1Onev8h_POST
8171    51459U,	// LD1RB_D_IMM
8172    51459U,	// LD1RB_H_IMM
8173    51459U,	// LD1RB_IMM
8174    51459U,	// LD1RB_S_IMM
8175    53635U,	// LD1RD_IMM
8176    53699U,	// LD1RH_D_IMM
8177    53699U,	// LD1RH_IMM
8178    53699U,	// LD1RH_S_IMM
8179    4291U,	// LD1RQ_B
8180    4611U,	// LD1RQ_B_IMM
8181    4355U,	// LD1RQ_D
8182    4611U,	// LD1RQ_D_IMM
8183    4419U,	// LD1RQ_H
8184    4611U,	// LD1RQ_H_IMM
8185    4675U,	// LD1RQ_W
8186    4611U,	// LD1RQ_W_IMM
8187    51459U,	// LD1RSB_D_IMM
8188    51459U,	// LD1RSB_H_IMM
8189    51459U,	// LD1RSB_S_IMM
8190    53699U,	// LD1RSH_D_IMM
8191    53699U,	// LD1RSH_S_IMM
8192    53891U,	// LD1RSW_IMM
8193    53891U,	// LD1RW_D_IMM
8194    53891U,	// LD1RW_IMM
8195    0U,	// LD1Rv16b
8196    0U,	// LD1Rv16b_POST
8197    0U,	// LD1Rv1d
8198    0U,	// LD1Rv1d_POST
8199    0U,	// LD1Rv2d
8200    0U,	// LD1Rv2d_POST
8201    0U,	// LD1Rv2s
8202    0U,	// LD1Rv2s_POST
8203    0U,	// LD1Rv4h
8204    0U,	// LD1Rv4h_POST
8205    0U,	// LD1Rv4s
8206    0U,	// LD1Rv4s_POST
8207    0U,	// LD1Rv8b
8208    0U,	// LD1Rv8b_POST
8209    0U,	// LD1Rv8h
8210    0U,	// LD1Rv8h_POST
8211    4291U,	// LD1SB_D
8212    125187U,	// LD1SB_D_IMM_REAL
8213    4291U,	// LD1SB_H
8214    125187U,	// LD1SB_H_IMM_REAL
8215    4291U,	// LD1SB_S
8216    125187U,	// LD1SB_S_IMM_REAL
8217    4419U,	// LD1SH_D
8218    125187U,	// LD1SH_D_IMM_REAL
8219    4419U,	// LD1SH_S
8220    125187U,	// LD1SH_S_IMM_REAL
8221    4675U,	// LD1SW_D
8222    125187U,	// LD1SW_D_IMM_REAL
8223    0U,	// LD1Threev16b
8224    0U,	// LD1Threev16b_POST
8225    0U,	// LD1Threev1d
8226    0U,	// LD1Threev1d_POST
8227    0U,	// LD1Threev2d
8228    0U,	// LD1Threev2d_POST
8229    0U,	// LD1Threev2s
8230    0U,	// LD1Threev2s_POST
8231    0U,	// LD1Threev4h
8232    0U,	// LD1Threev4h_POST
8233    0U,	// LD1Threev4s
8234    0U,	// LD1Threev4s_POST
8235    0U,	// LD1Threev8b
8236    0U,	// LD1Threev8b_POST
8237    0U,	// LD1Threev8h
8238    0U,	// LD1Threev8h_POST
8239    0U,	// LD1Twov16b
8240    0U,	// LD1Twov16b_POST
8241    0U,	// LD1Twov1d
8242    0U,	// LD1Twov1d_POST
8243    0U,	// LD1Twov2d
8244    0U,	// LD1Twov2d_POST
8245    0U,	// LD1Twov2s
8246    0U,	// LD1Twov2s_POST
8247    0U,	// LD1Twov4h
8248    0U,	// LD1Twov4h_POST
8249    0U,	// LD1Twov4s
8250    0U,	// LD1Twov4s_POST
8251    0U,	// LD1Twov8b
8252    0U,	// LD1Twov8b_POST
8253    0U,	// LD1Twov8h
8254    0U,	// LD1Twov8h_POST
8255    4675U,	// LD1W
8256    4675U,	// LD1W_D
8257    125187U,	// LD1W_D_IMM_REAL
8258    125187U,	// LD1W_IMM_REAL
8259    0U,	// LD1i16
8260    0U,	// LD1i16_POST
8261    0U,	// LD1i32
8262    0U,	// LD1i32_POST
8263    0U,	// LD1i64
8264    0U,	// LD1i64_POST
8265    0U,	// LD1i8
8266    0U,	// LD1i8_POST
8267    4291U,	// LD2B
8268    127427U,	// LD2B_IMM
8269    4355U,	// LD2D
8270    127427U,	// LD2D_IMM
8271    4419U,	// LD2H
8272    127427U,	// LD2H_IMM
8273    0U,	// LD2Rv16b
8274    0U,	// LD2Rv16b_POST
8275    0U,	// LD2Rv1d
8276    0U,	// LD2Rv1d_POST
8277    0U,	// LD2Rv2d
8278    0U,	// LD2Rv2d_POST
8279    0U,	// LD2Rv2s
8280    0U,	// LD2Rv2s_POST
8281    0U,	// LD2Rv4h
8282    0U,	// LD2Rv4h_POST
8283    0U,	// LD2Rv4s
8284    0U,	// LD2Rv4s_POST
8285    0U,	// LD2Rv8b
8286    0U,	// LD2Rv8b_POST
8287    0U,	// LD2Rv8h
8288    0U,	// LD2Rv8h_POST
8289    0U,	// LD2Twov16b
8290    0U,	// LD2Twov16b_POST
8291    0U,	// LD2Twov2d
8292    0U,	// LD2Twov2d_POST
8293    0U,	// LD2Twov2s
8294    0U,	// LD2Twov2s_POST
8295    0U,	// LD2Twov4h
8296    0U,	// LD2Twov4h_POST
8297    0U,	// LD2Twov4s
8298    0U,	// LD2Twov4s_POST
8299    0U,	// LD2Twov8b
8300    0U,	// LD2Twov8b_POST
8301    0U,	// LD2Twov8h
8302    0U,	// LD2Twov8h_POST
8303    4675U,	// LD2W
8304    127427U,	// LD2W_IMM
8305    0U,	// LD2i16
8306    0U,	// LD2i16_POST
8307    0U,	// LD2i32
8308    0U,	// LD2i32_POST
8309    0U,	// LD2i64
8310    0U,	// LD2i64_POST
8311    0U,	// LD2i8
8312    0U,	// LD2i8_POST
8313    4291U,	// LD3B
8314    4803U,	// LD3B_IMM
8315    4355U,	// LD3D
8316    4803U,	// LD3D_IMM
8317    4419U,	// LD3H
8318    4803U,	// LD3H_IMM
8319    0U,	// LD3Rv16b
8320    0U,	// LD3Rv16b_POST
8321    0U,	// LD3Rv1d
8322    0U,	// LD3Rv1d_POST
8323    0U,	// LD3Rv2d
8324    0U,	// LD3Rv2d_POST
8325    0U,	// LD3Rv2s
8326    0U,	// LD3Rv2s_POST
8327    0U,	// LD3Rv4h
8328    0U,	// LD3Rv4h_POST
8329    0U,	// LD3Rv4s
8330    0U,	// LD3Rv4s_POST
8331    0U,	// LD3Rv8b
8332    0U,	// LD3Rv8b_POST
8333    0U,	// LD3Rv8h
8334    0U,	// LD3Rv8h_POST
8335    0U,	// LD3Threev16b
8336    0U,	// LD3Threev16b_POST
8337    0U,	// LD3Threev2d
8338    0U,	// LD3Threev2d_POST
8339    0U,	// LD3Threev2s
8340    0U,	// LD3Threev2s_POST
8341    0U,	// LD3Threev4h
8342    0U,	// LD3Threev4h_POST
8343    0U,	// LD3Threev4s
8344    0U,	// LD3Threev4s_POST
8345    0U,	// LD3Threev8b
8346    0U,	// LD3Threev8b_POST
8347    0U,	// LD3Threev8h
8348    0U,	// LD3Threev8h_POST
8349    4675U,	// LD3W
8350    4803U,	// LD3W_IMM
8351    0U,	// LD3i16
8352    0U,	// LD3i16_POST
8353    0U,	// LD3i32
8354    0U,	// LD3i32_POST
8355    0U,	// LD3i64
8356    0U,	// LD3i64_POST
8357    0U,	// LD3i8
8358    0U,	// LD3i8_POST
8359    4291U,	// LD4B
8360    127619U,	// LD4B_IMM
8361    4355U,	// LD4D
8362    127619U,	// LD4D_IMM
8363    0U,	// LD4Fourv16b
8364    0U,	// LD4Fourv16b_POST
8365    0U,	// LD4Fourv2d
8366    0U,	// LD4Fourv2d_POST
8367    0U,	// LD4Fourv2s
8368    0U,	// LD4Fourv2s_POST
8369    0U,	// LD4Fourv4h
8370    0U,	// LD4Fourv4h_POST
8371    0U,	// LD4Fourv4s
8372    0U,	// LD4Fourv4s_POST
8373    0U,	// LD4Fourv8b
8374    0U,	// LD4Fourv8b_POST
8375    0U,	// LD4Fourv8h
8376    0U,	// LD4Fourv8h_POST
8377    4419U,	// LD4H
8378    127619U,	// LD4H_IMM
8379    0U,	// LD4Rv16b
8380    0U,	// LD4Rv16b_POST
8381    0U,	// LD4Rv1d
8382    0U,	// LD4Rv1d_POST
8383    0U,	// LD4Rv2d
8384    0U,	// LD4Rv2d_POST
8385    0U,	// LD4Rv2s
8386    0U,	// LD4Rv2s_POST
8387    0U,	// LD4Rv4h
8388    0U,	// LD4Rv4h_POST
8389    0U,	// LD4Rv4s
8390    0U,	// LD4Rv4s_POST
8391    0U,	// LD4Rv8b
8392    0U,	// LD4Rv8b_POST
8393    0U,	// LD4Rv8h
8394    0U,	// LD4Rv8h_POST
8395    4675U,	// LD4W
8396    127619U,	// LD4W_IMM
8397    0U,	// LD4i16
8398    0U,	// LD4i16_POST
8399    0U,	// LD4i32
8400    0U,	// LD4i32_POST
8401    0U,	// LD4i64
8402    0U,	// LD4i64_POST
8403    0U,	// LD4i8
8404    0U,	// LD4i8_POST
8405    0U,	// LDADDAB
8406    0U,	// LDADDAH
8407    0U,	// LDADDALB
8408    0U,	// LDADDALH
8409    0U,	// LDADDALW
8410    0U,	// LDADDALX
8411    0U,	// LDADDAW
8412    0U,	// LDADDAX
8413    0U,	// LDADDB
8414    0U,	// LDADDH
8415    0U,	// LDADDLB
8416    0U,	// LDADDLH
8417    0U,	// LDADDLW
8418    0U,	// LDADDLX
8419    0U,	// LDADDW
8420    0U,	// LDADDX
8421    27U,	// LDAPRB
8422    27U,	// LDAPRH
8423    27U,	// LDAPRW
8424    27U,	// LDAPRX
8425    49411U,	// LDAPURBi
8426    49411U,	// LDAPURHi
8427    49411U,	// LDAPURSBWi
8428    49411U,	// LDAPURSBXi
8429    49411U,	// LDAPURSHWi
8430    49411U,	// LDAPURSHXi
8431    49411U,	// LDAPURSWi
8432    49411U,	// LDAPURXi
8433    49411U,	// LDAPURi
8434    27U,	// LDARB
8435    27U,	// LDARH
8436    27U,	// LDARW
8437    27U,	// LDARX
8438    49417U,	// LDAXPW
8439    49417U,	// LDAXPX
8440    27U,	// LDAXRB
8441    27U,	// LDAXRH
8442    27U,	// LDAXRW
8443    27U,	// LDAXRX
8444    0U,	// LDCLRAB
8445    0U,	// LDCLRAH
8446    0U,	// LDCLRALB
8447    0U,	// LDCLRALH
8448    0U,	// LDCLRALW
8449    0U,	// LDCLRALX
8450    0U,	// LDCLRAW
8451    0U,	// LDCLRAX
8452    0U,	// LDCLRB
8453    0U,	// LDCLRH
8454    0U,	// LDCLRLB
8455    0U,	// LDCLRLH
8456    0U,	// LDCLRLW
8457    0U,	// LDCLRLX
8458    0U,	// LDCLRW
8459    0U,	// LDCLRX
8460    0U,	// LDEORAB
8461    0U,	// LDEORAH
8462    0U,	// LDEORALB
8463    0U,	// LDEORALH
8464    0U,	// LDEORALW
8465    0U,	// LDEORALX
8466    0U,	// LDEORAW
8467    0U,	// LDEORAX
8468    0U,	// LDEORB
8469    0U,	// LDEORH
8470    0U,	// LDEORLB
8471    0U,	// LDEORLH
8472    0U,	// LDEORLW
8473    0U,	// LDEORLX
8474    0U,	// LDEORW
8475    0U,	// LDEORX
8476    4291U,	// LDFF1B_D_REAL
8477    4291U,	// LDFF1B_H_REAL
8478    4291U,	// LDFF1B_REAL
8479    4291U,	// LDFF1B_S_REAL
8480    4355U,	// LDFF1D_REAL
8481    4419U,	// LDFF1H_D_REAL
8482    4419U,	// LDFF1H_REAL
8483    4419U,	// LDFF1H_S_REAL
8484    4291U,	// LDFF1SB_D_REAL
8485    4291U,	// LDFF1SB_H_REAL
8486    4291U,	// LDFF1SB_S_REAL
8487    4419U,	// LDFF1SH_D_REAL
8488    4419U,	// LDFF1SH_S_REAL
8489    4675U,	// LDFF1SW_D_REAL
8490    4675U,	// LDFF1W_D_REAL
8491    4675U,	// LDFF1W_REAL
8492    27U,	// LDLARB
8493    27U,	// LDLARH
8494    27U,	// LDLARW
8495    27U,	// LDLARX
8496    125187U,	// LDNF1B_D_IMM_REAL
8497    125187U,	// LDNF1B_H_IMM_REAL
8498    125187U,	// LDNF1B_IMM_REAL
8499    125187U,	// LDNF1B_S_IMM_REAL
8500    125187U,	// LDNF1D_IMM_REAL
8501    125187U,	// LDNF1H_D_IMM_REAL
8502    125187U,	// LDNF1H_IMM_REAL
8503    125187U,	// LDNF1H_S_IMM_REAL
8504    125187U,	// LDNF1SB_D_IMM_REAL
8505    125187U,	// LDNF1SB_H_IMM_REAL
8506    125187U,	// LDNF1SB_S_IMM_REAL
8507    125187U,	// LDNF1SH_D_IMM_REAL
8508    125187U,	// LDNF1SH_S_IMM_REAL
8509    125187U,	// LDNF1SW_D_IMM_REAL
8510    125187U,	// LDNF1W_D_IMM_REAL
8511    125187U,	// LDNF1W_IMM_REAL
8512    4735241U,	// LDNPDi
8513    4997385U,	// LDNPQi
8514    5259529U,	// LDNPSi
8515    5259529U,	// LDNPWi
8516    4735241U,	// LDNPXi
8517    125187U,	// LDNT1B_ZRI
8518    4291U,	// LDNT1B_ZRR
8519    125187U,	// LDNT1D_ZRI
8520    4355U,	// LDNT1D_ZRR
8521    125187U,	// LDNT1H_ZRI
8522    4419U,	// LDNT1H_ZRR
8523    125187U,	// LDNT1W_ZRI
8524    4675U,	// LDNT1W_ZRR
8525    4735241U,	// LDPDi
8526    5638409U,	// LDPDpost
8527    72632585U,	// LDPDpre
8528    4997385U,	// LDPQi
8529    5900553U,	// LDPQpost
8530    72894729U,	// LDPQpre
8531    5259529U,	// LDPSWi
8532    6162697U,	// LDPSWpost
8533    73156873U,	// LDPSWpre
8534    5259529U,	// LDPSi
8535    6162697U,	// LDPSpost
8536    73156873U,	// LDPSpre
8537    5259529U,	// LDPWi
8538    6162697U,	// LDPWpost
8539    73156873U,	// LDPWpre
8540    4735241U,	// LDPXi
8541    5638409U,	// LDPXpost
8542    72632585U,	// LDPXpre
8543    4867U,	// LDRAAindexed
8544    143747U,	// LDRAAwriteback
8545    4867U,	// LDRABindexed
8546    143747U,	// LDRABwriteback
8547    28U,	// LDRBBpost
8548    141571U,	// LDRBBpre
8549    6308099U,	// LDRBBroW
8550    6570243U,	// LDRBBroX
8551    4931U,	// LDRBBui
8552    28U,	// LDRBpost
8553    141571U,	// LDRBpre
8554    6308099U,	// LDRBroW
8555    6570243U,	// LDRBroX
8556    4931U,	// LDRBui
8557    0U,	// LDRDl
8558    28U,	// LDRDpost
8559    141571U,	// LDRDpre
8560    6832387U,	// LDRDroW
8561    7094531U,	// LDRDroX
8562    4995U,	// LDRDui
8563    28U,	// LDRHHpost
8564    141571U,	// LDRHHpre
8565    7356675U,	// LDRHHroW
8566    7618819U,	// LDRHHroX
8567    5059U,	// LDRHHui
8568    28U,	// LDRHpost
8569    141571U,	// LDRHpre
8570    7356675U,	// LDRHroW
8571    7618819U,	// LDRHroX
8572    5059U,	// LDRHui
8573    0U,	// LDRQl
8574    28U,	// LDRQpost
8575    141571U,	// LDRQpre
8576    7880963U,	// LDRQroW
8577    8143107U,	// LDRQroX
8578    5123U,	// LDRQui
8579    28U,	// LDRSBWpost
8580    141571U,	// LDRSBWpre
8581    6308099U,	// LDRSBWroW
8582    6570243U,	// LDRSBWroX
8583    4931U,	// LDRSBWui
8584    28U,	// LDRSBXpost
8585    141571U,	// LDRSBXpre
8586    6308099U,	// LDRSBXroW
8587    6570243U,	// LDRSBXroX
8588    4931U,	// LDRSBXui
8589    28U,	// LDRSHWpost
8590    141571U,	// LDRSHWpre
8591    7356675U,	// LDRSHWroW
8592    7618819U,	// LDRSHWroX
8593    5059U,	// LDRSHWui
8594    28U,	// LDRSHXpost
8595    141571U,	// LDRSHXpre
8596    7356675U,	// LDRSHXroW
8597    7618819U,	// LDRSHXroX
8598    5059U,	// LDRSHXui
8599    0U,	// LDRSWl
8600    28U,	// LDRSWpost
8601    141571U,	// LDRSWpre
8602    8405251U,	// LDRSWroW
8603    8667395U,	// LDRSWroX
8604    5187U,	// LDRSWui
8605    0U,	// LDRSl
8606    28U,	// LDRSpost
8607    141571U,	// LDRSpre
8608    8405251U,	// LDRSroW
8609    8667395U,	// LDRSroX
8610    5187U,	// LDRSui
8611    0U,	// LDRWl
8612    28U,	// LDRWpost
8613    141571U,	// LDRWpre
8614    8405251U,	// LDRWroW
8615    8667395U,	// LDRWroX
8616    5187U,	// LDRWui
8617    0U,	// LDRXl
8618    28U,	// LDRXpost
8619    141571U,	// LDRXpre
8620    6832387U,	// LDRXroW
8621    7094531U,	// LDRXroX
8622    4995U,	// LDRXui
8623    123139U,	// LDR_PXI
8624    123139U,	// LDR_ZXI
8625    0U,	// LDSETAB
8626    0U,	// LDSETAH
8627    0U,	// LDSETALB
8628    0U,	// LDSETALH
8629    0U,	// LDSETALW
8630    0U,	// LDSETALX
8631    0U,	// LDSETAW
8632    0U,	// LDSETAX
8633    0U,	// LDSETB
8634    0U,	// LDSETH
8635    0U,	// LDSETLB
8636    0U,	// LDSETLH
8637    0U,	// LDSETLW
8638    0U,	// LDSETLX
8639    0U,	// LDSETW
8640    0U,	// LDSETX
8641    0U,	// LDSMAXAB
8642    0U,	// LDSMAXAH
8643    0U,	// LDSMAXALB
8644    0U,	// LDSMAXALH
8645    0U,	// LDSMAXALW
8646    0U,	// LDSMAXALX
8647    0U,	// LDSMAXAW
8648    0U,	// LDSMAXAX
8649    0U,	// LDSMAXB
8650    0U,	// LDSMAXH
8651    0U,	// LDSMAXLB
8652    0U,	// LDSMAXLH
8653    0U,	// LDSMAXLW
8654    0U,	// LDSMAXLX
8655    0U,	// LDSMAXW
8656    0U,	// LDSMAXX
8657    0U,	// LDSMINAB
8658    0U,	// LDSMINAH
8659    0U,	// LDSMINALB
8660    0U,	// LDSMINALH
8661    0U,	// LDSMINALW
8662    0U,	// LDSMINALX
8663    0U,	// LDSMINAW
8664    0U,	// LDSMINAX
8665    0U,	// LDSMINB
8666    0U,	// LDSMINH
8667    0U,	// LDSMINLB
8668    0U,	// LDSMINLH
8669    0U,	// LDSMINLW
8670    0U,	// LDSMINLX
8671    0U,	// LDSMINW
8672    0U,	// LDSMINX
8673    49411U,	// LDTRBi
8674    49411U,	// LDTRHi
8675    49411U,	// LDTRSBWi
8676    49411U,	// LDTRSBXi
8677    49411U,	// LDTRSHWi
8678    49411U,	// LDTRSHXi
8679    49411U,	// LDTRSWi
8680    49411U,	// LDTRWi
8681    49411U,	// LDTRXi
8682    0U,	// LDUMAXAB
8683    0U,	// LDUMAXAH
8684    0U,	// LDUMAXALB
8685    0U,	// LDUMAXALH
8686    0U,	// LDUMAXALW
8687    0U,	// LDUMAXALX
8688    0U,	// LDUMAXAW
8689    0U,	// LDUMAXAX
8690    0U,	// LDUMAXB
8691    0U,	// LDUMAXH
8692    0U,	// LDUMAXLB
8693    0U,	// LDUMAXLH
8694    0U,	// LDUMAXLW
8695    0U,	// LDUMAXLX
8696    0U,	// LDUMAXW
8697    0U,	// LDUMAXX
8698    0U,	// LDUMINAB
8699    0U,	// LDUMINAH
8700    0U,	// LDUMINALB
8701    0U,	// LDUMINALH
8702    0U,	// LDUMINALW
8703    0U,	// LDUMINALX
8704    0U,	// LDUMINAW
8705    0U,	// LDUMINAX
8706    0U,	// LDUMINB
8707    0U,	// LDUMINH
8708    0U,	// LDUMINLB
8709    0U,	// LDUMINLH
8710    0U,	// LDUMINLW
8711    0U,	// LDUMINLX
8712    0U,	// LDUMINW
8713    0U,	// LDUMINX
8714    49411U,	// LDURBBi
8715    49411U,	// LDURBi
8716    49411U,	// LDURDi
8717    49411U,	// LDURHHi
8718    49411U,	// LDURHi
8719    49411U,	// LDURQi
8720    49411U,	// LDURSBWi
8721    49411U,	// LDURSBXi
8722    49411U,	// LDURSHWi
8723    49411U,	// LDURSHXi
8724    49411U,	// LDURSWi
8725    49411U,	// LDURSi
8726    49411U,	// LDURWi
8727    49411U,	// LDURXi
8728    49417U,	// LDXPW
8729    49417U,	// LDXPX
8730    27U,	// LDXRB
8731    27U,	// LDXRH
8732    27U,	// LDXRW
8733    27U,	// LDXRX
8734    0U,	// LOADgot
8735    17216U,	// LSLR_ZPmZ_B
8736    279424U,	// LSLR_ZPmZ_D
8737    549829U,	// LSLR_ZPmZ_H
8738    803840U,	// LSLR_ZPmZ_S
8739    259U,	// LSLVWr
8740    259U,	// LSLVXr
8741    279360U,	// LSL_WIDE_ZPmZ_B
8742    41925U,	// LSL_WIDE_ZPmZ_H
8743    279552U,	// LSL_WIDE_ZPmZ_S
8744    899U,	// LSL_WIDE_ZZZ_B
8745    7U,	// LSL_WIDE_ZZZ_H
8746    899U,	// LSL_WIDE_ZZZ_S
8747    1065792U,	// LSL_ZPmI_B
8748    1065856U,	// LSL_ZPmI_D
8749    33733U,	// LSL_ZPmI_H
8750    1065984U,	// LSL_ZPmI_S
8751    17216U,	// LSL_ZPmZ_B
8752    279424U,	// LSL_ZPmZ_D
8753    549829U,	// LSL_ZPmZ_H
8754    803840U,	// LSL_ZPmZ_S
8755    259U,	// LSL_ZZI_B
8756    259U,	// LSL_ZZI_D
8757    8U,	// LSL_ZZI_H
8758    259U,	// LSL_ZZI_S
8759    17216U,	// LSRR_ZPmZ_B
8760    279424U,	// LSRR_ZPmZ_D
8761    549829U,	// LSRR_ZPmZ_H
8762    803840U,	// LSRR_ZPmZ_S
8763    259U,	// LSRVWr
8764    259U,	// LSRVXr
8765    279360U,	// LSR_WIDE_ZPmZ_B
8766    41925U,	// LSR_WIDE_ZPmZ_H
8767    279552U,	// LSR_WIDE_ZPmZ_S
8768    899U,	// LSR_WIDE_ZZZ_B
8769    7U,	// LSR_WIDE_ZZZ_H
8770    899U,	// LSR_WIDE_ZZZ_S
8771    1065792U,	// LSR_ZPmI_B
8772    1065856U,	// LSR_ZPmI_D
8773    33733U,	// LSR_ZPmI_H
8774    1065984U,	// LSR_ZPmI_S
8775    17216U,	// LSR_ZPmZ_B
8776    279424U,	// LSR_ZPmZ_D
8777    549829U,	// LSR_ZPmZ_H
8778    803840U,	// LSR_ZPmZ_S
8779    259U,	// LSR_ZZI_B
8780    259U,	// LSR_ZZI_D
8781    8U,	// LSR_ZZI_H
8782    259U,	// LSR_ZZI_S
8783    1065219U,	// MADDWrrr
8784    1065219U,	// MADDXrrr
8785    8929280U,	// MAD_ZPmZZ_B
8786    3162176U,	// MAD_ZPmZZ_D
8787    607169U,	// MAD_ZPmZZ_H
8788    3424448U,	// MAD_ZPmZZ_S
8789    8929280U,	// MLA_ZPmZZ_B
8790    3162176U,	// MLA_ZPmZZ_D
8791    607169U,	// MLA_ZPmZZ_H
8792    3424448U,	// MLA_ZPmZZ_S
8793    387U,	// MLAv16i8
8794    387U,	// MLAv2i32
8795    614787U,	// MLAv2i32_indexed
8796    387U,	// MLAv4i16
8797    614787U,	// MLAv4i16_indexed
8798    387U,	// MLAv4i32
8799    614787U,	// MLAv4i32_indexed
8800    387U,	// MLAv8i16
8801    614787U,	// MLAv8i16_indexed
8802    387U,	// MLAv8i8
8803    8929280U,	// MLS_ZPmZZ_B
8804    3162176U,	// MLS_ZPmZZ_D
8805    607169U,	// MLS_ZPmZZ_H
8806    3424448U,	// MLS_ZPmZZ_S
8807    387U,	// MLSv16i8
8808    387U,	// MLSv2i32
8809    614787U,	// MLSv2i32_indexed
8810    387U,	// MLSv4i16
8811    614787U,	// MLSv4i16_indexed
8812    387U,	// MLSv4i32
8813    614787U,	// MLSv4i32_indexed
8814    387U,	// MLSv8i16
8815    614787U,	// MLSv8i16_indexed
8816    387U,	// MLSv8i8
8817    0U,	// MOVID
8818    2U,	// MOVIv16b_ns
8819    0U,	// MOVIv2d_ns
8820    29U,	// MOVIv2i32
8821    29U,	// MOVIv2s_msl
8822    29U,	// MOVIv4i16
8823    29U,	// MOVIv4i32
8824    29U,	// MOVIv4s_msl
8825    2U,	// MOVIv8b_ns
8826    29U,	// MOVIv8i16
8827    0U,	// MOVKWi
8828    0U,	// MOVKXi
8829    29U,	// MOVNWi
8830    29U,	// MOVNXi
8831    0U,	// MOVPRFX_ZPmZ_B
8832    64U,	// MOVPRFX_ZPmZ_D
8833    129U,	// MOVPRFX_ZPmZ_H
8834    192U,	// MOVPRFX_ZPmZ_S
8835    838U,	// MOVPRFX_ZPzZ_B
8836    902U,	// MOVPRFX_ZPzZ_D
8837    133U,	// MOVPRFX_ZPzZ_H
8838    1030U,	// MOVPRFX_ZPzZ_S
8839    2U,	// MOVPRFX_ZZ
8840    29U,	// MOVZWi
8841    29U,	// MOVZXi
8842    0U,	// MOVaddr
8843    0U,	// MOVaddrBA
8844    0U,	// MOVaddrCP
8845    0U,	// MOVaddrEXT
8846    0U,	// MOVaddrJT
8847    0U,	// MOVaddrTLS
8848    0U,	// MOVbaseTLS
8849    0U,	// MOVi32imm
8850    0U,	// MOVi64imm
8851    0U,	// MRS
8852    8929280U,	// MSB_ZPmZZ_B
8853    3162176U,	// MSB_ZPmZZ_D
8854    607169U,	// MSB_ZPmZZ_H
8855    3424448U,	// MSB_ZPmZZ_S
8856    0U,	// MSR
8857    0U,	// MSRpstateImm1
8858    0U,	// MSRpstateImm4
8859    1065219U,	// MSUBWrrr
8860    1065219U,	// MSUBXrrr
8861    259U,	// MUL_ZI_B
8862    259U,	// MUL_ZI_D
8863    8U,	// MUL_ZI_H
8864    259U,	// MUL_ZI_S
8865    17216U,	// MUL_ZPmZ_B
8866    279424U,	// MUL_ZPmZ_D
8867    549829U,	// MUL_ZPmZ_H
8868    803840U,	// MUL_ZPmZ_S
8869    323U,	// MULv16i8
8870    323U,	// MULv2i32
8871    106819U,	// MULv2i32_indexed
8872    323U,	// MULv4i16
8873    106819U,	// MULv4i16_indexed
8874    323U,	// MULv4i32
8875    106819U,	// MULv4i32_indexed
8876    323U,	// MULv8i16
8877    106819U,	// MULv8i16_indexed
8878    323U,	// MULv8i8
8879    29U,	// MVNIv2i32
8880    29U,	// MVNIv2s_msl
8881    29U,	// MVNIv4i16
8882    29U,	// MVNIv4i32
8883    29U,	// MVNIv4s_msl
8884    29U,	// MVNIv8i16
8885    17222U,	// NANDS_PPzPP
8886    17222U,	// NAND_PPzPP
8887    0U,	// NEG_ZPmZ_B
8888    64U,	// NEG_ZPmZ_D
8889    129U,	// NEG_ZPmZ_H
8890    192U,	// NEG_ZPmZ_S
8891    2U,	// NEGv16i8
8892    2U,	// NEGv1i64
8893    2U,	// NEGv2i32
8894    2U,	// NEGv2i64
8895    2U,	// NEGv4i16
8896    2U,	// NEGv4i32
8897    2U,	// NEGv8i16
8898    2U,	// NEGv8i8
8899    17222U,	// NORS_PPzPP
8900    17222U,	// NOR_PPzPP
8901    0U,	// NOT_ZPmZ_B
8902    64U,	// NOT_ZPmZ_D
8903    129U,	// NOT_ZPmZ_H
8904    192U,	// NOT_ZPmZ_S
8905    2U,	// NOTv16i8
8906    2U,	// NOTv8i8
8907    17222U,	// ORNS_PPzPP
8908    0U,	// ORNWrr
8909    515U,	// ORNWrs
8910    0U,	// ORNXrr
8911    515U,	// ORNXrs
8912    17222U,	// ORN_PPzPP
8913    323U,	// ORNv16i8
8914    323U,	// ORNv8i8
8915    17222U,	// ORRS_PPzPP
8916    2115U,	// ORRWri
8917    0U,	// ORRWrr
8918    515U,	// ORRWrs
8919    2179U,	// ORRXri
8920    0U,	// ORRXrr
8921    515U,	// ORRXrs
8922    17222U,	// ORR_PPzPP
8923    2179U,	// ORR_ZI
8924    17216U,	// ORR_ZPmZ_B
8925    279424U,	// ORR_ZPmZ_D
8926    549829U,	// ORR_ZPmZ_H
8927    803840U,	// ORR_ZPmZ_S
8928    899U,	// ORR_ZZZ
8929    323U,	// ORRv16i8
8930    0U,	// ORRv2i32
8931    0U,	// ORRv4i16
8932    0U,	// ORRv4i32
8933    0U,	// ORRv8i16
8934    323U,	// ORRv8i8
8935    835U,	// ORV_VPZ_B
8936    899U,	// ORV_VPZ_D
8937    2243U,	// ORV_VPZ_H
8938    1027U,	// ORV_VPZ_S
8939    2U,	// PACDA
8940    2U,	// PACDB
8941    0U,	// PACDZA
8942    0U,	// PACDZB
8943    259U,	// PACGA
8944    2U,	// PACIA
8945    0U,	// PACIA1716
8946    0U,	// PACIASP
8947    0U,	// PACIAZ
8948    2U,	// PACIB
8949    0U,	// PACIB1716
8950    0U,	// PACIBSP
8951    0U,	// PACIBZ
8952    0U,	// PACIZA
8953    0U,	// PACIZB
8954    0U,	// PFALSE
8955    323U,	// PMULLv16i8
8956    323U,	// PMULLv1i64
8957    323U,	// PMULLv2i64
8958    323U,	// PMULLv8i8
8959    323U,	// PMULv16i8
8960    323U,	// PMULv8i8
8961    835U,	// PNEXT_B
8962    899U,	// PNEXT_D
8963    133U,	// PNEXT_H
8964    1027U,	// PNEXT_S
8965    27U,	// PRFB_D_PZI
8966    30U,	// PRFB_D_SCALED
8967    31U,	// PRFB_D_SXTW_SCALED
8968    32U,	// PRFB_D_UXTW_SCALED
8969    5261U,	// PRFB_PRI
8970    33U,	// PRFB_PRR
8971    27U,	// PRFB_S_PZI
8972    34U,	// PRFB_S_SXTW_SCALED
8973    35U,	// PRFB_S_UXTW_SCALED
8974    0U,	// PRFD_D_PZI
8975    36U,	// PRFD_D_SCALED
8976    37U,	// PRFD_D_SXTW_SCALED
8977    38U,	// PRFD_D_UXTW_SCALED
8978    5261U,	// PRFD_PRI
8979    39U,	// PRFD_PRR
8980    0U,	// PRFD_S_PZI
8981    40U,	// PRFD_S_SXTW_SCALED
8982    41U,	// PRFD_S_UXTW_SCALED
8983    0U,	// PRFH_D_PZI
8984    42U,	// PRFH_D_SCALED
8985    43U,	// PRFH_D_SXTW_SCALED
8986    44U,	// PRFH_D_UXTW_SCALED
8987    5261U,	// PRFH_PRI
8988    45U,	// PRFH_PRR
8989    0U,	// PRFH_S_PZI
8990    46U,	// PRFH_S_SXTW_SCALED
8991    47U,	// PRFH_S_UXTW_SCALED
8992    0U,	// PRFMl
8993    6832387U,	// PRFMroW
8994    7094531U,	// PRFMroX
8995    4995U,	// PRFMui
8996    48U,	// PRFS_PRR
8997    49411U,	// PRFUMi
8998    0U,	// PRFW_D_PZI
8999    49U,	// PRFW_D_SCALED
9000    50U,	// PRFW_D_SXTW_SCALED
9001    51U,	// PRFW_D_UXTW_SCALED
9002    5261U,	// PRFW_PRI
9003    0U,	// PRFW_S_PZI
9004    52U,	// PRFW_S_SXTW_SCALED
9005    53U,	// PRFW_S_UXTW_SCALED
9006    2U,	// PTEST_PP
9007    2U,	// PTRUES_B
9008    2U,	// PTRUES_D
9009    0U,	// PTRUES_H
9010    2U,	// PTRUES_S
9011    2U,	// PTRUE_B
9012    2U,	// PTRUE_D
9013    0U,	// PTRUE_H
9014    2U,	// PTRUE_S
9015    0U,	// PUNPKHI_PP
9016    0U,	// PUNPKLO_PP
9017    323U,	// RADDHNv2i64_v2i32
9018    387U,	// RADDHNv2i64_v4i32
9019    323U,	// RADDHNv4i32_v4i16
9020    387U,	// RADDHNv4i32_v8i16
9021    387U,	// RADDHNv8i16_v16i8
9022    323U,	// RADDHNv8i16_v8i8
9023    0U,	// RAX1
9024    2U,	// RBITWr
9025    2U,	// RBITXr
9026    0U,	// RBIT_ZPmZ_B
9027    64U,	// RBIT_ZPmZ_D
9028    129U,	// RBIT_ZPmZ_H
9029    192U,	// RBIT_ZPmZ_S
9030    2U,	// RBITv16i8
9031    2U,	// RBITv8i8
9032    54U,	// RDFFRS_PPz
9033    0U,	// RDFFR_P
9034    54U,	// RDFFR_PPz
9035    2U,	// RDVLI_XI
9036    0U,	// RET
9037    0U,	// RETAA
9038    0U,	// RETAB
9039    0U,	// RET_ReallyLR
9040    2U,	// REV16Wr
9041    2U,	// REV16Xr
9042    2U,	// REV16v16i8
9043    2U,	// REV16v8i8
9044    2U,	// REV32Xr
9045    2U,	// REV32v16i8
9046    2U,	// REV32v4i16
9047    2U,	// REV32v8i16
9048    2U,	// REV32v8i8
9049    2U,	// REV64v16i8
9050    2U,	// REV64v2i32
9051    2U,	// REV64v4i16
9052    2U,	// REV64v4i32
9053    2U,	// REV64v8i16
9054    2U,	// REV64v8i8
9055    64U,	// REVB_ZPmZ_D
9056    129U,	// REVB_ZPmZ_H
9057    192U,	// REVB_ZPmZ_S
9058    64U,	// REVH_ZPmZ_D
9059    192U,	// REVH_ZPmZ_S
9060    64U,	// REVW_ZPmZ_D
9061    2U,	// REVWr
9062    2U,	// REVXr
9063    2U,	// REV_PP_B
9064    2U,	// REV_PP_D
9065    0U,	// REV_PP_H
9066    2U,	// REV_PP_S
9067    2U,	// REV_ZZ_B
9068    2U,	// REV_ZZ_D
9069    0U,	// REV_ZZ_H
9070    2U,	// REV_ZZ_S
9071    0U,	// RMIF
9072    259U,	// RORVWr
9073    259U,	// RORVXr
9074    2307U,	// RSHRNv16i8_shift
9075    259U,	// RSHRNv2i32_shift
9076    259U,	// RSHRNv4i16_shift
9077    2307U,	// RSHRNv4i32_shift
9078    2307U,	// RSHRNv8i16_shift
9079    259U,	// RSHRNv8i8_shift
9080    323U,	// RSUBHNv2i64_v2i32
9081    387U,	// RSUBHNv2i64_v4i32
9082    323U,	// RSUBHNv4i32_v4i16
9083    387U,	// RSUBHNv4i32_v8i16
9084    387U,	// RSUBHNv8i16_v16i8
9085    323U,	// RSUBHNv8i16_v8i8
9086    387U,	// SABALv16i8_v8i16
9087    387U,	// SABALv2i32_v2i64
9088    387U,	// SABALv4i16_v4i32
9089    387U,	// SABALv4i32_v2i64
9090    387U,	// SABALv8i16_v4i32
9091    387U,	// SABALv8i8_v8i16
9092    387U,	// SABAv16i8
9093    387U,	// SABAv2i32
9094    387U,	// SABAv4i16
9095    387U,	// SABAv4i32
9096    387U,	// SABAv8i16
9097    387U,	// SABAv8i8
9098    323U,	// SABDLv16i8_v8i16
9099    323U,	// SABDLv2i32_v2i64
9100    323U,	// SABDLv4i16_v4i32
9101    323U,	// SABDLv4i32_v2i64
9102    323U,	// SABDLv8i16_v4i32
9103    323U,	// SABDLv8i8_v8i16
9104    17216U,	// SABD_ZPmZ_B
9105    279424U,	// SABD_ZPmZ_D
9106    549829U,	// SABD_ZPmZ_H
9107    803840U,	// SABD_ZPmZ_S
9108    323U,	// SABDv16i8
9109    323U,	// SABDv2i32
9110    323U,	// SABDv4i16
9111    323U,	// SABDv4i32
9112    323U,	// SABDv8i16
9113    323U,	// SABDv8i8
9114    2U,	// SADALPv16i8_v8i16
9115    2U,	// SADALPv2i32_v1i64
9116    2U,	// SADALPv4i16_v2i32
9117    2U,	// SADALPv4i32_v2i64
9118    2U,	// SADALPv8i16_v4i32
9119    2U,	// SADALPv8i8_v4i16
9120    2U,	// SADDLPv16i8_v8i16
9121    2U,	// SADDLPv2i32_v1i64
9122    2U,	// SADDLPv4i16_v2i32
9123    2U,	// SADDLPv4i32_v2i64
9124    2U,	// SADDLPv8i16_v4i32
9125    2U,	// SADDLPv8i8_v4i16
9126    2U,	// SADDLVv16i8v
9127    2U,	// SADDLVv4i16v
9128    2U,	// SADDLVv4i32v
9129    2U,	// SADDLVv8i16v
9130    2U,	// SADDLVv8i8v
9131    323U,	// SADDLv16i8_v8i16
9132    323U,	// SADDLv2i32_v2i64
9133    323U,	// SADDLv4i16_v4i32
9134    323U,	// SADDLv4i32_v2i64
9135    323U,	// SADDLv8i16_v4i32
9136    323U,	// SADDLv8i8_v8i16
9137    835U,	// SADDV_VPZ_B
9138    2243U,	// SADDV_VPZ_H
9139    1027U,	// SADDV_VPZ_S
9140    323U,	// SADDWv16i8_v8i16
9141    323U,	// SADDWv2i32_v2i64
9142    323U,	// SADDWv4i16_v4i32
9143    323U,	// SADDWv4i32_v2i64
9144    323U,	// SADDWv8i16_v4i32
9145    323U,	// SADDWv8i8_v8i16
9146    259U,	// SBCSWr
9147    259U,	// SBCSXr
9148    259U,	// SBCWr
9149    259U,	// SBCXr
9150    1065219U,	// SBFMWri
9151    1065219U,	// SBFMXri
9152    259U,	// SCVTFSWDri
9153    259U,	// SCVTFSWHri
9154    259U,	// SCVTFSWSri
9155    259U,	// SCVTFSXDri
9156    259U,	// SCVTFSXHri
9157    259U,	// SCVTFSXSri
9158    2U,	// SCVTFUWDri
9159    2U,	// SCVTFUWHri
9160    2U,	// SCVTFUWSri
9161    2U,	// SCVTFUXDri
9162    2U,	// SCVTFUXHri
9163    2U,	// SCVTFUXSri
9164    64U,	// SCVTF_ZPmZ_DtoD
9165    151U,	// SCVTF_ZPmZ_DtoH
9166    64U,	// SCVTF_ZPmZ_DtoS
9167    129U,	// SCVTF_ZPmZ_HtoH
9168    192U,	// SCVTF_ZPmZ_StoD
9169    146U,	// SCVTF_ZPmZ_StoH
9170    192U,	// SCVTF_ZPmZ_StoS
9171    259U,	// SCVTFd
9172    259U,	// SCVTFh
9173    259U,	// SCVTFs
9174    2U,	// SCVTFv1i16
9175    2U,	// SCVTFv1i32
9176    2U,	// SCVTFv1i64
9177    2U,	// SCVTFv2f32
9178    2U,	// SCVTFv2f64
9179    259U,	// SCVTFv2i32_shift
9180    259U,	// SCVTFv2i64_shift
9181    2U,	// SCVTFv4f16
9182    2U,	// SCVTFv4f32
9183    259U,	// SCVTFv4i16_shift
9184    259U,	// SCVTFv4i32_shift
9185    2U,	// SCVTFv8f16
9186    259U,	// SCVTFv8i16_shift
9187    279424U,	// SDIVR_ZPmZ_D
9188    803840U,	// SDIVR_ZPmZ_S
9189    259U,	// SDIVWr
9190    259U,	// SDIVXr
9191    279424U,	// SDIV_ZPmZ_D
9192    803840U,	// SDIV_ZPmZ_S
9193    55U,	// SDOT_ZZZI_D
9194    55U,	// SDOT_ZZZI_S
9195    2U,	// SDOT_ZZZ_D
9196    2U,	// SDOT_ZZZ_S
9197    614787U,	// SDOTlanev16i8
9198    614787U,	// SDOTlanev8i8
9199    0U,	// SDOTv16i8
9200    0U,	// SDOTv8i8
9201    17219U,	// SEL_PPPP
9202    17219U,	// SEL_ZPZZ_B
9203    279427U,	// SEL_ZPZZ_D
9204    549829U,	// SEL_ZPZZ_H
9205    803843U,	// SEL_ZPZZ_S
9206    0U,	// SETF16
9207    0U,	// SETF8
9208    0U,	// SETFFR
9209    387U,	// SHA1Crrr
9210    2U,	// SHA1Hrr
9211    387U,	// SHA1Mrrr
9212    387U,	// SHA1Prrr
9213    387U,	// SHA1SU0rrr
9214    2U,	// SHA1SU1rr
9215    387U,	// SHA256H2rrr
9216    387U,	// SHA256Hrrr
9217    2U,	// SHA256SU0rr
9218    387U,	// SHA256SU1rrr
9219    0U,	// SHA512H
9220    0U,	// SHA512H2
9221    0U,	// SHA512SU0
9222    0U,	// SHA512SU1
9223    323U,	// SHADDv16i8
9224    323U,	// SHADDv2i32
9225    323U,	// SHADDv4i16
9226    323U,	// SHADDv4i32
9227    323U,	// SHADDv8i16
9228    323U,	// SHADDv8i8
9229    56U,	// SHLLv16i8
9230    57U,	// SHLLv2i32
9231    58U,	// SHLLv4i16
9232    57U,	// SHLLv4i32
9233    58U,	// SHLLv8i16
9234    56U,	// SHLLv8i8
9235    259U,	// SHLd
9236    259U,	// SHLv16i8_shift
9237    259U,	// SHLv2i32_shift
9238    259U,	// SHLv2i64_shift
9239    259U,	// SHLv4i16_shift
9240    259U,	// SHLv4i32_shift
9241    259U,	// SHLv8i16_shift
9242    259U,	// SHLv8i8_shift
9243    2307U,	// SHRNv16i8_shift
9244    259U,	// SHRNv2i32_shift
9245    259U,	// SHRNv4i16_shift
9246    2307U,	// SHRNv4i32_shift
9247    2307U,	// SHRNv8i16_shift
9248    259U,	// SHRNv8i8_shift
9249    323U,	// SHSUBv16i8
9250    323U,	// SHSUBv2i32
9251    323U,	// SHSUBv4i16
9252    323U,	// SHSUBv4i32
9253    323U,	// SHSUBv8i16
9254    323U,	// SHSUBv8i8
9255    2307U,	// SLId
9256    2307U,	// SLIv16i8_shift
9257    2307U,	// SLIv2i32_shift
9258    2307U,	// SLIv2i64_shift
9259    2307U,	// SLIv4i16_shift
9260    2307U,	// SLIv4i32_shift
9261    2307U,	// SLIv8i16_shift
9262    2307U,	// SLIv8i8_shift
9263    0U,	// SM3PARTW1
9264    0U,	// SM3PARTW2
9265    0U,	// SM3SS1
9266    0U,	// SM3TT1A
9267    0U,	// SM3TT1B
9268    0U,	// SM3TT2A
9269    0U,	// SM3TT2B
9270    0U,	// SM4E
9271    0U,	// SM4ENCKEY
9272    1065219U,	// SMADDLrrr
9273    323U,	// SMAXPv16i8
9274    323U,	// SMAXPv2i32
9275    323U,	// SMAXPv4i16
9276    323U,	// SMAXPv4i32
9277    323U,	// SMAXPv8i16
9278    323U,	// SMAXPv8i8
9279    835U,	// SMAXV_VPZ_B
9280    899U,	// SMAXV_VPZ_D
9281    2243U,	// SMAXV_VPZ_H
9282    1027U,	// SMAXV_VPZ_S
9283    2U,	// SMAXVv16i8v
9284    2U,	// SMAXVv4i16v
9285    2U,	// SMAXVv4i32v
9286    2U,	// SMAXVv8i16v
9287    2U,	// SMAXVv8i8v
9288    259U,	// SMAX_ZI_B
9289    259U,	// SMAX_ZI_D
9290    8U,	// SMAX_ZI_H
9291    259U,	// SMAX_ZI_S
9292    17216U,	// SMAX_ZPmZ_B
9293    279424U,	// SMAX_ZPmZ_D
9294    549829U,	// SMAX_ZPmZ_H
9295    803840U,	// SMAX_ZPmZ_S
9296    323U,	// SMAXv16i8
9297    323U,	// SMAXv2i32
9298    323U,	// SMAXv4i16
9299    323U,	// SMAXv4i32
9300    323U,	// SMAXv8i16
9301    323U,	// SMAXv8i8
9302    0U,	// SMC
9303    323U,	// SMINPv16i8
9304    323U,	// SMINPv2i32
9305    323U,	// SMINPv4i16
9306    323U,	// SMINPv4i32
9307    323U,	// SMINPv8i16
9308    323U,	// SMINPv8i8
9309    835U,	// SMINV_VPZ_B
9310    899U,	// SMINV_VPZ_D
9311    2243U,	// SMINV_VPZ_H
9312    1027U,	// SMINV_VPZ_S
9313    2U,	// SMINVv16i8v
9314    2U,	// SMINVv4i16v
9315    2U,	// SMINVv4i32v
9316    2U,	// SMINVv8i16v
9317    2U,	// SMINVv8i8v
9318    259U,	// SMIN_ZI_B
9319    259U,	// SMIN_ZI_D
9320    8U,	// SMIN_ZI_H
9321    259U,	// SMIN_ZI_S
9322    17216U,	// SMIN_ZPmZ_B
9323    279424U,	// SMIN_ZPmZ_D
9324    549829U,	// SMIN_ZPmZ_H
9325    803840U,	// SMIN_ZPmZ_S
9326    323U,	// SMINv16i8
9327    323U,	// SMINv2i32
9328    323U,	// SMINv4i16
9329    323U,	// SMINv4i32
9330    323U,	// SMINv8i16
9331    323U,	// SMINv8i8
9332    387U,	// SMLALv16i8_v8i16
9333    614787U,	// SMLALv2i32_indexed
9334    387U,	// SMLALv2i32_v2i64
9335    614787U,	// SMLALv4i16_indexed
9336    387U,	// SMLALv4i16_v4i32
9337    614787U,	// SMLALv4i32_indexed
9338    387U,	// SMLALv4i32_v2i64
9339    614787U,	// SMLALv8i16_indexed
9340    387U,	// SMLALv8i16_v4i32
9341    387U,	// SMLALv8i8_v8i16
9342    387U,	// SMLSLv16i8_v8i16
9343    614787U,	// SMLSLv2i32_indexed
9344    387U,	// SMLSLv2i32_v2i64
9345    614787U,	// SMLSLv4i16_indexed
9346    387U,	// SMLSLv4i16_v4i32
9347    614787U,	// SMLSLv4i32_indexed
9348    387U,	// SMLSLv4i32_v2i64
9349    614787U,	// SMLSLv8i16_indexed
9350    387U,	// SMLSLv8i16_v4i32
9351    387U,	// SMLSLv8i8_v8i16
9352    15U,	// SMOVvi16to32
9353    15U,	// SMOVvi16to64
9354    15U,	// SMOVvi32to64
9355    15U,	// SMOVvi8to32
9356    15U,	// SMOVvi8to64
9357    1065219U,	// SMSUBLrrr
9358    17216U,	// SMULH_ZPmZ_B
9359    279424U,	// SMULH_ZPmZ_D
9360    549829U,	// SMULH_ZPmZ_H
9361    803840U,	// SMULH_ZPmZ_S
9362    259U,	// SMULHrr
9363    323U,	// SMULLv16i8_v8i16
9364    106819U,	// SMULLv2i32_indexed
9365    323U,	// SMULLv2i32_v2i64
9366    106819U,	// SMULLv4i16_indexed
9367    323U,	// SMULLv4i16_v4i32
9368    106819U,	// SMULLv4i32_indexed
9369    323U,	// SMULLv4i32_v2i64
9370    106819U,	// SMULLv8i16_indexed
9371    323U,	// SMULLv8i16_v4i32
9372    323U,	// SMULLv8i8_v8i16
9373    17219U,	// SPLICE_ZPZ_B
9374    279427U,	// SPLICE_ZPZ_D
9375    549829U,	// SPLICE_ZPZ_H
9376    803843U,	// SPLICE_ZPZ_S
9377    2U,	// SQABSv16i8
9378    2U,	// SQABSv1i16
9379    2U,	// SQABSv1i32
9380    2U,	// SQABSv1i64
9381    2U,	// SQABSv1i8
9382    2U,	// SQABSv2i32
9383    2U,	// SQABSv2i64
9384    2U,	// SQABSv4i16
9385    2U,	// SQABSv4i32
9386    2U,	// SQABSv8i16
9387    2U,	// SQABSv8i8
9388    643U,	// SQADD_ZI_B
9389    707U,	// SQADD_ZI_D
9390    4U,	// SQADD_ZI_H
9391    771U,	// SQADD_ZI_S
9392    835U,	// SQADD_ZZZ_B
9393    899U,	// SQADD_ZZZ_D
9394    133U,	// SQADD_ZZZ_H
9395    1027U,	// SQADD_ZZZ_S
9396    323U,	// SQADDv16i8
9397    259U,	// SQADDv1i16
9398    259U,	// SQADDv1i32
9399    259U,	// SQADDv1i64
9400    259U,	// SQADDv1i8
9401    323U,	// SQADDv2i32
9402    323U,	// SQADDv2i64
9403    323U,	// SQADDv4i16
9404    323U,	// SQADDv4i32
9405    323U,	// SQADDv8i16
9406    323U,	// SQADDv8i8
9407    0U,	// SQDECB_XPiI
9408    0U,	// SQDECB_XPiWdI
9409    0U,	// SQDECD_XPiI
9410    0U,	// SQDECD_XPiWdI
9411    0U,	// SQDECD_ZPiI
9412    0U,	// SQDECH_XPiI
9413    0U,	// SQDECH_XPiWdI
9414    0U,	// SQDECH_ZPiI
9415    5315U,	// SQDECP_XPWd_B
9416    5315U,	// SQDECP_XPWd_D
9417    5315U,	// SQDECP_XPWd_H
9418    5315U,	// SQDECP_XPWd_S
9419    2U,	// SQDECP_XP_B
9420    2U,	// SQDECP_XP_D
9421    2U,	// SQDECP_XP_H
9422    2U,	// SQDECP_XP_S
9423    2U,	// SQDECP_ZP_D
9424    0U,	// SQDECP_ZP_H
9425    2U,	// SQDECP_ZP_S
9426    0U,	// SQDECW_XPiI
9427    0U,	// SQDECW_XPiWdI
9428    0U,	// SQDECW_ZPiI
9429    2307U,	// SQDMLALi16
9430    2307U,	// SQDMLALi32
9431    614787U,	// SQDMLALv1i32_indexed
9432    614787U,	// SQDMLALv1i64_indexed
9433    614787U,	// SQDMLALv2i32_indexed
9434    387U,	// SQDMLALv2i32_v2i64
9435    614787U,	// SQDMLALv4i16_indexed
9436    387U,	// SQDMLALv4i16_v4i32
9437    614787U,	// SQDMLALv4i32_indexed
9438    387U,	// SQDMLALv4i32_v2i64
9439    614787U,	// SQDMLALv8i16_indexed
9440    387U,	// SQDMLALv8i16_v4i32
9441    2307U,	// SQDMLSLi16
9442    2307U,	// SQDMLSLi32
9443    614787U,	// SQDMLSLv1i32_indexed
9444    614787U,	// SQDMLSLv1i64_indexed
9445    614787U,	// SQDMLSLv2i32_indexed
9446    387U,	// SQDMLSLv2i32_v2i64
9447    614787U,	// SQDMLSLv4i16_indexed
9448    387U,	// SQDMLSLv4i16_v4i32
9449    614787U,	// SQDMLSLv4i32_indexed
9450    387U,	// SQDMLSLv4i32_v2i64
9451    614787U,	// SQDMLSLv8i16_indexed
9452    387U,	// SQDMLSLv8i16_v4i32
9453    259U,	// SQDMULHv1i16
9454    106819U,	// SQDMULHv1i16_indexed
9455    259U,	// SQDMULHv1i32
9456    106819U,	// SQDMULHv1i32_indexed
9457    323U,	// SQDMULHv2i32
9458    106819U,	// SQDMULHv2i32_indexed
9459    323U,	// SQDMULHv4i16
9460    106819U,	// SQDMULHv4i16_indexed
9461    323U,	// SQDMULHv4i32
9462    106819U,	// SQDMULHv4i32_indexed
9463    323U,	// SQDMULHv8i16
9464    106819U,	// SQDMULHv8i16_indexed
9465    259U,	// SQDMULLi16
9466    259U,	// SQDMULLi32
9467    106819U,	// SQDMULLv1i32_indexed
9468    106819U,	// SQDMULLv1i64_indexed
9469    106819U,	// SQDMULLv2i32_indexed
9470    323U,	// SQDMULLv2i32_v2i64
9471    106819U,	// SQDMULLv4i16_indexed
9472    323U,	// SQDMULLv4i16_v4i32
9473    106819U,	// SQDMULLv4i32_indexed
9474    323U,	// SQDMULLv4i32_v2i64
9475    106819U,	// SQDMULLv8i16_indexed
9476    323U,	// SQDMULLv8i16_v4i32
9477    0U,	// SQINCB_XPiI
9478    0U,	// SQINCB_XPiWdI
9479    0U,	// SQINCD_XPiI
9480    0U,	// SQINCD_XPiWdI
9481    0U,	// SQINCD_ZPiI
9482    0U,	// SQINCH_XPiI
9483    0U,	// SQINCH_XPiWdI
9484    0U,	// SQINCH_ZPiI
9485    5315U,	// SQINCP_XPWd_B
9486    5315U,	// SQINCP_XPWd_D
9487    5315U,	// SQINCP_XPWd_H
9488    5315U,	// SQINCP_XPWd_S
9489    2U,	// SQINCP_XP_B
9490    2U,	// SQINCP_XP_D
9491    2U,	// SQINCP_XP_H
9492    2U,	// SQINCP_XP_S
9493    2U,	// SQINCP_ZP_D
9494    0U,	// SQINCP_ZP_H
9495    2U,	// SQINCP_ZP_S
9496    0U,	// SQINCW_XPiI
9497    0U,	// SQINCW_XPiWdI
9498    0U,	// SQINCW_ZPiI
9499    2U,	// SQNEGv16i8
9500    2U,	// SQNEGv1i16
9501    2U,	// SQNEGv1i32
9502    2U,	// SQNEGv1i64
9503    2U,	// SQNEGv1i8
9504    2U,	// SQNEGv2i32
9505    2U,	// SQNEGv2i64
9506    2U,	// SQNEGv4i16
9507    2U,	// SQNEGv4i32
9508    2U,	// SQNEGv8i16
9509    2U,	// SQNEGv8i8
9510    614787U,	// SQRDMLAHi16_indexed
9511    614787U,	// SQRDMLAHi32_indexed
9512    2307U,	// SQRDMLAHv1i16
9513    2307U,	// SQRDMLAHv1i32
9514    387U,	// SQRDMLAHv2i32
9515    614787U,	// SQRDMLAHv2i32_indexed
9516    387U,	// SQRDMLAHv4i16
9517    614787U,	// SQRDMLAHv4i16_indexed
9518    387U,	// SQRDMLAHv4i32
9519    614787U,	// SQRDMLAHv4i32_indexed
9520    387U,	// SQRDMLAHv8i16
9521    614787U,	// SQRDMLAHv8i16_indexed
9522    614787U,	// SQRDMLSHi16_indexed
9523    614787U,	// SQRDMLSHi32_indexed
9524    2307U,	// SQRDMLSHv1i16
9525    2307U,	// SQRDMLSHv1i32
9526    387U,	// SQRDMLSHv2i32
9527    614787U,	// SQRDMLSHv2i32_indexed
9528    387U,	// SQRDMLSHv4i16
9529    614787U,	// SQRDMLSHv4i16_indexed
9530    387U,	// SQRDMLSHv4i32
9531    614787U,	// SQRDMLSHv4i32_indexed
9532    387U,	// SQRDMLSHv8i16
9533    614787U,	// SQRDMLSHv8i16_indexed
9534    259U,	// SQRDMULHv1i16
9535    106819U,	// SQRDMULHv1i16_indexed
9536    259U,	// SQRDMULHv1i32
9537    106819U,	// SQRDMULHv1i32_indexed
9538    323U,	// SQRDMULHv2i32
9539    106819U,	// SQRDMULHv2i32_indexed
9540    323U,	// SQRDMULHv4i16
9541    106819U,	// SQRDMULHv4i16_indexed
9542    323U,	// SQRDMULHv4i32
9543    106819U,	// SQRDMULHv4i32_indexed
9544    323U,	// SQRDMULHv8i16
9545    106819U,	// SQRDMULHv8i16_indexed
9546    323U,	// SQRSHLv16i8
9547    259U,	// SQRSHLv1i16
9548    259U,	// SQRSHLv1i32
9549    259U,	// SQRSHLv1i64
9550    259U,	// SQRSHLv1i8
9551    323U,	// SQRSHLv2i32
9552    323U,	// SQRSHLv2i64
9553    323U,	// SQRSHLv4i16
9554    323U,	// SQRSHLv4i32
9555    323U,	// SQRSHLv8i16
9556    323U,	// SQRSHLv8i8
9557    259U,	// SQRSHRNb
9558    259U,	// SQRSHRNh
9559    259U,	// SQRSHRNs
9560    2307U,	// SQRSHRNv16i8_shift
9561    259U,	// SQRSHRNv2i32_shift
9562    259U,	// SQRSHRNv4i16_shift
9563    2307U,	// SQRSHRNv4i32_shift
9564    2307U,	// SQRSHRNv8i16_shift
9565    259U,	// SQRSHRNv8i8_shift
9566    259U,	// SQRSHRUNb
9567    259U,	// SQRSHRUNh
9568    259U,	// SQRSHRUNs
9569    2307U,	// SQRSHRUNv16i8_shift
9570    259U,	// SQRSHRUNv2i32_shift
9571    259U,	// SQRSHRUNv4i16_shift
9572    2307U,	// SQRSHRUNv4i32_shift
9573    2307U,	// SQRSHRUNv8i16_shift
9574    259U,	// SQRSHRUNv8i8_shift
9575    259U,	// SQSHLUb
9576    259U,	// SQSHLUd
9577    259U,	// SQSHLUh
9578    259U,	// SQSHLUs
9579    259U,	// SQSHLUv16i8_shift
9580    259U,	// SQSHLUv2i32_shift
9581    259U,	// SQSHLUv2i64_shift
9582    259U,	// SQSHLUv4i16_shift
9583    259U,	// SQSHLUv4i32_shift
9584    259U,	// SQSHLUv8i16_shift
9585    259U,	// SQSHLUv8i8_shift
9586    259U,	// SQSHLb
9587    259U,	// SQSHLd
9588    259U,	// SQSHLh
9589    259U,	// SQSHLs
9590    323U,	// SQSHLv16i8
9591    259U,	// SQSHLv16i8_shift
9592    259U,	// SQSHLv1i16
9593    259U,	// SQSHLv1i32
9594    259U,	// SQSHLv1i64
9595    259U,	// SQSHLv1i8
9596    323U,	// SQSHLv2i32
9597    259U,	// SQSHLv2i32_shift
9598    323U,	// SQSHLv2i64
9599    259U,	// SQSHLv2i64_shift
9600    323U,	// SQSHLv4i16
9601    259U,	// SQSHLv4i16_shift
9602    323U,	// SQSHLv4i32
9603    259U,	// SQSHLv4i32_shift
9604    323U,	// SQSHLv8i16
9605    259U,	// SQSHLv8i16_shift
9606    323U,	// SQSHLv8i8
9607    259U,	// SQSHLv8i8_shift
9608    259U,	// SQSHRNb
9609    259U,	// SQSHRNh
9610    259U,	// SQSHRNs
9611    2307U,	// SQSHRNv16i8_shift
9612    259U,	// SQSHRNv2i32_shift
9613    259U,	// SQSHRNv4i16_shift
9614    2307U,	// SQSHRNv4i32_shift
9615    2307U,	// SQSHRNv8i16_shift
9616    259U,	// SQSHRNv8i8_shift
9617    259U,	// SQSHRUNb
9618    259U,	// SQSHRUNh
9619    259U,	// SQSHRUNs
9620    2307U,	// SQSHRUNv16i8_shift
9621    259U,	// SQSHRUNv2i32_shift
9622    259U,	// SQSHRUNv4i16_shift
9623    2307U,	// SQSHRUNv4i32_shift
9624    2307U,	// SQSHRUNv8i16_shift
9625    259U,	// SQSHRUNv8i8_shift
9626    643U,	// SQSUB_ZI_B
9627    707U,	// SQSUB_ZI_D
9628    4U,	// SQSUB_ZI_H
9629    771U,	// SQSUB_ZI_S
9630    835U,	// SQSUB_ZZZ_B
9631    899U,	// SQSUB_ZZZ_D
9632    133U,	// SQSUB_ZZZ_H
9633    1027U,	// SQSUB_ZZZ_S
9634    323U,	// SQSUBv16i8
9635    259U,	// SQSUBv1i16
9636    259U,	// SQSUBv1i32
9637    259U,	// SQSUBv1i64
9638    259U,	// SQSUBv1i8
9639    323U,	// SQSUBv2i32
9640    323U,	// SQSUBv2i64
9641    323U,	// SQSUBv4i16
9642    323U,	// SQSUBv4i32
9643    323U,	// SQSUBv8i16
9644    323U,	// SQSUBv8i8
9645    2U,	// SQXTNv16i8
9646    2U,	// SQXTNv1i16
9647    2U,	// SQXTNv1i32
9648    2U,	// SQXTNv1i8
9649    2U,	// SQXTNv2i32
9650    2U,	// SQXTNv4i16
9651    2U,	// SQXTNv4i32
9652    2U,	// SQXTNv8i16
9653    2U,	// SQXTNv8i8
9654    2U,	// SQXTUNv16i8
9655    2U,	// SQXTUNv1i16
9656    2U,	// SQXTUNv1i32
9657    2U,	// SQXTUNv1i8
9658    2U,	// SQXTUNv2i32
9659    2U,	// SQXTUNv4i16
9660    2U,	// SQXTUNv4i32
9661    2U,	// SQXTUNv8i16
9662    2U,	// SQXTUNv8i8
9663    323U,	// SRHADDv16i8
9664    323U,	// SRHADDv2i32
9665    323U,	// SRHADDv4i16
9666    323U,	// SRHADDv4i32
9667    323U,	// SRHADDv8i16
9668    323U,	// SRHADDv8i8
9669    2307U,	// SRId
9670    2307U,	// SRIv16i8_shift
9671    2307U,	// SRIv2i32_shift
9672    2307U,	// SRIv2i64_shift
9673    2307U,	// SRIv4i16_shift
9674    2307U,	// SRIv4i32_shift
9675    2307U,	// SRIv8i16_shift
9676    2307U,	// SRIv8i8_shift
9677    323U,	// SRSHLv16i8
9678    259U,	// SRSHLv1i64
9679    323U,	// SRSHLv2i32
9680    323U,	// SRSHLv2i64
9681    323U,	// SRSHLv4i16
9682    323U,	// SRSHLv4i32
9683    323U,	// SRSHLv8i16
9684    323U,	// SRSHLv8i8
9685    259U,	// SRSHRd
9686    259U,	// SRSHRv16i8_shift
9687    259U,	// SRSHRv2i32_shift
9688    259U,	// SRSHRv2i64_shift
9689    259U,	// SRSHRv4i16_shift
9690    259U,	// SRSHRv4i32_shift
9691    259U,	// SRSHRv8i16_shift
9692    259U,	// SRSHRv8i8_shift
9693    2307U,	// SRSRAd
9694    2307U,	// SRSRAv16i8_shift
9695    2307U,	// SRSRAv2i32_shift
9696    2307U,	// SRSRAv2i64_shift
9697    2307U,	// SRSRAv4i16_shift
9698    2307U,	// SRSRAv4i32_shift
9699    2307U,	// SRSRAv8i16_shift
9700    2307U,	// SRSRAv8i8_shift
9701    259U,	// SSHLLv16i8_shift
9702    259U,	// SSHLLv2i32_shift
9703    259U,	// SSHLLv4i16_shift
9704    259U,	// SSHLLv4i32_shift
9705    259U,	// SSHLLv8i16_shift
9706    259U,	// SSHLLv8i8_shift
9707    323U,	// SSHLv16i8
9708    259U,	// SSHLv1i64
9709    323U,	// SSHLv2i32
9710    323U,	// SSHLv2i64
9711    323U,	// SSHLv4i16
9712    323U,	// SSHLv4i32
9713    323U,	// SSHLv8i16
9714    323U,	// SSHLv8i8
9715    259U,	// SSHRd
9716    259U,	// SSHRv16i8_shift
9717    259U,	// SSHRv2i32_shift
9718    259U,	// SSHRv2i64_shift
9719    259U,	// SSHRv4i16_shift
9720    259U,	// SSHRv4i32_shift
9721    259U,	// SSHRv8i16_shift
9722    259U,	// SSHRv8i8_shift
9723    2307U,	// SSRAd
9724    2307U,	// SSRAv16i8_shift
9725    2307U,	// SSRAv2i32_shift
9726    2307U,	// SSRAv2i64_shift
9727    2307U,	// SSRAv4i16_shift
9728    2307U,	// SSRAv4i32_shift
9729    2307U,	// SSRAv8i16_shift
9730    2307U,	// SSRAv8i8_shift
9731    3139U,	// SST1B_D
9732    3085U,	// SST1B_D_IMM
9733    3203U,	// SST1B_D_SXTW
9734    3267U,	// SST1B_D_UXTW
9735    3085U,	// SST1B_S_IMM
9736    3331U,	// SST1B_S_SXTW
9737    3395U,	// SST1B_S_UXTW
9738    3139U,	// SST1D
9739    24U,	// SST1D_IMM
9740    3459U,	// SST1D_SCALED
9741    3203U,	// SST1D_SXTW
9742    3523U,	// SST1D_SXTW_SCALED
9743    3267U,	// SST1D_UXTW
9744    3587U,	// SST1D_UXTW_SCALED
9745    3139U,	// SST1H_D
9746    25U,	// SST1H_D_IMM
9747    3651U,	// SST1H_D_SCALED
9748    3203U,	// SST1H_D_SXTW
9749    3715U,	// SST1H_D_SXTW_SCALED
9750    3267U,	// SST1H_D_UXTW
9751    3779U,	// SST1H_D_UXTW_SCALED
9752    25U,	// SST1H_S_IMM
9753    3331U,	// SST1H_S_SXTW
9754    3843U,	// SST1H_S_SXTW_SCALED
9755    3395U,	// SST1H_S_UXTW
9756    3907U,	// SST1H_S_UXTW_SCALED
9757    3139U,	// SST1W_D
9758    26U,	// SST1W_D_IMM
9759    3971U,	// SST1W_D_SCALED
9760    3203U,	// SST1W_D_SXTW
9761    4035U,	// SST1W_D_SXTW_SCALED
9762    3267U,	// SST1W_D_UXTW
9763    4099U,	// SST1W_D_UXTW_SCALED
9764    26U,	// SST1W_IMM
9765    3331U,	// SST1W_SXTW
9766    4163U,	// SST1W_SXTW_SCALED
9767    3395U,	// SST1W_UXTW
9768    4227U,	// SST1W_UXTW_SCALED
9769    323U,	// SSUBLv16i8_v8i16
9770    323U,	// SSUBLv2i32_v2i64
9771    323U,	// SSUBLv4i16_v4i32
9772    323U,	// SSUBLv4i32_v2i64
9773    323U,	// SSUBLv8i16_v4i32
9774    323U,	// SSUBLv8i8_v8i16
9775    323U,	// SSUBWv16i8_v8i16
9776    323U,	// SSUBWv2i32_v2i64
9777    323U,	// SSUBWv4i16_v4i32
9778    323U,	// SSUBWv4i32_v2i64
9779    323U,	// SSUBWv8i16_v4i32
9780    323U,	// SSUBWv8i8_v8i16
9781    4291U,	// ST1B
9782    4291U,	// ST1B_D
9783    125187U,	// ST1B_D_IMM
9784    4291U,	// ST1B_H
9785    125187U,	// ST1B_H_IMM
9786    125187U,	// ST1B_IMM
9787    4291U,	// ST1B_S
9788    125187U,	// ST1B_S_IMM
9789    4355U,	// ST1D
9790    125187U,	// ST1D_IMM
9791    0U,	// ST1Fourv16b
9792    0U,	// ST1Fourv16b_POST
9793    0U,	// ST1Fourv1d
9794    0U,	// ST1Fourv1d_POST
9795    0U,	// ST1Fourv2d
9796    0U,	// ST1Fourv2d_POST
9797    0U,	// ST1Fourv2s
9798    0U,	// ST1Fourv2s_POST
9799    0U,	// ST1Fourv4h
9800    0U,	// ST1Fourv4h_POST
9801    0U,	// ST1Fourv4s
9802    0U,	// ST1Fourv4s_POST
9803    0U,	// ST1Fourv8b
9804    0U,	// ST1Fourv8b_POST
9805    0U,	// ST1Fourv8h
9806    0U,	// ST1Fourv8h_POST
9807    4419U,	// ST1H
9808    4419U,	// ST1H_D
9809    125187U,	// ST1H_D_IMM
9810    125187U,	// ST1H_IMM
9811    4419U,	// ST1H_S
9812    125187U,	// ST1H_S_IMM
9813    0U,	// ST1Onev16b
9814    0U,	// ST1Onev16b_POST
9815    0U,	// ST1Onev1d
9816    0U,	// ST1Onev1d_POST
9817    0U,	// ST1Onev2d
9818    0U,	// ST1Onev2d_POST
9819    0U,	// ST1Onev2s
9820    0U,	// ST1Onev2s_POST
9821    0U,	// ST1Onev4h
9822    0U,	// ST1Onev4h_POST
9823    0U,	// ST1Onev4s
9824    0U,	// ST1Onev4s_POST
9825    0U,	// ST1Onev8b
9826    0U,	// ST1Onev8b_POST
9827    0U,	// ST1Onev8h
9828    0U,	// ST1Onev8h_POST
9829    0U,	// ST1Threev16b
9830    0U,	// ST1Threev16b_POST
9831    0U,	// ST1Threev1d
9832    0U,	// ST1Threev1d_POST
9833    0U,	// ST1Threev2d
9834    0U,	// ST1Threev2d_POST
9835    0U,	// ST1Threev2s
9836    0U,	// ST1Threev2s_POST
9837    0U,	// ST1Threev4h
9838    0U,	// ST1Threev4h_POST
9839    0U,	// ST1Threev4s
9840    0U,	// ST1Threev4s_POST
9841    0U,	// ST1Threev8b
9842    0U,	// ST1Threev8b_POST
9843    0U,	// ST1Threev8h
9844    0U,	// ST1Threev8h_POST
9845    0U,	// ST1Twov16b
9846    0U,	// ST1Twov16b_POST
9847    0U,	// ST1Twov1d
9848    0U,	// ST1Twov1d_POST
9849    0U,	// ST1Twov2d
9850    0U,	// ST1Twov2d_POST
9851    0U,	// ST1Twov2s
9852    0U,	// ST1Twov2s_POST
9853    0U,	// ST1Twov4h
9854    0U,	// ST1Twov4h_POST
9855    0U,	// ST1Twov4s
9856    0U,	// ST1Twov4s_POST
9857    0U,	// ST1Twov8b
9858    0U,	// ST1Twov8b_POST
9859    0U,	// ST1Twov8h
9860    0U,	// ST1Twov8h_POST
9861    4675U,	// ST1W
9862    4675U,	// ST1W_D
9863    125187U,	// ST1W_D_IMM
9864    125187U,	// ST1W_IMM
9865    0U,	// ST1i16
9866    0U,	// ST1i16_POST
9867    0U,	// ST1i32
9868    0U,	// ST1i32_POST
9869    0U,	// ST1i64
9870    0U,	// ST1i64_POST
9871    0U,	// ST1i8
9872    0U,	// ST1i8_POST
9873    4291U,	// ST2B
9874    127427U,	// ST2B_IMM
9875    4355U,	// ST2D
9876    127427U,	// ST2D_IMM
9877    4419U,	// ST2H
9878    127427U,	// ST2H_IMM
9879    0U,	// ST2Twov16b
9880    0U,	// ST2Twov16b_POST
9881    0U,	// ST2Twov2d
9882    0U,	// ST2Twov2d_POST
9883    0U,	// ST2Twov2s
9884    0U,	// ST2Twov2s_POST
9885    0U,	// ST2Twov4h
9886    0U,	// ST2Twov4h_POST
9887    0U,	// ST2Twov4s
9888    0U,	// ST2Twov4s_POST
9889    0U,	// ST2Twov8b
9890    0U,	// ST2Twov8b_POST
9891    0U,	// ST2Twov8h
9892    0U,	// ST2Twov8h_POST
9893    4675U,	// ST2W
9894    127427U,	// ST2W_IMM
9895    0U,	// ST2i16
9896    0U,	// ST2i16_POST
9897    0U,	// ST2i32
9898    0U,	// ST2i32_POST
9899    0U,	// ST2i64
9900    0U,	// ST2i64_POST
9901    0U,	// ST2i8
9902    0U,	// ST2i8_POST
9903    4291U,	// ST3B
9904    4803U,	// ST3B_IMM
9905    4355U,	// ST3D
9906    4803U,	// ST3D_IMM
9907    4419U,	// ST3H
9908    4803U,	// ST3H_IMM
9909    0U,	// ST3Threev16b
9910    0U,	// ST3Threev16b_POST
9911    0U,	// ST3Threev2d
9912    0U,	// ST3Threev2d_POST
9913    0U,	// ST3Threev2s
9914    0U,	// ST3Threev2s_POST
9915    0U,	// ST3Threev4h
9916    0U,	// ST3Threev4h_POST
9917    0U,	// ST3Threev4s
9918    0U,	// ST3Threev4s_POST
9919    0U,	// ST3Threev8b
9920    0U,	// ST3Threev8b_POST
9921    0U,	// ST3Threev8h
9922    0U,	// ST3Threev8h_POST
9923    4675U,	// ST3W
9924    4803U,	// ST3W_IMM
9925    0U,	// ST3i16
9926    0U,	// ST3i16_POST
9927    0U,	// ST3i32
9928    0U,	// ST3i32_POST
9929    0U,	// ST3i64
9930    0U,	// ST3i64_POST
9931    0U,	// ST3i8
9932    0U,	// ST3i8_POST
9933    4291U,	// ST4B
9934    127619U,	// ST4B_IMM
9935    4355U,	// ST4D
9936    127619U,	// ST4D_IMM
9937    0U,	// ST4Fourv16b
9938    0U,	// ST4Fourv16b_POST
9939    0U,	// ST4Fourv2d
9940    0U,	// ST4Fourv2d_POST
9941    0U,	// ST4Fourv2s
9942    0U,	// ST4Fourv2s_POST
9943    0U,	// ST4Fourv4h
9944    0U,	// ST4Fourv4h_POST
9945    0U,	// ST4Fourv4s
9946    0U,	// ST4Fourv4s_POST
9947    0U,	// ST4Fourv8b
9948    0U,	// ST4Fourv8b_POST
9949    0U,	// ST4Fourv8h
9950    0U,	// ST4Fourv8h_POST
9951    4419U,	// ST4H
9952    127619U,	// ST4H_IMM
9953    4675U,	// ST4W
9954    127619U,	// ST4W_IMM
9955    0U,	// ST4i16
9956    0U,	// ST4i16_POST
9957    0U,	// ST4i32
9958    0U,	// ST4i32_POST
9959    0U,	// ST4i64
9960    0U,	// ST4i64_POST
9961    0U,	// ST4i8
9962    0U,	// ST4i8_POST
9963    27U,	// STLLRB
9964    27U,	// STLLRH
9965    27U,	// STLLRW
9966    27U,	// STLLRX
9967    27U,	// STLRB
9968    27U,	// STLRH
9969    27U,	// STLRW
9970    27U,	// STLRX
9971    49411U,	// STLURBi
9972    49411U,	// STLURHi
9973    49411U,	// STLURWi
9974    49411U,	// STLURXi
9975    147715U,	// STLXPW
9976    147715U,	// STLXPX
9977    49417U,	// STLXRB
9978    49417U,	// STLXRH
9979    49417U,	// STLXRW
9980    49417U,	// STLXRX
9981    4735241U,	// STNPDi
9982    4997385U,	// STNPQi
9983    5259529U,	// STNPSi
9984    5259529U,	// STNPWi
9985    4735241U,	// STNPXi
9986    125187U,	// STNT1B_ZRI
9987    4291U,	// STNT1B_ZRR
9988    125187U,	// STNT1D_ZRI
9989    4355U,	// STNT1D_ZRR
9990    125187U,	// STNT1H_ZRI
9991    4419U,	// STNT1H_ZRR
9992    125187U,	// STNT1W_ZRI
9993    4675U,	// STNT1W_ZRR
9994    4735241U,	// STPDi
9995    5638409U,	// STPDpost
9996    72632585U,	// STPDpre
9997    4997385U,	// STPQi
9998    5900553U,	// STPQpost
9999    72894729U,	// STPQpre
10000    5259529U,	// STPSi
10001    6162697U,	// STPSpost
10002    73156873U,	// STPSpre
10003    5259529U,	// STPWi
10004    6162697U,	// STPWpost
10005    73156873U,	// STPWpre
10006    4735241U,	// STPXi
10007    5638409U,	// STPXpost
10008    72632585U,	// STPXpre
10009    28U,	// STRBBpost
10010    141571U,	// STRBBpre
10011    6308099U,	// STRBBroW
10012    6570243U,	// STRBBroX
10013    4931U,	// STRBBui
10014    28U,	// STRBpost
10015    141571U,	// STRBpre
10016    6308099U,	// STRBroW
10017    6570243U,	// STRBroX
10018    4931U,	// STRBui
10019    28U,	// STRDpost
10020    141571U,	// STRDpre
10021    6832387U,	// STRDroW
10022    7094531U,	// STRDroX
10023    4995U,	// STRDui
10024    28U,	// STRHHpost
10025    141571U,	// STRHHpre
10026    7356675U,	// STRHHroW
10027    7618819U,	// STRHHroX
10028    5059U,	// STRHHui
10029    28U,	// STRHpost
10030    141571U,	// STRHpre
10031    7356675U,	// STRHroW
10032    7618819U,	// STRHroX
10033    5059U,	// STRHui
10034    28U,	// STRQpost
10035    141571U,	// STRQpre
10036    7880963U,	// STRQroW
10037    8143107U,	// STRQroX
10038    5123U,	// STRQui
10039    28U,	// STRSpost
10040    141571U,	// STRSpre
10041    8405251U,	// STRSroW
10042    8667395U,	// STRSroX
10043    5187U,	// STRSui
10044    28U,	// STRWpost
10045    141571U,	// STRWpre
10046    8405251U,	// STRWroW
10047    8667395U,	// STRWroX
10048    5187U,	// STRWui
10049    28U,	// STRXpost
10050    141571U,	// STRXpre
10051    6832387U,	// STRXroW
10052    7094531U,	// STRXroX
10053    4995U,	// STRXui
10054    123139U,	// STR_PXI
10055    123139U,	// STR_ZXI
10056    49411U,	// STTRBi
10057    49411U,	// STTRHi
10058    49411U,	// STTRWi
10059    49411U,	// STTRXi
10060    49411U,	// STURBBi
10061    49411U,	// STURBi
10062    49411U,	// STURDi
10063    49411U,	// STURHHi
10064    49411U,	// STURHi
10065    49411U,	// STURQi
10066    49411U,	// STURSi
10067    49411U,	// STURWi
10068    49411U,	// STURXi
10069    147715U,	// STXPW
10070    147715U,	// STXPX
10071    49417U,	// STXRB
10072    49417U,	// STXRH
10073    49417U,	// STXRW
10074    49417U,	// STXRX
10075    323U,	// SUBHNv2i64_v2i32
10076    387U,	// SUBHNv2i64_v4i32
10077    323U,	// SUBHNv4i32_v4i16
10078    387U,	// SUBHNv4i32_v8i16
10079    387U,	// SUBHNv8i16_v16i8
10080    323U,	// SUBHNv8i16_v8i8
10081    643U,	// SUBR_ZI_B
10082    707U,	// SUBR_ZI_D
10083    4U,	// SUBR_ZI_H
10084    771U,	// SUBR_ZI_S
10085    17216U,	// SUBR_ZPmZ_B
10086    279424U,	// SUBR_ZPmZ_D
10087    549829U,	// SUBR_ZPmZ_H
10088    803840U,	// SUBR_ZPmZ_S
10089    451U,	// SUBSWri
10090    0U,	// SUBSWrr
10091    515U,	// SUBSWrs
10092    579U,	// SUBSWrx
10093    451U,	// SUBSXri
10094    0U,	// SUBSXrr
10095    515U,	// SUBSXrs
10096    579U,	// SUBSXrx
10097    8451U,	// SUBSXrx64
10098    451U,	// SUBWri
10099    0U,	// SUBWrr
10100    515U,	// SUBWrs
10101    579U,	// SUBWrx
10102    451U,	// SUBXri
10103    0U,	// SUBXrr
10104    515U,	// SUBXrs
10105    579U,	// SUBXrx
10106    8451U,	// SUBXrx64
10107    643U,	// SUB_ZI_B
10108    707U,	// SUB_ZI_D
10109    4U,	// SUB_ZI_H
10110    771U,	// SUB_ZI_S
10111    17216U,	// SUB_ZPmZ_B
10112    279424U,	// SUB_ZPmZ_D
10113    549829U,	// SUB_ZPmZ_H
10114    803840U,	// SUB_ZPmZ_S
10115    835U,	// SUB_ZZZ_B
10116    899U,	// SUB_ZZZ_D
10117    133U,	// SUB_ZZZ_H
10118    1027U,	// SUB_ZZZ_S
10119    323U,	// SUBv16i8
10120    259U,	// SUBv1i64
10121    323U,	// SUBv2i32
10122    323U,	// SUBv2i64
10123    323U,	// SUBv4i16
10124    323U,	// SUBv4i32
10125    323U,	// SUBv8i16
10126    323U,	// SUBv8i8
10127    2U,	// SUNPKHI_ZZ_D
10128    0U,	// SUNPKHI_ZZ_H
10129    2U,	// SUNPKHI_ZZ_S
10130    2U,	// SUNPKLO_ZZ_D
10131    0U,	// SUNPKLO_ZZ_H
10132    2U,	// SUNPKLO_ZZ_S
10133    2U,	// SUQADDv16i8
10134    2U,	// SUQADDv1i16
10135    2U,	// SUQADDv1i32
10136    2U,	// SUQADDv1i64
10137    2U,	// SUQADDv1i8
10138    2U,	// SUQADDv2i32
10139    2U,	// SUQADDv2i64
10140    2U,	// SUQADDv4i16
10141    2U,	// SUQADDv4i32
10142    2U,	// SUQADDv8i16
10143    2U,	// SUQADDv8i8
10144    0U,	// SVC
10145    0U,	// SWPAB
10146    0U,	// SWPAH
10147    0U,	// SWPALB
10148    0U,	// SWPALH
10149    0U,	// SWPALW
10150    0U,	// SWPALX
10151    0U,	// SWPAW
10152    0U,	// SWPAX
10153    0U,	// SWPB
10154    0U,	// SWPH
10155    0U,	// SWPLB
10156    0U,	// SWPLH
10157    0U,	// SWPLW
10158    0U,	// SWPLX
10159    0U,	// SWPW
10160    0U,	// SWPX
10161    64U,	// SXTB_ZPmZ_D
10162    129U,	// SXTB_ZPmZ_H
10163    192U,	// SXTB_ZPmZ_S
10164    64U,	// SXTH_ZPmZ_D
10165    192U,	// SXTH_ZPmZ_S
10166    64U,	// SXTW_ZPmZ_D
10167    5379U,	// SYSLxt
10168    0U,	// SYSxt
10169    0U,	// TBL_ZZZ_B
10170    0U,	// TBL_ZZZ_D
10171    0U,	// TBL_ZZZ_H
10172    0U,	// TBL_ZZZ_S
10173    59U,	// TBLv16i8Four
10174    59U,	// TBLv16i8One
10175    59U,	// TBLv16i8Three
10176    59U,	// TBLv16i8Two
10177    60U,	// TBLv8i8Four
10178    60U,	// TBLv8i8One
10179    60U,	// TBLv8i8Three
10180    60U,	// TBLv8i8Two
10181    5443U,	// TBNZW
10182    5443U,	// TBNZX
10183    59U,	// TBXv16i8Four
10184    59U,	// TBXv16i8One
10185    59U,	// TBXv16i8Three
10186    59U,	// TBXv16i8Two
10187    60U,	// TBXv8i8Four
10188    60U,	// TBXv8i8One
10189    60U,	// TBXv8i8Three
10190    60U,	// TBXv8i8Two
10191    5443U,	// TBZW
10192    5443U,	// TBZX
10193    0U,	// TCRETURNdi
10194    0U,	// TCRETURNri
10195    0U,	// TLSDESCCALL
10196    0U,	// TLSDESC_CALLSEQ
10197    835U,	// TRN1_PPP_B
10198    899U,	// TRN1_PPP_D
10199    133U,	// TRN1_PPP_H
10200    1027U,	// TRN1_PPP_S
10201    835U,	// TRN1_ZZZ_B
10202    899U,	// TRN1_ZZZ_D
10203    133U,	// TRN1_ZZZ_H
10204    1027U,	// TRN1_ZZZ_S
10205    323U,	// TRN1v16i8
10206    323U,	// TRN1v2i32
10207    323U,	// TRN1v2i64
10208    323U,	// TRN1v4i16
10209    323U,	// TRN1v4i32
10210    323U,	// TRN1v8i16
10211    323U,	// TRN1v8i8
10212    835U,	// TRN2_PPP_B
10213    899U,	// TRN2_PPP_D
10214    133U,	// TRN2_PPP_H
10215    1027U,	// TRN2_PPP_S
10216    835U,	// TRN2_ZZZ_B
10217    899U,	// TRN2_ZZZ_D
10218    133U,	// TRN2_ZZZ_H
10219    1027U,	// TRN2_ZZZ_S
10220    323U,	// TRN2v16i8
10221    323U,	// TRN2v2i32
10222    323U,	// TRN2v2i64
10223    323U,	// TRN2v4i16
10224    323U,	// TRN2v4i32
10225    323U,	// TRN2v8i16
10226    323U,	// TRN2v8i8
10227    0U,	// TSB
10228    387U,	// UABALv16i8_v8i16
10229    387U,	// UABALv2i32_v2i64
10230    387U,	// UABALv4i16_v4i32
10231    387U,	// UABALv4i32_v2i64
10232    387U,	// UABALv8i16_v4i32
10233    387U,	// UABALv8i8_v8i16
10234    387U,	// UABAv16i8
10235    387U,	// UABAv2i32
10236    387U,	// UABAv4i16
10237    387U,	// UABAv4i32
10238    387U,	// UABAv8i16
10239    387U,	// UABAv8i8
10240    323U,	// UABDLv16i8_v8i16
10241    323U,	// UABDLv2i32_v2i64
10242    323U,	// UABDLv4i16_v4i32
10243    323U,	// UABDLv4i32_v2i64
10244    323U,	// UABDLv8i16_v4i32
10245    323U,	// UABDLv8i8_v8i16
10246    17216U,	// UABD_ZPmZ_B
10247    279424U,	// UABD_ZPmZ_D
10248    549829U,	// UABD_ZPmZ_H
10249    803840U,	// UABD_ZPmZ_S
10250    323U,	// UABDv16i8
10251    323U,	// UABDv2i32
10252    323U,	// UABDv4i16
10253    323U,	// UABDv4i32
10254    323U,	// UABDv8i16
10255    323U,	// UABDv8i8
10256    2U,	// UADALPv16i8_v8i16
10257    2U,	// UADALPv2i32_v1i64
10258    2U,	// UADALPv4i16_v2i32
10259    2U,	// UADALPv4i32_v2i64
10260    2U,	// UADALPv8i16_v4i32
10261    2U,	// UADALPv8i8_v4i16
10262    2U,	// UADDLPv16i8_v8i16
10263    2U,	// UADDLPv2i32_v1i64
10264    2U,	// UADDLPv4i16_v2i32
10265    2U,	// UADDLPv4i32_v2i64
10266    2U,	// UADDLPv8i16_v4i32
10267    2U,	// UADDLPv8i8_v4i16
10268    2U,	// UADDLVv16i8v
10269    2U,	// UADDLVv4i16v
10270    2U,	// UADDLVv4i32v
10271    2U,	// UADDLVv8i16v
10272    2U,	// UADDLVv8i8v
10273    323U,	// UADDLv16i8_v8i16
10274    323U,	// UADDLv2i32_v2i64
10275    323U,	// UADDLv4i16_v4i32
10276    323U,	// UADDLv4i32_v2i64
10277    323U,	// UADDLv8i16_v4i32
10278    323U,	// UADDLv8i8_v8i16
10279    835U,	// UADDV_VPZ_B
10280    899U,	// UADDV_VPZ_D
10281    2243U,	// UADDV_VPZ_H
10282    1027U,	// UADDV_VPZ_S
10283    323U,	// UADDWv16i8_v8i16
10284    323U,	// UADDWv2i32_v2i64
10285    323U,	// UADDWv4i16_v4i32
10286    323U,	// UADDWv4i32_v2i64
10287    323U,	// UADDWv8i16_v4i32
10288    323U,	// UADDWv8i8_v8i16
10289    1065219U,	// UBFMWri
10290    1065219U,	// UBFMXri
10291    259U,	// UCVTFSWDri
10292    259U,	// UCVTFSWHri
10293    259U,	// UCVTFSWSri
10294    259U,	// UCVTFSXDri
10295    259U,	// UCVTFSXHri
10296    259U,	// UCVTFSXSri
10297    2U,	// UCVTFUWDri
10298    2U,	// UCVTFUWHri
10299    2U,	// UCVTFUWSri
10300    2U,	// UCVTFUXDri
10301    2U,	// UCVTFUXHri
10302    2U,	// UCVTFUXSri
10303    64U,	// UCVTF_ZPmZ_DtoD
10304    151U,	// UCVTF_ZPmZ_DtoH
10305    64U,	// UCVTF_ZPmZ_DtoS
10306    129U,	// UCVTF_ZPmZ_HtoH
10307    192U,	// UCVTF_ZPmZ_StoD
10308    146U,	// UCVTF_ZPmZ_StoH
10309    192U,	// UCVTF_ZPmZ_StoS
10310    259U,	// UCVTFd
10311    259U,	// UCVTFh
10312    259U,	// UCVTFs
10313    2U,	// UCVTFv1i16
10314    2U,	// UCVTFv1i32
10315    2U,	// UCVTFv1i64
10316    2U,	// UCVTFv2f32
10317    2U,	// UCVTFv2f64
10318    259U,	// UCVTFv2i32_shift
10319    259U,	// UCVTFv2i64_shift
10320    2U,	// UCVTFv4f16
10321    2U,	// UCVTFv4f32
10322    259U,	// UCVTFv4i16_shift
10323    259U,	// UCVTFv4i32_shift
10324    2U,	// UCVTFv8f16
10325    259U,	// UCVTFv8i16_shift
10326    279424U,	// UDIVR_ZPmZ_D
10327    803840U,	// UDIVR_ZPmZ_S
10328    259U,	// UDIVWr
10329    259U,	// UDIVXr
10330    279424U,	// UDIV_ZPmZ_D
10331    803840U,	// UDIV_ZPmZ_S
10332    55U,	// UDOT_ZZZI_D
10333    55U,	// UDOT_ZZZI_S
10334    2U,	// UDOT_ZZZ_D
10335    2U,	// UDOT_ZZZ_S
10336    614787U,	// UDOTlanev16i8
10337    614787U,	// UDOTlanev8i8
10338    0U,	// UDOTv16i8
10339    0U,	// UDOTv8i8
10340    323U,	// UHADDv16i8
10341    323U,	// UHADDv2i32
10342    323U,	// UHADDv4i16
10343    323U,	// UHADDv4i32
10344    323U,	// UHADDv8i16
10345    323U,	// UHADDv8i8
10346    323U,	// UHSUBv16i8
10347    323U,	// UHSUBv2i32
10348    323U,	// UHSUBv4i16
10349    323U,	// UHSUBv4i32
10350    323U,	// UHSUBv8i16
10351    323U,	// UHSUBv8i8
10352    1065219U,	// UMADDLrrr
10353    323U,	// UMAXPv16i8
10354    323U,	// UMAXPv2i32
10355    323U,	// UMAXPv4i16
10356    323U,	// UMAXPv4i32
10357    323U,	// UMAXPv8i16
10358    323U,	// UMAXPv8i8
10359    835U,	// UMAXV_VPZ_B
10360    899U,	// UMAXV_VPZ_D
10361    2243U,	// UMAXV_VPZ_H
10362    1027U,	// UMAXV_VPZ_S
10363    2U,	// UMAXVv16i8v
10364    2U,	// UMAXVv4i16v
10365    2U,	// UMAXVv4i32v
10366    2U,	// UMAXVv8i16v
10367    2U,	// UMAXVv8i8v
10368    5507U,	// UMAX_ZI_B
10369    5507U,	// UMAX_ZI_D
10370    61U,	// UMAX_ZI_H
10371    5507U,	// UMAX_ZI_S
10372    17216U,	// UMAX_ZPmZ_B
10373    279424U,	// UMAX_ZPmZ_D
10374    549829U,	// UMAX_ZPmZ_H
10375    803840U,	// UMAX_ZPmZ_S
10376    323U,	// UMAXv16i8
10377    323U,	// UMAXv2i32
10378    323U,	// UMAXv4i16
10379    323U,	// UMAXv4i32
10380    323U,	// UMAXv8i16
10381    323U,	// UMAXv8i8
10382    323U,	// UMINPv16i8
10383    323U,	// UMINPv2i32
10384    323U,	// UMINPv4i16
10385    323U,	// UMINPv4i32
10386    323U,	// UMINPv8i16
10387    323U,	// UMINPv8i8
10388    835U,	// UMINV_VPZ_B
10389    899U,	// UMINV_VPZ_D
10390    2243U,	// UMINV_VPZ_H
10391    1027U,	// UMINV_VPZ_S
10392    2U,	// UMINVv16i8v
10393    2U,	// UMINVv4i16v
10394    2U,	// UMINVv4i32v
10395    2U,	// UMINVv8i16v
10396    2U,	// UMINVv8i8v
10397    5507U,	// UMIN_ZI_B
10398    5507U,	// UMIN_ZI_D
10399    61U,	// UMIN_ZI_H
10400    5507U,	// UMIN_ZI_S
10401    17216U,	// UMIN_ZPmZ_B
10402    279424U,	// UMIN_ZPmZ_D
10403    549829U,	// UMIN_ZPmZ_H
10404    803840U,	// UMIN_ZPmZ_S
10405    323U,	// UMINv16i8
10406    323U,	// UMINv2i32
10407    323U,	// UMINv4i16
10408    323U,	// UMINv4i32
10409    323U,	// UMINv8i16
10410    323U,	// UMINv8i8
10411    387U,	// UMLALv16i8_v8i16
10412    614787U,	// UMLALv2i32_indexed
10413    387U,	// UMLALv2i32_v2i64
10414    614787U,	// UMLALv4i16_indexed
10415    387U,	// UMLALv4i16_v4i32
10416    614787U,	// UMLALv4i32_indexed
10417    387U,	// UMLALv4i32_v2i64
10418    614787U,	// UMLALv8i16_indexed
10419    387U,	// UMLALv8i16_v4i32
10420    387U,	// UMLALv8i8_v8i16
10421    387U,	// UMLSLv16i8_v8i16
10422    614787U,	// UMLSLv2i32_indexed
10423    387U,	// UMLSLv2i32_v2i64
10424    614787U,	// UMLSLv4i16_indexed
10425    387U,	// UMLSLv4i16_v4i32
10426    614787U,	// UMLSLv4i32_indexed
10427    387U,	// UMLSLv4i32_v2i64
10428    614787U,	// UMLSLv8i16_indexed
10429    387U,	// UMLSLv8i16_v4i32
10430    387U,	// UMLSLv8i8_v8i16
10431    15U,	// UMOVvi16
10432    15U,	// UMOVvi32
10433    15U,	// UMOVvi64
10434    15U,	// UMOVvi8
10435    1065219U,	// UMSUBLrrr
10436    17216U,	// UMULH_ZPmZ_B
10437    279424U,	// UMULH_ZPmZ_D
10438    549829U,	// UMULH_ZPmZ_H
10439    803840U,	// UMULH_ZPmZ_S
10440    259U,	// UMULHrr
10441    323U,	// UMULLv16i8_v8i16
10442    106819U,	// UMULLv2i32_indexed
10443    323U,	// UMULLv2i32_v2i64
10444    106819U,	// UMULLv4i16_indexed
10445    323U,	// UMULLv4i16_v4i32
10446    106819U,	// UMULLv4i32_indexed
10447    323U,	// UMULLv4i32_v2i64
10448    106819U,	// UMULLv8i16_indexed
10449    323U,	// UMULLv8i16_v4i32
10450    323U,	// UMULLv8i8_v8i16
10451    643U,	// UQADD_ZI_B
10452    707U,	// UQADD_ZI_D
10453    4U,	// UQADD_ZI_H
10454    771U,	// UQADD_ZI_S
10455    835U,	// UQADD_ZZZ_B
10456    899U,	// UQADD_ZZZ_D
10457    133U,	// UQADD_ZZZ_H
10458    1027U,	// UQADD_ZZZ_S
10459    323U,	// UQADDv16i8
10460    259U,	// UQADDv1i16
10461    259U,	// UQADDv1i32
10462    259U,	// UQADDv1i64
10463    259U,	// UQADDv1i8
10464    323U,	// UQADDv2i32
10465    323U,	// UQADDv2i64
10466    323U,	// UQADDv4i16
10467    323U,	// UQADDv4i32
10468    323U,	// UQADDv8i16
10469    323U,	// UQADDv8i8
10470    0U,	// UQDECB_WPiI
10471    0U,	// UQDECB_XPiI
10472    0U,	// UQDECD_WPiI
10473    0U,	// UQDECD_XPiI
10474    0U,	// UQDECD_ZPiI
10475    0U,	// UQDECH_WPiI
10476    0U,	// UQDECH_XPiI
10477    0U,	// UQDECH_ZPiI
10478    2U,	// UQDECP_WP_B
10479    2U,	// UQDECP_WP_D
10480    2U,	// UQDECP_WP_H
10481    2U,	// UQDECP_WP_S
10482    2U,	// UQDECP_XP_B
10483    2U,	// UQDECP_XP_D
10484    2U,	// UQDECP_XP_H
10485    2U,	// UQDECP_XP_S
10486    2U,	// UQDECP_ZP_D
10487    0U,	// UQDECP_ZP_H
10488    2U,	// UQDECP_ZP_S
10489    0U,	// UQDECW_WPiI
10490    0U,	// UQDECW_XPiI
10491    0U,	// UQDECW_ZPiI
10492    0U,	// UQINCB_WPiI
10493    0U,	// UQINCB_XPiI
10494    0U,	// UQINCD_WPiI
10495    0U,	// UQINCD_XPiI
10496    0U,	// UQINCD_ZPiI
10497    0U,	// UQINCH_WPiI
10498    0U,	// UQINCH_XPiI
10499    0U,	// UQINCH_ZPiI
10500    2U,	// UQINCP_WP_B
10501    2U,	// UQINCP_WP_D
10502    2U,	// UQINCP_WP_H
10503    2U,	// UQINCP_WP_S
10504    2U,	// UQINCP_XP_B
10505    2U,	// UQINCP_XP_D
10506    2U,	// UQINCP_XP_H
10507    2U,	// UQINCP_XP_S
10508    2U,	// UQINCP_ZP_D
10509    0U,	// UQINCP_ZP_H
10510    2U,	// UQINCP_ZP_S
10511    0U,	// UQINCW_WPiI
10512    0U,	// UQINCW_XPiI
10513    0U,	// UQINCW_ZPiI
10514    323U,	// UQRSHLv16i8
10515    259U,	// UQRSHLv1i16
10516    259U,	// UQRSHLv1i32
10517    259U,	// UQRSHLv1i64
10518    259U,	// UQRSHLv1i8
10519    323U,	// UQRSHLv2i32
10520    323U,	// UQRSHLv2i64
10521    323U,	// UQRSHLv4i16
10522    323U,	// UQRSHLv4i32
10523    323U,	// UQRSHLv8i16
10524    323U,	// UQRSHLv8i8
10525    259U,	// UQRSHRNb
10526    259U,	// UQRSHRNh
10527    259U,	// UQRSHRNs
10528    2307U,	// UQRSHRNv16i8_shift
10529    259U,	// UQRSHRNv2i32_shift
10530    259U,	// UQRSHRNv4i16_shift
10531    2307U,	// UQRSHRNv4i32_shift
10532    2307U,	// UQRSHRNv8i16_shift
10533    259U,	// UQRSHRNv8i8_shift
10534    259U,	// UQSHLb
10535    259U,	// UQSHLd
10536    259U,	// UQSHLh
10537    259U,	// UQSHLs
10538    323U,	// UQSHLv16i8
10539    259U,	// UQSHLv16i8_shift
10540    259U,	// UQSHLv1i16
10541    259U,	// UQSHLv1i32
10542    259U,	// UQSHLv1i64
10543    259U,	// UQSHLv1i8
10544    323U,	// UQSHLv2i32
10545    259U,	// UQSHLv2i32_shift
10546    323U,	// UQSHLv2i64
10547    259U,	// UQSHLv2i64_shift
10548    323U,	// UQSHLv4i16
10549    259U,	// UQSHLv4i16_shift
10550    323U,	// UQSHLv4i32
10551    259U,	// UQSHLv4i32_shift
10552    323U,	// UQSHLv8i16
10553    259U,	// UQSHLv8i16_shift
10554    323U,	// UQSHLv8i8
10555    259U,	// UQSHLv8i8_shift
10556    259U,	// UQSHRNb
10557    259U,	// UQSHRNh
10558    259U,	// UQSHRNs
10559    2307U,	// UQSHRNv16i8_shift
10560    259U,	// UQSHRNv2i32_shift
10561    259U,	// UQSHRNv4i16_shift
10562    2307U,	// UQSHRNv4i32_shift
10563    2307U,	// UQSHRNv8i16_shift
10564    259U,	// UQSHRNv8i8_shift
10565    643U,	// UQSUB_ZI_B
10566    707U,	// UQSUB_ZI_D
10567    4U,	// UQSUB_ZI_H
10568    771U,	// UQSUB_ZI_S
10569    835U,	// UQSUB_ZZZ_B
10570    899U,	// UQSUB_ZZZ_D
10571    133U,	// UQSUB_ZZZ_H
10572    1027U,	// UQSUB_ZZZ_S
10573    323U,	// UQSUBv16i8
10574    259U,	// UQSUBv1i16
10575    259U,	// UQSUBv1i32
10576    259U,	// UQSUBv1i64
10577    259U,	// UQSUBv1i8
10578    323U,	// UQSUBv2i32
10579    323U,	// UQSUBv2i64
10580    323U,	// UQSUBv4i16
10581    323U,	// UQSUBv4i32
10582    323U,	// UQSUBv8i16
10583    323U,	// UQSUBv8i8
10584    2U,	// UQXTNv16i8
10585    2U,	// UQXTNv1i16
10586    2U,	// UQXTNv1i32
10587    2U,	// UQXTNv1i8
10588    2U,	// UQXTNv2i32
10589    2U,	// UQXTNv4i16
10590    2U,	// UQXTNv4i32
10591    2U,	// UQXTNv8i16
10592    2U,	// UQXTNv8i8
10593    2U,	// URECPEv2i32
10594    2U,	// URECPEv4i32
10595    323U,	// URHADDv16i8
10596    323U,	// URHADDv2i32
10597    323U,	// URHADDv4i16
10598    323U,	// URHADDv4i32
10599    323U,	// URHADDv8i16
10600    323U,	// URHADDv8i8
10601    323U,	// URSHLv16i8
10602    259U,	// URSHLv1i64
10603    323U,	// URSHLv2i32
10604    323U,	// URSHLv2i64
10605    323U,	// URSHLv4i16
10606    323U,	// URSHLv4i32
10607    323U,	// URSHLv8i16
10608    323U,	// URSHLv8i8
10609    259U,	// URSHRd
10610    259U,	// URSHRv16i8_shift
10611    259U,	// URSHRv2i32_shift
10612    259U,	// URSHRv2i64_shift
10613    259U,	// URSHRv4i16_shift
10614    259U,	// URSHRv4i32_shift
10615    259U,	// URSHRv8i16_shift
10616    259U,	// URSHRv8i8_shift
10617    2U,	// URSQRTEv2i32
10618    2U,	// URSQRTEv4i32
10619    2307U,	// URSRAd
10620    2307U,	// URSRAv16i8_shift
10621    2307U,	// URSRAv2i32_shift
10622    2307U,	// URSRAv2i64_shift
10623    2307U,	// URSRAv4i16_shift
10624    2307U,	// URSRAv4i32_shift
10625    2307U,	// URSRAv8i16_shift
10626    2307U,	// URSRAv8i8_shift
10627    259U,	// USHLLv16i8_shift
10628    259U,	// USHLLv2i32_shift
10629    259U,	// USHLLv4i16_shift
10630    259U,	// USHLLv4i32_shift
10631    259U,	// USHLLv8i16_shift
10632    259U,	// USHLLv8i8_shift
10633    323U,	// USHLv16i8
10634    259U,	// USHLv1i64
10635    323U,	// USHLv2i32
10636    323U,	// USHLv2i64
10637    323U,	// USHLv4i16
10638    323U,	// USHLv4i32
10639    323U,	// USHLv8i16
10640    323U,	// USHLv8i8
10641    259U,	// USHRd
10642    259U,	// USHRv16i8_shift
10643    259U,	// USHRv2i32_shift
10644    259U,	// USHRv2i64_shift
10645    259U,	// USHRv4i16_shift
10646    259U,	// USHRv4i32_shift
10647    259U,	// USHRv8i16_shift
10648    259U,	// USHRv8i8_shift
10649    2U,	// USQADDv16i8
10650    2U,	// USQADDv1i16
10651    2U,	// USQADDv1i32
10652    2U,	// USQADDv1i64
10653    2U,	// USQADDv1i8
10654    2U,	// USQADDv2i32
10655    2U,	// USQADDv2i64
10656    2U,	// USQADDv4i16
10657    2U,	// USQADDv4i32
10658    2U,	// USQADDv8i16
10659    2U,	// USQADDv8i8
10660    2307U,	// USRAd
10661    2307U,	// USRAv16i8_shift
10662    2307U,	// USRAv2i32_shift
10663    2307U,	// USRAv2i64_shift
10664    2307U,	// USRAv4i16_shift
10665    2307U,	// USRAv4i32_shift
10666    2307U,	// USRAv8i16_shift
10667    2307U,	// USRAv8i8_shift
10668    323U,	// USUBLv16i8_v8i16
10669    323U,	// USUBLv2i32_v2i64
10670    323U,	// USUBLv4i16_v4i32
10671    323U,	// USUBLv4i32_v2i64
10672    323U,	// USUBLv8i16_v4i32
10673    323U,	// USUBLv8i8_v8i16
10674    323U,	// USUBWv16i8_v8i16
10675    323U,	// USUBWv2i32_v2i64
10676    323U,	// USUBWv4i16_v4i32
10677    323U,	// USUBWv4i32_v2i64
10678    323U,	// USUBWv8i16_v4i32
10679    323U,	// USUBWv8i8_v8i16
10680    2U,	// UUNPKHI_ZZ_D
10681    0U,	// UUNPKHI_ZZ_H
10682    2U,	// UUNPKHI_ZZ_S
10683    2U,	// UUNPKLO_ZZ_D
10684    0U,	// UUNPKLO_ZZ_H
10685    2U,	// UUNPKLO_ZZ_S
10686    64U,	// UXTB_ZPmZ_D
10687    129U,	// UXTB_ZPmZ_H
10688    192U,	// UXTB_ZPmZ_S
10689    64U,	// UXTH_ZPmZ_D
10690    192U,	// UXTH_ZPmZ_S
10691    64U,	// UXTW_ZPmZ_D
10692    835U,	// UZP1_PPP_B
10693    899U,	// UZP1_PPP_D
10694    133U,	// UZP1_PPP_H
10695    1027U,	// UZP1_PPP_S
10696    835U,	// UZP1_ZZZ_B
10697    899U,	// UZP1_ZZZ_D
10698    133U,	// UZP1_ZZZ_H
10699    1027U,	// UZP1_ZZZ_S
10700    323U,	// UZP1v16i8
10701    323U,	// UZP1v2i32
10702    323U,	// UZP1v2i64
10703    323U,	// UZP1v4i16
10704    323U,	// UZP1v4i32
10705    323U,	// UZP1v8i16
10706    323U,	// UZP1v8i8
10707    835U,	// UZP2_PPP_B
10708    899U,	// UZP2_PPP_D
10709    133U,	// UZP2_PPP_H
10710    1027U,	// UZP2_PPP_S
10711    835U,	// UZP2_ZZZ_B
10712    899U,	// UZP2_ZZZ_D
10713    133U,	// UZP2_ZZZ_H
10714    1027U,	// UZP2_ZZZ_S
10715    323U,	// UZP2v16i8
10716    323U,	// UZP2v2i32
10717    323U,	// UZP2v2i64
10718    323U,	// UZP2v4i16
10719    323U,	// UZP2v4i32
10720    323U,	// UZP2v8i16
10721    323U,	// UZP2v8i8
10722    259U,	// WHILELE_PWW_B
10723    259U,	// WHILELE_PWW_D
10724    8U,	// WHILELE_PWW_H
10725    259U,	// WHILELE_PWW_S
10726    259U,	// WHILELE_PXX_B
10727    259U,	// WHILELE_PXX_D
10728    8U,	// WHILELE_PXX_H
10729    259U,	// WHILELE_PXX_S
10730    259U,	// WHILELO_PWW_B
10731    259U,	// WHILELO_PWW_D
10732    8U,	// WHILELO_PWW_H
10733    259U,	// WHILELO_PWW_S
10734    259U,	// WHILELO_PXX_B
10735    259U,	// WHILELO_PXX_D
10736    8U,	// WHILELO_PXX_H
10737    259U,	// WHILELO_PXX_S
10738    259U,	// WHILELS_PWW_B
10739    259U,	// WHILELS_PWW_D
10740    8U,	// WHILELS_PWW_H
10741    259U,	// WHILELS_PWW_S
10742    259U,	// WHILELS_PXX_B
10743    259U,	// WHILELS_PXX_D
10744    8U,	// WHILELS_PXX_H
10745    259U,	// WHILELS_PXX_S
10746    259U,	// WHILELT_PWW_B
10747    259U,	// WHILELT_PWW_D
10748    8U,	// WHILELT_PWW_H
10749    259U,	// WHILELT_PWW_S
10750    259U,	// WHILELT_PXX_B
10751    259U,	// WHILELT_PXX_D
10752    8U,	// WHILELT_PXX_H
10753    259U,	// WHILELT_PXX_S
10754    0U,	// WRFFR
10755    0U,	// XAR
10756    0U,	// XPACD
10757    0U,	// XPACI
10758    0U,	// XPACLRI
10759    2U,	// XTNv16i8
10760    2U,	// XTNv2i32
10761    2U,	// XTNv4i16
10762    2U,	// XTNv4i32
10763    2U,	// XTNv8i16
10764    2U,	// XTNv8i8
10765    835U,	// ZIP1_PPP_B
10766    899U,	// ZIP1_PPP_D
10767    133U,	// ZIP1_PPP_H
10768    1027U,	// ZIP1_PPP_S
10769    835U,	// ZIP1_ZZZ_B
10770    899U,	// ZIP1_ZZZ_D
10771    133U,	// ZIP1_ZZZ_H
10772    1027U,	// ZIP1_ZZZ_S
10773    323U,	// ZIP1v16i8
10774    323U,	// ZIP1v2i32
10775    323U,	// ZIP1v2i64
10776    323U,	// ZIP1v4i16
10777    323U,	// ZIP1v4i32
10778    323U,	// ZIP1v8i16
10779    323U,	// ZIP1v8i8
10780    835U,	// ZIP2_PPP_B
10781    899U,	// ZIP2_PPP_D
10782    133U,	// ZIP2_PPP_H
10783    1027U,	// ZIP2_PPP_S
10784    835U,	// ZIP2_ZZZ_B
10785    899U,	// ZIP2_ZZZ_D
10786    133U,	// ZIP2_ZZZ_H
10787    1027U,	// ZIP2_ZZZ_S
10788    323U,	// ZIP2v16i8
10789    323U,	// ZIP2v2i32
10790    323U,	// ZIP2v2i64
10791    323U,	// ZIP2v4i16
10792    323U,	// ZIP2v4i32
10793    323U,	// ZIP2v8i16
10794    323U,	// ZIP2v8i8
10795    835U,	// anonymous_1349
10796  };
10797
10798  O << "\t";
10799
10800  // Emit the opcode for the instruction.
10801  uint64_t Bits = 0;
10802  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
10803  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
10804  assert(Bits != 0 && "Cannot print this instruction.");
10805  O << AsmStrs+(Bits & 16383)-1;
10806
10807
10808  // Fragment 0 encoded into 6 bits for 54 unique commands.
10809  switch ((Bits >> 14) & 63) {
10810  default: llvm_unreachable("Invalid command number.");
10811  case 0:
10812    // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
10813    return;
10814    break;
10815  case 1:
10816    // ABS_ZPmZ_B, ADD_ZI_B, ADD_ZPmZ_B, ADD_ZZZ_B, ANDS_PPzPP, AND_PPzPP, AN...
10817    printSVERegOp<'b'>(MI, 0, STI, O);
10818    break;
10819  case 2:
10820    // ABS_ZPmZ_D, ADD_ZI_D, ADD_ZPmZ_D, ADD_ZZZ_D, ADR_LSL_ZZZ_D_0, ADR_LSL_...
10821    printSVERegOp<'d'>(MI, 0, STI, O);
10822    break;
10823  case 3:
10824    // ABS_ZPmZ_H, ADD_ZI_H, ADD_ZPmZ_H, ADD_ZZZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ...
10825    printSVERegOp<'h'>(MI, 0, STI, O);
10826    O << ", ";
10827    break;
10828  case 4:
10829    // ABS_ZPmZ_S, ADD_ZI_S, ADD_ZPmZ_S, ADD_ZZZ_S, ADR_LSL_ZZZ_S_0, ADR_LSL_...
10830    printSVERegOp<'s'>(MI, 0, STI, O);
10831    break;
10832  case 5:
10833    // ABSv16i8, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ABSv8i8, A...
10834    printVRegOperand(MI, 0, STI, O);
10835    break;
10836  case 6:
10837    // ABSv1i64, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDPL_XXI, ADDPv2i64p, ADDSWri...
10838    printOperand(MI, 0, STI, O);
10839    break;
10840  case 7:
10841    // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, AESDrr, AESErr, ...
10842    printVRegOperand(MI, 1, STI, O);
10843    break;
10844  case 8:
10845    // B, BL
10846    printAlignedLabel(MI, 0, STI, O);
10847    return;
10848    break;
10849  case 9:
10850    // BRK, DCPS1, DCPS2, DCPS3, HLT, HVC, SMC, SVC
10851    printImmHex(MI, 0, STI, O);
10852    return;
10853    break;
10854  case 10:
10855    // Bcc
10856    printCondCode(MI, 0, STI, O);
10857    O << "\t";
10858    printAlignedLabel(MI, 1, STI, O);
10859    return;
10860    break;
10861  case 11:
10862    // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
10863    printOperand(MI, 1, STI, O);
10864    break;
10865  case 12:
10866    // CASPALW, CASPAW, CASPLW, CASPW
10867    printGPRSeqPairsClassOperand<32>(MI, 1, STI, O);
10868    O << ", ";
10869    printGPRSeqPairsClassOperand<32>(MI, 2, STI, O);
10870    O << ", [";
10871    printOperand(MI, 3, STI, O);
10872    O << ']';
10873    return;
10874    break;
10875  case 13:
10876    // CASPALX, CASPAX, CASPLX, CASPX
10877    printGPRSeqPairsClassOperand<64>(MI, 1, STI, O);
10878    O << ", ";
10879    printGPRSeqPairsClassOperand<64>(MI, 2, STI, O);
10880    O << ", [";
10881    printOperand(MI, 3, STI, O);
10882    O << ']';
10883    return;
10884    break;
10885  case 14:
10886    // DMB, DSB, ISB, TSB
10887    printBarrierOption(MI, 0, STI, O);
10888    return;
10889    break;
10890  case 15:
10891    // DUP_ZZI_Q
10892    printSVERegOp<'q'>(MI, 0, STI, O);
10893    O << ", ";
10894    printSVERegOp<'q'>(MI, 1, STI, O);
10895    printVectorIndex(MI, 2, STI, O);
10896    return;
10897    break;
10898  case 16:
10899    // GLD1B_D_IMM_REAL, GLD1B_D_REAL, GLD1B_D_SXTW_REAL, GLD1B_D_UXTW_REAL, ...
10900    printTypedVectorList<0,'d'>(MI, 0, STI, O);
10901    O << ", ";
10902    printSVERegOp<>(MI, 1, STI, O);
10903    break;
10904  case 17:
10905    // GLD1B_S_IMM_REAL, GLD1B_S_SXTW_REAL, GLD1B_S_UXTW_REAL, GLD1H_S_IMM_RE...
10906    printTypedVectorList<0,'s'>(MI, 0, STI, O);
10907    O << ", ";
10908    printSVERegOp<>(MI, 1, STI, O);
10909    break;
10910  case 18:
10911    // HINT
10912    printImm(MI, 0, STI, O);
10913    return;
10914    break;
10915  case 19:
10916    // LD1B, LD1B_IMM_REAL, LD1RB_IMM, LD1RQ_B, LD1RQ_B_IMM, LD2B, LD2B_IMM, ...
10917    printTypedVectorList<0,'b'>(MI, 0, STI, O);
10918    O << ", ";
10919    printSVERegOp<>(MI, 1, STI, O);
10920    break;
10921  case 20:
10922    // LD1B_H, LD1B_H_IMM_REAL, LD1H, LD1H_IMM_REAL, LD1RB_H_IMM, LD1RH_IMM, ...
10923    printTypedVectorList<0,'h'>(MI, 0, STI, O);
10924    O << ", ";
10925    printSVERegOp<>(MI, 1, STI, O);
10926    break;
10927  case 21:
10928    // LD1Fourv16b, LD1Onev16b, LD1Rv16b, LD1Threev16b, LD1Twov16b, LD2Rv16b,...
10929    printTypedVectorList<16, 'b'>(MI, 0, STI, O);
10930    O << ", [";
10931    printOperand(MI, 1, STI, O);
10932    O << ']';
10933    return;
10934    break;
10935  case 22:
10936    // LD1Fourv16b_POST, LD1Onev16b_POST, LD1Rv16b_POST, LD1Threev16b_POST, L...
10937    printTypedVectorList<16, 'b'>(MI, 1, STI, O);
10938    O << ", [";
10939    printOperand(MI, 2, STI, O);
10940    O << "], ";
10941    break;
10942  case 23:
10943    // LD1Fourv1d, LD1Onev1d, LD1Rv1d, LD1Threev1d, LD1Twov1d, LD2Rv1d, LD3Rv...
10944    printTypedVectorList<1, 'd'>(MI, 0, STI, O);
10945    O << ", [";
10946    printOperand(MI, 1, STI, O);
10947    O << ']';
10948    return;
10949    break;
10950  case 24:
10951    // LD1Fourv1d_POST, LD1Onev1d_POST, LD1Rv1d_POST, LD1Threev1d_POST, LD1Tw...
10952    printTypedVectorList<1, 'd'>(MI, 1, STI, O);
10953    O << ", [";
10954    printOperand(MI, 2, STI, O);
10955    O << "], ";
10956    break;
10957  case 25:
10958    // LD1Fourv2d, LD1Onev2d, LD1Rv2d, LD1Threev2d, LD1Twov2d, LD2Rv2d, LD2Tw...
10959    printTypedVectorList<2, 'd'>(MI, 0, STI, O);
10960    O << ", [";
10961    printOperand(MI, 1, STI, O);
10962    O << ']';
10963    return;
10964    break;
10965  case 26:
10966    // LD1Fourv2d_POST, LD1Onev2d_POST, LD1Rv2d_POST, LD1Threev2d_POST, LD1Tw...
10967    printTypedVectorList<2, 'd'>(MI, 1, STI, O);
10968    O << ", [";
10969    printOperand(MI, 2, STI, O);
10970    O << "], ";
10971    break;
10972  case 27:
10973    // LD1Fourv2s, LD1Onev2s, LD1Rv2s, LD1Threev2s, LD1Twov2s, LD2Rv2s, LD2Tw...
10974    printTypedVectorList<2, 's'>(MI, 0, STI, O);
10975    O << ", [";
10976    printOperand(MI, 1, STI, O);
10977    O << ']';
10978    return;
10979    break;
10980  case 28:
10981    // LD1Fourv2s_POST, LD1Onev2s_POST, LD1Rv2s_POST, LD1Threev2s_POST, LD1Tw...
10982    printTypedVectorList<2, 's'>(MI, 1, STI, O);
10983    O << ", [";
10984    printOperand(MI, 2, STI, O);
10985    O << "], ";
10986    break;
10987  case 29:
10988    // LD1Fourv4h, LD1Onev4h, LD1Rv4h, LD1Threev4h, LD1Twov4h, LD2Rv4h, LD2Tw...
10989    printTypedVectorList<4, 'h'>(MI, 0, STI, O);
10990    O << ", [";
10991    printOperand(MI, 1, STI, O);
10992    O << ']';
10993    return;
10994    break;
10995  case 30:
10996    // LD1Fourv4h_POST, LD1Onev4h_POST, LD1Rv4h_POST, LD1Threev4h_POST, LD1Tw...
10997    printTypedVectorList<4, 'h'>(MI, 1, STI, O);
10998    O << ", [";
10999    printOperand(MI, 2, STI, O);
11000    O << "], ";
11001    break;
11002  case 31:
11003    // LD1Fourv4s, LD1Onev4s, LD1Rv4s, LD1Threev4s, LD1Twov4s, LD2Rv4s, LD2Tw...
11004    printTypedVectorList<4, 's'>(MI, 0, STI, O);
11005    O << ", [";
11006    printOperand(MI, 1, STI, O);
11007    O << ']';
11008    return;
11009    break;
11010  case 32:
11011    // LD1Fourv4s_POST, LD1Onev4s_POST, LD1Rv4s_POST, LD1Threev4s_POST, LD1Tw...
11012    printTypedVectorList<4, 's'>(MI, 1, STI, O);
11013    O << ", [";
11014    printOperand(MI, 2, STI, O);
11015    O << "], ";
11016    break;
11017  case 33:
11018    // LD1Fourv8b, LD1Onev8b, LD1Rv8b, LD1Threev8b, LD1Twov8b, LD2Rv8b, LD2Tw...
11019    printTypedVectorList<8, 'b'>(MI, 0, STI, O);
11020    O << ", [";
11021    printOperand(MI, 1, STI, O);
11022    O << ']';
11023    return;
11024    break;
11025  case 34:
11026    // LD1Fourv8b_POST, LD1Onev8b_POST, LD1Rv8b_POST, LD1Threev8b_POST, LD1Tw...
11027    printTypedVectorList<8, 'b'>(MI, 1, STI, O);
11028    O << ", [";
11029    printOperand(MI, 2, STI, O);
11030    O << "], ";
11031    break;
11032  case 35:
11033    // LD1Fourv8h, LD1Onev8h, LD1Rv8h, LD1Threev8h, LD1Twov8h, LD2Rv8h, LD2Tw...
11034    printTypedVectorList<8, 'h'>(MI, 0, STI, O);
11035    O << ", [";
11036    printOperand(MI, 1, STI, O);
11037    O << ']';
11038    return;
11039    break;
11040  case 36:
11041    // LD1Fourv8h_POST, LD1Onev8h_POST, LD1Rv8h_POST, LD1Threev8h_POST, LD1Tw...
11042    printTypedVectorList<8, 'h'>(MI, 1, STI, O);
11043    O << ", [";
11044    printOperand(MI, 2, STI, O);
11045    O << "], ";
11046    break;
11047  case 37:
11048    // LD1i16, LD2i16, LD3i16, LD4i16, ST1i16_POST, ST2i16_POST, ST3i16_POST,...
11049    printTypedVectorList<0, 'h'>(MI, 1, STI, O);
11050    printVectorIndex(MI, 2, STI, O);
11051    O << ", [";
11052    printOperand(MI, 3, STI, O);
11053    break;
11054  case 38:
11055    // LD1i16_POST, LD2i16_POST, LD3i16_POST, LD4i16_POST
11056    printTypedVectorList<0, 'h'>(MI, 2, STI, O);
11057    printVectorIndex(MI, 3, STI, O);
11058    O << ", [";
11059    printOperand(MI, 4, STI, O);
11060    O << "], ";
11061    break;
11062  case 39:
11063    // LD1i32, LD2i32, LD3i32, LD4i32, ST1i32_POST, ST2i32_POST, ST3i32_POST,...
11064    printTypedVectorList<0, 's'>(MI, 1, STI, O);
11065    printVectorIndex(MI, 2, STI, O);
11066    O << ", [";
11067    printOperand(MI, 3, STI, O);
11068    break;
11069  case 40:
11070    // LD1i32_POST, LD2i32_POST, LD3i32_POST, LD4i32_POST
11071    printTypedVectorList<0, 's'>(MI, 2, STI, O);
11072    printVectorIndex(MI, 3, STI, O);
11073    O << ", [";
11074    printOperand(MI, 4, STI, O);
11075    O << "], ";
11076    break;
11077  case 41:
11078    // LD1i64, LD2i64, LD3i64, LD4i64, ST1i64_POST, ST2i64_POST, ST3i64_POST,...
11079    printTypedVectorList<0, 'd'>(MI, 1, STI, O);
11080    printVectorIndex(MI, 2, STI, O);
11081    O << ", [";
11082    printOperand(MI, 3, STI, O);
11083    break;
11084  case 42:
11085    // LD1i64_POST, LD2i64_POST, LD3i64_POST, LD4i64_POST
11086    printTypedVectorList<0, 'd'>(MI, 2, STI, O);
11087    printVectorIndex(MI, 3, STI, O);
11088    O << ", [";
11089    printOperand(MI, 4, STI, O);
11090    O << "], ";
11091    break;
11092  case 43:
11093    // LD1i8, LD2i8, LD3i8, LD4i8, ST1i8_POST, ST2i8_POST, ST3i8_POST, ST4i8_...
11094    printTypedVectorList<0, 'b'>(MI, 1, STI, O);
11095    printVectorIndex(MI, 2, STI, O);
11096    O << ", [";
11097    printOperand(MI, 3, STI, O);
11098    break;
11099  case 44:
11100    // LD1i8_POST, LD2i8_POST, LD3i8_POST, LD4i8_POST
11101    printTypedVectorList<0, 'b'>(MI, 2, STI, O);
11102    printVectorIndex(MI, 3, STI, O);
11103    O << ", [";
11104    printOperand(MI, 4, STI, O);
11105    O << "], ";
11106    break;
11107  case 45:
11108    // LDR_PXI, LDR_ZXI, MOVPRFX_ZZ, PTEST_PP, STR_PXI, STR_ZXI
11109    printSVERegOp<>(MI, 0, STI, O);
11110    break;
11111  case 46:
11112    // MSR
11113    printMSRSystemRegister(MI, 0, STI, O);
11114    O << ", ";
11115    printOperand(MI, 1, STI, O);
11116    return;
11117    break;
11118  case 47:
11119    // MSRpstateImm1, MSRpstateImm4
11120    printSystemPStateField(MI, 0, STI, O);
11121    O << ", ";
11122    printOperand(MI, 1, STI, O);
11123    return;
11124    break;
11125  case 48:
11126    // PRFB_D_PZI, PRFB_D_SCALED, PRFB_D_SXTW_SCALED, PRFB_D_UXTW_SCALED, PRF...
11127    printPrefetchOp<true>(MI, 0, STI, O);
11128    O << ", ";
11129    printSVERegOp<>(MI, 1, STI, O);
11130    O << ", [";
11131    break;
11132  case 49:
11133    // PRFMl, PRFMroW, PRFMroX, PRFMui, PRFUMi
11134    printPrefetchOp(MI, 0, STI, O);
11135    break;
11136  case 50:
11137    // ST1i16, ST2i16, ST3i16, ST4i16
11138    printTypedVectorList<0, 'h'>(MI, 0, STI, O);
11139    printVectorIndex(MI, 1, STI, O);
11140    O << ", [";
11141    printOperand(MI, 2, STI, O);
11142    O << ']';
11143    return;
11144    break;
11145  case 51:
11146    // ST1i32, ST2i32, ST3i32, ST4i32
11147    printTypedVectorList<0, 's'>(MI, 0, STI, O);
11148    printVectorIndex(MI, 1, STI, O);
11149    O << ", [";
11150    printOperand(MI, 2, STI, O);
11151    O << ']';
11152    return;
11153    break;
11154  case 52:
11155    // ST1i64, ST2i64, ST3i64, ST4i64
11156    printTypedVectorList<0, 'd'>(MI, 0, STI, O);
11157    printVectorIndex(MI, 1, STI, O);
11158    O << ", [";
11159    printOperand(MI, 2, STI, O);
11160    O << ']';
11161    return;
11162    break;
11163  case 53:
11164    // ST1i8, ST2i8, ST3i8, ST4i8
11165    printTypedVectorList<0, 'b'>(MI, 0, STI, O);
11166    printVectorIndex(MI, 1, STI, O);
11167    O << ", [";
11168    printOperand(MI, 2, STI, O);
11169    O << ']';
11170    return;
11171    break;
11172  }
11173
11174
11175  // Fragment 1 encoded into 6 bits for 51 unique commands.
11176  switch ((Bits >> 20) & 63) {
11177  default: llvm_unreachable("Invalid command number.");
11178  case 0:
11179    // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ABSv16i8, ABSv1i64, ABSv2i32, ABSv...
11180    O << ", ";
11181    break;
11182  case 1:
11183    // ABS_ZPmZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H, CPY_ZPmI_...
11184    printSVERegOp<>(MI, 2, STI, O);
11185    break;
11186  case 2:
11187    // ADD_ZI_H, ADD_ZZZ_H, ASR_WIDE_ZZZ_H, ASR_ZZI_H, DUP_ZZI_H, FADD_ZZZ_H,...
11188    printSVERegOp<'h'>(MI, 1, STI, O);
11189    break;
11190  case 3:
11191    // ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_ZPmZ_H, ASR...
11192    printSVERegOp<>(MI, 1, STI, O);
11193    break;
11194  case 4:
11195    // ADR_LSL_ZZZ_D_0, ADR_LSL_ZZZ_D_1, ADR_LSL_ZZZ_D_2, ADR_LSL_ZZZ_D_3, AD...
11196    O << ", [";
11197    break;
11198  case 5:
11199    // AUTDZA, AUTDZB, AUTIZA, AUTIZB, BLR, BLRAAZ, BLRABZ, BR, BRAAZ, BRABZ,...
11200    return;
11201    break;
11202  case 6:
11203    // DECH_ZPiI, INCH_ZPiI, SQDECH_ZPiI, SQINCH_ZPiI, UQDECH_ZPiI, UQINCH_ZP...
11204    printSVEPattern(MI, 2, STI, O);
11205    O << ", mul ";
11206    printOperand(MI, 3, STI, O);
11207    return;
11208    break;
11209  case 7:
11210    // DUP_ZI_H
11211    printImm8OptLsl<int16_t>(MI, 1, STI, O);
11212    return;
11213    break;
11214  case 8:
11215    // DUP_ZR_H, INDEX_II_H, INDEX_IR_H, INDEX_RI_H, INDEX_RR_H, WHILELE_PWW_...
11216    printOperand(MI, 1, STI, O);
11217    break;
11218  case 9:
11219    // FCMLA_ZZZI_H, FMLA_ZZZI_H, FMLS_ZZZI_H
11220    printSVERegOp<'h'>(MI, 2, STI, O);
11221    O << ", ";
11222    printSVERegOp<'h'>(MI, 3, STI, O);
11223    printVectorIndex(MI, 4, STI, O);
11224    break;
11225  case 10:
11226    // FCMPDri, FCMPEDri, FCMPEHri, FCMPESri, FCMPHri, FCMPSri
11227    O << ", #0.0";
11228    return;
11229    break;
11230  case 11:
11231    // FCVTLv2i32, FCVTLv4i32
11232    O << ".2d, ";
11233    printVRegOperand(MI, 1, STI, O);
11234    break;
11235  case 12:
11236    // FCVTLv4i16, FCVTLv8i16, FCVTNv4i32, FCVTXNv4f32
11237    O << ".4s, ";
11238    break;
11239  case 13:
11240    // FCVTNv2i32, FCVTXNv2f32
11241    O << ".2s, ";
11242    printVRegOperand(MI, 1, STI, O);
11243    O << ".2d";
11244    return;
11245    break;
11246  case 14:
11247    // FCVTNv4i16
11248    O << ".4h, ";
11249    printVRegOperand(MI, 1, STI, O);
11250    O << ".4s";
11251    return;
11252    break;
11253  case 15:
11254    // FCVTNv8i16
11255    O << ".8h, ";
11256    printVRegOperand(MI, 2, STI, O);
11257    O << ".4s";
11258    return;
11259    break;
11260  case 16:
11261    // FDUP_ZI_H
11262    printFPImmOperand(MI, 1, STI, O);
11263    return;
11264    break;
11265  case 17:
11266    // FMOVXDHighr, INSvi16gpr, INSvi16lane, INSvi32gpr, INSvi32lane, INSvi64...
11267    printVectorIndex(MI, 2, STI, O);
11268    O << ", ";
11269    break;
11270  case 18:
11271    // GLD1B_D_IMM_REAL, GLD1B_D_REAL, GLD1B_D_SXTW_REAL, GLD1B_D_UXTW_REAL, ...
11272    O << "/z, [";
11273    break;
11274  case 19:
11275    // INSR_ZR_H, INSR_ZV_H, PRFB_D_SCALED, PRFB_D_SXTW_SCALED, PRFB_D_UXTW_S...
11276    printOperand(MI, 2, STI, O);
11277    break;
11278  case 20:
11279    // LD1Fourv16b_POST, LD1Fourv2d_POST, LD1Fourv4s_POST, LD1Fourv8h_POST, L...
11280    printPostIncOperand<64>(MI, 3, STI, O);
11281    return;
11282    break;
11283  case 21:
11284    // LD1Fourv1d_POST, LD1Fourv2s_POST, LD1Fourv4h_POST, LD1Fourv8b_POST, LD...
11285    printPostIncOperand<32>(MI, 3, STI, O);
11286    return;
11287    break;
11288  case 22:
11289    // LD1Onev16b_POST, LD1Onev2d_POST, LD1Onev4s_POST, LD1Onev8h_POST, LD1Tw...
11290    printPostIncOperand<16>(MI, 3, STI, O);
11291    return;
11292    break;
11293  case 23:
11294    // LD1Onev1d_POST, LD1Onev2s_POST, LD1Onev4h_POST, LD1Onev8b_POST, LD1Rv1...
11295    printPostIncOperand<8>(MI, 3, STI, O);
11296    return;
11297    break;
11298  case 24:
11299    // LD1Rv16b_POST, LD1Rv8b_POST
11300    printPostIncOperand<1>(MI, 3, STI, O);
11301    return;
11302    break;
11303  case 25:
11304    // LD1Rv2s_POST, LD1Rv4s_POST, LD2Rv4h_POST, LD2Rv8h_POST, LD4Rv16b_POST,...
11305    printPostIncOperand<4>(MI, 3, STI, O);
11306    return;
11307    break;
11308  case 26:
11309    // LD1Rv4h_POST, LD1Rv8h_POST, LD2Rv16b_POST, LD2Rv8b_POST
11310    printPostIncOperand<2>(MI, 3, STI, O);
11311    return;
11312    break;
11313  case 27:
11314    // LD1Threev16b_POST, LD1Threev2d_POST, LD1Threev4s_POST, LD1Threev8h_POS...
11315    printPostIncOperand<48>(MI, 3, STI, O);
11316    return;
11317    break;
11318  case 28:
11319    // LD1Threev1d_POST, LD1Threev2s_POST, LD1Threev4h_POST, LD1Threev8b_POST...
11320    printPostIncOperand<24>(MI, 3, STI, O);
11321    return;
11322    break;
11323  case 29:
11324    // LD1i16, LD1i32, LD1i64, LD1i8, LD2i16, LD2i32, LD2i64, LD2i8, LD3i16, ...
11325    O << ']';
11326    return;
11327    break;
11328  case 30:
11329    // LD1i16_POST, LD2i8_POST
11330    printPostIncOperand<2>(MI, 5, STI, O);
11331    return;
11332    break;
11333  case 31:
11334    // LD1i32_POST, LD2i16_POST, LD4i8_POST
11335    printPostIncOperand<4>(MI, 5, STI, O);
11336    return;
11337    break;
11338  case 32:
11339    // LD1i64_POST, LD2i32_POST, LD4i16_POST
11340    printPostIncOperand<8>(MI, 5, STI, O);
11341    return;
11342    break;
11343  case 33:
11344    // LD1i8_POST
11345    printPostIncOperand<1>(MI, 5, STI, O);
11346    return;
11347    break;
11348  case 34:
11349    // LD2i64_POST, LD4i32_POST
11350    printPostIncOperand<16>(MI, 5, STI, O);
11351    return;
11352    break;
11353  case 35:
11354    // LD3Rv16b_POST, LD3Rv8b_POST
11355    printPostIncOperand<3>(MI, 3, STI, O);
11356    return;
11357    break;
11358  case 36:
11359    // LD3Rv2s_POST, LD3Rv4s_POST
11360    printPostIncOperand<12>(MI, 3, STI, O);
11361    return;
11362    break;
11363  case 37:
11364    // LD3Rv4h_POST, LD3Rv8h_POST
11365    printPostIncOperand<6>(MI, 3, STI, O);
11366    return;
11367    break;
11368  case 38:
11369    // LD3i16_POST
11370    printPostIncOperand<6>(MI, 5, STI, O);
11371    return;
11372    break;
11373  case 39:
11374    // LD3i32_POST
11375    printPostIncOperand<12>(MI, 5, STI, O);
11376    return;
11377    break;
11378  case 40:
11379    // LD3i64_POST
11380    printPostIncOperand<24>(MI, 5, STI, O);
11381    return;
11382    break;
11383  case 41:
11384    // LD3i8_POST
11385    printPostIncOperand<3>(MI, 5, STI, O);
11386    return;
11387    break;
11388  case 42:
11389    // LD4i64_POST
11390    printPostIncOperand<32>(MI, 5, STI, O);
11391    return;
11392    break;
11393  case 43:
11394    // PRFB_D_PZI, PRFD_D_PZI, PRFH_D_PZI, PRFW_D_PZI
11395    printSVERegOp<'d'>(MI, 2, STI, O);
11396    O << ", ";
11397    break;
11398  case 44:
11399    // PRFB_S_PZI, PRFD_S_PZI, PRFH_S_PZI, PRFW_S_PZI
11400    printSVERegOp<'s'>(MI, 2, STI, O);
11401    O << ", ";
11402    break;
11403  case 45:
11404    // PTRUES_H, PTRUE_H
11405    printSVEPattern(MI, 1, STI, O);
11406    return;
11407    break;
11408  case 46:
11409    // PUNPKHI_PP, PUNPKLO_PP, SUNPKHI_ZZ_H, SUNPKLO_ZZ_H, UUNPKHI_ZZ_H, UUNP...
11410    printSVERegOp<'b'>(MI, 1, STI, O);
11411    return;
11412    break;
11413  case 47:
11414    // ST1i16_POST, ST1i32_POST, ST1i64_POST, ST1i8_POST, ST2i16_POST, ST2i32...
11415    O << "], ";
11416    break;
11417  case 48:
11418    // TBL_ZZZ_H
11419    printTypedVectorList<0,'h'>(MI, 1, STI, O);
11420    O << ", ";
11421    printSVERegOp<'h'>(MI, 2, STI, O);
11422    return;
11423    break;
11424  case 49:
11425    // TBLv16i8Four, TBLv16i8One, TBLv16i8Three, TBLv16i8Two, TBXv16i8Four, T...
11426    O << ".16b, ";
11427    break;
11428  case 50:
11429    // TBLv8i8Four, TBLv8i8One, TBLv8i8Three, TBLv8i8Two, TBXv8i8Four, TBXv8i...
11430    O << ".8b, ";
11431    break;
11432  }
11433
11434
11435  // Fragment 2 encoded into 6 bits for 57 unique commands.
11436  switch ((Bits >> 26) & 63) {
11437  default: llvm_unreachable("Invalid command number.");
11438  case 0:
11439    // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, BRKA_PPmP, BRKB_PPmP, CLS_ZPmZ_B, ...
11440    printSVERegOp<>(MI, 2, STI, O);
11441    break;
11442  case 1:
11443    // ABS_ZPmZ_H, ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE...
11444    O << "/m, ";
11445    break;
11446  case 2:
11447    // ABSv16i8, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ABSv8i8, A...
11448    printVRegOperand(MI, 1, STI, O);
11449    break;
11450  case 3:
11451    // ABSv1i64, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDPL_XXI, ADDSWri, ADDSWrs, A...
11452    printOperand(MI, 1, STI, O);
11453    break;
11454  case 4:
11455    // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, AESDrr, AESErr, ...
11456    printVRegOperand(MI, 2, STI, O);
11457    break;
11458  case 5:
11459    // ADD_ZI_B, ADD_ZZZ_B, ASR_WIDE_ZZZ_B, ASR_ZZI_B, DECP_XP_B, DUP_ZZI_B, ...
11460    printSVERegOp<'b'>(MI, 1, STI, O);
11461    break;
11462  case 6:
11463    // ADD_ZI_D, ADD_ZZZ_D, ADR_LSL_ZZZ_D_0, ADR_LSL_ZZZ_D_1, ADR_LSL_ZZZ_D_2...
11464    printSVERegOp<'d'>(MI, 1, STI, O);
11465    break;
11466  case 7:
11467    // ADD_ZI_H, ADD_ZZZ_H, ASR_WIDE_ZZZ_H, ASR_ZZI_H, CLASTA_ZPZ_H, CLASTB_Z...
11468    O << ", ";
11469    break;
11470  case 8:
11471    // ADD_ZI_S, ADD_ZZZ_S, ADR_LSL_ZZZ_S_0, ADR_LSL_ZZZ_S_1, ADR_LSL_ZZZ_S_2...
11472    printSVERegOp<'s'>(MI, 1, STI, O);
11473    break;
11474  case 9:
11475    // ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S, ANDS_PPzPP, ANDV_VPZ_B, ANDV_VPZ_D...
11476    printSVERegOp<>(MI, 1, STI, O);
11477    break;
11478  case 10:
11479    // ADRP
11480    printAdrpLabel(MI, 1, STI, O);
11481    return;
11482    break;
11483  case 11:
11484    // BFMWri, BFMXri, CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, C...
11485    printOperand(MI, 2, STI, O);
11486    break;
11487  case 12:
11488    // BICv2i32, BICv4i16, BICv4i32, BICv8i16, MOVKWi, MOVKXi, ORRv2i32, ORRv...
11489    printImm(MI, 2, STI, O);
11490    printShifter(MI, 3, STI, O);
11491    return;
11492    break;
11493  case 13:
11494    // CBNZW, CBNZX, CBZW, CBZX, LDRDl, LDRQl, LDRSWl, LDRSl, LDRWl, LDRXl, P...
11495    printAlignedLabel(MI, 1, STI, O);
11496    return;
11497    break;
11498  case 14:
11499    // CMPEQ_PPzZI_H, CMPEQ_PPzZZ_H, CMPEQ_WIDE_PPzZZ_H, CMPGE_PPzZI_H, CMPGE...
11500    O << "/z, ";
11501    break;
11502  case 15:
11503    // CNTB_XPiI, CNTD_XPiI, CNTH_XPiI, CNTW_XPiI, PTRUES_B, PTRUES_D, PTRUES...
11504    printSVEPattern(MI, 1, STI, O);
11505    break;
11506  case 16:
11507    // DECB_XPiI, DECD_XPiI, DECD_ZPiI, DECH_XPiI, DECW_XPiI, DECW_ZPiI, INCB...
11508    printSVEPattern(MI, 2, STI, O);
11509    O << ", mul ";
11510    printOperand(MI, 3, STI, O);
11511    return;
11512    break;
11513  case 17:
11514    // DECP_XP_H, INCP_XP_H, SQDECP_XPWd_H, SQDECP_XP_H, SQINCP_XPWd_H, SQINC...
11515    printSVERegOp<'h'>(MI, 1, STI, O);
11516    break;
11517  case 18:
11518    // DECP_ZP_H, DUP_ZR_H, FEXPA_ZZ_H, FMLA_ZZZI_H, FMLS_ZZZI_H, FRECPE_ZZ_H...
11519    return;
11520    break;
11521  case 19:
11522    // DUPM_ZI
11523    printLogicalImm<int64_t>(MI, 1, STI, O);
11524    return;
11525    break;
11526  case 20:
11527    // DUP_ZI_B
11528    printImm8OptLsl<int8_t>(MI, 1, STI, O);
11529    return;
11530    break;
11531  case 21:
11532    // DUP_ZI_D
11533    printImm8OptLsl<int64_t>(MI, 1, STI, O);
11534    return;
11535    break;
11536  case 22:
11537    // DUP_ZI_S
11538    printImm8OptLsl<int32_t>(MI, 1, STI, O);
11539    return;
11540    break;
11541  case 23:
11542    // DUP_ZZI_H
11543    printVectorIndex(MI, 2, STI, O);
11544    return;
11545    break;
11546  case 24:
11547    // FCMLA_ZZZI_S, FMLA_ZZZI_S, FMLS_ZZZI_S, GLD1B_S_IMM_REAL, GLD1H_S_IMM_...
11548    printSVERegOp<'s'>(MI, 2, STI, O);
11549    O << ", ";
11550    break;
11551  case 25:
11552    // FCVTLv2i32
11553    O << ".2s";
11554    return;
11555    break;
11556  case 26:
11557    // FCVTLv4i32
11558    O << ".4s";
11559    return;
11560    break;
11561  case 27:
11562    // FDUP_ZI_D, FDUP_ZI_S, FMOVDi, FMOVHi, FMOVSi, FMOVv2f32_ns, FMOVv2f64_...
11563    printFPImmOperand(MI, 1, STI, O);
11564    return;
11565    break;
11566  case 28:
11567    // FMLA_ZZZI_D, FMLS_ZZZI_D, GLD1B_D_IMM_REAL, GLD1D_IMM_REAL, GLD1H_D_IM...
11568    printSVERegOp<'d'>(MI, 2, STI, O);
11569    O << ", ";
11570    break;
11571  case 29:
11572    // INSvi16gpr, INSvi32gpr, INSvi64gpr, INSvi8gpr, PRFB_D_PZI, PRFB_S_PZI
11573    printOperand(MI, 3, STI, O);
11574    break;
11575  case 30:
11576    // INSvi16lane, INSvi32lane, INSvi64lane, INSvi8lane
11577    printVRegOperand(MI, 3, STI, O);
11578    printVectorIndex(MI, 4, STI, O);
11579    return;
11580    break;
11581  case 31:
11582    // LDADDAB, LDADDAH, LDADDALB, LDADDALH, LDADDALW, LDADDALX, LDADDAW, LDA...
11583    printOperand(MI, 0, STI, O);
11584    O << ", [";
11585    printOperand(MI, 2, STI, O);
11586    O << ']';
11587    return;
11588    break;
11589  case 32:
11590    // MOVID, MOVIv2d_ns
11591    printSIMDType10Operand(MI, 1, STI, O);
11592    return;
11593    break;
11594  case 33:
11595    // MOVIv16b_ns, MOVIv2i32, MOVIv2s_msl, MOVIv4i16, MOVIv4i32, MOVIv4s_msl...
11596    printImm(MI, 1, STI, O);
11597    break;
11598  case 34:
11599    // MRS
11600    printMRSSystemRegister(MI, 1, STI, O);
11601    return;
11602    break;
11603  case 35:
11604    // PRFD_D_PZI, PRFD_S_PZI
11605    printImmScale<8>(MI, 3, STI, O);
11606    O << ']';
11607    return;
11608    break;
11609  case 36:
11610    // PRFH_D_PZI, PRFH_S_PZI
11611    printImmScale<2>(MI, 3, STI, O);
11612    O << ']';
11613    return;
11614    break;
11615  case 37:
11616    // PRFW_D_PZI, PRFW_S_PZI
11617    printImmScale<4>(MI, 3, STI, O);
11618    O << ']';
11619    return;
11620    break;
11621  case 38:
11622    // SDOT_ZZZI_D, SDOT_ZZZ_D, UDOT_ZZZI_D, UDOT_ZZZ_D
11623    printSVERegOp<'h'>(MI, 2, STI, O);
11624    O << ", ";
11625    printSVERegOp<'h'>(MI, 3, STI, O);
11626    break;
11627  case 39:
11628    // SDOT_ZZZI_S, SDOT_ZZZ_S, UDOT_ZZZI_S, UDOT_ZZZ_S
11629    printSVERegOp<'b'>(MI, 2, STI, O);
11630    O << ", ";
11631    printSVERegOp<'b'>(MI, 3, STI, O);
11632    break;
11633  case 40:
11634    // SQDECB_XPiWdI, SQDECD_XPiWdI, SQDECH_XPiWdI, SQDECW_XPiWdI, SQINCB_XPi...
11635    printGPR64as32(MI, 1, STI, O);
11636    O << ", ";
11637    printSVEPattern(MI, 2, STI, O);
11638    O << ", mul ";
11639    printOperand(MI, 3, STI, O);
11640    return;
11641    break;
11642  case 41:
11643    // ST1i16_POST, ST2i8_POST
11644    printPostIncOperand<2>(MI, 4, STI, O);
11645    return;
11646    break;
11647  case 42:
11648    // ST1i32_POST, ST2i16_POST, ST4i8_POST
11649    printPostIncOperand<4>(MI, 4, STI, O);
11650    return;
11651    break;
11652  case 43:
11653    // ST1i64_POST, ST2i32_POST, ST4i16_POST
11654    printPostIncOperand<8>(MI, 4, STI, O);
11655    return;
11656    break;
11657  case 44:
11658    // ST1i8_POST
11659    printPostIncOperand<1>(MI, 4, STI, O);
11660    return;
11661    break;
11662  case 45:
11663    // ST2i64_POST, ST4i32_POST
11664    printPostIncOperand<16>(MI, 4, STI, O);
11665    return;
11666    break;
11667  case 46:
11668    // ST3i16_POST
11669    printPostIncOperand<6>(MI, 4, STI, O);
11670    return;
11671    break;
11672  case 47:
11673    // ST3i32_POST
11674    printPostIncOperand<12>(MI, 4, STI, O);
11675    return;
11676    break;
11677  case 48:
11678    // ST3i64_POST
11679    printPostIncOperand<24>(MI, 4, STI, O);
11680    return;
11681    break;
11682  case 49:
11683    // ST3i8_POST
11684    printPostIncOperand<3>(MI, 4, STI, O);
11685    return;
11686    break;
11687  case 50:
11688    // ST4i64_POST
11689    printPostIncOperand<32>(MI, 4, STI, O);
11690    return;
11691    break;
11692  case 51:
11693    // SYSxt
11694    printSysCROperand(MI, 1, STI, O);
11695    O << ", ";
11696    printSysCROperand(MI, 2, STI, O);
11697    O << ", ";
11698    printOperand(MI, 3, STI, O);
11699    O << ", ";
11700    printOperand(MI, 4, STI, O);
11701    return;
11702    break;
11703  case 52:
11704    // TBL_ZZZ_B
11705    printTypedVectorList<0,'b'>(MI, 1, STI, O);
11706    O << ", ";
11707    printSVERegOp<'b'>(MI, 2, STI, O);
11708    return;
11709    break;
11710  case 53:
11711    // TBL_ZZZ_D
11712    printTypedVectorList<0,'d'>(MI, 1, STI, O);
11713    O << ", ";
11714    printSVERegOp<'d'>(MI, 2, STI, O);
11715    return;
11716    break;
11717  case 54:
11718    // TBL_ZZZ_S
11719    printTypedVectorList<0,'s'>(MI, 1, STI, O);
11720    O << ", ";
11721    printSVERegOp<'s'>(MI, 2, STI, O);
11722    return;
11723    break;
11724  case 55:
11725    // TBLv16i8Four, TBLv16i8One, TBLv16i8Three, TBLv16i8Two, TBLv8i8Four, TB...
11726    printTypedVectorList<16, 'b'>(MI, 1, STI, O);
11727    O << ", ";
11728    printVRegOperand(MI, 2, STI, O);
11729    break;
11730  case 56:
11731    // TBXv16i8Four, TBXv16i8One, TBXv16i8Three, TBXv16i8Two, TBXv8i8Four, TB...
11732    printTypedVectorList<16, 'b'>(MI, 2, STI, O);
11733    O << ", ";
11734    printVRegOperand(MI, 3, STI, O);
11735    break;
11736  }
11737
11738
11739  // Fragment 3 encoded into 6 bits for 62 unique commands.
11740  switch ((Bits >> 32) & 63) {
11741  default: llvm_unreachable("Invalid command number.");
11742  case 0:
11743    // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S...
11744    O << "/m, ";
11745    break;
11746  case 1:
11747    // ABS_ZPmZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H, FABS_ZPmZ...
11748    printSVERegOp<'h'>(MI, 3, STI, O);
11749    break;
11750  case 2:
11751    // ABSv16i8, ABSv1i64, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ...
11752    return;
11753    break;
11754  case 3:
11755    // ADCSWr, ADCSXr, ADCWr, ADCXr, ADDHNv2i64_v2i32, ADDHNv2i64_v4i32, ADDH...
11756    O << ", ";
11757    break;
11758  case 4:
11759    // ADD_ZI_H, SQADD_ZI_H, SQSUB_ZI_H, SUBR_ZI_H, SUB_ZI_H, UQADD_ZI_H, UQS...
11760    printImm8OptLsl<uint16_t>(MI, 2, STI, O);
11761    return;
11762    break;
11763  case 5:
11764    // ADD_ZPmZ_H, ADD_ZZZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_...
11765    printSVERegOp<'h'>(MI, 2, STI, O);
11766    break;
11767  case 6:
11768    // ANDS_PPzPP, AND_PPzPP, BICS_PPzPP, BIC_PPzPP, BRKAS_PPzP, BRKA_PPzP, B...
11769    O << "/z, ";
11770    break;
11771  case 7:
11772    // ASR_WIDE_ZZZ_H, LSL_WIDE_ZZZ_H, LSR_WIDE_ZZZ_H
11773    printSVERegOp<'d'>(MI, 2, STI, O);
11774    return;
11775    break;
11776  case 8:
11777    // ASR_ZZI_H, INDEX_II_H, INDEX_IR_H, INDEX_RI_H, INDEX_RR_H, LSL_ZZI_H, ...
11778    printOperand(MI, 2, STI, O);
11779    return;
11780    break;
11781  case 9:
11782    // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
11783    O << ", [";
11784    break;
11785  case 10:
11786    // CMEQv16i8rz, CMEQv1i64rz, CMEQv2i32rz, CMEQv2i64rz, CMEQv4i16rz, CMEQv...
11787    O << ", #0";
11788    return;
11789    break;
11790  case 11:
11791    // CNTB_XPiI, CNTD_XPiI, CNTH_XPiI, CNTW_XPiI
11792    O << ", mul ";
11793    printOperand(MI, 2, STI, O);
11794    return;
11795    break;
11796  case 12:
11797    // CPY_ZPmI_H
11798    printImm8OptLsl<int16_t>(MI, 3, STI, O);
11799    return;
11800    break;
11801  case 13:
11802    // CPY_ZPmR_H, CPY_ZPmV_H, GLD1B_D_IMM_REAL, GLD1B_S_IMM_REAL, GLD1SB_D_I...
11803    printOperand(MI, 3, STI, O);
11804    break;
11805  case 14:
11806    // CPY_ZPzI_H
11807    printImm8OptLsl<int16_t>(MI, 2, STI, O);
11808    return;
11809    break;
11810  case 15:
11811    // CPYi16, CPYi32, CPYi64, CPYi8, DUP_ZZI_B, DUP_ZZI_D, DUP_ZZI_S, DUPv16...
11812    printVectorIndex(MI, 2, STI, O);
11813    return;
11814    break;
11815  case 16:
11816    // FCMEQv1i16rz, FCMEQv1i32rz, FCMEQv1i64rz, FCMEQv2i32rz, FCMEQv2i64rz, ...
11817    O << ", #0.0";
11818    return;
11819    break;
11820  case 17:
11821    // FCMLA_ZZZI_H
11822    printComplexRotationOp<90, 0>(MI, 5, STI, O);
11823    return;
11824    break;
11825  case 18:
11826    // FCMLA_ZZZI_S, FCVT_ZPmZ_StoH, FMLA_ZZZI_S, FMLS_ZZZI_S, SCVTF_ZPmZ_Sto...
11827    printSVERegOp<'s'>(MI, 3, STI, O);
11828    break;
11829  case 19:
11830    // FCPY_ZPmI_H
11831    printFPImmOperand(MI, 3, STI, O);
11832    return;
11833    break;
11834  case 20:
11835    // FCVTLv4i16
11836    O << ".4h";
11837    return;
11838    break;
11839  case 21:
11840    // FCVTLv8i16
11841    O << ".8h";
11842    return;
11843    break;
11844  case 22:
11845    // FCVTNv4i32, FCVTXNv4f32
11846    O << ".2d";
11847    return;
11848    break;
11849  case 23:
11850    // FCVT_ZPmZ_DtoH, FMLA_ZZZI_D, FMLS_ZZZI_D, SCVTF_ZPmZ_DtoH, UCVTF_ZPmZ_...
11851    printSVERegOp<'d'>(MI, 3, STI, O);
11852    break;
11853  case 24:
11854    // GLD1D_IMM_REAL, GLDFF1D_IMM_REAL, SST1D_IMM
11855    printImmScale<8>(MI, 3, STI, O);
11856    O << ']';
11857    return;
11858    break;
11859  case 25:
11860    // GLD1H_D_IMM_REAL, GLD1H_S_IMM_REAL, GLD1SH_D_IMM_REAL, GLD1SH_S_IMM_RE...
11861    printImmScale<2>(MI, 3, STI, O);
11862    O << ']';
11863    return;
11864    break;
11865  case 26:
11866    // GLD1SW_D_IMM_REAL, GLD1W_D_IMM_REAL, GLD1W_IMM_REAL, GLDFF1SW_D_IMM_RE...
11867    printImmScale<4>(MI, 3, STI, O);
11868    O << ']';
11869    return;
11870    break;
11871  case 27:
11872    // LDAPRB, LDAPRH, LDAPRW, LDAPRX, LDARB, LDARH, LDARW, LDARX, LDAXRB, LD...
11873    O << ']';
11874    return;
11875    break;
11876  case 28:
11877    // LDRBBpost, LDRBpost, LDRDpost, LDRHHpost, LDRHpost, LDRQpost, LDRSBWpo...
11878    O << "], ";
11879    printOperand(MI, 3, STI, O);
11880    return;
11881    break;
11882  case 29:
11883    // MOVIv2i32, MOVIv2s_msl, MOVIv4i16, MOVIv4i32, MOVIv4s_msl, MOVIv8i16, ...
11884    printShifter(MI, 2, STI, O);
11885    return;
11886    break;
11887  case 30:
11888    // PRFB_D_SCALED
11889    printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 3, STI, O);
11890    O << ']';
11891    return;
11892    break;
11893  case 31:
11894    // PRFB_D_SXTW_SCALED
11895    printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 3, STI, O);
11896    O << ']';
11897    return;
11898    break;
11899  case 32:
11900    // PRFB_D_UXTW_SCALED
11901    printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 3, STI, O);
11902    O << ']';
11903    return;
11904    break;
11905  case 33:
11906    // PRFB_PRR
11907    printRegWithShiftExtend<false, 8, 'x', 0>(MI, 3, STI, O);
11908    O << ']';
11909    return;
11910    break;
11911  case 34:
11912    // PRFB_S_SXTW_SCALED
11913    printRegWithShiftExtend<true, 8, 'w', 's'>(MI, 3, STI, O);
11914    O << ']';
11915    return;
11916    break;
11917  case 35:
11918    // PRFB_S_UXTW_SCALED
11919    printRegWithShiftExtend<false, 8, 'w', 's'>(MI, 3, STI, O);
11920    O << ']';
11921    return;
11922    break;
11923  case 36:
11924    // PRFD_D_SCALED
11925    printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 3, STI, O);
11926    O << ']';
11927    return;
11928    break;
11929  case 37:
11930    // PRFD_D_SXTW_SCALED
11931    printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 3, STI, O);
11932    O << ']';
11933    return;
11934    break;
11935  case 38:
11936    // PRFD_D_UXTW_SCALED
11937    printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 3, STI, O);
11938    O << ']';
11939    return;
11940    break;
11941  case 39:
11942    // PRFD_PRR
11943    printRegWithShiftExtend<false, 64, 'x', 0>(MI, 3, STI, O);
11944    O << ']';
11945    return;
11946    break;
11947  case 40:
11948    // PRFD_S_SXTW_SCALED
11949    printRegWithShiftExtend<true, 64, 'w', 's'>(MI, 3, STI, O);
11950    O << ']';
11951    return;
11952    break;
11953  case 41:
11954    // PRFD_S_UXTW_SCALED
11955    printRegWithShiftExtend<false, 64, 'w', 's'>(MI, 3, STI, O);
11956    O << ']';
11957    return;
11958    break;
11959  case 42:
11960    // PRFH_D_SCALED
11961    printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 3, STI, O);
11962    O << ']';
11963    return;
11964    break;
11965  case 43:
11966    // PRFH_D_SXTW_SCALED
11967    printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 3, STI, O);
11968    O << ']';
11969    return;
11970    break;
11971  case 44:
11972    // PRFH_D_UXTW_SCALED
11973    printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 3, STI, O);
11974    O << ']';
11975    return;
11976    break;
11977  case 45:
11978    // PRFH_PRR
11979    printRegWithShiftExtend<false, 16, 'x', 0>(MI, 3, STI, O);
11980    O << ']';
11981    return;
11982    break;
11983  case 46:
11984    // PRFH_S_SXTW_SCALED
11985    printRegWithShiftExtend<true, 16, 'w', 's'>(MI, 3, STI, O);
11986    O << ']';
11987    return;
11988    break;
11989  case 47:
11990    // PRFH_S_UXTW_SCALED
11991    printRegWithShiftExtend<false, 16, 'w', 's'>(MI, 3, STI, O);
11992    O << ']';
11993    return;
11994    break;
11995  case 48:
11996    // PRFS_PRR
11997    printRegWithShiftExtend<false, 32, 'x', 0>(MI, 3, STI, O);
11998    O << ']';
11999    return;
12000    break;
12001  case 49:
12002    // PRFW_D_SCALED
12003    printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 3, STI, O);
12004    O << ']';
12005    return;
12006    break;
12007  case 50:
12008    // PRFW_D_SXTW_SCALED
12009    printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 3, STI, O);
12010    O << ']';
12011    return;
12012    break;
12013  case 51:
12014    // PRFW_D_UXTW_SCALED
12015    printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 3, STI, O);
12016    O << ']';
12017    return;
12018    break;
12019  case 52:
12020    // PRFW_S_SXTW_SCALED
12021    printRegWithShiftExtend<true, 32, 'w', 's'>(MI, 3, STI, O);
12022    O << ']';
12023    return;
12024    break;
12025  case 53:
12026    // PRFW_S_UXTW_SCALED
12027    printRegWithShiftExtend<false, 32, 'w', 's'>(MI, 3, STI, O);
12028    O << ']';
12029    return;
12030    break;
12031  case 54:
12032    // RDFFRS_PPz, RDFFR_PPz
12033    O << "/z";
12034    return;
12035    break;
12036  case 55:
12037    // SDOT_ZZZI_D, SDOT_ZZZI_S, UDOT_ZZZI_D, UDOT_ZZZI_S
12038    printVectorIndex(MI, 4, STI, O);
12039    return;
12040    break;
12041  case 56:
12042    // SHLLv16i8, SHLLv8i8
12043    O << ", #8";
12044    return;
12045    break;
12046  case 57:
12047    // SHLLv2i32, SHLLv4i32
12048    O << ", #32";
12049    return;
12050    break;
12051  case 58:
12052    // SHLLv4i16, SHLLv8i16
12053    O << ", #16";
12054    return;
12055    break;
12056  case 59:
12057    // TBLv16i8Four, TBLv16i8One, TBLv16i8Three, TBLv16i8Two, TBXv16i8Four, T...
12058    O << ".16b";
12059    return;
12060    break;
12061  case 60:
12062    // TBLv8i8Four, TBLv8i8One, TBLv8i8Three, TBLv8i8Two, TBXv8i8Four, TBXv8i...
12063    O << ".8b";
12064    return;
12065    break;
12066  case 61:
12067    // UMAX_ZI_H, UMIN_ZI_H
12068    printImm(MI, 2, STI, O);
12069    return;
12070    break;
12071  }
12072
12073
12074  // Fragment 4 encoded into 7 bits for 87 unique commands.
12075  switch ((Bits >> 38) & 127) {
12076  default: llvm_unreachable("Invalid command number.");
12077  case 0:
12078    // ABS_ZPmZ_B, BRKA_PPmP, BRKB_PPmP, CLS_ZPmZ_B, CLZ_ZPmZ_B, CNOT_ZPmZ_B,...
12079    printSVERegOp<'b'>(MI, 3, STI, O);
12080    break;
12081  case 1:
12082    // ABS_ZPmZ_D, CLS_ZPmZ_D, CLZ_ZPmZ_D, CNOT_ZPmZ_D, CNT_ZPmZ_D, FABS_ZPmZ...
12083    printSVERegOp<'d'>(MI, 3, STI, O);
12084    break;
12085  case 2:
12086    // ABS_ZPmZ_H, ADD_ZZZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H...
12087    return;
12088    break;
12089  case 3:
12090    // ABS_ZPmZ_S, CLS_ZPmZ_S, CLZ_ZPmZ_S, CNOT_ZPmZ_S, CNT_ZPmZ_S, FABS_ZPmZ...
12091    printSVERegOp<'s'>(MI, 3, STI, O);
12092    break;
12093  case 4:
12094    // ADCSWr, ADCSXr, ADCWr, ADCXr, ADDPL_XXI, ADDSXrx64, ADDVL_XXI, ADDXrx6...
12095    printOperand(MI, 2, STI, O);
12096    break;
12097  case 5:
12098    // ADDHNv2i64_v2i32, ADDHNv4i32_v4i16, ADDHNv8i16_v8i8, ADDPv16i8, ADDPv2...
12099    printVRegOperand(MI, 2, STI, O);
12100    break;
12101  case 6:
12102    // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, BITv16i8, BITv8i...
12103    printVRegOperand(MI, 3, STI, O);
12104    break;
12105  case 7:
12106    // ADDSWri, ADDSXri, ADDWri, ADDXri, SUBSWri, SUBSXri, SUBWri, SUBXri
12107    printAddSubImm(MI, 2, STI, O);
12108    return;
12109    break;
12110  case 8:
12111    // ADDSWrs, ADDSXrs, ADDWrs, ADDXrs, ANDSWrs, ANDSXrs, ANDWrs, ANDXrs, BI...
12112    printShiftedRegister(MI, 2, STI, O);
12113    return;
12114    break;
12115  case 9:
12116    // ADDSWrx, ADDSXrx, ADDWrx, ADDXrx, SUBSWrx, SUBSXrx, SUBWrx, SUBXrx
12117    printExtendedRegister(MI, 2, STI, O);
12118    return;
12119    break;
12120  case 10:
12121    // ADD_ZI_B, SQADD_ZI_B, SQSUB_ZI_B, SUBR_ZI_B, SUB_ZI_B, UQADD_ZI_B, UQS...
12122    printImm8OptLsl<uint8_t>(MI, 2, STI, O);
12123    return;
12124    break;
12125  case 11:
12126    // ADD_ZI_D, SQADD_ZI_D, SQSUB_ZI_D, SUBR_ZI_D, SUB_ZI_D, UQADD_ZI_D, UQS...
12127    printImm8OptLsl<uint64_t>(MI, 2, STI, O);
12128    return;
12129    break;
12130  case 12:
12131    // ADD_ZI_S, SQADD_ZI_S, SQSUB_ZI_S, SUBR_ZI_S, SUB_ZI_S, UQADD_ZI_S, UQS...
12132    printImm8OptLsl<uint32_t>(MI, 2, STI, O);
12133    return;
12134    break;
12135  case 13:
12136    // ADD_ZPmZ_B, ADD_ZZZ_B, ANDS_PPzPP, ANDV_VPZ_B, AND_PPzPP, AND_ZPmZ_B, ...
12137    printSVERegOp<'b'>(MI, 2, STI, O);
12138    break;
12139  case 14:
12140    // ADD_ZPmZ_D, ADD_ZZZ_D, ANDV_VPZ_D, AND_ZPmZ_D, AND_ZZZ, ASRD_ZPmI_D, A...
12141    printSVERegOp<'d'>(MI, 2, STI, O);
12142    break;
12143  case 15:
12144    // ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_ZPmZ_H, ASR...
12145    O << ", ";
12146    break;
12147  case 16:
12148    // ADD_ZPmZ_S, ADD_ZZZ_S, ANDV_VPZ_S, AND_ZPmZ_S, ASRD_ZPmI_S, ASRR_ZPmZ_...
12149    printSVERegOp<'s'>(MI, 2, STI, O);
12150    break;
12151  case 17:
12152    // ADR_LSL_ZZZ_D_0
12153    printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 2, STI, O);
12154    O << ']';
12155    return;
12156    break;
12157  case 18:
12158    // ADR_LSL_ZZZ_D_1
12159    printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 2, STI, O);
12160    O << ']';
12161    return;
12162    break;
12163  case 19:
12164    // ADR_LSL_ZZZ_D_2
12165    printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 2, STI, O);
12166    O << ']';
12167    return;
12168    break;
12169  case 20:
12170    // ADR_LSL_ZZZ_D_3
12171    printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 2, STI, O);
12172    O << ']';
12173    return;
12174    break;
12175  case 21:
12176    // ADR_LSL_ZZZ_S_0
12177    printRegWithShiftExtend<false, 8, 'x', 's'>(MI, 2, STI, O);
12178    O << ']';
12179    return;
12180    break;
12181  case 22:
12182    // ADR_LSL_ZZZ_S_1
12183    printRegWithShiftExtend<false, 16, 'x', 's'>(MI, 2, STI, O);
12184    O << ']';
12185    return;
12186    break;
12187  case 23:
12188    // ADR_LSL_ZZZ_S_2
12189    printRegWithShiftExtend<false, 32, 'x', 's'>(MI, 2, STI, O);
12190    O << ']';
12191    return;
12192    break;
12193  case 24:
12194    // ADR_LSL_ZZZ_S_3
12195    printRegWithShiftExtend<false, 64, 'x', 's'>(MI, 2, STI, O);
12196    O << ']';
12197    return;
12198    break;
12199  case 25:
12200    // ADR_SXTW_ZZZ_D_0
12201    printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 2, STI, O);
12202    O << ']';
12203    return;
12204    break;
12205  case 26:
12206    // ADR_SXTW_ZZZ_D_1
12207    printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 2, STI, O);
12208    O << ']';
12209    return;
12210    break;
12211  case 27:
12212    // ADR_SXTW_ZZZ_D_2
12213    printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 2, STI, O);
12214    O << ']';
12215    return;
12216    break;
12217  case 28:
12218    // ADR_SXTW_ZZZ_D_3
12219    printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 2, STI, O);
12220    O << ']';
12221    return;
12222    break;
12223  case 29:
12224    // ADR_UXTW_ZZZ_D_0
12225    printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 2, STI, O);
12226    O << ']';
12227    return;
12228    break;
12229  case 30:
12230    // ADR_UXTW_ZZZ_D_1
12231    printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 2, STI, O);
12232    O << ']';
12233    return;
12234    break;
12235  case 31:
12236    // ADR_UXTW_ZZZ_D_2
12237    printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 2, STI, O);
12238    O << ']';
12239    return;
12240    break;
12241  case 32:
12242    // ADR_UXTW_ZZZ_D_3
12243    printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 2, STI, O);
12244    O << ']';
12245    return;
12246    break;
12247  case 33:
12248    // ANDSWri, ANDWri, EORWri, ORRWri
12249    printLogicalImm<int32_t>(MI, 2, STI, O);
12250    return;
12251    break;
12252  case 34:
12253    // ANDSXri, ANDXri, AND_ZI, EORXri, EOR_ZI, ORRXri, ORR_ZI
12254    printLogicalImm<int64_t>(MI, 2, STI, O);
12255    return;
12256    break;
12257  case 35:
12258    // ANDV_VPZ_H, CNTP_XPP_H, EORV_VPZ_H, FADDV_VPZ_H, FMAXNMV_VPZ_H, FMAXV_...
12259    printSVERegOp<'h'>(MI, 2, STI, O);
12260    return;
12261    break;
12262  case 36:
12263    // BFMWri, BFMXri, CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, C...
12264    printOperand(MI, 3, STI, O);
12265    break;
12266  case 37:
12267    // CPY_ZPmI_B
12268    printImm8OptLsl<int8_t>(MI, 3, STI, O);
12269    return;
12270    break;
12271  case 38:
12272    // CPY_ZPmI_D
12273    printImm8OptLsl<int64_t>(MI, 3, STI, O);
12274    return;
12275    break;
12276  case 39:
12277    // CPY_ZPmI_S
12278    printImm8OptLsl<int32_t>(MI, 3, STI, O);
12279    return;
12280    break;
12281  case 40:
12282    // CPY_ZPzI_B
12283    printImm8OptLsl<int8_t>(MI, 2, STI, O);
12284    return;
12285    break;
12286  case 41:
12287    // CPY_ZPzI_D
12288    printImm8OptLsl<int64_t>(MI, 2, STI, O);
12289    return;
12290    break;
12291  case 42:
12292    // CPY_ZPzI_S
12293    printImm8OptLsl<int32_t>(MI, 2, STI, O);
12294    return;
12295    break;
12296  case 43:
12297    // FCMEQ_PPzZ0_H, FCMGE_PPzZ0_H, FCMGT_PPzZ0_H, FCMLE_PPzZ0_H, FCMLT_PPzZ...
12298    O << ", #0.0";
12299    return;
12300    break;
12301  case 44:
12302    // FCMLA_ZZZI_S, FMLA_ZZZI_D, FMLA_ZZZI_S, FMLS_ZZZI_D, FMLS_ZZZI_S
12303    printVectorIndex(MI, 4, STI, O);
12304    break;
12305  case 45:
12306    // FCPY_ZPmI_D, FCPY_ZPmI_S
12307    printFPImmOperand(MI, 3, STI, O);
12308    return;
12309    break;
12310  case 46:
12311    // FCVTZS_ZPmZ_HtoD, FCVTZS_ZPmZ_HtoS, FCVTZU_ZPmZ_HtoD, FCVTZU_ZPmZ_HtoS...
12312    printSVERegOp<'h'>(MI, 3, STI, O);
12313    return;
12314    break;
12315  case 47:
12316    // FMUL_ZZZI_H
12317    printVectorIndex(MI, 3, STI, O);
12318    return;
12319    break;
12320  case 48:
12321    // GLD1B_D_IMM_REAL, GLD1B_S_IMM_REAL, GLD1SB_D_IMM_REAL, GLD1SB_S_IMM_RE...
12322    O << ']';
12323    return;
12324    break;
12325  case 49:
12326    // GLD1B_D_REAL, GLD1D_REAL, GLD1H_D_REAL, GLD1SB_D_REAL, GLD1SH_D_REAL, ...
12327    printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 3, STI, O);
12328    O << ']';
12329    return;
12330    break;
12331  case 50:
12332    // GLD1B_D_SXTW_REAL, GLD1D_SXTW_REAL, GLD1H_D_SXTW_REAL, GLD1SB_D_SXTW_R...
12333    printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 3, STI, O);
12334    O << ']';
12335    return;
12336    break;
12337  case 51:
12338    // GLD1B_D_UXTW_REAL, GLD1D_UXTW_REAL, GLD1H_D_UXTW_REAL, GLD1SB_D_UXTW_R...
12339    printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 3, STI, O);
12340    O << ']';
12341    return;
12342    break;
12343  case 52:
12344    // GLD1B_S_SXTW_REAL, GLD1H_S_SXTW_REAL, GLD1SB_S_SXTW_REAL, GLD1SH_S_SXT...
12345    printRegWithShiftExtend<true, 8, 'w', 's'>(MI, 3, STI, O);
12346    O << ']';
12347    return;
12348    break;
12349  case 53:
12350    // GLD1B_S_UXTW_REAL, GLD1H_S_UXTW_REAL, GLD1SB_S_UXTW_REAL, GLD1SH_S_UXT...
12351    printRegWithShiftExtend<false, 8, 'w', 's'>(MI, 3, STI, O);
12352    O << ']';
12353    return;
12354    break;
12355  case 54:
12356    // GLD1D_SCALED_REAL, GLDFF1D_SCALED_REAL, SST1D_SCALED
12357    printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 3, STI, O);
12358    O << ']';
12359    return;
12360    break;
12361  case 55:
12362    // GLD1D_SXTW_SCALED_REAL, GLDFF1D_SXTW_SCALED_REAL, SST1D_SXTW_SCALED
12363    printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 3, STI, O);
12364    O << ']';
12365    return;
12366    break;
12367  case 56:
12368    // GLD1D_UXTW_SCALED_REAL, GLDFF1D_UXTW_SCALED_REAL, SST1D_UXTW_SCALED
12369    printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 3, STI, O);
12370    O << ']';
12371    return;
12372    break;
12373  case 57:
12374    // GLD1H_D_SCALED_REAL, GLD1SH_D_SCALED_REAL, GLDFF1H_D_SCALED_REAL, GLDF...
12375    printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 3, STI, O);
12376    O << ']';
12377    return;
12378    break;
12379  case 58:
12380    // GLD1H_D_SXTW_SCALED_REAL, GLD1SH_D_SXTW_SCALED_REAL, GLDFF1H_D_SXTW_SC...
12381    printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 3, STI, O);
12382    O << ']';
12383    return;
12384    break;
12385  case 59:
12386    // GLD1H_D_UXTW_SCALED_REAL, GLD1SH_D_UXTW_SCALED_REAL, GLDFF1H_D_UXTW_SC...
12387    printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 3, STI, O);
12388    O << ']';
12389    return;
12390    break;
12391  case 60:
12392    // GLD1H_S_SXTW_SCALED_REAL, GLD1SH_S_SXTW_SCALED_REAL, GLDFF1H_S_SXTW_SC...
12393    printRegWithShiftExtend<true, 16, 'w', 's'>(MI, 3, STI, O);
12394    O << ']';
12395    return;
12396    break;
12397  case 61:
12398    // GLD1H_S_UXTW_SCALED_REAL, GLD1SH_S_UXTW_SCALED_REAL, GLDFF1H_S_UXTW_SC...
12399    printRegWithShiftExtend<false, 16, 'w', 's'>(MI, 3, STI, O);
12400    O << ']';
12401    return;
12402    break;
12403  case 62:
12404    // GLD1SW_D_SCALED_REAL, GLD1W_D_SCALED_REAL, GLDFF1SW_D_SCALED_REAL, GLD...
12405    printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 3, STI, O);
12406    O << ']';
12407    return;
12408    break;
12409  case 63:
12410    // GLD1SW_D_SXTW_SCALED_REAL, GLD1W_D_SXTW_SCALED_REAL, GLDFF1SW_D_SXTW_S...
12411    printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 3, STI, O);
12412    O << ']';
12413    return;
12414    break;
12415  case 64:
12416    // GLD1SW_D_UXTW_SCALED_REAL, GLD1W_D_UXTW_SCALED_REAL, GLDFF1SW_D_UXTW_S...
12417    printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 3, STI, O);
12418    O << ']';
12419    return;
12420    break;
12421  case 65:
12422    // GLD1W_SXTW_SCALED_REAL, GLDFF1W_SXTW_SCALED_REAL, SST1W_SXTW_SCALED
12423    printRegWithShiftExtend<true, 32, 'w', 's'>(MI, 3, STI, O);
12424    O << ']';
12425    return;
12426    break;
12427  case 66:
12428    // GLD1W_UXTW_SCALED_REAL, GLDFF1W_UXTW_SCALED_REAL, SST1W_UXTW_SCALED
12429    printRegWithShiftExtend<false, 32, 'w', 's'>(MI, 3, STI, O);
12430    O << ']';
12431    return;
12432    break;
12433  case 67:
12434    // LD1B, LD1B_D, LD1B_H, LD1B_S, LD1RQ_B, LD1SB_D, LD1SB_H, LD1SB_S, LD2B...
12435    printRegWithShiftExtend<false, 8, 'x', 0>(MI, 3, STI, O);
12436    O << ']';
12437    return;
12438    break;
12439  case 68:
12440    // LD1D, LD1RQ_D, LD2D, LD3D, LD4D, LDFF1D_REAL, LDNT1D_ZRR, ST1D, ST2D, ...
12441    printRegWithShiftExtend<false, 64, 'x', 0>(MI, 3, STI, O);
12442    O << ']';
12443    return;
12444    break;
12445  case 69:
12446    // LD1H, LD1H_D, LD1H_S, LD1RQ_H, LD1SH_D, LD1SH_S, LD2H, LD3H, LD4H, LDF...
12447    printRegWithShiftExtend<false, 16, 'x', 0>(MI, 3, STI, O);
12448    O << ']';
12449    return;
12450    break;
12451  case 70:
12452    // LD1RD_IMM, LDRAAwriteback, LDRABwriteback
12453    printImmScale<8>(MI, 3, STI, O);
12454    break;
12455  case 71:
12456    // LD1RH_D_IMM, LD1RH_IMM, LD1RH_S_IMM, LD1RSH_D_IMM, LD1RSH_S_IMM, LD2B_...
12457    printImmScale<2>(MI, 3, STI, O);
12458    break;
12459  case 72:
12460    // LD1RQ_B_IMM, LD1RQ_D_IMM, LD1RQ_H_IMM, LD1RQ_W_IMM
12461    printImmScale<16>(MI, 3, STI, O);
12462    O << ']';
12463    return;
12464    break;
12465  case 73:
12466    // LD1RQ_W, LD1SW_D, LD1W, LD1W_D, LD2W, LD3W, LD4W, LDFF1SW_D_REAL, LDFF...
12467    printRegWithShiftExtend<false, 32, 'x', 0>(MI, 3, STI, O);
12468    O << ']';
12469    return;
12470    break;
12471  case 74:
12472    // LD1RSW_IMM, LD1RW_D_IMM, LD1RW_IMM, LD4B_IMM, LD4D_IMM, LD4H_IMM, LD4W...
12473    printImmScale<4>(MI, 3, STI, O);
12474    break;
12475  case 75:
12476    // LD3B_IMM, LD3D_IMM, LD3H_IMM, LD3W_IMM, ST3B_IMM, ST3D_IMM, ST3H_IMM, ...
12477    printImmScale<3>(MI, 3, STI, O);
12478    O << ", mul vl]";
12479    return;
12480    break;
12481  case 76:
12482    // LDRAAindexed, LDRABindexed
12483    printImmScale<8>(MI, 2, STI, O);
12484    O << ']';
12485    return;
12486    break;
12487  case 77:
12488    // LDRBBui, LDRBui, LDRSBWui, LDRSBXui, STRBBui, STRBui
12489    printUImm12Offset<1>(MI, 2, STI, O);
12490    O << ']';
12491    return;
12492    break;
12493  case 78:
12494    // LDRDui, LDRXui, PRFMui, STRDui, STRXui
12495    printUImm12Offset<8>(MI, 2, STI, O);
12496    O << ']';
12497    return;
12498    break;
12499  case 79:
12500    // LDRHHui, LDRHui, LDRSHWui, LDRSHXui, STRHHui, STRHui
12501    printUImm12Offset<2>(MI, 2, STI, O);
12502    O << ']';
12503    return;
12504    break;
12505  case 80:
12506    // LDRQui, STRQui
12507    printUImm12Offset<16>(MI, 2, STI, O);
12508    O << ']';
12509    return;
12510    break;
12511  case 81:
12512    // LDRSWui, LDRSui, LDRWui, STRSui, STRWui
12513    printUImm12Offset<4>(MI, 2, STI, O);
12514    O << ']';
12515    return;
12516    break;
12517  case 82:
12518    // PRFB_PRI, PRFD_PRI, PRFH_PRI, PRFW_PRI
12519    O << ", mul vl]";
12520    return;
12521    break;
12522  case 83:
12523    // SQDECP_XPWd_B, SQDECP_XPWd_D, SQDECP_XPWd_H, SQDECP_XPWd_S, SQINCP_XPW...
12524    printGPR64as32(MI, 2, STI, O);
12525    return;
12526    break;
12527  case 84:
12528    // SYSLxt
12529    printSysCROperand(MI, 2, STI, O);
12530    O << ", ";
12531    printSysCROperand(MI, 3, STI, O);
12532    O << ", ";
12533    printOperand(MI, 4, STI, O);
12534    return;
12535    break;
12536  case 85:
12537    // TBNZW, TBNZX, TBZW, TBZX
12538    printAlignedLabel(MI, 2, STI, O);
12539    return;
12540    break;
12541  case 86:
12542    // UMAX_ZI_B, UMAX_ZI_D, UMAX_ZI_S, UMIN_ZI_B, UMIN_ZI_D, UMIN_ZI_S
12543    printImm(MI, 2, STI, O);
12544    return;
12545    break;
12546  }
12547
12548
12549  // Fragment 5 encoded into 5 bits for 19 unique commands.
12550  switch ((Bits >> 45) & 31) {
12551  default: llvm_unreachable("Invalid command number.");
12552  case 0:
12553    // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDH...
12554    return;
12555    break;
12556  case 1:
12557    // ADDSXrx64, ADDXrx64, SUBSXrx64, SUBXrx64
12558    printArithExtend(MI, 3, STI, O);
12559    return;
12560    break;
12561  case 2:
12562    // ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S, ANDS_PPzPP, AND_PPzPP, AND_ZPmZ_B,...
12563    O << ", ";
12564    break;
12565  case 3:
12566    // ADD_ZPmZ_H, AND_ZPmZ_H, ASRR_ZPmZ_H, ASR_ZPmZ_H, BIC_ZPmZ_H, CLASTA_ZP...
12567    printSVERegOp<'h'>(MI, 3, STI, O);
12568    break;
12569  case 4:
12570    // ASRD_ZPmI_H, ASR_ZPmI_H, CMPEQ_PPzZI_H, CMPGE_PPzZI_H, CMPGT_PPzZI_H, ...
12571    printOperand(MI, 3, STI, O);
12572    return;
12573    break;
12574  case 5:
12575    // ASR_WIDE_ZPmZ_H, CMPEQ_WIDE_PPzZZ_H, CMPGE_WIDE_PPzZZ_H, CMPGT_WIDE_PP...
12576    printSVERegOp<'d'>(MI, 3, STI, O);
12577    return;
12578    break;
12579  case 6:
12580    // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
12581    O << ']';
12582    return;
12583    break;
12584  case 7:
12585    // CMPHI_PPzZI_H, CMPHS_PPzZI_H, CMPLO_PPzZI_H, CMPLS_PPzZI_H
12586    printImm(MI, 3, STI, O);
12587    return;
12588    break;
12589  case 8:
12590    // FADD_ZPmI_H, FSUBR_ZPmI_H, FSUB_ZPmI_H
12591    printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::one>(MI, 3, STI, O);
12592    return;
12593    break;
12594  case 9:
12595    // FCMEQ_PPzZ0_D, FCMEQ_PPzZ0_S, FCMGE_PPzZ0_D, FCMGE_PPzZ0_S, FCMGT_PPzZ...
12596    O << ", #0.0";
12597    return;
12598    break;
12599  case 10:
12600    // FCMLA_ZPmZZ_H, FMAD_ZPmZZ_H, FMLA_ZPmZZ_H, FMLS_ZPmZZ_H, FMSB_ZPmZZ_H,...
12601    printSVERegOp<'h'>(MI, 4, STI, O);
12602    break;
12603  case 11:
12604    // FCMLAv4f16_indexed, FCMLAv4f32_indexed, FCMLAv8f16_indexed, FMLAv1i16_...
12605    printVectorIndex(MI, 4, STI, O);
12606    break;
12607  case 12:
12608    // FMAXNM_ZPmI_H, FMAX_ZPmI_H, FMINNM_ZPmI_H, FMIN_ZPmI_H
12609    printExactFPImm<AArch64ExactFPImm::zero, AArch64ExactFPImm::one>(MI, 3, STI, O);
12610    return;
12611    break;
12612  case 13:
12613    // FMULXv1i16_indexed, FMULXv1i32_indexed, FMULXv1i64_indexed, FMULXv2i32...
12614    printVectorIndex(MI, 3, STI, O);
12615    return;
12616    break;
12617  case 14:
12618    // FMUL_ZPmI_H
12619    printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::two>(MI, 3, STI, O);
12620    return;
12621    break;
12622  case 15:
12623    // LD1B_D_IMM_REAL, LD1B_H_IMM_REAL, LD1B_IMM_REAL, LD1B_S_IMM_REAL, LD1D...
12624    O << ", mul vl]";
12625    return;
12626    break;
12627  case 16:
12628    // LDPDpost, LDPQpost, LDPSWpost, LDPSpost, LDPWpost, LDPXpost, STPDpost,...
12629    O << "], ";
12630    break;
12631  case 17:
12632    // LDRAAwriteback, LDRABwriteback, LDRBBpre, LDRBpre, LDRDpre, LDRHHpre, ...
12633    O << "]!";
12634    return;
12635    break;
12636  case 18:
12637    // STLXPW, STLXPX, STXPW, STXPX
12638    O << ", [";
12639    printOperand(MI, 3, STI, O);
12640    O << ']';
12641    return;
12642    break;
12643  }
12644
12645
12646  // Fragment 6 encoded into 6 bits for 35 unique commands.
12647  switch ((Bits >> 50) & 63) {
12648  default: llvm_unreachable("Invalid command number.");
12649  case 0:
12650    // ADD_ZPmZ_B, ANDS_PPzPP, AND_PPzPP, AND_ZPmZ_B, ASRR_ZPmZ_B, ASR_ZPmZ_B...
12651    printSVERegOp<'b'>(MI, 3, STI, O);
12652    return;
12653    break;
12654  case 1:
12655    // ADD_ZPmZ_D, AND_ZPmZ_D, ASRR_ZPmZ_D, ASR_WIDE_ZPmZ_B, ASR_WIDE_ZPmZ_S,...
12656    printSVERegOp<'d'>(MI, 3, STI, O);
12657    break;
12658  case 2:
12659    // ADD_ZPmZ_H, AND_ZPmZ_H, ASRR_ZPmZ_H, ASR_ZPmZ_H, BIC_ZPmZ_H, CLASTA_ZP...
12660    return;
12661    break;
12662  case 3:
12663    // ADD_ZPmZ_S, AND_ZPmZ_S, ASRR_ZPmZ_S, ASR_ZPmZ_S, BIC_ZPmZ_S, CLASTA_RP...
12664    printSVERegOp<'s'>(MI, 3, STI, O);
12665    break;
12666  case 4:
12667    // ASRD_ZPmI_B, ASRD_ZPmI_D, ASRD_ZPmI_S, ASR_ZPmI_B, ASR_ZPmI_D, ASR_ZPm...
12668    printOperand(MI, 3, STI, O);
12669    return;
12670    break;
12671  case 5:
12672    // BFMWri, BFMXri
12673    printOperand(MI, 4, STI, O);
12674    return;
12675    break;
12676  case 6:
12677    // CCMNWi, CCMNWr, CCMNXi, CCMNXr, CCMPWi, CCMPWr, CCMPXi, CCMPXr, CSELWr...
12678    printCondCode(MI, 3, STI, O);
12679    return;
12680    break;
12681  case 7:
12682    // CLASTA_RPZ_H, CLASTA_VPZ_H, CLASTB_RPZ_H, CLASTB_VPZ_H, FADDA_VPZ_H
12683    printSVERegOp<'h'>(MI, 3, STI, O);
12684    return;
12685    break;
12686  case 8:
12687    // CMPHI_PPzZI_B, CMPHI_PPzZI_D, CMPHI_PPzZI_S, CMPHS_PPzZI_B, CMPHS_PPzZ...
12688    printImm(MI, 3, STI, O);
12689    return;
12690    break;
12691  case 9:
12692    // FADD_ZPmI_D, FADD_ZPmI_S, FSUBR_ZPmI_D, FSUBR_ZPmI_S, FSUB_ZPmI_D, FSU...
12693    printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::one>(MI, 3, STI, O);
12694    return;
12695    break;
12696  case 10:
12697    // FCADD_ZPmZ_H, FCMLA_ZPmZZ_H, FCMLAv4f16_indexed, FCMLAv4f32_indexed, F...
12698    O << ", ";
12699    break;
12700  case 11:
12701    // FCADDv2f32, FCADDv2f64, FCADDv4f16, FCADDv4f32, FCADDv8f16
12702    printComplexRotationOp<180, 90>(MI, 3, STI, O);
12703    return;
12704    break;
12705  case 12:
12706    // FCMLA_ZPmZZ_D, FMAD_ZPmZZ_D, FMLA_ZPmZZ_D, FMLS_ZPmZZ_D, FMSB_ZPmZZ_D,...
12707    printSVERegOp<'d'>(MI, 4, STI, O);
12708    break;
12709  case 13:
12710    // FCMLA_ZPmZZ_S, FMAD_ZPmZZ_S, FMLA_ZPmZZ_S, FMLS_ZPmZZ_S, FMSB_ZPmZZ_S,...
12711    printSVERegOp<'s'>(MI, 4, STI, O);
12712    break;
12713  case 14:
12714    // FCMLA_ZZZI_S
12715    printComplexRotationOp<90, 0>(MI, 5, STI, O);
12716    return;
12717    break;
12718  case 15:
12719    // FCMLAv2f32, FCMLAv2f64, FCMLAv4f16, FCMLAv4f32, FCMLAv8f16
12720    printComplexRotationOp<90, 0>(MI, 4, STI, O);
12721    return;
12722    break;
12723  case 16:
12724    // FMAXNM_ZPmI_D, FMAXNM_ZPmI_S, FMAX_ZPmI_D, FMAX_ZPmI_S, FMINNM_ZPmI_D,...
12725    printExactFPImm<AArch64ExactFPImm::zero, AArch64ExactFPImm::one>(MI, 3, STI, O);
12726    return;
12727    break;
12728  case 17:
12729    // FMUL_ZPmI_D, FMUL_ZPmI_S
12730    printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::two>(MI, 3, STI, O);
12731    return;
12732    break;
12733  case 18:
12734    // LDNPDi, LDNPXi, LDPDi, LDPXi, STNPDi, STNPXi, STPDi, STPXi
12735    printImmScale<8>(MI, 3, STI, O);
12736    O << ']';
12737    return;
12738    break;
12739  case 19:
12740    // LDNPQi, LDPQi, STNPQi, STPQi
12741    printImmScale<16>(MI, 3, STI, O);
12742    O << ']';
12743    return;
12744    break;
12745  case 20:
12746    // LDNPSi, LDNPWi, LDPSWi, LDPSi, LDPWi, STNPSi, STNPWi, STPSi, STPWi
12747    printImmScale<4>(MI, 3, STI, O);
12748    O << ']';
12749    return;
12750    break;
12751  case 21:
12752    // LDPDpost, LDPDpre, LDPXpost, LDPXpre, STPDpost, STPDpre, STPXpost, STP...
12753    printImmScale<8>(MI, 4, STI, O);
12754    break;
12755  case 22:
12756    // LDPQpost, LDPQpre, STPQpost, STPQpre
12757    printImmScale<16>(MI, 4, STI, O);
12758    break;
12759  case 23:
12760    // LDPSWpost, LDPSWpre, LDPSpost, LDPSpre, LDPWpost, LDPWpre, STPSpost, S...
12761    printImmScale<4>(MI, 4, STI, O);
12762    break;
12763  case 24:
12764    // LDRBBroW, LDRBroW, LDRSBWroW, LDRSBXroW, STRBBroW, STRBroW
12765    printMemExtend<'w', 8>(MI, 3, STI, O);
12766    O << ']';
12767    return;
12768    break;
12769  case 25:
12770    // LDRBBroX, LDRBroX, LDRSBWroX, LDRSBXroX, STRBBroX, STRBroX
12771    printMemExtend<'x', 8>(MI, 3, STI, O);
12772    O << ']';
12773    return;
12774    break;
12775  case 26:
12776    // LDRDroW, LDRXroW, PRFMroW, STRDroW, STRXroW
12777    printMemExtend<'w', 64>(MI, 3, STI, O);
12778    O << ']';
12779    return;
12780    break;
12781  case 27:
12782    // LDRDroX, LDRXroX, PRFMroX, STRDroX, STRXroX
12783    printMemExtend<'x', 64>(MI, 3, STI, O);
12784    O << ']';
12785    return;
12786    break;
12787  case 28:
12788    // LDRHHroW, LDRHroW, LDRSHWroW, LDRSHXroW, STRHHroW, STRHroW
12789    printMemExtend<'w', 16>(MI, 3, STI, O);
12790    O << ']';
12791    return;
12792    break;
12793  case 29:
12794    // LDRHHroX, LDRHroX, LDRSHWroX, LDRSHXroX, STRHHroX, STRHroX
12795    printMemExtend<'x', 16>(MI, 3, STI, O);
12796    O << ']';
12797    return;
12798    break;
12799  case 30:
12800    // LDRQroW, STRQroW
12801    printMemExtend<'w', 128>(MI, 3, STI, O);
12802    O << ']';
12803    return;
12804    break;
12805  case 31:
12806    // LDRQroX, STRQroX
12807    printMemExtend<'x', 128>(MI, 3, STI, O);
12808    O << ']';
12809    return;
12810    break;
12811  case 32:
12812    // LDRSWroW, LDRSroW, LDRWroW, STRSroW, STRWroW
12813    printMemExtend<'w', 32>(MI, 3, STI, O);
12814    O << ']';
12815    return;
12816    break;
12817  case 33:
12818    // LDRSWroX, LDRSroX, LDRWroX, STRSroX, STRWroX
12819    printMemExtend<'x', 32>(MI, 3, STI, O);
12820    O << ']';
12821    return;
12822    break;
12823  case 34:
12824    // MAD_ZPmZZ_B, MLA_ZPmZZ_B, MLS_ZPmZZ_B, MSB_ZPmZZ_B
12825    printSVERegOp<'b'>(MI, 4, STI, O);
12826    return;
12827    break;
12828  }
12829
12830
12831  // Fragment 7 encoded into 3 bits for 5 unique commands.
12832  switch ((Bits >> 56) & 7) {
12833  default: llvm_unreachable("Invalid command number.");
12834  case 0:
12835    // ADD_ZPmZ_D, ADD_ZPmZ_S, AND_ZPmZ_D, AND_ZPmZ_S, ASRR_ZPmZ_D, ASRR_ZPmZ...
12836    return;
12837    break;
12838  case 1:
12839    // FCADD_ZPmZ_D, FCADD_ZPmZ_S, FCMLA_ZPmZZ_D, FCMLA_ZPmZZ_S
12840    O << ", ";
12841    break;
12842  case 2:
12843    // FCADD_ZPmZ_H
12844    printComplexRotationOp<180, 90>(MI, 4, STI, O);
12845    return;
12846    break;
12847  case 3:
12848    // FCMLA_ZPmZZ_H, FCMLAv4f16_indexed, FCMLAv4f32_indexed, FCMLAv8f16_inde...
12849    printComplexRotationOp<90, 0>(MI, 5, STI, O);
12850    return;
12851    break;
12852  case 4:
12853    // LDPDpre, LDPQpre, LDPSWpre, LDPSpre, LDPWpre, LDPXpre, STPDpre, STPQpr...
12854    O << "]!";
12855    return;
12856    break;
12857  }
12858
12859
12860  // Fragment 8 encoded into 1 bits for 2 unique commands.
12861  if ((Bits >> 59) & 1) {
12862    // FCMLA_ZPmZZ_D, FCMLA_ZPmZZ_S
12863    printComplexRotationOp<90, 0>(MI, 5, STI, O);
12864    return;
12865  } else {
12866    // FCADD_ZPmZ_D, FCADD_ZPmZ_S
12867    printComplexRotationOp<180, 90>(MI, 4, STI, O);
12868    return;
12869  }
12870
12871}
12872
12873
12874/// getRegisterName - This method is automatically generated by tblgen
12875/// from the register set description.  This returns the assembler name
12876/// for the specified register.
12877const char *AArch64AppleInstPrinter::
12878getRegisterName(unsigned RegNo, unsigned AltIdx) {
12879  assert(RegNo && RegNo < 661 && "Invalid register number!");
12880
12881  static const char AsmStrsNoRegAltName[] = {
12882  /* 0 */ 'D', '7', '_', 'D', '8', '_', 'D', '9', '_', 'D', '1', '0', 0,
12883  /* 13 */ 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', 0,
12884  /* 26 */ 'W', '9', '_', 'W', '1', '0', 0,
12885  /* 33 */ 'X', '9', '_', 'X', '1', '0', 0,
12886  /* 40 */ 'Z', '7', '_', 'Z', '8', '_', 'Z', '9', '_', 'Z', '1', '0', 0,
12887  /* 53 */ 'b', '1', '0', 0,
12888  /* 57 */ 'd', '1', '0', 0,
12889  /* 61 */ 'h', '1', '0', 0,
12890  /* 65 */ 'p', '1', '0', 0,
12891  /* 69 */ 'q', '1', '0', 0,
12892  /* 73 */ 's', '1', '0', 0,
12893  /* 77 */ 'w', '1', '0', 0,
12894  /* 81 */ 'x', '1', '0', 0,
12895  /* 85 */ 'z', '1', '0', 0,
12896  /* 89 */ 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', '_', 'D', '2', '0', 0,
12897  /* 105 */ 'Q', '1', '7', '_', 'Q', '1', '8', '_', 'Q', '1', '9', '_', 'Q', '2', '0', 0,
12898  /* 121 */ 'W', '1', '9', '_', 'W', '2', '0', 0,
12899  /* 129 */ 'X', '1', '9', '_', 'X', '2', '0', 0,
12900  /* 137 */ 'Z', '1', '7', '_', 'Z', '1', '8', '_', 'Z', '1', '9', '_', 'Z', '2', '0', 0,
12901  /* 153 */ 'b', '2', '0', 0,
12902  /* 157 */ 'd', '2', '0', 0,
12903  /* 161 */ 'h', '2', '0', 0,
12904  /* 165 */ 'q', '2', '0', 0,
12905  /* 169 */ 's', '2', '0', 0,
12906  /* 173 */ 'w', '2', '0', 0,
12907  /* 177 */ 'x', '2', '0', 0,
12908  /* 181 */ 'z', '2', '0', 0,
12909  /* 185 */ 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', '_', 'D', '3', '0', 0,
12910  /* 201 */ 'Q', '2', '7', '_', 'Q', '2', '8', '_', 'Q', '2', '9', '_', 'Q', '3', '0', 0,
12911  /* 217 */ 'W', '2', '9', '_', 'W', '3', '0', 0,
12912  /* 225 */ 'Z', '2', '7', '_', 'Z', '2', '8', '_', 'Z', '2', '9', '_', 'Z', '3', '0', 0,
12913  /* 241 */ 'b', '3', '0', 0,
12914  /* 245 */ 'd', '3', '0', 0,
12915  /* 249 */ 'h', '3', '0', 0,
12916  /* 253 */ 'q', '3', '0', 0,
12917  /* 257 */ 's', '3', '0', 0,
12918  /* 261 */ 'w', '3', '0', 0,
12919  /* 265 */ 'x', '3', '0', 0,
12920  /* 269 */ 'z', '3', '0', 0,
12921  /* 273 */ 'D', '2', '9', '_', 'D', '3', '0', '_', 'D', '3', '1', '_', 'D', '0', 0,
12922  /* 288 */ 'Q', '2', '9', '_', 'Q', '3', '0', '_', 'Q', '3', '1', '_', 'Q', '0', 0,
12923  /* 303 */ 'W', 'Z', 'R', '_', 'W', '0', 0,
12924  /* 310 */ 'X', 'Z', 'R', '_', 'X', '0', 0,
12925  /* 317 */ 'Z', '2', '9', '_', 'Z', '3', '0', '_', 'Z', '3', '1', '_', 'Z', '0', 0,
12926  /* 332 */ 'b', '0', 0,
12927  /* 335 */ 'd', '0', 0,
12928  /* 338 */ 'h', '0', 0,
12929  /* 341 */ 'p', '0', 0,
12930  /* 344 */ 'q', '0', 0,
12931  /* 347 */ 's', '0', 0,
12932  /* 350 */ 'w', '0', 0,
12933  /* 353 */ 'x', '0', 0,
12934  /* 356 */ 'z', '0', 0,
12935  /* 359 */ 'D', '8', '_', 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', 0,
12936  /* 373 */ 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', 0,
12937  /* 387 */ 'W', '1', '0', '_', 'W', '1', '1', 0,
12938  /* 395 */ 'X', '1', '0', '_', 'X', '1', '1', 0,
12939  /* 403 */ 'Z', '8', '_', 'Z', '9', '_', 'Z', '1', '0', '_', 'Z', '1', '1', 0,
12940  /* 417 */ 'b', '1', '1', 0,
12941  /* 421 */ 'd', '1', '1', 0,
12942  /* 425 */ 'h', '1', '1', 0,
12943  /* 429 */ 'p', '1', '1', 0,
12944  /* 433 */ 'q', '1', '1', 0,
12945  /* 437 */ 's', '1', '1', 0,
12946  /* 441 */ 'w', '1', '1', 0,
12947  /* 445 */ 'x', '1', '1', 0,
12948  /* 449 */ 'z', '1', '1', 0,
12949  /* 453 */ 'D', '1', '8', '_', 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', 0,
12950  /* 469 */ 'Q', '1', '8', '_', 'Q', '1', '9', '_', 'Q', '2', '0', '_', 'Q', '2', '1', 0,
12951  /* 485 */ 'W', '2', '0', '_', 'W', '2', '1', 0,
12952  /* 493 */ 'X', '2', '0', '_', 'X', '2', '1', 0,
12953  /* 501 */ 'Z', '1', '8', '_', 'Z', '1', '9', '_', 'Z', '2', '0', '_', 'Z', '2', '1', 0,
12954  /* 517 */ 'b', '2', '1', 0,
12955  /* 521 */ 'd', '2', '1', 0,
12956  /* 525 */ 'h', '2', '1', 0,
12957  /* 529 */ 'q', '2', '1', 0,
12958  /* 533 */ 's', '2', '1', 0,
12959  /* 537 */ 'w', '2', '1', 0,
12960  /* 541 */ 'x', '2', '1', 0,
12961  /* 545 */ 'z', '2', '1', 0,
12962  /* 549 */ 'D', '2', '8', '_', 'D', '2', '9', '_', 'D', '3', '0', '_', 'D', '3', '1', 0,
12963  /* 565 */ 'Q', '2', '8', '_', 'Q', '2', '9', '_', 'Q', '3', '0', '_', 'Q', '3', '1', 0,
12964  /* 581 */ 'Z', '2', '8', '_', 'Z', '2', '9', '_', 'Z', '3', '0', '_', 'Z', '3', '1', 0,
12965  /* 597 */ 'b', '3', '1', 0,
12966  /* 601 */ 'd', '3', '1', 0,
12967  /* 605 */ 'h', '3', '1', 0,
12968  /* 609 */ 'q', '3', '1', 0,
12969  /* 613 */ 's', '3', '1', 0,
12970  /* 617 */ 'z', '3', '1', 0,
12971  /* 621 */ 'D', '3', '0', '_', 'D', '3', '1', '_', 'D', '0', '_', 'D', '1', 0,
12972  /* 635 */ 'Q', '3', '0', '_', 'Q', '3', '1', '_', 'Q', '0', '_', 'Q', '1', 0,
12973  /* 649 */ 'W', '0', '_', 'W', '1', 0,
12974  /* 655 */ 'X', '0', '_', 'X', '1', 0,
12975  /* 661 */ 'Z', '3', '0', '_', 'Z', '3', '1', '_', 'Z', '0', '_', 'Z', '1', 0,
12976  /* 675 */ 'b', '1', 0,
12977  /* 678 */ 'd', '1', 0,
12978  /* 681 */ 'h', '1', 0,
12979  /* 684 */ 'p', '1', 0,
12980  /* 687 */ 'q', '1', 0,
12981  /* 690 */ 's', '1', 0,
12982  /* 693 */ 'w', '1', 0,
12983  /* 696 */ 'x', '1', 0,
12984  /* 699 */ 'z', '1', 0,
12985  /* 702 */ 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', '_', 'D', '1', '2', 0,
12986  /* 717 */ 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', 0,
12987  /* 732 */ 'W', '1', '1', '_', 'W', '1', '2', 0,
12988  /* 740 */ 'X', '1', '1', '_', 'X', '1', '2', 0,
12989  /* 748 */ 'Z', '9', '_', 'Z', '1', '0', '_', 'Z', '1', '1', '_', 'Z', '1', '2', 0,
12990  /* 763 */ 'b', '1', '2', 0,
12991  /* 767 */ 'd', '1', '2', 0,
12992  /* 771 */ 'h', '1', '2', 0,
12993  /* 775 */ 'p', '1', '2', 0,
12994  /* 779 */ 'q', '1', '2', 0,
12995  /* 783 */ 's', '1', '2', 0,
12996  /* 787 */ 'w', '1', '2', 0,
12997  /* 791 */ 'x', '1', '2', 0,
12998  /* 795 */ 'z', '1', '2', 0,
12999  /* 799 */ 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', '_', 'D', '2', '2', 0,
13000  /* 815 */ 'Q', '1', '9', '_', 'Q', '2', '0', '_', 'Q', '2', '1', '_', 'Q', '2', '2', 0,
13001  /* 831 */ 'W', '2', '1', '_', 'W', '2', '2', 0,
13002  /* 839 */ 'X', '2', '1', '_', 'X', '2', '2', 0,
13003  /* 847 */ 'Z', '1', '9', '_', 'Z', '2', '0', '_', 'Z', '2', '1', '_', 'Z', '2', '2', 0,
13004  /* 863 */ 'b', '2', '2', 0,
13005  /* 867 */ 'd', '2', '2', 0,
13006  /* 871 */ 'h', '2', '2', 0,
13007  /* 875 */ 'q', '2', '2', 0,
13008  /* 879 */ 's', '2', '2', 0,
13009  /* 883 */ 'w', '2', '2', 0,
13010  /* 887 */ 'x', '2', '2', 0,
13011  /* 891 */ 'z', '2', '2', 0,
13012  /* 895 */ 'D', '3', '1', '_', 'D', '0', '_', 'D', '1', '_', 'D', '2', 0,
13013  /* 908 */ 'Q', '3', '1', '_', 'Q', '0', '_', 'Q', '1', '_', 'Q', '2', 0,
13014  /* 921 */ 'W', '1', '_', 'W', '2', 0,
13015  /* 927 */ 'X', '1', '_', 'X', '2', 0,
13016  /* 933 */ 'Z', '3', '1', '_', 'Z', '0', '_', 'Z', '1', '_', 'Z', '2', 0,
13017  /* 946 */ 'b', '2', 0,
13018  /* 949 */ 'd', '2', 0,
13019  /* 952 */ 'h', '2', 0,
13020  /* 955 */ 'p', '2', 0,
13021  /* 958 */ 'q', '2', 0,
13022  /* 961 */ 's', '2', 0,
13023  /* 964 */ 'w', '2', 0,
13024  /* 967 */ 'x', '2', 0,
13025  /* 970 */ 'z', '2', 0,
13026  /* 973 */ 'D', '1', '0', '_', 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', 0,
13027  /* 989 */ 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', 0,
13028  /* 1005 */ 'W', '1', '2', '_', 'W', '1', '3', 0,
13029  /* 1013 */ 'X', '1', '2', '_', 'X', '1', '3', 0,
13030  /* 1021 */ 'Z', '1', '0', '_', 'Z', '1', '1', '_', 'Z', '1', '2', '_', 'Z', '1', '3', 0,
13031  /* 1037 */ 'b', '1', '3', 0,
13032  /* 1041 */ 'd', '1', '3', 0,
13033  /* 1045 */ 'h', '1', '3', 0,
13034  /* 1049 */ 'p', '1', '3', 0,
13035  /* 1053 */ 'q', '1', '3', 0,
13036  /* 1057 */ 's', '1', '3', 0,
13037  /* 1061 */ 'w', '1', '3', 0,
13038  /* 1065 */ 'x', '1', '3', 0,
13039  /* 1069 */ 'z', '1', '3', 0,
13040  /* 1073 */ 'D', '2', '0', '_', 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', 0,
13041  /* 1089 */ 'Q', '2', '0', '_', 'Q', '2', '1', '_', 'Q', '2', '2', '_', 'Q', '2', '3', 0,
13042  /* 1105 */ 'W', '2', '2', '_', 'W', '2', '3', 0,
13043  /* 1113 */ 'X', '2', '2', '_', 'X', '2', '3', 0,
13044  /* 1121 */ 'Z', '2', '0', '_', 'Z', '2', '1', '_', 'Z', '2', '2', '_', 'Z', '2', '3', 0,
13045  /* 1137 */ 'b', '2', '3', 0,
13046  /* 1141 */ 'd', '2', '3', 0,
13047  /* 1145 */ 'h', '2', '3', 0,
13048  /* 1149 */ 'q', '2', '3', 0,
13049  /* 1153 */ 's', '2', '3', 0,
13050  /* 1157 */ 'w', '2', '3', 0,
13051  /* 1161 */ 'x', '2', '3', 0,
13052  /* 1165 */ 'z', '2', '3', 0,
13053  /* 1169 */ 'D', '0', '_', 'D', '1', '_', 'D', '2', '_', 'D', '3', 0,
13054  /* 1181 */ 'Q', '0', '_', 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', 0,
13055  /* 1193 */ 'W', '2', '_', 'W', '3', 0,
13056  /* 1199 */ 'X', '2', '_', 'X', '3', 0,
13057  /* 1205 */ 'Z', '0', '_', 'Z', '1', '_', 'Z', '2', '_', 'Z', '3', 0,
13058  /* 1217 */ 'b', '3', 0,
13059  /* 1220 */ 'd', '3', 0,
13060  /* 1223 */ 'h', '3', 0,
13061  /* 1226 */ 'p', '3', 0,
13062  /* 1229 */ 'q', '3', 0,
13063  /* 1232 */ 's', '3', 0,
13064  /* 1235 */ 'w', '3', 0,
13065  /* 1238 */ 'x', '3', 0,
13066  /* 1241 */ 'z', '3', 0,
13067  /* 1244 */ 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', '_', 'D', '1', '4', 0,
13068  /* 1260 */ 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', 0,
13069  /* 1276 */ 'W', '1', '3', '_', 'W', '1', '4', 0,
13070  /* 1284 */ 'X', '1', '3', '_', 'X', '1', '4', 0,
13071  /* 1292 */ 'Z', '1', '1', '_', 'Z', '1', '2', '_', 'Z', '1', '3', '_', 'Z', '1', '4', 0,
13072  /* 1308 */ 'b', '1', '4', 0,
13073  /* 1312 */ 'd', '1', '4', 0,
13074  /* 1316 */ 'h', '1', '4', 0,
13075  /* 1320 */ 'p', '1', '4', 0,
13076  /* 1324 */ 'q', '1', '4', 0,
13077  /* 1328 */ 's', '1', '4', 0,
13078  /* 1332 */ 'w', '1', '4', 0,
13079  /* 1336 */ 'x', '1', '4', 0,
13080  /* 1340 */ 'z', '1', '4', 0,
13081  /* 1344 */ 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', '_', 'D', '2', '4', 0,
13082  /* 1360 */ 'Q', '2', '1', '_', 'Q', '2', '2', '_', 'Q', '2', '3', '_', 'Q', '2', '4', 0,
13083  /* 1376 */ 'W', '2', '3', '_', 'W', '2', '4', 0,
13084  /* 1384 */ 'X', '2', '3', '_', 'X', '2', '4', 0,
13085  /* 1392 */ 'Z', '2', '1', '_', 'Z', '2', '2', '_', 'Z', '2', '3', '_', 'Z', '2', '4', 0,
13086  /* 1408 */ 'b', '2', '4', 0,
13087  /* 1412 */ 'd', '2', '4', 0,
13088  /* 1416 */ 'h', '2', '4', 0,
13089  /* 1420 */ 'q', '2', '4', 0,
13090  /* 1424 */ 's', '2', '4', 0,
13091  /* 1428 */ 'w', '2', '4', 0,
13092  /* 1432 */ 'x', '2', '4', 0,
13093  /* 1436 */ 'z', '2', '4', 0,
13094  /* 1440 */ 'D', '1', '_', 'D', '2', '_', 'D', '3', '_', 'D', '4', 0,
13095  /* 1452 */ 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', 0,
13096  /* 1464 */ 'W', '3', '_', 'W', '4', 0,
13097  /* 1470 */ 'X', '3', '_', 'X', '4', 0,
13098  /* 1476 */ 'Z', '1', '_', 'Z', '2', '_', 'Z', '3', '_', 'Z', '4', 0,
13099  /* 1488 */ 'b', '4', 0,
13100  /* 1491 */ 'd', '4', 0,
13101  /* 1494 */ 'h', '4', 0,
13102  /* 1497 */ 'p', '4', 0,
13103  /* 1500 */ 'q', '4', 0,
13104  /* 1503 */ 's', '4', 0,
13105  /* 1506 */ 'w', '4', 0,
13106  /* 1509 */ 'x', '4', 0,
13107  /* 1512 */ 'z', '4', 0,
13108  /* 1515 */ 'D', '1', '2', '_', 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', 0,
13109  /* 1531 */ 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', '_', 'Q', '1', '5', 0,
13110  /* 1547 */ 'W', '1', '4', '_', 'W', '1', '5', 0,
13111  /* 1555 */ 'X', '1', '4', '_', 'X', '1', '5', 0,
13112  /* 1563 */ 'Z', '1', '2', '_', 'Z', '1', '3', '_', 'Z', '1', '4', '_', 'Z', '1', '5', 0,
13113  /* 1579 */ 'b', '1', '5', 0,
13114  /* 1583 */ 'd', '1', '5', 0,
13115  /* 1587 */ 'h', '1', '5', 0,
13116  /* 1591 */ 'p', '1', '5', 0,
13117  /* 1595 */ 'q', '1', '5', 0,
13118  /* 1599 */ 's', '1', '5', 0,
13119  /* 1603 */ 'w', '1', '5', 0,
13120  /* 1607 */ 'x', '1', '5', 0,
13121  /* 1611 */ 'z', '1', '5', 0,
13122  /* 1615 */ 'D', '2', '2', '_', 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', 0,
13123  /* 1631 */ 'Q', '2', '2', '_', 'Q', '2', '3', '_', 'Q', '2', '4', '_', 'Q', '2', '5', 0,
13124  /* 1647 */ 'W', '2', '4', '_', 'W', '2', '5', 0,
13125  /* 1655 */ 'X', '2', '4', '_', 'X', '2', '5', 0,
13126  /* 1663 */ 'Z', '2', '2', '_', 'Z', '2', '3', '_', 'Z', '2', '4', '_', 'Z', '2', '5', 0,
13127  /* 1679 */ 'b', '2', '5', 0,
13128  /* 1683 */ 'd', '2', '5', 0,
13129  /* 1687 */ 'h', '2', '5', 0,
13130  /* 1691 */ 'q', '2', '5', 0,
13131  /* 1695 */ 's', '2', '5', 0,
13132  /* 1699 */ 'w', '2', '5', 0,
13133  /* 1703 */ 'x', '2', '5', 0,
13134  /* 1707 */ 'z', '2', '5', 0,
13135  /* 1711 */ 'D', '2', '_', 'D', '3', '_', 'D', '4', '_', 'D', '5', 0,
13136  /* 1723 */ 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', 0,
13137  /* 1735 */ 'W', '4', '_', 'W', '5', 0,
13138  /* 1741 */ 'X', '4', '_', 'X', '5', 0,
13139  /* 1747 */ 'Z', '2', '_', 'Z', '3', '_', 'Z', '4', '_', 'Z', '5', 0,
13140  /* 1759 */ 'b', '5', 0,
13141  /* 1762 */ 'd', '5', 0,
13142  /* 1765 */ 'h', '5', 0,
13143  /* 1768 */ 'p', '5', 0,
13144  /* 1771 */ 'q', '5', 0,
13145  /* 1774 */ 's', '5', 0,
13146  /* 1777 */ 'w', '5', 0,
13147  /* 1780 */ 'x', '5', 0,
13148  /* 1783 */ 'z', '5', 0,
13149  /* 1786 */ 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', '_', 'D', '1', '6', 0,
13150  /* 1802 */ 'Q', '1', '3', '_', 'Q', '1', '4', '_', 'Q', '1', '5', '_', 'Q', '1', '6', 0,
13151  /* 1818 */ 'W', '1', '5', '_', 'W', '1', '6', 0,
13152  /* 1826 */ 'X', '1', '5', '_', 'X', '1', '6', 0,
13153  /* 1834 */ 'Z', '1', '3', '_', 'Z', '1', '4', '_', 'Z', '1', '5', '_', 'Z', '1', '6', 0,
13154  /* 1850 */ 'b', '1', '6', 0,
13155  /* 1854 */ 'd', '1', '6', 0,
13156  /* 1858 */ 'h', '1', '6', 0,
13157  /* 1862 */ 'q', '1', '6', 0,
13158  /* 1866 */ 's', '1', '6', 0,
13159  /* 1870 */ 'w', '1', '6', 0,
13160  /* 1874 */ 'x', '1', '6', 0,
13161  /* 1878 */ 'z', '1', '6', 0,
13162  /* 1882 */ 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', '_', 'D', '2', '6', 0,
13163  /* 1898 */ 'Q', '2', '3', '_', 'Q', '2', '4', '_', 'Q', '2', '5', '_', 'Q', '2', '6', 0,
13164  /* 1914 */ 'W', '2', '5', '_', 'W', '2', '6', 0,
13165  /* 1922 */ 'X', '2', '5', '_', 'X', '2', '6', 0,
13166  /* 1930 */ 'Z', '2', '3', '_', 'Z', '2', '4', '_', 'Z', '2', '5', '_', 'Z', '2', '6', 0,
13167  /* 1946 */ 'b', '2', '6', 0,
13168  /* 1950 */ 'd', '2', '6', 0,
13169  /* 1954 */ 'h', '2', '6', 0,
13170  /* 1958 */ 'q', '2', '6', 0,
13171  /* 1962 */ 's', '2', '6', 0,
13172  /* 1966 */ 'w', '2', '6', 0,
13173  /* 1970 */ 'x', '2', '6', 0,
13174  /* 1974 */ 'z', '2', '6', 0,
13175  /* 1978 */ 'D', '3', '_', 'D', '4', '_', 'D', '5', '_', 'D', '6', 0,
13176  /* 1990 */ 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', 0,
13177  /* 2002 */ 'W', '5', '_', 'W', '6', 0,
13178  /* 2008 */ 'X', '5', '_', 'X', '6', 0,
13179  /* 2014 */ 'Z', '3', '_', 'Z', '4', '_', 'Z', '5', '_', 'Z', '6', 0,
13180  /* 2026 */ 'b', '6', 0,
13181  /* 2029 */ 'd', '6', 0,
13182  /* 2032 */ 'h', '6', 0,
13183  /* 2035 */ 'p', '6', 0,
13184  /* 2038 */ 'q', '6', 0,
13185  /* 2041 */ 's', '6', 0,
13186  /* 2044 */ 'w', '6', 0,
13187  /* 2047 */ 'x', '6', 0,
13188  /* 2050 */ 'z', '6', 0,
13189  /* 2053 */ 'D', '1', '4', '_', 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', 0,
13190  /* 2069 */ 'Q', '1', '4', '_', 'Q', '1', '5', '_', 'Q', '1', '6', '_', 'Q', '1', '7', 0,
13191  /* 2085 */ 'W', '1', '6', '_', 'W', '1', '7', 0,
13192  /* 2093 */ 'X', '1', '6', '_', 'X', '1', '7', 0,
13193  /* 2101 */ 'Z', '1', '4', '_', 'Z', '1', '5', '_', 'Z', '1', '6', '_', 'Z', '1', '7', 0,
13194  /* 2117 */ 'b', '1', '7', 0,
13195  /* 2121 */ 'd', '1', '7', 0,
13196  /* 2125 */ 'h', '1', '7', 0,
13197  /* 2129 */ 'q', '1', '7', 0,
13198  /* 2133 */ 's', '1', '7', 0,
13199  /* 2137 */ 'w', '1', '7', 0,
13200  /* 2141 */ 'x', '1', '7', 0,
13201  /* 2145 */ 'z', '1', '7', 0,
13202  /* 2149 */ 'D', '2', '4', '_', 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', 0,
13203  /* 2165 */ 'Q', '2', '4', '_', 'Q', '2', '5', '_', 'Q', '2', '6', '_', 'Q', '2', '7', 0,
13204  /* 2181 */ 'W', '2', '6', '_', 'W', '2', '7', 0,
13205  /* 2189 */ 'X', '2', '6', '_', 'X', '2', '7', 0,
13206  /* 2197 */ 'Z', '2', '4', '_', 'Z', '2', '5', '_', 'Z', '2', '6', '_', 'Z', '2', '7', 0,
13207  /* 2213 */ 'b', '2', '7', 0,
13208  /* 2217 */ 'd', '2', '7', 0,
13209  /* 2221 */ 'h', '2', '7', 0,
13210  /* 2225 */ 'q', '2', '7', 0,
13211  /* 2229 */ 's', '2', '7', 0,
13212  /* 2233 */ 'w', '2', '7', 0,
13213  /* 2237 */ 'x', '2', '7', 0,
13214  /* 2241 */ 'z', '2', '7', 0,
13215  /* 2245 */ 'D', '4', '_', 'D', '5', '_', 'D', '6', '_', 'D', '7', 0,
13216  /* 2257 */ 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', 0,
13217  /* 2269 */ 'W', '6', '_', 'W', '7', 0,
13218  /* 2275 */ 'X', '6', '_', 'X', '7', 0,
13219  /* 2281 */ 'Z', '4', '_', 'Z', '5', '_', 'Z', '6', '_', 'Z', '7', 0,
13220  /* 2293 */ 'b', '7', 0,
13221  /* 2296 */ 'd', '7', 0,
13222  /* 2299 */ 'h', '7', 0,
13223  /* 2302 */ 'p', '7', 0,
13224  /* 2305 */ 'q', '7', 0,
13225  /* 2308 */ 's', '7', 0,
13226  /* 2311 */ 'w', '7', 0,
13227  /* 2314 */ 'x', '7', 0,
13228  /* 2317 */ 'z', '7', 0,
13229  /* 2320 */ 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', '_', 'D', '1', '8', 0,
13230  /* 2336 */ 'Q', '1', '5', '_', 'Q', '1', '6', '_', 'Q', '1', '7', '_', 'Q', '1', '8', 0,
13231  /* 2352 */ 'W', '1', '7', '_', 'W', '1', '8', 0,
13232  /* 2360 */ 'X', '1', '7', '_', 'X', '1', '8', 0,
13233  /* 2368 */ 'Z', '1', '5', '_', 'Z', '1', '6', '_', 'Z', '1', '7', '_', 'Z', '1', '8', 0,
13234  /* 2384 */ 'b', '1', '8', 0,
13235  /* 2388 */ 'd', '1', '8', 0,
13236  /* 2392 */ 'h', '1', '8', 0,
13237  /* 2396 */ 'q', '1', '8', 0,
13238  /* 2400 */ 's', '1', '8', 0,
13239  /* 2404 */ 'w', '1', '8', 0,
13240  /* 2408 */ 'x', '1', '8', 0,
13241  /* 2412 */ 'z', '1', '8', 0,
13242  /* 2416 */ 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', '_', 'D', '2', '8', 0,
13243  /* 2432 */ 'Q', '2', '5', '_', 'Q', '2', '6', '_', 'Q', '2', '7', '_', 'Q', '2', '8', 0,
13244  /* 2448 */ 'W', '2', '7', '_', 'W', '2', '8', 0,
13245  /* 2456 */ 'X', '2', '7', '_', 'X', '2', '8', 0,
13246  /* 2464 */ 'Z', '2', '5', '_', 'Z', '2', '6', '_', 'Z', '2', '7', '_', 'Z', '2', '8', 0,
13247  /* 2480 */ 'b', '2', '8', 0,
13248  /* 2484 */ 'd', '2', '8', 0,
13249  /* 2488 */ 'h', '2', '8', 0,
13250  /* 2492 */ 'q', '2', '8', 0,
13251  /* 2496 */ 's', '2', '8', 0,
13252  /* 2500 */ 'w', '2', '8', 0,
13253  /* 2504 */ 'x', '2', '8', 0,
13254  /* 2508 */ 'z', '2', '8', 0,
13255  /* 2512 */ 'D', '5', '_', 'D', '6', '_', 'D', '7', '_', 'D', '8', 0,
13256  /* 2524 */ 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', 0,
13257  /* 2536 */ 'W', '7', '_', 'W', '8', 0,
13258  /* 2542 */ 'X', '7', '_', 'X', '8', 0,
13259  /* 2548 */ 'Z', '5', '_', 'Z', '6', '_', 'Z', '7', '_', 'Z', '8', 0,
13260  /* 2560 */ 'b', '8', 0,
13261  /* 2563 */ 'd', '8', 0,
13262  /* 2566 */ 'h', '8', 0,
13263  /* 2569 */ 'p', '8', 0,
13264  /* 2572 */ 'q', '8', 0,
13265  /* 2575 */ 's', '8', 0,
13266  /* 2578 */ 'w', '8', 0,
13267  /* 2581 */ 'x', '8', 0,
13268  /* 2584 */ 'z', '8', 0,
13269  /* 2587 */ 'D', '1', '6', '_', 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', 0,
13270  /* 2603 */ 'Q', '1', '6', '_', 'Q', '1', '7', '_', 'Q', '1', '8', '_', 'Q', '1', '9', 0,
13271  /* 2619 */ 'W', '1', '8', '_', 'W', '1', '9', 0,
13272  /* 2627 */ 'X', '1', '8', '_', 'X', '1', '9', 0,
13273  /* 2635 */ 'Z', '1', '6', '_', 'Z', '1', '7', '_', 'Z', '1', '8', '_', 'Z', '1', '9', 0,
13274  /* 2651 */ 'b', '1', '9', 0,
13275  /* 2655 */ 'd', '1', '9', 0,
13276  /* 2659 */ 'h', '1', '9', 0,
13277  /* 2663 */ 'q', '1', '9', 0,
13278  /* 2667 */ 's', '1', '9', 0,
13279  /* 2671 */ 'w', '1', '9', 0,
13280  /* 2675 */ 'x', '1', '9', 0,
13281  /* 2679 */ 'z', '1', '9', 0,
13282  /* 2683 */ 'D', '2', '6', '_', 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', 0,
13283  /* 2699 */ 'Q', '2', '6', '_', 'Q', '2', '7', '_', 'Q', '2', '8', '_', 'Q', '2', '9', 0,
13284  /* 2715 */ 'W', '2', '8', '_', 'W', '2', '9', 0,
13285  /* 2723 */ 'Z', '2', '6', '_', 'Z', '2', '7', '_', 'Z', '2', '8', '_', 'Z', '2', '9', 0,
13286  /* 2739 */ 'b', '2', '9', 0,
13287  /* 2743 */ 'd', '2', '9', 0,
13288  /* 2747 */ 'h', '2', '9', 0,
13289  /* 2751 */ 'q', '2', '9', 0,
13290  /* 2755 */ 's', '2', '9', 0,
13291  /* 2759 */ 'w', '2', '9', 0,
13292  /* 2763 */ 'x', '2', '9', 0,
13293  /* 2767 */ 'z', '2', '9', 0,
13294  /* 2771 */ 'D', '6', '_', 'D', '7', '_', 'D', '8', '_', 'D', '9', 0,
13295  /* 2783 */ 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', 0,
13296  /* 2795 */ 'W', '8', '_', 'W', '9', 0,
13297  /* 2801 */ 'X', '8', '_', 'X', '9', 0,
13298  /* 2807 */ 'Z', '6', '_', 'Z', '7', '_', 'Z', '8', '_', 'Z', '9', 0,
13299  /* 2819 */ 'b', '9', 0,
13300  /* 2822 */ 'd', '9', 0,
13301  /* 2825 */ 'h', '9', 0,
13302  /* 2828 */ 'p', '9', 0,
13303  /* 2831 */ 'q', '9', 0,
13304  /* 2834 */ 's', '9', 0,
13305  /* 2837 */ 'w', '9', 0,
13306  /* 2840 */ 'x', '9', 0,
13307  /* 2843 */ 'z', '9', 0,
13308  /* 2846 */ 'X', '2', '8', '_', 'F', 'P', 0,
13309  /* 2853 */ 'F', 'P', '_', 'L', 'R', 0,
13310  /* 2859 */ 'W', '3', '0', '_', 'W', 'Z', 'R', 0,
13311  /* 2867 */ 'L', 'R', '_', 'X', 'Z', 'R', 0,
13312  /* 2874 */ 'z', '1', '0', '_', 'h', 'i', 0,
13313  /* 2881 */ 'z', '2', '0', '_', 'h', 'i', 0,
13314  /* 2888 */ 'z', '3', '0', '_', 'h', 'i', 0,
13315  /* 2895 */ 'z', '0', '_', 'h', 'i', 0,
13316  /* 2901 */ 'z', '1', '1', '_', 'h', 'i', 0,
13317  /* 2908 */ 'z', '2', '1', '_', 'h', 'i', 0,
13318  /* 2915 */ 'z', '3', '1', '_', 'h', 'i', 0,
13319  /* 2922 */ 'z', '1', '_', 'h', 'i', 0,
13320  /* 2928 */ 'z', '1', '2', '_', 'h', 'i', 0,
13321  /* 2935 */ 'z', '2', '2', '_', 'h', 'i', 0,
13322  /* 2942 */ 'z', '2', '_', 'h', 'i', 0,
13323  /* 2948 */ 'z', '1', '3', '_', 'h', 'i', 0,
13324  /* 2955 */ 'z', '2', '3', '_', 'h', 'i', 0,
13325  /* 2962 */ 'z', '3', '_', 'h', 'i', 0,
13326  /* 2968 */ 'z', '1', '4', '_', 'h', 'i', 0,
13327  /* 2975 */ 'z', '2', '4', '_', 'h', 'i', 0,
13328  /* 2982 */ 'z', '4', '_', 'h', 'i', 0,
13329  /* 2988 */ 'z', '1', '5', '_', 'h', 'i', 0,
13330  /* 2995 */ 'z', '2', '5', '_', 'h', 'i', 0,
13331  /* 3002 */ 'z', '5', '_', 'h', 'i', 0,
13332  /* 3008 */ 'z', '1', '6', '_', 'h', 'i', 0,
13333  /* 3015 */ 'z', '2', '6', '_', 'h', 'i', 0,
13334  /* 3022 */ 'z', '6', '_', 'h', 'i', 0,
13335  /* 3028 */ 'z', '1', '7', '_', 'h', 'i', 0,
13336  /* 3035 */ 'z', '2', '7', '_', 'h', 'i', 0,
13337  /* 3042 */ 'z', '7', '_', 'h', 'i', 0,
13338  /* 3048 */ 'z', '1', '8', '_', 'h', 'i', 0,
13339  /* 3055 */ 'z', '2', '8', '_', 'h', 'i', 0,
13340  /* 3062 */ 'z', '8', '_', 'h', 'i', 0,
13341  /* 3068 */ 'z', '1', '9', '_', 'h', 'i', 0,
13342  /* 3075 */ 'z', '2', '9', '_', 'h', 'i', 0,
13343  /* 3082 */ 'z', '9', '_', 'h', 'i', 0,
13344  /* 3088 */ 'w', 's', 'p', 0,
13345  /* 3092 */ 'f', 'f', 'r', 0,
13346  /* 3096 */ 'w', 'z', 'r', 0,
13347  /* 3100 */ 'x', 'z', 'r', 0,
13348  /* 3104 */ 'n', 'z', 'c', 'v', 0,
13349  };
13350
13351  static const uint16_t RegAsmOffsetNoRegAltName[] = {
13352    3092, 2763, 265, 3104, 3089, 3088, 3096, 3100, 332, 675, 946, 1217, 1488, 1759,
13353    2026, 2293, 2560, 2819, 53, 417, 763, 1037, 1308, 1579, 1850, 2117, 2384, 2651,
13354    153, 517, 863, 1137, 1408, 1679, 1946, 2213, 2480, 2739, 241, 597, 335, 678,
13355    949, 1220, 1491, 1762, 2029, 2296, 2563, 2822, 57, 421, 767, 1041, 1312, 1583,
13356    1854, 2121, 2388, 2655, 157, 521, 867, 1141, 1412, 1683, 1950, 2217, 2484, 2743,
13357    245, 601, 338, 681, 952, 1223, 1494, 1765, 2032, 2299, 2566, 2825, 61, 425,
13358    771, 1045, 1316, 1587, 1858, 2125, 2392, 2659, 161, 525, 871, 1145, 1416, 1687,
13359    1954, 2221, 2488, 2747, 249, 605, 341, 684, 955, 1226, 1497, 1768, 2035, 2302,
13360    2569, 2828, 65, 429, 775, 1049, 1320, 1591, 344, 687, 958, 1229, 1500, 1771,
13361    2038, 2305, 2572, 2831, 69, 433, 779, 1053, 1324, 1595, 1862, 2129, 2396, 2663,
13362    165, 529, 875, 1149, 1420, 1691, 1958, 2225, 2492, 2751, 253, 609, 347, 690,
13363    961, 1232, 1503, 1774, 2041, 2308, 2575, 2834, 73, 437, 783, 1057, 1328, 1599,
13364    1866, 2133, 2400, 2667, 169, 533, 879, 1153, 1424, 1695, 1962, 2229, 2496, 2755,
13365    257, 613, 350, 693, 964, 1235, 1506, 1777, 2044, 2311, 2578, 2837, 77, 441,
13366    787, 1061, 1332, 1603, 1870, 2137, 2404, 2671, 173, 537, 883, 1157, 1428, 1699,
13367    1966, 2233, 2500, 2759, 261, 353, 696, 967, 1238, 1509, 1780, 2047, 2314, 2581,
13368    2840, 81, 445, 791, 1065, 1336, 1607, 1874, 2141, 2408, 2675, 177, 541, 887,
13369    1161, 1432, 1703, 1970, 2237, 2504, 356, 699, 970, 1241, 1512, 1783, 2050, 2317,
13370    2584, 2843, 85, 449, 795, 1069, 1340, 1611, 1878, 2145, 2412, 2679, 181, 545,
13371    891, 1165, 1436, 1707, 1974, 2241, 2508, 2767, 269, 617, 2895, 2922, 2942, 2962,
13372    2982, 3002, 3022, 3042, 3062, 3082, 2874, 2901, 2928, 2948, 2968, 2988, 3008, 3028,
13373    3048, 3068, 2881, 2908, 2935, 2955, 2975, 2995, 3015, 3035, 3055, 3075, 2888, 2915,
13374    629, 902, 1175, 1446, 1717, 1984, 2251, 2518, 2777, 6, 365, 709, 981, 1252,
13375    1523, 1794, 2061, 2328, 2595, 97, 461, 807, 1081, 1352, 1623, 1890, 2157, 2424,
13376    2691, 193, 557, 281, 1169, 1440, 1711, 1978, 2245, 2512, 2771, 0, 359, 702,
13377    973, 1244, 1515, 1786, 2053, 2320, 2587, 89, 453, 799, 1073, 1344, 1615, 1882,
13378    2149, 2416, 2683, 185, 549, 273, 621, 895, 899, 1172, 1443, 1714, 1981, 2248,
13379    2515, 2774, 3, 362, 705, 977, 1248, 1519, 1790, 2057, 2324, 2591, 93, 457,
13380    803, 1077, 1348, 1619, 1886, 2153, 2420, 2687, 189, 553, 277, 625, 643, 915,
13381    1187, 1458, 1729, 1996, 2263, 2530, 2789, 19, 379, 724, 997, 1268, 1539, 1810,
13382    2077, 2344, 2611, 113, 477, 823, 1097, 1368, 1639, 1906, 2173, 2440, 2707, 209,
13383    573, 296, 1181, 1452, 1723, 1990, 2257, 2524, 2783, 13, 373, 717, 989, 1260,
13384    1531, 1802, 2069, 2336, 2603, 105, 469, 815, 1089, 1360, 1631, 1898, 2165, 2432,
13385    2699, 201, 565, 288, 635, 908, 912, 1184, 1455, 1726, 1993, 2260, 2527, 2786,
13386    16, 376, 720, 993, 1264, 1535, 1806, 2073, 2340, 2607, 109, 473, 819, 1093,
13387    1364, 1635, 1902, 2169, 2436, 2703, 205, 569, 292, 639, 303, 2859, 649, 921,
13388    1193, 1464, 1735, 2002, 2269, 2536, 2795, 26, 387, 732, 1005, 1276, 1547, 1818,
13389    2085, 2352, 2619, 121, 485, 831, 1105, 1376, 1647, 1914, 2181, 2448, 2715, 217,
13390    2853, 2867, 310, 2846, 655, 927, 1199, 1470, 1741, 2008, 2275, 2542, 2801, 33,
13391    395, 740, 1013, 1284, 1555, 1826, 2093, 2360, 2627, 129, 493, 839, 1113, 1384,
13392    1655, 1922, 2189, 2456, 669, 940, 1211, 1482, 1753, 2020, 2287, 2554, 2813, 46,
13393    409, 755, 1029, 1300, 1571, 1842, 2109, 2376, 2643, 145, 509, 855, 1129, 1400,
13394    1671, 1938, 2205, 2472, 2731, 233, 589, 325, 1205, 1476, 1747, 2014, 2281, 2548,
13395    2807, 40, 403, 748, 1021, 1292, 1563, 1834, 2101, 2368, 2635, 137, 501, 847,
13396    1121, 1392, 1663, 1930, 2197, 2464, 2723, 225, 581, 317, 661, 933, 937, 1208,
13397    1479, 1750, 2017, 2284, 2551, 2810, 43, 406, 751, 1025, 1296, 1567, 1838, 2105,
13398    2372, 2639, 141, 505, 851, 1125, 1396, 1667, 1934, 2201, 2468, 2727, 229, 585,
13399    321, 665,
13400  };
13401
13402  static const char AsmStrsvlist1[] = {
13403  /* 0 */ 0,
13404  };
13405
13406  static const uint8_t RegAsmOffsetvlist1[] = {
13407    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13408    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13409    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13410    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13411    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13412    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13413    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13414    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13415    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13416    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13417    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13418    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13419    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13420    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13421    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13422    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13423    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13424    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13425    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13426    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13427    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13428    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13429    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13430    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13431    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13432    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13433    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13434    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13435    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13436    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13437    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13438    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13439    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13440    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13441    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13442    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13443    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13444    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13445    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13446    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13447    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13448    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13449    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13450    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13451    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13452    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13453    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13454    0, 0,
13455  };
13456
13457  static const char AsmStrsvreg[] = {
13458  /* 0 */ 'v', '1', '0', 0,
13459  /* 4 */ 'v', '2', '0', 0,
13460  /* 8 */ 'v', '3', '0', 0,
13461  /* 12 */ 'v', '0', 0,
13462  /* 15 */ 'v', '1', '1', 0,
13463  /* 19 */ 'v', '2', '1', 0,
13464  /* 23 */ 'v', '3', '1', 0,
13465  /* 27 */ 'v', '1', 0,
13466  /* 30 */ 'v', '1', '2', 0,
13467  /* 34 */ 'v', '2', '2', 0,
13468  /* 38 */ 'v', '2', 0,
13469  /* 41 */ 'v', '1', '3', 0,
13470  /* 45 */ 'v', '2', '3', 0,
13471  /* 49 */ 'v', '3', 0,
13472  /* 52 */ 'v', '1', '4', 0,
13473  /* 56 */ 'v', '2', '4', 0,
13474  /* 60 */ 'v', '4', 0,
13475  /* 63 */ 'v', '1', '5', 0,
13476  /* 67 */ 'v', '2', '5', 0,
13477  /* 71 */ 'v', '5', 0,
13478  /* 74 */ 'v', '1', '6', 0,
13479  /* 78 */ 'v', '2', '6', 0,
13480  /* 82 */ 'v', '6', 0,
13481  /* 85 */ 'v', '1', '7', 0,
13482  /* 89 */ 'v', '2', '7', 0,
13483  /* 93 */ 'v', '7', 0,
13484  /* 96 */ 'v', '1', '8', 0,
13485  /* 100 */ 'v', '2', '8', 0,
13486  /* 104 */ 'v', '8', 0,
13487  /* 107 */ 'v', '1', '9', 0,
13488  /* 111 */ 'v', '2', '9', 0,
13489  /* 115 */ 'v', '9', 0,
13490  };
13491
13492  static const uint8_t RegAsmOffsetvreg[] = {
13493    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13494    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13495    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 12, 27,
13496    38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41, 52, 63,
13497    74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89, 100, 111,
13498    8, 23, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13499    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13500    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13501    3, 3, 3, 3, 3, 3, 3, 3, 12, 27, 38, 49, 60, 71,
13502    82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107,
13503    4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 3, 3,
13504    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13505    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13506    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13507    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13508    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13509    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13510    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13511    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13512    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13513    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13514    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13515    12, 27, 38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41,
13516    52, 63, 74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89,
13517    100, 111, 8, 23, 12, 27, 38, 49, 60, 71, 82, 93, 104, 115,
13518    0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 4, 19, 34, 45,
13519    56, 67, 78, 89, 100, 111, 8, 23, 12, 27, 38, 49, 60, 71,
13520    82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107,
13521    4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 12, 27,
13522    38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41, 52, 63,
13523    74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89, 100, 111,
13524    8, 23, 12, 27, 38, 49, 60, 71, 82, 93, 104, 115, 0, 15,
13525    30, 41, 52, 63, 74, 85, 96, 107, 4, 19, 34, 45, 56, 67,
13526    78, 89, 100, 111, 8, 23, 12, 27, 38, 49, 60, 71, 82, 93,
13527    104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 4, 19,
13528    34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 3, 3, 3, 3,
13529    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13530    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13531    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13532    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13533    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13534    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13535    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13536    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13537    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13538    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13539    3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13540    3, 3,
13541  };
13542
13543  switch(AltIdx) {
13544  default: llvm_unreachable("Invalid register alt name index!");
13545  case AArch64::NoRegAltName:
13546    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
13547           "Invalid alt name index for register!");
13548    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
13549  case AArch64::vlist1:
13550    assert(*(AsmStrsvlist1+RegAsmOffsetvlist1[RegNo-1]) &&
13551           "Invalid alt name index for register!");
13552    return AsmStrsvlist1+RegAsmOffsetvlist1[RegNo-1];
13553  case AArch64::vreg:
13554    assert(*(AsmStrsvreg+RegAsmOffsetvreg[RegNo-1]) &&
13555           "Invalid alt name index for register!");
13556    return AsmStrsvreg+RegAsmOffsetvreg[RegNo-1];
13557  }
13558}
13559
13560#ifdef PRINT_ALIAS_INSTR
13561#undef PRINT_ALIAS_INSTR
13562
13563static bool AArch64AppleInstPrinterValidateMCOperand(const MCOperand &MCOp,
13564                  const MCSubtargetInfo &STI,
13565                  unsigned PredicateIndex);
13566bool AArch64AppleInstPrinter::printAliasInstr(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &OS) {
13567  const char *AsmString;
13568  switch (MI->getOpcode()) {
13569  default: return false;
13570  case AArch64::ADDSWri:
13571    if (MI->getNumOperands() == 4 &&
13572        MI->getOperand(0).getReg() == AArch64::WZR &&
13573        MI->getOperand(1).isReg() &&
13574        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg())) {
13575      // (ADDSWri WZR, GPR32sp:$src, addsub_shifted_imm32:$imm)
13576      AsmString = "cmn	$\x02, $\xFF\x03\x01";
13577      break;
13578    }
13579    return false;
13580  case AArch64::ADDSWrs:
13581    if (MI->getNumOperands() == 4 &&
13582        MI->getOperand(0).getReg() == AArch64::WZR &&
13583        MI->getOperand(1).isReg() &&
13584        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13585        MI->getOperand(2).isReg() &&
13586        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13587        MI->getOperand(3).isImm() &&
13588        MI->getOperand(3).getImm() == 0) {
13589      // (ADDSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
13590      AsmString = "cmn	$\x02, $\x03";
13591      break;
13592    }
13593    if (MI->getNumOperands() == 4 &&
13594        MI->getOperand(0).getReg() == AArch64::WZR &&
13595        MI->getOperand(1).isReg() &&
13596        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13597        MI->getOperand(2).isReg() &&
13598        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
13599      // (ADDSWrs WZR, GPR32:$src1, GPR32:$src2, arith_shift32:$sh)
13600      AsmString = "cmn	$\x02, $\x03$\xFF\x04\x02";
13601      break;
13602    }
13603    if (MI->getNumOperands() == 4 &&
13604        MI->getOperand(0).isReg() &&
13605        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
13606        MI->getOperand(1).isReg() &&
13607        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13608        MI->getOperand(2).isReg() &&
13609        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13610        MI->getOperand(3).isImm() &&
13611        MI->getOperand(3).getImm() == 0) {
13612      // (ADDSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
13613      AsmString = "adds	$\x01, $\x02, $\x03";
13614      break;
13615    }
13616    return false;
13617  case AArch64::ADDSWrx:
13618    if (MI->getNumOperands() == 4 &&
13619        MI->getOperand(0).getReg() == AArch64::WZR &&
13620        MI->getOperand(1).isReg() &&
13621        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13622        MI->getOperand(2).isReg() &&
13623        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13624        MI->getOperand(3).isImm() &&
13625        MI->getOperand(3).getImm() == 16) {
13626      // (ADDSWrx WZR, GPR32sponly:$src1, GPR32:$src2, 16)
13627      AsmString = "cmn	$\x02, $\x03";
13628      break;
13629    }
13630    if (MI->getNumOperands() == 4 &&
13631        MI->getOperand(0).getReg() == AArch64::WZR &&
13632        MI->getOperand(1).isReg() &&
13633        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
13634        MI->getOperand(2).isReg() &&
13635        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
13636      // (ADDSWrx WZR, GPR32sp:$src1, GPR32:$src2, arith_extend:$sh)
13637      AsmString = "cmn	$\x02, $\x03$\xFF\x04\x03";
13638      break;
13639    }
13640    if (MI->getNumOperands() == 4 &&
13641        MI->getOperand(0).isReg() &&
13642        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
13643        MI->getOperand(1).isReg() &&
13644        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13645        MI->getOperand(2).isReg() &&
13646        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13647        MI->getOperand(3).isImm() &&
13648        MI->getOperand(3).getImm() == 16) {
13649      // (ADDSWrx GPR32:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
13650      AsmString = "adds	$\x01, $\x02, $\x03";
13651      break;
13652    }
13653    return false;
13654  case AArch64::ADDSXri:
13655    if (MI->getNumOperands() == 4 &&
13656        MI->getOperand(0).getReg() == AArch64::XZR &&
13657        MI->getOperand(1).isReg() &&
13658        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg())) {
13659      // (ADDSXri XZR, GPR64sp:$src, addsub_shifted_imm64:$imm)
13660      AsmString = "cmn	$\x02, $\xFF\x03\x01";
13661      break;
13662    }
13663    return false;
13664  case AArch64::ADDSXrs:
13665    if (MI->getNumOperands() == 4 &&
13666        MI->getOperand(0).getReg() == AArch64::XZR &&
13667        MI->getOperand(1).isReg() &&
13668        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13669        MI->getOperand(2).isReg() &&
13670        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13671        MI->getOperand(3).isImm() &&
13672        MI->getOperand(3).getImm() == 0) {
13673      // (ADDSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
13674      AsmString = "cmn	$\x02, $\x03";
13675      break;
13676    }
13677    if (MI->getNumOperands() == 4 &&
13678        MI->getOperand(0).getReg() == AArch64::XZR &&
13679        MI->getOperand(1).isReg() &&
13680        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13681        MI->getOperand(2).isReg() &&
13682        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
13683      // (ADDSXrs XZR, GPR64:$src1, GPR64:$src2, arith_shift64:$sh)
13684      AsmString = "cmn	$\x02, $\x03$\xFF\x04\x02";
13685      break;
13686    }
13687    if (MI->getNumOperands() == 4 &&
13688        MI->getOperand(0).isReg() &&
13689        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
13690        MI->getOperand(1).isReg() &&
13691        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13692        MI->getOperand(2).isReg() &&
13693        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13694        MI->getOperand(3).isImm() &&
13695        MI->getOperand(3).getImm() == 0) {
13696      // (ADDSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
13697      AsmString = "adds	$\x01, $\x02, $\x03";
13698      break;
13699    }
13700    return false;
13701  case AArch64::ADDSXrx:
13702    if (MI->getNumOperands() == 4 &&
13703        MI->getOperand(0).getReg() == AArch64::XZR &&
13704        MI->getOperand(1).isReg() &&
13705        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
13706        MI->getOperand(2).isReg() &&
13707        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
13708      // (ADDSXrx XZR, GPR64sp:$src1, GPR32:$src2, arith_extend:$sh)
13709      AsmString = "cmn	$\x02, $\x03$\xFF\x04\x03";
13710      break;
13711    }
13712    return false;
13713  case AArch64::ADDSXrx64:
13714    if (MI->getNumOperands() == 4 &&
13715        MI->getOperand(0).getReg() == AArch64::XZR &&
13716        MI->getOperand(1).isReg() &&
13717        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13718        MI->getOperand(2).isReg() &&
13719        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13720        MI->getOperand(3).isImm() &&
13721        MI->getOperand(3).getImm() == 24) {
13722      // (ADDSXrx64 XZR, GPR64sponly:$src1, GPR64:$src2, 24)
13723      AsmString = "cmn	$\x02, $\x03";
13724      break;
13725    }
13726    if (MI->getNumOperands() == 4 &&
13727        MI->getOperand(0).getReg() == AArch64::XZR &&
13728        MI->getOperand(1).isReg() &&
13729        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
13730        MI->getOperand(2).isReg() &&
13731        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
13732      // (ADDSXrx64 XZR, GPR64sp:$src1, GPR64:$src2, arith_extendlsl64:$sh)
13733      AsmString = "cmn	$\x02, $\x03$\xFF\x04\x03";
13734      break;
13735    }
13736    if (MI->getNumOperands() == 4 &&
13737        MI->getOperand(0).isReg() &&
13738        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
13739        MI->getOperand(1).isReg() &&
13740        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13741        MI->getOperand(2).isReg() &&
13742        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13743        MI->getOperand(3).isImm() &&
13744        MI->getOperand(3).getImm() == 24) {
13745      // (ADDSXrx64 GPR64:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
13746      AsmString = "adds	$\x01, $\x02, $\x03";
13747      break;
13748    }
13749    return false;
13750  case AArch64::ADDWri:
13751    if (MI->getNumOperands() == 4 &&
13752        MI->getOperand(0).isReg() &&
13753        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
13754        MI->getOperand(1).isReg() &&
13755        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
13756        MI->getOperand(2).isImm() &&
13757        MI->getOperand(2).getImm() == 0 &&
13758        MI->getOperand(3).isImm() &&
13759        MI->getOperand(3).getImm() == 0) {
13760      // (ADDWri GPR32sponly:$dst, GPR32sp:$src, 0, 0)
13761      AsmString = "mov $\x01, $\x02";
13762      break;
13763    }
13764    if (MI->getNumOperands() == 4 &&
13765        MI->getOperand(0).isReg() &&
13766        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
13767        MI->getOperand(1).isReg() &&
13768        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13769        MI->getOperand(2).isImm() &&
13770        MI->getOperand(2).getImm() == 0 &&
13771        MI->getOperand(3).isImm() &&
13772        MI->getOperand(3).getImm() == 0) {
13773      // (ADDWri GPR32sp:$dst, GPR32sponly:$src, 0, 0)
13774      AsmString = "mov $\x01, $\x02";
13775      break;
13776    }
13777    return false;
13778  case AArch64::ADDWrs:
13779    if (MI->getNumOperands() == 4 &&
13780        MI->getOperand(0).isReg() &&
13781        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
13782        MI->getOperand(1).isReg() &&
13783        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13784        MI->getOperand(2).isReg() &&
13785        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13786        MI->getOperand(3).isImm() &&
13787        MI->getOperand(3).getImm() == 0) {
13788      // (ADDWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
13789      AsmString = "add	$\x01, $\x02, $\x03";
13790      break;
13791    }
13792    return false;
13793  case AArch64::ADDWrx:
13794    if (MI->getNumOperands() == 4 &&
13795        MI->getOperand(0).isReg() &&
13796        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
13797        MI->getOperand(1).isReg() &&
13798        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
13799        MI->getOperand(2).isReg() &&
13800        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13801        MI->getOperand(3).isImm() &&
13802        MI->getOperand(3).getImm() == 16) {
13803      // (ADDWrx GPR32sponly:$dst, GPR32sp:$src1, GPR32:$src2, 16)
13804      AsmString = "add	$\x01, $\x02, $\x03";
13805      break;
13806    }
13807    if (MI->getNumOperands() == 4 &&
13808        MI->getOperand(0).isReg() &&
13809        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
13810        MI->getOperand(1).isReg() &&
13811        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13812        MI->getOperand(2).isReg() &&
13813        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13814        MI->getOperand(3).isImm() &&
13815        MI->getOperand(3).getImm() == 16) {
13816      // (ADDWrx GPR32sp:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
13817      AsmString = "add	$\x01, $\x02, $\x03";
13818      break;
13819    }
13820    return false;
13821  case AArch64::ADDXri:
13822    if (MI->getNumOperands() == 4 &&
13823        MI->getOperand(0).isReg() &&
13824        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
13825        MI->getOperand(1).isReg() &&
13826        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
13827        MI->getOperand(2).isImm() &&
13828        MI->getOperand(2).getImm() == 0 &&
13829        MI->getOperand(3).isImm() &&
13830        MI->getOperand(3).getImm() == 0) {
13831      // (ADDXri GPR64sponly:$dst, GPR64sp:$src, 0, 0)
13832      AsmString = "mov $\x01, $\x02";
13833      break;
13834    }
13835    if (MI->getNumOperands() == 4 &&
13836        MI->getOperand(0).isReg() &&
13837        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
13838        MI->getOperand(1).isReg() &&
13839        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13840        MI->getOperand(2).isImm() &&
13841        MI->getOperand(2).getImm() == 0 &&
13842        MI->getOperand(3).isImm() &&
13843        MI->getOperand(3).getImm() == 0) {
13844      // (ADDXri GPR64sp:$dst, GPR64sponly:$src, 0, 0)
13845      AsmString = "mov $\x01, $\x02";
13846      break;
13847    }
13848    return false;
13849  case AArch64::ADDXrs:
13850    if (MI->getNumOperands() == 4 &&
13851        MI->getOperand(0).isReg() &&
13852        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
13853        MI->getOperand(1).isReg() &&
13854        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13855        MI->getOperand(2).isReg() &&
13856        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13857        MI->getOperand(3).isImm() &&
13858        MI->getOperand(3).getImm() == 0) {
13859      // (ADDXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
13860      AsmString = "add	$\x01, $\x02, $\x03";
13861      break;
13862    }
13863    return false;
13864  case AArch64::ADDXrx64:
13865    if (MI->getNumOperands() == 4 &&
13866        MI->getOperand(0).isReg() &&
13867        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
13868        MI->getOperand(1).isReg() &&
13869        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
13870        MI->getOperand(2).isReg() &&
13871        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13872        MI->getOperand(3).isImm() &&
13873        MI->getOperand(3).getImm() == 24) {
13874      // (ADDXrx64 GPR64sponly:$dst, GPR64sp:$src1, GPR64:$src2, 24)
13875      AsmString = "add	$\x01, $\x02, $\x03";
13876      break;
13877    }
13878    if (MI->getNumOperands() == 4 &&
13879        MI->getOperand(0).isReg() &&
13880        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
13881        MI->getOperand(1).isReg() &&
13882        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13883        MI->getOperand(2).isReg() &&
13884        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13885        MI->getOperand(3).isImm() &&
13886        MI->getOperand(3).getImm() == 24) {
13887      // (ADDXrx64 GPR64sp:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
13888      AsmString = "add	$\x01, $\x02, $\x03";
13889      break;
13890    }
13891    return false;
13892  case AArch64::ANDSWri:
13893    if (MI->getNumOperands() == 3 &&
13894        MI->getOperand(0).getReg() == AArch64::WZR &&
13895        MI->getOperand(1).isReg() &&
13896        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
13897      // (ANDSWri WZR, GPR32:$src1, logical_imm32:$src2)
13898      AsmString = "tst $\x02, $\xFF\x03\x04";
13899      break;
13900    }
13901    return false;
13902  case AArch64::ANDSWrs:
13903    if (MI->getNumOperands() == 4 &&
13904        MI->getOperand(0).getReg() == AArch64::WZR &&
13905        MI->getOperand(1).isReg() &&
13906        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13907        MI->getOperand(2).isReg() &&
13908        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13909        MI->getOperand(3).isImm() &&
13910        MI->getOperand(3).getImm() == 0) {
13911      // (ANDSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
13912      AsmString = "tst $\x02, $\x03";
13913      break;
13914    }
13915    if (MI->getNumOperands() == 4 &&
13916        MI->getOperand(0).getReg() == AArch64::WZR &&
13917        MI->getOperand(1).isReg() &&
13918        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13919        MI->getOperand(2).isReg() &&
13920        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
13921      // (ANDSWrs WZR, GPR32:$src1, GPR32:$src2, logical_shift32:$sh)
13922      AsmString = "tst $\x02, $\x03$\xFF\x04\x02";
13923      break;
13924    }
13925    if (MI->getNumOperands() == 4 &&
13926        MI->getOperand(0).isReg() &&
13927        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
13928        MI->getOperand(1).isReg() &&
13929        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13930        MI->getOperand(2).isReg() &&
13931        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13932        MI->getOperand(3).isImm() &&
13933        MI->getOperand(3).getImm() == 0) {
13934      // (ANDSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
13935      AsmString = "ands	$\x01, $\x02, $\x03";
13936      break;
13937    }
13938    return false;
13939  case AArch64::ANDSXri:
13940    if (MI->getNumOperands() == 3 &&
13941        MI->getOperand(0).getReg() == AArch64::XZR &&
13942        MI->getOperand(1).isReg() &&
13943        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
13944      // (ANDSXri XZR, GPR64:$src1, logical_imm64:$src2)
13945      AsmString = "tst $\x02, $\xFF\x03\x05";
13946      break;
13947    }
13948    return false;
13949  case AArch64::ANDSXrs:
13950    if (MI->getNumOperands() == 4 &&
13951        MI->getOperand(0).getReg() == AArch64::XZR &&
13952        MI->getOperand(1).isReg() &&
13953        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13954        MI->getOperand(2).isReg() &&
13955        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13956        MI->getOperand(3).isImm() &&
13957        MI->getOperand(3).getImm() == 0) {
13958      // (ANDSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
13959      AsmString = "tst $\x02, $\x03";
13960      break;
13961    }
13962    if (MI->getNumOperands() == 4 &&
13963        MI->getOperand(0).getReg() == AArch64::XZR &&
13964        MI->getOperand(1).isReg() &&
13965        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13966        MI->getOperand(2).isReg() &&
13967        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
13968      // (ANDSXrs XZR, GPR64:$src1, GPR64:$src2, logical_shift64:$sh)
13969      AsmString = "tst $\x02, $\x03$\xFF\x04\x02";
13970      break;
13971    }
13972    if (MI->getNumOperands() == 4 &&
13973        MI->getOperand(0).isReg() &&
13974        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
13975        MI->getOperand(1).isReg() &&
13976        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13977        MI->getOperand(2).isReg() &&
13978        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13979        MI->getOperand(3).isImm() &&
13980        MI->getOperand(3).getImm() == 0) {
13981      // (ANDSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
13982      AsmString = "ands	$\x01, $\x02, $\x03";
13983      break;
13984    }
13985    return false;
13986  case AArch64::ANDS_PPzPP:
13987    if (MI->getNumOperands() == 4 &&
13988        MI->getOperand(0).isReg() &&
13989        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
13990        MI->getOperand(1).isReg() &&
13991        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
13992        MI->getOperand(2).isReg() &&
13993        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
13994        MI->getOperand(3).isReg() &&
13995        MI->getOperand(3).getReg() == MI->getOperand(2).getReg() &&
13996        STI.getFeatureBits()[AArch64::FeatureSVE]) {
13997      // (ANDS_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pn)
13998      AsmString = "movs $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
13999      break;
14000    }
14001    return false;
14002  case AArch64::ANDWrs:
14003    if (MI->getNumOperands() == 4 &&
14004        MI->getOperand(0).isReg() &&
14005        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14006        MI->getOperand(1).isReg() &&
14007        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14008        MI->getOperand(2).isReg() &&
14009        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14010        MI->getOperand(3).isImm() &&
14011        MI->getOperand(3).getImm() == 0) {
14012      // (ANDWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14013      AsmString = "and	$\x01, $\x02, $\x03";
14014      break;
14015    }
14016    return false;
14017  case AArch64::ANDXrs:
14018    if (MI->getNumOperands() == 4 &&
14019        MI->getOperand(0).isReg() &&
14020        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14021        MI->getOperand(1).isReg() &&
14022        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14023        MI->getOperand(2).isReg() &&
14024        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14025        MI->getOperand(3).isImm() &&
14026        MI->getOperand(3).getImm() == 0) {
14027      // (ANDXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14028      AsmString = "and	$\x01, $\x02, $\x03";
14029      break;
14030    }
14031    return false;
14032  case AArch64::AND_PPzPP:
14033    if (MI->getNumOperands() == 4 &&
14034        MI->getOperand(0).isReg() &&
14035        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14036        MI->getOperand(1).isReg() &&
14037        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14038        MI->getOperand(2).isReg() &&
14039        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14040        MI->getOperand(3).isReg() &&
14041        MI->getOperand(3).getReg() == MI->getOperand(2).getReg() &&
14042        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14043      // (AND_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pn)
14044      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
14045      break;
14046    }
14047    return false;
14048  case AArch64::AND_ZI:
14049    if (MI->getNumOperands() == 3 &&
14050        MI->getOperand(0).isReg() &&
14051        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14052        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
14053        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14054      // (AND_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
14055      AsmString = "and	$\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
14056      break;
14057    }
14058    if (MI->getNumOperands() == 3 &&
14059        MI->getOperand(0).isReg() &&
14060        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14061        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
14062        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14063      // (AND_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
14064      AsmString = "and	$\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
14065      break;
14066    }
14067    if (MI->getNumOperands() == 3 &&
14068        MI->getOperand(0).isReg() &&
14069        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14070        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
14071        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14072      // (AND_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
14073      AsmString = "and	$\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
14074      break;
14075    }
14076    return false;
14077  case AArch64::BICSWrs:
14078    if (MI->getNumOperands() == 4 &&
14079        MI->getOperand(0).isReg() &&
14080        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14081        MI->getOperand(1).isReg() &&
14082        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14083        MI->getOperand(2).isReg() &&
14084        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14085        MI->getOperand(3).isImm() &&
14086        MI->getOperand(3).getImm() == 0) {
14087      // (BICSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14088      AsmString = "bics	$\x01, $\x02, $\x03";
14089      break;
14090    }
14091    return false;
14092  case AArch64::BICSXrs:
14093    if (MI->getNumOperands() == 4 &&
14094        MI->getOperand(0).isReg() &&
14095        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14096        MI->getOperand(1).isReg() &&
14097        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14098        MI->getOperand(2).isReg() &&
14099        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14100        MI->getOperand(3).isImm() &&
14101        MI->getOperand(3).getImm() == 0) {
14102      // (BICSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14103      AsmString = "bics	$\x01, $\x02, $\x03";
14104      break;
14105    }
14106    return false;
14107  case AArch64::BICWrs:
14108    if (MI->getNumOperands() == 4 &&
14109        MI->getOperand(0).isReg() &&
14110        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14111        MI->getOperand(1).isReg() &&
14112        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14113        MI->getOperand(2).isReg() &&
14114        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14115        MI->getOperand(3).isImm() &&
14116        MI->getOperand(3).getImm() == 0) {
14117      // (BICWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14118      AsmString = "bic	$\x01, $\x02, $\x03";
14119      break;
14120    }
14121    return false;
14122  case AArch64::BICXrs:
14123    if (MI->getNumOperands() == 4 &&
14124        MI->getOperand(0).isReg() &&
14125        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14126        MI->getOperand(1).isReg() &&
14127        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14128        MI->getOperand(2).isReg() &&
14129        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14130        MI->getOperand(3).isImm() &&
14131        MI->getOperand(3).getImm() == 0) {
14132      // (BICXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14133      AsmString = "bic	$\x01, $\x02, $\x03";
14134      break;
14135    }
14136    return false;
14137  case AArch64::CLREX:
14138    if (MI->getNumOperands() == 1 &&
14139        MI->getOperand(0).isImm() &&
14140        MI->getOperand(0).getImm() == 15) {
14141      // (CLREX 15)
14142      AsmString = "clrex";
14143      break;
14144    }
14145    return false;
14146  case AArch64::CNTB_XPiI:
14147    if (MI->getNumOperands() == 3 &&
14148        MI->getOperand(0).isReg() &&
14149        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14150        MI->getOperand(1).isImm() &&
14151        MI->getOperand(1).getImm() == 31 &&
14152        MI->getOperand(2).isImm() &&
14153        MI->getOperand(2).getImm() == 1 &&
14154        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14155      // (CNTB_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14156      AsmString = "cntb	$\x01";
14157      break;
14158    }
14159    if (MI->getNumOperands() == 3 &&
14160        MI->getOperand(0).isReg() &&
14161        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14162        MI->getOperand(2).isImm() &&
14163        MI->getOperand(2).getImm() == 1 &&
14164        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14165      // (CNTB_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14166      AsmString = "cntb	$\x01, $\xFF\x02\x0E";
14167      break;
14168    }
14169    return false;
14170  case AArch64::CNTD_XPiI:
14171    if (MI->getNumOperands() == 3 &&
14172        MI->getOperand(0).isReg() &&
14173        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14174        MI->getOperand(1).isImm() &&
14175        MI->getOperand(1).getImm() == 31 &&
14176        MI->getOperand(2).isImm() &&
14177        MI->getOperand(2).getImm() == 1 &&
14178        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14179      // (CNTD_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14180      AsmString = "cntd	$\x01";
14181      break;
14182    }
14183    if (MI->getNumOperands() == 3 &&
14184        MI->getOperand(0).isReg() &&
14185        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14186        MI->getOperand(2).isImm() &&
14187        MI->getOperand(2).getImm() == 1 &&
14188        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14189      // (CNTD_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14190      AsmString = "cntd	$\x01, $\xFF\x02\x0E";
14191      break;
14192    }
14193    return false;
14194  case AArch64::CNTH_XPiI:
14195    if (MI->getNumOperands() == 3 &&
14196        MI->getOperand(0).isReg() &&
14197        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14198        MI->getOperand(1).isImm() &&
14199        MI->getOperand(1).getImm() == 31 &&
14200        MI->getOperand(2).isImm() &&
14201        MI->getOperand(2).getImm() == 1 &&
14202        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14203      // (CNTH_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14204      AsmString = "cnth	$\x01";
14205      break;
14206    }
14207    if (MI->getNumOperands() == 3 &&
14208        MI->getOperand(0).isReg() &&
14209        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14210        MI->getOperand(2).isImm() &&
14211        MI->getOperand(2).getImm() == 1 &&
14212        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14213      // (CNTH_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14214      AsmString = "cnth	$\x01, $\xFF\x02\x0E";
14215      break;
14216    }
14217    return false;
14218  case AArch64::CNTW_XPiI:
14219    if (MI->getNumOperands() == 3 &&
14220        MI->getOperand(0).isReg() &&
14221        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14222        MI->getOperand(1).isImm() &&
14223        MI->getOperand(1).getImm() == 31 &&
14224        MI->getOperand(2).isImm() &&
14225        MI->getOperand(2).getImm() == 1 &&
14226        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14227      // (CNTW_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14228      AsmString = "cntw	$\x01";
14229      break;
14230    }
14231    if (MI->getNumOperands() == 3 &&
14232        MI->getOperand(0).isReg() &&
14233        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14234        MI->getOperand(2).isImm() &&
14235        MI->getOperand(2).getImm() == 1 &&
14236        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14237      // (CNTW_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14238      AsmString = "cntw	$\x01, $\xFF\x02\x0E";
14239      break;
14240    }
14241    return false;
14242  case AArch64::CPY_ZPmI_B:
14243    if (MI->getNumOperands() == 5 &&
14244        MI->getOperand(0).isReg() &&
14245        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14246        MI->getOperand(2).isReg() &&
14247        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14248        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14249      // (CPY_ZPmI_B ZPR8:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i8:$imm)
14250      AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\xFF\x04\x0F";
14251      break;
14252    }
14253    return false;
14254  case AArch64::CPY_ZPmI_D:
14255    if (MI->getNumOperands() == 5 &&
14256        MI->getOperand(0).isReg() &&
14257        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14258        MI->getOperand(2).isReg() &&
14259        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14260        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14261      // (CPY_ZPmI_D ZPR64:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i64:$imm)
14262      AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\xFF\x04\x11";
14263      break;
14264    }
14265    return false;
14266  case AArch64::CPY_ZPmI_H:
14267    if (MI->getNumOperands() == 5 &&
14268        MI->getOperand(0).isReg() &&
14269        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14270        MI->getOperand(2).isReg() &&
14271        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14272        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14273      // (CPY_ZPmI_H ZPR16:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i16:$imm)
14274      AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\xFF\x04\x12";
14275      break;
14276    }
14277    return false;
14278  case AArch64::CPY_ZPmI_S:
14279    if (MI->getNumOperands() == 5 &&
14280        MI->getOperand(0).isReg() &&
14281        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14282        MI->getOperand(2).isReg() &&
14283        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14284        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14285      // (CPY_ZPmI_S ZPR32:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i32:$imm)
14286      AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\xFF\x04\x13";
14287      break;
14288    }
14289    return false;
14290  case AArch64::CPY_ZPmR_B:
14291    if (MI->getNumOperands() == 4 &&
14292        MI->getOperand(0).isReg() &&
14293        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14294        MI->getOperand(2).isReg() &&
14295        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14296        MI->getOperand(3).isReg() &&
14297        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
14298        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14299      // (CPY_ZPmR_B ZPR8:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
14300      AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\x04";
14301      break;
14302    }
14303    return false;
14304  case AArch64::CPY_ZPmR_D:
14305    if (MI->getNumOperands() == 4 &&
14306        MI->getOperand(0).isReg() &&
14307        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14308        MI->getOperand(2).isReg() &&
14309        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14310        MI->getOperand(3).isReg() &&
14311        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(3).getReg()) &&
14312        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14313      // (CPY_ZPmR_D ZPR64:$Zd, PPR3bAny:$Pg, GPR64sp:$Rn)
14314      AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\x04";
14315      break;
14316    }
14317    return false;
14318  case AArch64::CPY_ZPmR_H:
14319    if (MI->getNumOperands() == 4 &&
14320        MI->getOperand(0).isReg() &&
14321        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14322        MI->getOperand(2).isReg() &&
14323        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14324        MI->getOperand(3).isReg() &&
14325        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
14326        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14327      // (CPY_ZPmR_H ZPR16:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
14328      AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\x04";
14329      break;
14330    }
14331    return false;
14332  case AArch64::CPY_ZPmR_S:
14333    if (MI->getNumOperands() == 4 &&
14334        MI->getOperand(0).isReg() &&
14335        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14336        MI->getOperand(2).isReg() &&
14337        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14338        MI->getOperand(3).isReg() &&
14339        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
14340        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14341      // (CPY_ZPmR_S ZPR32:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
14342      AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\x04";
14343      break;
14344    }
14345    return false;
14346  case AArch64::CPY_ZPmV_B:
14347    if (MI->getNumOperands() == 4 &&
14348        MI->getOperand(0).isReg() &&
14349        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14350        MI->getOperand(2).isReg() &&
14351        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14352        MI->getOperand(3).isReg() &&
14353        MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(3).getReg()) &&
14354        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14355      // (CPY_ZPmV_B ZPR8:$Zd, PPR3bAny:$Pg, FPR8:$Vn)
14356      AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\x04";
14357      break;
14358    }
14359    return false;
14360  case AArch64::CPY_ZPmV_D:
14361    if (MI->getNumOperands() == 4 &&
14362        MI->getOperand(0).isReg() &&
14363        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14364        MI->getOperand(2).isReg() &&
14365        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14366        MI->getOperand(3).isReg() &&
14367        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(3).getReg()) &&
14368        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14369      // (CPY_ZPmV_D ZPR64:$Zd, PPR3bAny:$Pg, FPR64:$Vn)
14370      AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\x04";
14371      break;
14372    }
14373    return false;
14374  case AArch64::CPY_ZPmV_H:
14375    if (MI->getNumOperands() == 4 &&
14376        MI->getOperand(0).isReg() &&
14377        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14378        MI->getOperand(2).isReg() &&
14379        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14380        MI->getOperand(3).isReg() &&
14381        MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(3).getReg()) &&
14382        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14383      // (CPY_ZPmV_H ZPR16:$Zd, PPR3bAny:$Pg, FPR16:$Vn)
14384      AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\x04";
14385      break;
14386    }
14387    return false;
14388  case AArch64::CPY_ZPmV_S:
14389    if (MI->getNumOperands() == 4 &&
14390        MI->getOperand(0).isReg() &&
14391        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14392        MI->getOperand(2).isReg() &&
14393        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14394        MI->getOperand(3).isReg() &&
14395        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
14396        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14397      // (CPY_ZPmV_S ZPR32:$Zd, PPR3bAny:$Pg, FPR32:$Vn)
14398      AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\x04";
14399      break;
14400    }
14401    return false;
14402  case AArch64::CPY_ZPzI_B:
14403    if (MI->getNumOperands() == 4 &&
14404        MI->getOperand(0).isReg() &&
14405        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14406        MI->getOperand(1).isReg() &&
14407        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14408        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14409      // (CPY_ZPzI_B ZPR8:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i8:$imm)
14410      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x0F";
14411      break;
14412    }
14413    return false;
14414  case AArch64::CPY_ZPzI_D:
14415    if (MI->getNumOperands() == 4 &&
14416        MI->getOperand(0).isReg() &&
14417        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14418        MI->getOperand(1).isReg() &&
14419        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14420        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14421      // (CPY_ZPzI_D ZPR64:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i64:$imm)
14422      AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x07/z, $\xFF\x03\x11";
14423      break;
14424    }
14425    return false;
14426  case AArch64::CPY_ZPzI_H:
14427    if (MI->getNumOperands() == 4 &&
14428        MI->getOperand(0).isReg() &&
14429        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14430        MI->getOperand(1).isReg() &&
14431        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14432        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14433      // (CPY_ZPzI_H ZPR16:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i16:$imm)
14434      AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x07/z, $\xFF\x03\x12";
14435      break;
14436    }
14437    return false;
14438  case AArch64::CPY_ZPzI_S:
14439    if (MI->getNumOperands() == 4 &&
14440        MI->getOperand(0).isReg() &&
14441        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14442        MI->getOperand(1).isReg() &&
14443        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14444        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14445      // (CPY_ZPzI_S ZPR32:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i32:$imm)
14446      AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x07/z, $\xFF\x03\x13";
14447      break;
14448    }
14449    return false;
14450  case AArch64::CSINCWr:
14451    if (MI->getNumOperands() == 4 &&
14452        MI->getOperand(0).isReg() &&
14453        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14454        MI->getOperand(1).getReg() == AArch64::WZR &&
14455        MI->getOperand(2).getReg() == AArch64::WZR &&
14456        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14457      // (CSINCWr GPR32:$dst, WZR, WZR, inv_ccode:$cc)
14458      AsmString = "cset $\x01, $\xFF\x04\x14";
14459      break;
14460    }
14461    if (MI->getNumOperands() == 4 &&
14462        MI->getOperand(0).isReg() &&
14463        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14464        MI->getOperand(1).isReg() &&
14465        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14466        MI->getOperand(2).isReg() &&
14467        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14468        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14469      // (CSINCWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
14470      AsmString = "cinc $\x01, $\x02, $\xFF\x04\x14";
14471      break;
14472    }
14473    return false;
14474  case AArch64::CSINCXr:
14475    if (MI->getNumOperands() == 4 &&
14476        MI->getOperand(0).isReg() &&
14477        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14478        MI->getOperand(1).getReg() == AArch64::XZR &&
14479        MI->getOperand(2).getReg() == AArch64::XZR &&
14480        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14481      // (CSINCXr GPR64:$dst, XZR, XZR, inv_ccode:$cc)
14482      AsmString = "cset $\x01, $\xFF\x04\x14";
14483      break;
14484    }
14485    if (MI->getNumOperands() == 4 &&
14486        MI->getOperand(0).isReg() &&
14487        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14488        MI->getOperand(1).isReg() &&
14489        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14490        MI->getOperand(2).isReg() &&
14491        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14492        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14493      // (CSINCXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
14494      AsmString = "cinc $\x01, $\x02, $\xFF\x04\x14";
14495      break;
14496    }
14497    return false;
14498  case AArch64::CSINVWr:
14499    if (MI->getNumOperands() == 4 &&
14500        MI->getOperand(0).isReg() &&
14501        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14502        MI->getOperand(1).getReg() == AArch64::WZR &&
14503        MI->getOperand(2).getReg() == AArch64::WZR &&
14504        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14505      // (CSINVWr GPR32:$dst, WZR, WZR, inv_ccode:$cc)
14506      AsmString = "csetm $\x01, $\xFF\x04\x14";
14507      break;
14508    }
14509    if (MI->getNumOperands() == 4 &&
14510        MI->getOperand(0).isReg() &&
14511        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14512        MI->getOperand(1).isReg() &&
14513        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14514        MI->getOperand(2).isReg() &&
14515        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14516        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14517      // (CSINVWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
14518      AsmString = "cinv $\x01, $\x02, $\xFF\x04\x14";
14519      break;
14520    }
14521    return false;
14522  case AArch64::CSINVXr:
14523    if (MI->getNumOperands() == 4 &&
14524        MI->getOperand(0).isReg() &&
14525        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14526        MI->getOperand(1).getReg() == AArch64::XZR &&
14527        MI->getOperand(2).getReg() == AArch64::XZR &&
14528        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14529      // (CSINVXr GPR64:$dst, XZR, XZR, inv_ccode:$cc)
14530      AsmString = "csetm $\x01, $\xFF\x04\x14";
14531      break;
14532    }
14533    if (MI->getNumOperands() == 4 &&
14534        MI->getOperand(0).isReg() &&
14535        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14536        MI->getOperand(1).isReg() &&
14537        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14538        MI->getOperand(2).isReg() &&
14539        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14540        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14541      // (CSINVXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
14542      AsmString = "cinv $\x01, $\x02, $\xFF\x04\x14";
14543      break;
14544    }
14545    return false;
14546  case AArch64::CSNEGWr:
14547    if (MI->getNumOperands() == 4 &&
14548        MI->getOperand(0).isReg() &&
14549        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14550        MI->getOperand(1).isReg() &&
14551        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14552        MI->getOperand(2).isReg() &&
14553        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14554        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14555      // (CSNEGWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
14556      AsmString = "cneg $\x01, $\x02, $\xFF\x04\x14";
14557      break;
14558    }
14559    return false;
14560  case AArch64::CSNEGXr:
14561    if (MI->getNumOperands() == 4 &&
14562        MI->getOperand(0).isReg() &&
14563        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14564        MI->getOperand(1).isReg() &&
14565        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14566        MI->getOperand(2).isReg() &&
14567        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14568        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14569      // (CSNEGXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
14570      AsmString = "cneg $\x01, $\x02, $\xFF\x04\x14";
14571      break;
14572    }
14573    return false;
14574  case AArch64::DCPS1:
14575    if (MI->getNumOperands() == 1 &&
14576        MI->getOperand(0).isImm() &&
14577        MI->getOperand(0).getImm() == 0) {
14578      // (DCPS1 0)
14579      AsmString = "dcps1";
14580      break;
14581    }
14582    return false;
14583  case AArch64::DCPS2:
14584    if (MI->getNumOperands() == 1 &&
14585        MI->getOperand(0).isImm() &&
14586        MI->getOperand(0).getImm() == 0) {
14587      // (DCPS2 0)
14588      AsmString = "dcps2";
14589      break;
14590    }
14591    return false;
14592  case AArch64::DCPS3:
14593    if (MI->getNumOperands() == 1 &&
14594        MI->getOperand(0).isImm() &&
14595        MI->getOperand(0).getImm() == 0) {
14596      // (DCPS3 0)
14597      AsmString = "dcps3";
14598      break;
14599    }
14600    return false;
14601  case AArch64::DECB_XPiI:
14602    if (MI->getNumOperands() == 4 &&
14603        MI->getOperand(0).isReg() &&
14604        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14605        MI->getOperand(2).isImm() &&
14606        MI->getOperand(2).getImm() == 31 &&
14607        MI->getOperand(3).isImm() &&
14608        MI->getOperand(3).getImm() == 1 &&
14609        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14610      // (DECB_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14611      AsmString = "decb	$\x01";
14612      break;
14613    }
14614    if (MI->getNumOperands() == 4 &&
14615        MI->getOperand(0).isReg() &&
14616        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14617        MI->getOperand(3).isImm() &&
14618        MI->getOperand(3).getImm() == 1 &&
14619        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14620      // (DECB_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14621      AsmString = "decb	$\x01, $\xFF\x03\x0E";
14622      break;
14623    }
14624    return false;
14625  case AArch64::DECD_XPiI:
14626    if (MI->getNumOperands() == 4 &&
14627        MI->getOperand(0).isReg() &&
14628        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14629        MI->getOperand(2).isImm() &&
14630        MI->getOperand(2).getImm() == 31 &&
14631        MI->getOperand(3).isImm() &&
14632        MI->getOperand(3).getImm() == 1 &&
14633        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14634      // (DECD_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14635      AsmString = "decd	$\x01";
14636      break;
14637    }
14638    if (MI->getNumOperands() == 4 &&
14639        MI->getOperand(0).isReg() &&
14640        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14641        MI->getOperand(3).isImm() &&
14642        MI->getOperand(3).getImm() == 1 &&
14643        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14644      // (DECD_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14645      AsmString = "decd	$\x01, $\xFF\x03\x0E";
14646      break;
14647    }
14648    return false;
14649  case AArch64::DECD_ZPiI:
14650    if (MI->getNumOperands() == 4 &&
14651        MI->getOperand(0).isReg() &&
14652        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14653        MI->getOperand(2).isImm() &&
14654        MI->getOperand(2).getImm() == 31 &&
14655        MI->getOperand(3).isImm() &&
14656        MI->getOperand(3).getImm() == 1 &&
14657        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14658      // (DECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
14659      AsmString = "decd	$\xFF\x01\x10";
14660      break;
14661    }
14662    if (MI->getNumOperands() == 4 &&
14663        MI->getOperand(0).isReg() &&
14664        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14665        MI->getOperand(3).isImm() &&
14666        MI->getOperand(3).getImm() == 1 &&
14667        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14668      // (DECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
14669      AsmString = "decd	$\xFF\x01\x10, $\xFF\x03\x0E";
14670      break;
14671    }
14672    return false;
14673  case AArch64::DECH_XPiI:
14674    if (MI->getNumOperands() == 4 &&
14675        MI->getOperand(0).isReg() &&
14676        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14677        MI->getOperand(2).isImm() &&
14678        MI->getOperand(2).getImm() == 31 &&
14679        MI->getOperand(3).isImm() &&
14680        MI->getOperand(3).getImm() == 1 &&
14681        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14682      // (DECH_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14683      AsmString = "dech	$\x01";
14684      break;
14685    }
14686    if (MI->getNumOperands() == 4 &&
14687        MI->getOperand(0).isReg() &&
14688        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14689        MI->getOperand(3).isImm() &&
14690        MI->getOperand(3).getImm() == 1 &&
14691        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14692      // (DECH_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14693      AsmString = "dech	$\x01, $\xFF\x03\x0E";
14694      break;
14695    }
14696    return false;
14697  case AArch64::DECH_ZPiI:
14698    if (MI->getNumOperands() == 4 &&
14699        MI->getOperand(0).isReg() &&
14700        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14701        MI->getOperand(2).isImm() &&
14702        MI->getOperand(2).getImm() == 31 &&
14703        MI->getOperand(3).isImm() &&
14704        MI->getOperand(3).getImm() == 1 &&
14705        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14706      // (DECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
14707      AsmString = "dech	$\xFF\x01\x09";
14708      break;
14709    }
14710    if (MI->getNumOperands() == 4 &&
14711        MI->getOperand(0).isReg() &&
14712        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14713        MI->getOperand(3).isImm() &&
14714        MI->getOperand(3).getImm() == 1 &&
14715        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14716      // (DECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
14717      AsmString = "dech	$\xFF\x01\x09, $\xFF\x03\x0E";
14718      break;
14719    }
14720    return false;
14721  case AArch64::DECW_XPiI:
14722    if (MI->getNumOperands() == 4 &&
14723        MI->getOperand(0).isReg() &&
14724        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14725        MI->getOperand(2).isImm() &&
14726        MI->getOperand(2).getImm() == 31 &&
14727        MI->getOperand(3).isImm() &&
14728        MI->getOperand(3).getImm() == 1 &&
14729        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14730      // (DECW_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14731      AsmString = "decw	$\x01";
14732      break;
14733    }
14734    if (MI->getNumOperands() == 4 &&
14735        MI->getOperand(0).isReg() &&
14736        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14737        MI->getOperand(3).isImm() &&
14738        MI->getOperand(3).getImm() == 1 &&
14739        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14740      // (DECW_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14741      AsmString = "decw	$\x01, $\xFF\x03\x0E";
14742      break;
14743    }
14744    return false;
14745  case AArch64::DECW_ZPiI:
14746    if (MI->getNumOperands() == 4 &&
14747        MI->getOperand(0).isReg() &&
14748        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14749        MI->getOperand(2).isImm() &&
14750        MI->getOperand(2).getImm() == 31 &&
14751        MI->getOperand(3).isImm() &&
14752        MI->getOperand(3).getImm() == 1 &&
14753        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14754      // (DECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
14755      AsmString = "decw	$\xFF\x01\x0B";
14756      break;
14757    }
14758    if (MI->getNumOperands() == 4 &&
14759        MI->getOperand(0).isReg() &&
14760        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14761        MI->getOperand(3).isImm() &&
14762        MI->getOperand(3).getImm() == 1 &&
14763        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14764      // (DECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
14765      AsmString = "decw	$\xFF\x01\x0B, $\xFF\x03\x0E";
14766      break;
14767    }
14768    return false;
14769  case AArch64::DUPM_ZI:
14770    if (MI->getNumOperands() == 2 &&
14771        MI->getOperand(0).isReg() &&
14772        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14773        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 5) &&
14774        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14775      // (DUPM_ZI ZPR16:$Zd, sve_preferred_logical_imm16:$imm)
14776      AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x15";
14777      break;
14778    }
14779    if (MI->getNumOperands() == 2 &&
14780        MI->getOperand(0).isReg() &&
14781        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14782        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 6) &&
14783        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14784      // (DUPM_ZI ZPR32:$Zd, sve_preferred_logical_imm32:$imm)
14785      AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x16";
14786      break;
14787    }
14788    if (MI->getNumOperands() == 2 &&
14789        MI->getOperand(0).isReg() &&
14790        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14791        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 7) &&
14792        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14793      // (DUPM_ZI ZPR64:$Zd, sve_preferred_logical_imm64:$imm)
14794      AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x17";
14795      break;
14796    }
14797    if (MI->getNumOperands() == 2 &&
14798        MI->getOperand(0).isReg() &&
14799        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14800        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 1) &&
14801        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14802      // (DUPM_ZI ZPR8:$Zd, sve_logical_imm8:$imm)
14803      AsmString = "dupm $\xFF\x01\x06, $\xFF\x02\x08";
14804      break;
14805    }
14806    if (MI->getNumOperands() == 2 &&
14807        MI->getOperand(0).isReg() &&
14808        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14809        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 2) &&
14810        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14811      // (DUPM_ZI ZPR16:$Zd, sve_logical_imm16:$imm)
14812      AsmString = "dupm $\xFF\x01\x09, $\xFF\x02\x0A";
14813      break;
14814    }
14815    if (MI->getNumOperands() == 2 &&
14816        MI->getOperand(0).isReg() &&
14817        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14818        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 3) &&
14819        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14820      // (DUPM_ZI ZPR32:$Zd, sve_logical_imm32:$imm)
14821      AsmString = "dupm $\xFF\x01\x0B, $\xFF\x02\x04";
14822      break;
14823    }
14824    return false;
14825  case AArch64::DUP_ZI_B:
14826    if (MI->getNumOperands() == 3 &&
14827        MI->getOperand(0).isReg() &&
14828        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14829        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14830      // (DUP_ZI_B ZPR8:$Zd, cpy_imm8_opt_lsl_i8:$imm)
14831      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x0F";
14832      break;
14833    }
14834    return false;
14835  case AArch64::DUP_ZI_D:
14836    if (MI->getNumOperands() == 3 &&
14837        MI->getOperand(0).isReg() &&
14838        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14839        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14840      // (DUP_ZI_D ZPR64:$Zd, cpy_imm8_opt_lsl_i64:$imm)
14841      AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x11";
14842      break;
14843    }
14844    if (MI->getNumOperands() == 3 &&
14845        MI->getOperand(0).isReg() &&
14846        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14847        MI->getOperand(1).isImm() &&
14848        MI->getOperand(1).getImm() == 0 &&
14849        MI->getOperand(2).isImm() &&
14850        MI->getOperand(2).getImm() == 0 &&
14851        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14852      // (DUP_ZI_D ZPR64:$Zd, 0, 0)
14853      AsmString = "fmov $\xFF\x01\x10, #0.0";
14854      break;
14855    }
14856    return false;
14857  case AArch64::DUP_ZI_H:
14858    if (MI->getNumOperands() == 3 &&
14859        MI->getOperand(0).isReg() &&
14860        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14861        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14862      // (DUP_ZI_H ZPR16:$Zd, cpy_imm8_opt_lsl_i16:$imm)
14863      AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x12";
14864      break;
14865    }
14866    if (MI->getNumOperands() == 3 &&
14867        MI->getOperand(0).isReg() &&
14868        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14869        MI->getOperand(1).isImm() &&
14870        MI->getOperand(1).getImm() == 0 &&
14871        MI->getOperand(2).isImm() &&
14872        MI->getOperand(2).getImm() == 0 &&
14873        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14874      // (DUP_ZI_H ZPR16:$Zd, 0, 0)
14875      AsmString = "fmov $\xFF\x01\x09, #0.0";
14876      break;
14877    }
14878    return false;
14879  case AArch64::DUP_ZI_S:
14880    if (MI->getNumOperands() == 3 &&
14881        MI->getOperand(0).isReg() &&
14882        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14883        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14884      // (DUP_ZI_S ZPR32:$Zd, cpy_imm8_opt_lsl_i32:$imm)
14885      AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x13";
14886      break;
14887    }
14888    if (MI->getNumOperands() == 3 &&
14889        MI->getOperand(0).isReg() &&
14890        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14891        MI->getOperand(1).isImm() &&
14892        MI->getOperand(1).getImm() == 0 &&
14893        MI->getOperand(2).isImm() &&
14894        MI->getOperand(2).getImm() == 0 &&
14895        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14896      // (DUP_ZI_S ZPR32:$Zd, 0, 0)
14897      AsmString = "fmov $\xFF\x01\x0B, #0.0";
14898      break;
14899    }
14900    return false;
14901  case AArch64::DUP_ZR_B:
14902    if (MI->getNumOperands() == 2 &&
14903        MI->getOperand(0).isReg() &&
14904        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14905        MI->getOperand(1).isReg() &&
14906        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
14907        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14908      // (DUP_ZR_B ZPR8:$Zd, GPR32sp:$Rn)
14909      AsmString = "mov $\xFF\x01\x06, $\x02";
14910      break;
14911    }
14912    return false;
14913  case AArch64::DUP_ZR_D:
14914    if (MI->getNumOperands() == 2 &&
14915        MI->getOperand(0).isReg() &&
14916        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14917        MI->getOperand(1).isReg() &&
14918        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
14919        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14920      // (DUP_ZR_D ZPR64:$Zd, GPR64sp:$Rn)
14921      AsmString = "mov $\xFF\x01\x10, $\x02";
14922      break;
14923    }
14924    return false;
14925  case AArch64::DUP_ZR_H:
14926    if (MI->getNumOperands() == 2 &&
14927        MI->getOperand(0).isReg() &&
14928        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14929        MI->getOperand(1).isReg() &&
14930        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
14931        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14932      // (DUP_ZR_H ZPR16:$Zd, GPR32sp:$Rn)
14933      AsmString = "mov $\xFF\x01\x09, $\x02";
14934      break;
14935    }
14936    return false;
14937  case AArch64::DUP_ZR_S:
14938    if (MI->getNumOperands() == 2 &&
14939        MI->getOperand(0).isReg() &&
14940        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14941        MI->getOperand(1).isReg() &&
14942        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
14943        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14944      // (DUP_ZR_S ZPR32:$Zd, GPR32sp:$Rn)
14945      AsmString = "mov $\xFF\x01\x0B, $\x02";
14946      break;
14947    }
14948    return false;
14949  case AArch64::DUP_ZZI_B:
14950    if (MI->getNumOperands() == 3 &&
14951        MI->getOperand(0).isReg() &&
14952        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14953        MI->getOperand(1).isReg() &&
14954        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14955        MI->getOperand(2).isImm() &&
14956        MI->getOperand(2).getImm() == 0 &&
14957        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14958      // (DUP_ZZI_B ZPR8:$Zd, FPR8asZPR:$Bn, 0)
14959      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x18";
14960      break;
14961    }
14962    if (MI->getNumOperands() == 3 &&
14963        MI->getOperand(0).isReg() &&
14964        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14965        MI->getOperand(1).isReg() &&
14966        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14967        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14968      // (DUP_ZZI_B ZPR8:$Zd, ZPR8:$Zn, sve_elm_idx_extdup_b:$idx)
14969      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x06$\xFF\x03\x19";
14970      break;
14971    }
14972    return false;
14973  case AArch64::DUP_ZZI_D:
14974    if (MI->getNumOperands() == 3 &&
14975        MI->getOperand(0).isReg() &&
14976        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14977        MI->getOperand(1).isReg() &&
14978        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14979        MI->getOperand(2).isImm() &&
14980        MI->getOperand(2).getImm() == 0 &&
14981        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14982      // (DUP_ZZI_D ZPR64:$Zd, FPR64asZPR:$Dn, 0)
14983      AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x1A";
14984      break;
14985    }
14986    if (MI->getNumOperands() == 3 &&
14987        MI->getOperand(0).isReg() &&
14988        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14989        MI->getOperand(1).isReg() &&
14990        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14991        STI.getFeatureBits()[AArch64::FeatureSVE]) {
14992      // (DUP_ZZI_D ZPR64:$Zd, ZPR64:$Zn, sve_elm_idx_extdup_d:$idx)
14993      AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x10$\xFF\x03\x19";
14994      break;
14995    }
14996    return false;
14997  case AArch64::DUP_ZZI_H:
14998    if (MI->getNumOperands() == 3 &&
14999        MI->getOperand(0).isReg() &&
15000        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15001        MI->getOperand(1).isReg() &&
15002        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15003        MI->getOperand(2).isImm() &&
15004        MI->getOperand(2).getImm() == 0 &&
15005        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15006      // (DUP_ZZI_H ZPR16:$Zd, FPR16asZPR:$Hn, 0)
15007      AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x1B";
15008      break;
15009    }
15010    if (MI->getNumOperands() == 3 &&
15011        MI->getOperand(0).isReg() &&
15012        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15013        MI->getOperand(1).isReg() &&
15014        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15015        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15016      // (DUP_ZZI_H ZPR16:$Zd, ZPR16:$Zn, sve_elm_idx_extdup_h:$idx)
15017      AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x09$\xFF\x03\x19";
15018      break;
15019    }
15020    return false;
15021  case AArch64::DUP_ZZI_Q:
15022    if (MI->getNumOperands() == 3 &&
15023        MI->getOperand(0).isReg() &&
15024        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15025        MI->getOperand(1).isReg() &&
15026        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15027        MI->getOperand(2).isImm() &&
15028        MI->getOperand(2).getImm() == 0 &&
15029        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15030      // (DUP_ZZI_Q ZPR128:$Zd, FPR128asZPR:$Qn, 0)
15031      AsmString = "mov $\xFF\x01\x1C, $\xFF\x02\x1D";
15032      break;
15033    }
15034    if (MI->getNumOperands() == 3 &&
15035        MI->getOperand(0).isReg() &&
15036        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15037        MI->getOperand(1).isReg() &&
15038        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15039        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15040      // (DUP_ZZI_Q ZPR128:$Zd, ZPR128:$Zn, sve_elm_idx_extdup_q:$idx)
15041      AsmString = "mov $\xFF\x01\x1C, $\xFF\x02\x1C$\xFF\x03\x19";
15042      break;
15043    }
15044    return false;
15045  case AArch64::DUP_ZZI_S:
15046    if (MI->getNumOperands() == 3 &&
15047        MI->getOperand(0).isReg() &&
15048        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15049        MI->getOperand(1).isReg() &&
15050        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15051        MI->getOperand(2).isImm() &&
15052        MI->getOperand(2).getImm() == 0 &&
15053        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15054      // (DUP_ZZI_S ZPR32:$Zd, FPR32asZPR:$Sn, 0)
15055      AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x1E";
15056      break;
15057    }
15058    if (MI->getNumOperands() == 3 &&
15059        MI->getOperand(0).isReg() &&
15060        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15061        MI->getOperand(1).isReg() &&
15062        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15063        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15064      // (DUP_ZZI_S ZPR32:$Zd, ZPR32:$Zn, sve_elm_idx_extdup_s:$idx)
15065      AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x0B$\xFF\x03\x19";
15066      break;
15067    }
15068    return false;
15069  case AArch64::EONWrs:
15070    if (MI->getNumOperands() == 4 &&
15071        MI->getOperand(0).isReg() &&
15072        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
15073        MI->getOperand(1).isReg() &&
15074        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
15075        MI->getOperand(2).isReg() &&
15076        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
15077        MI->getOperand(3).isImm() &&
15078        MI->getOperand(3).getImm() == 0) {
15079      // (EONWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
15080      AsmString = "eon	$\x01, $\x02, $\x03";
15081      break;
15082    }
15083    return false;
15084  case AArch64::EONXrs:
15085    if (MI->getNumOperands() == 4 &&
15086        MI->getOperand(0).isReg() &&
15087        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15088        MI->getOperand(1).isReg() &&
15089        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
15090        MI->getOperand(2).isReg() &&
15091        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
15092        MI->getOperand(3).isImm() &&
15093        MI->getOperand(3).getImm() == 0) {
15094      // (EONXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
15095      AsmString = "eon	$\x01, $\x02, $\x03";
15096      break;
15097    }
15098    return false;
15099  case AArch64::EORS_PPzPP:
15100    if (MI->getNumOperands() == 4 &&
15101        MI->getOperand(0).isReg() &&
15102        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15103        MI->getOperand(1).isReg() &&
15104        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15105        MI->getOperand(2).isReg() &&
15106        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15107        MI->getOperand(3).isReg() &&
15108        MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
15109        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15110      // (EORS_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPRAny:$Pg)
15111      AsmString = "nots $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
15112      break;
15113    }
15114    return false;
15115  case AArch64::EORWrs:
15116    if (MI->getNumOperands() == 4 &&
15117        MI->getOperand(0).isReg() &&
15118        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
15119        MI->getOperand(1).isReg() &&
15120        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
15121        MI->getOperand(2).isReg() &&
15122        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
15123        MI->getOperand(3).isImm() &&
15124        MI->getOperand(3).getImm() == 0) {
15125      // (EORWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
15126      AsmString = "eor	$\x01, $\x02, $\x03";
15127      break;
15128    }
15129    return false;
15130  case AArch64::EORXrs:
15131    if (MI->getNumOperands() == 4 &&
15132        MI->getOperand(0).isReg() &&
15133        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15134        MI->getOperand(1).isReg() &&
15135        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
15136        MI->getOperand(2).isReg() &&
15137        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
15138        MI->getOperand(3).isImm() &&
15139        MI->getOperand(3).getImm() == 0) {
15140      // (EORXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
15141      AsmString = "eor	$\x01, $\x02, $\x03";
15142      break;
15143    }
15144    return false;
15145  case AArch64::EOR_PPzPP:
15146    if (MI->getNumOperands() == 4 &&
15147        MI->getOperand(0).isReg() &&
15148        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15149        MI->getOperand(1).isReg() &&
15150        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15151        MI->getOperand(2).isReg() &&
15152        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15153        MI->getOperand(3).isReg() &&
15154        MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
15155        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15156      // (EOR_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPRAny:$Pg)
15157      AsmString = "not $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
15158      break;
15159    }
15160    return false;
15161  case AArch64::EOR_ZI:
15162    if (MI->getNumOperands() == 3 &&
15163        MI->getOperand(0).isReg() &&
15164        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15165        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
15166        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15167      // (EOR_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
15168      AsmString = "eor	$\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
15169      break;
15170    }
15171    if (MI->getNumOperands() == 3 &&
15172        MI->getOperand(0).isReg() &&
15173        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15174        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
15175        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15176      // (EOR_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
15177      AsmString = "eor	$\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
15178      break;
15179    }
15180    if (MI->getNumOperands() == 3 &&
15181        MI->getOperand(0).isReg() &&
15182        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15183        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
15184        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15185      // (EOR_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
15186      AsmString = "eor	$\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
15187      break;
15188    }
15189    return false;
15190  case AArch64::EXTRWrri:
15191    if (MI->getNumOperands() == 4 &&
15192        MI->getOperand(0).isReg() &&
15193        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
15194        MI->getOperand(1).isReg() &&
15195        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
15196        MI->getOperand(2).isReg() &&
15197        MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
15198      // (EXTRWrri GPR32:$dst, GPR32:$src, GPR32:$src, imm0_31:$shift)
15199      AsmString = "ror $\x01, $\x02, $\x04";
15200      break;
15201    }
15202    return false;
15203  case AArch64::EXTRXrri:
15204    if (MI->getNumOperands() == 4 &&
15205        MI->getOperand(0).isReg() &&
15206        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15207        MI->getOperand(1).isReg() &&
15208        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
15209        MI->getOperand(2).isReg() &&
15210        MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
15211      // (EXTRXrri GPR64:$dst, GPR64:$src, GPR64:$src, imm0_63:$shift)
15212      AsmString = "ror $\x01, $\x02, $\x04";
15213      break;
15214    }
15215    return false;
15216  case AArch64::FCPY_ZPmI_D:
15217    if (MI->getNumOperands() == 4 &&
15218        MI->getOperand(0).isReg() &&
15219        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15220        MI->getOperand(2).isReg() &&
15221        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15222        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15223      // (FCPY_ZPmI_D ZPR64:$Zd, PPRAny:$Pg, fpimm64:$imm8)
15224      AsmString = "fmov $\xFF\x01\x10, $\xFF\x03\x07/m, $\xFF\x04\x1F";
15225      break;
15226    }
15227    return false;
15228  case AArch64::FCPY_ZPmI_H:
15229    if (MI->getNumOperands() == 4 &&
15230        MI->getOperand(0).isReg() &&
15231        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15232        MI->getOperand(2).isReg() &&
15233        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15234        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15235      // (FCPY_ZPmI_H ZPR16:$Zd, PPRAny:$Pg, fpimm16:$imm8)
15236      AsmString = "fmov $\xFF\x01\x09, $\xFF\x03\x07/m, $\xFF\x04\x1F";
15237      break;
15238    }
15239    return false;
15240  case AArch64::FCPY_ZPmI_S:
15241    if (MI->getNumOperands() == 4 &&
15242        MI->getOperand(0).isReg() &&
15243        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15244        MI->getOperand(2).isReg() &&
15245        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15246        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15247      // (FCPY_ZPmI_S ZPR32:$Zd, PPRAny:$Pg, fpimm32:$imm8)
15248      AsmString = "fmov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\xFF\x04\x1F";
15249      break;
15250    }
15251    return false;
15252  case AArch64::FDUP_ZI_D:
15253    if (MI->getNumOperands() == 2 &&
15254        MI->getOperand(0).isReg() &&
15255        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15256        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15257      // (FDUP_ZI_D ZPR64:$Zd, fpimm64:$imm8)
15258      AsmString = "fmov $\xFF\x01\x10, $\xFF\x02\x1F";
15259      break;
15260    }
15261    return false;
15262  case AArch64::FDUP_ZI_H:
15263    if (MI->getNumOperands() == 2 &&
15264        MI->getOperand(0).isReg() &&
15265        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15266        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15267      // (FDUP_ZI_H ZPR16:$Zd, fpimm16:$imm8)
15268      AsmString = "fmov $\xFF\x01\x09, $\xFF\x02\x1F";
15269      break;
15270    }
15271    return false;
15272  case AArch64::FDUP_ZI_S:
15273    if (MI->getNumOperands() == 2 &&
15274        MI->getOperand(0).isReg() &&
15275        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15276        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15277      // (FDUP_ZI_S ZPR32:$Zd, fpimm32:$imm8)
15278      AsmString = "fmov $\xFF\x01\x0B, $\xFF\x02\x1F";
15279      break;
15280    }
15281    return false;
15282  case AArch64::GLD1B_D_IMM_REAL:
15283    if (MI->getNumOperands() == 4 &&
15284        MI->getOperand(0).isReg() &&
15285        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15286        MI->getOperand(1).isReg() &&
15287        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15288        MI->getOperand(2).isReg() &&
15289        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15290        MI->getOperand(3).isImm() &&
15291        MI->getOperand(3).getImm() == 0 &&
15292        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15293      // (GLD1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15294      AsmString = "ld1b	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15295      break;
15296    }
15297    return false;
15298  case AArch64::GLD1B_S_IMM_REAL:
15299    if (MI->getNumOperands() == 4 &&
15300        MI->getOperand(0).isReg() &&
15301        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15302        MI->getOperand(1).isReg() &&
15303        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15304        MI->getOperand(2).isReg() &&
15305        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15306        MI->getOperand(3).isImm() &&
15307        MI->getOperand(3).getImm() == 0 &&
15308        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15309      // (GLD1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15310      AsmString = "ld1b	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15311      break;
15312    }
15313    return false;
15314  case AArch64::GLD1D_IMM_REAL:
15315    if (MI->getNumOperands() == 4 &&
15316        MI->getOperand(0).isReg() &&
15317        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15318        MI->getOperand(1).isReg() &&
15319        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15320        MI->getOperand(2).isReg() &&
15321        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15322        MI->getOperand(3).isImm() &&
15323        MI->getOperand(3).getImm() == 0 &&
15324        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15325      // (GLD1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15326      AsmString = "ld1d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15327      break;
15328    }
15329    return false;
15330  case AArch64::GLD1H_D_IMM_REAL:
15331    if (MI->getNumOperands() == 4 &&
15332        MI->getOperand(0).isReg() &&
15333        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15334        MI->getOperand(1).isReg() &&
15335        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15336        MI->getOperand(2).isReg() &&
15337        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15338        MI->getOperand(3).isImm() &&
15339        MI->getOperand(3).getImm() == 0 &&
15340        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15341      // (GLD1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15342      AsmString = "ld1h	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15343      break;
15344    }
15345    return false;
15346  case AArch64::GLD1H_S_IMM_REAL:
15347    if (MI->getNumOperands() == 4 &&
15348        MI->getOperand(0).isReg() &&
15349        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15350        MI->getOperand(1).isReg() &&
15351        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15352        MI->getOperand(2).isReg() &&
15353        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15354        MI->getOperand(3).isImm() &&
15355        MI->getOperand(3).getImm() == 0 &&
15356        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15357      // (GLD1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15358      AsmString = "ld1h	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15359      break;
15360    }
15361    return false;
15362  case AArch64::GLD1SB_D_IMM_REAL:
15363    if (MI->getNumOperands() == 4 &&
15364        MI->getOperand(0).isReg() &&
15365        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15366        MI->getOperand(1).isReg() &&
15367        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15368        MI->getOperand(2).isReg() &&
15369        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15370        MI->getOperand(3).isImm() &&
15371        MI->getOperand(3).getImm() == 0 &&
15372        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15373      // (GLD1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15374      AsmString = "ld1sb	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15375      break;
15376    }
15377    return false;
15378  case AArch64::GLD1SB_S_IMM_REAL:
15379    if (MI->getNumOperands() == 4 &&
15380        MI->getOperand(0).isReg() &&
15381        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15382        MI->getOperand(1).isReg() &&
15383        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15384        MI->getOperand(2).isReg() &&
15385        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15386        MI->getOperand(3).isImm() &&
15387        MI->getOperand(3).getImm() == 0 &&
15388        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15389      // (GLD1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15390      AsmString = "ld1sb	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15391      break;
15392    }
15393    return false;
15394  case AArch64::GLD1SH_D_IMM_REAL:
15395    if (MI->getNumOperands() == 4 &&
15396        MI->getOperand(0).isReg() &&
15397        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15398        MI->getOperand(1).isReg() &&
15399        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15400        MI->getOperand(2).isReg() &&
15401        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15402        MI->getOperand(3).isImm() &&
15403        MI->getOperand(3).getImm() == 0 &&
15404        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15405      // (GLD1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15406      AsmString = "ld1sh	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15407      break;
15408    }
15409    return false;
15410  case AArch64::GLD1SH_S_IMM_REAL:
15411    if (MI->getNumOperands() == 4 &&
15412        MI->getOperand(0).isReg() &&
15413        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15414        MI->getOperand(1).isReg() &&
15415        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15416        MI->getOperand(2).isReg() &&
15417        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15418        MI->getOperand(3).isImm() &&
15419        MI->getOperand(3).getImm() == 0 &&
15420        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15421      // (GLD1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15422      AsmString = "ld1sh	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15423      break;
15424    }
15425    return false;
15426  case AArch64::GLD1SW_D_IMM_REAL:
15427    if (MI->getNumOperands() == 4 &&
15428        MI->getOperand(0).isReg() &&
15429        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15430        MI->getOperand(1).isReg() &&
15431        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15432        MI->getOperand(2).isReg() &&
15433        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15434        MI->getOperand(3).isImm() &&
15435        MI->getOperand(3).getImm() == 0 &&
15436        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15437      // (GLD1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15438      AsmString = "ld1sw	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15439      break;
15440    }
15441    return false;
15442  case AArch64::GLD1W_D_IMM_REAL:
15443    if (MI->getNumOperands() == 4 &&
15444        MI->getOperand(0).isReg() &&
15445        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15446        MI->getOperand(1).isReg() &&
15447        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15448        MI->getOperand(2).isReg() &&
15449        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15450        MI->getOperand(3).isImm() &&
15451        MI->getOperand(3).getImm() == 0 &&
15452        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15453      // (GLD1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15454      AsmString = "ld1w	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15455      break;
15456    }
15457    return false;
15458  case AArch64::GLD1W_IMM_REAL:
15459    if (MI->getNumOperands() == 4 &&
15460        MI->getOperand(0).isReg() &&
15461        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15462        MI->getOperand(1).isReg() &&
15463        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15464        MI->getOperand(2).isReg() &&
15465        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15466        MI->getOperand(3).isImm() &&
15467        MI->getOperand(3).getImm() == 0 &&
15468        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15469      // (GLD1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15470      AsmString = "ld1w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15471      break;
15472    }
15473    return false;
15474  case AArch64::GLDFF1B_D_IMM_REAL:
15475    if (MI->getNumOperands() == 4 &&
15476        MI->getOperand(0).isReg() &&
15477        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15478        MI->getOperand(1).isReg() &&
15479        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15480        MI->getOperand(2).isReg() &&
15481        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15482        MI->getOperand(3).isImm() &&
15483        MI->getOperand(3).getImm() == 0 &&
15484        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15485      // (GLDFF1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15486      AsmString = "ldff1b	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15487      break;
15488    }
15489    return false;
15490  case AArch64::GLDFF1B_S_IMM_REAL:
15491    if (MI->getNumOperands() == 4 &&
15492        MI->getOperand(0).isReg() &&
15493        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15494        MI->getOperand(1).isReg() &&
15495        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15496        MI->getOperand(2).isReg() &&
15497        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15498        MI->getOperand(3).isImm() &&
15499        MI->getOperand(3).getImm() == 0 &&
15500        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15501      // (GLDFF1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15502      AsmString = "ldff1b	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15503      break;
15504    }
15505    return false;
15506  case AArch64::GLDFF1D_IMM_REAL:
15507    if (MI->getNumOperands() == 4 &&
15508        MI->getOperand(0).isReg() &&
15509        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15510        MI->getOperand(1).isReg() &&
15511        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15512        MI->getOperand(2).isReg() &&
15513        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15514        MI->getOperand(3).isImm() &&
15515        MI->getOperand(3).getImm() == 0 &&
15516        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15517      // (GLDFF1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15518      AsmString = "ldff1d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15519      break;
15520    }
15521    return false;
15522  case AArch64::GLDFF1H_D_IMM_REAL:
15523    if (MI->getNumOperands() == 4 &&
15524        MI->getOperand(0).isReg() &&
15525        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15526        MI->getOperand(1).isReg() &&
15527        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15528        MI->getOperand(2).isReg() &&
15529        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15530        MI->getOperand(3).isImm() &&
15531        MI->getOperand(3).getImm() == 0 &&
15532        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15533      // (GLDFF1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15534      AsmString = "ldff1h	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15535      break;
15536    }
15537    return false;
15538  case AArch64::GLDFF1H_S_IMM_REAL:
15539    if (MI->getNumOperands() == 4 &&
15540        MI->getOperand(0).isReg() &&
15541        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15542        MI->getOperand(1).isReg() &&
15543        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15544        MI->getOperand(2).isReg() &&
15545        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15546        MI->getOperand(3).isImm() &&
15547        MI->getOperand(3).getImm() == 0 &&
15548        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15549      // (GLDFF1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15550      AsmString = "ldff1h	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15551      break;
15552    }
15553    return false;
15554  case AArch64::GLDFF1SB_D_IMM_REAL:
15555    if (MI->getNumOperands() == 4 &&
15556        MI->getOperand(0).isReg() &&
15557        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15558        MI->getOperand(1).isReg() &&
15559        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15560        MI->getOperand(2).isReg() &&
15561        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15562        MI->getOperand(3).isImm() &&
15563        MI->getOperand(3).getImm() == 0 &&
15564        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15565      // (GLDFF1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15566      AsmString = "ldff1sb	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15567      break;
15568    }
15569    return false;
15570  case AArch64::GLDFF1SB_S_IMM_REAL:
15571    if (MI->getNumOperands() == 4 &&
15572        MI->getOperand(0).isReg() &&
15573        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15574        MI->getOperand(1).isReg() &&
15575        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15576        MI->getOperand(2).isReg() &&
15577        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15578        MI->getOperand(3).isImm() &&
15579        MI->getOperand(3).getImm() == 0 &&
15580        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15581      // (GLDFF1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15582      AsmString = "ldff1sb	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15583      break;
15584    }
15585    return false;
15586  case AArch64::GLDFF1SH_D_IMM_REAL:
15587    if (MI->getNumOperands() == 4 &&
15588        MI->getOperand(0).isReg() &&
15589        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15590        MI->getOperand(1).isReg() &&
15591        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15592        MI->getOperand(2).isReg() &&
15593        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15594        MI->getOperand(3).isImm() &&
15595        MI->getOperand(3).getImm() == 0 &&
15596        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15597      // (GLDFF1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15598      AsmString = "ldff1sh	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15599      break;
15600    }
15601    return false;
15602  case AArch64::GLDFF1SH_S_IMM_REAL:
15603    if (MI->getNumOperands() == 4 &&
15604        MI->getOperand(0).isReg() &&
15605        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15606        MI->getOperand(1).isReg() &&
15607        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15608        MI->getOperand(2).isReg() &&
15609        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15610        MI->getOperand(3).isImm() &&
15611        MI->getOperand(3).getImm() == 0 &&
15612        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15613      // (GLDFF1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15614      AsmString = "ldff1sh	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15615      break;
15616    }
15617    return false;
15618  case AArch64::GLDFF1SW_D_IMM_REAL:
15619    if (MI->getNumOperands() == 4 &&
15620        MI->getOperand(0).isReg() &&
15621        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15622        MI->getOperand(1).isReg() &&
15623        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15624        MI->getOperand(2).isReg() &&
15625        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15626        MI->getOperand(3).isImm() &&
15627        MI->getOperand(3).getImm() == 0 &&
15628        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15629      // (GLDFF1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15630      AsmString = "ldff1sw	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15631      break;
15632    }
15633    return false;
15634  case AArch64::GLDFF1W_D_IMM_REAL:
15635    if (MI->getNumOperands() == 4 &&
15636        MI->getOperand(0).isReg() &&
15637        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15638        MI->getOperand(1).isReg() &&
15639        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15640        MI->getOperand(2).isReg() &&
15641        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15642        MI->getOperand(3).isImm() &&
15643        MI->getOperand(3).getImm() == 0 &&
15644        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15645      // (GLDFF1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15646      AsmString = "ldff1w	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15647      break;
15648    }
15649    return false;
15650  case AArch64::GLDFF1W_IMM_REAL:
15651    if (MI->getNumOperands() == 4 &&
15652        MI->getOperand(0).isReg() &&
15653        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15654        MI->getOperand(1).isReg() &&
15655        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15656        MI->getOperand(2).isReg() &&
15657        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15658        MI->getOperand(3).isImm() &&
15659        MI->getOperand(3).getImm() == 0 &&
15660        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15661      // (GLDFF1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15662      AsmString = "ldff1w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15663      break;
15664    }
15665    return false;
15666  case AArch64::HINT:
15667    if (MI->getNumOperands() == 1 &&
15668        MI->getOperand(0).isImm() &&
15669        MI->getOperand(0).getImm() == 0) {
15670      // (HINT { 0, 0, 0 })
15671      AsmString = "nop";
15672      break;
15673    }
15674    if (MI->getNumOperands() == 1 &&
15675        MI->getOperand(0).isImm() &&
15676        MI->getOperand(0).getImm() == 1) {
15677      // (HINT { 0, 0, 1 })
15678      AsmString = "yield";
15679      break;
15680    }
15681    if (MI->getNumOperands() == 1 &&
15682        MI->getOperand(0).isImm() &&
15683        MI->getOperand(0).getImm() == 2) {
15684      // (HINT { 0, 1, 0 })
15685      AsmString = "wfe";
15686      break;
15687    }
15688    if (MI->getNumOperands() == 1 &&
15689        MI->getOperand(0).isImm() &&
15690        MI->getOperand(0).getImm() == 3) {
15691      // (HINT { 0, 1, 1 })
15692      AsmString = "wfi";
15693      break;
15694    }
15695    if (MI->getNumOperands() == 1 &&
15696        MI->getOperand(0).isImm() &&
15697        MI->getOperand(0).getImm() == 4) {
15698      // (HINT { 1, 0, 0 })
15699      AsmString = "sev";
15700      break;
15701    }
15702    if (MI->getNumOperands() == 1 &&
15703        MI->getOperand(0).isImm() &&
15704        MI->getOperand(0).getImm() == 5) {
15705      // (HINT { 1, 0, 1 })
15706      AsmString = "sevl";
15707      break;
15708    }
15709    if (MI->getNumOperands() == 1 &&
15710        MI->getOperand(0).isImm() &&
15711        MI->getOperand(0).getImm() == 16 &&
15712        STI.getFeatureBits()[AArch64::FeatureRAS]) {
15713      // (HINT { 1, 0, 0, 0, 0 })
15714      AsmString = "esb";
15715      break;
15716    }
15717    if (MI->getNumOperands() == 1 &&
15718        MI->getOperand(0).isImm() &&
15719        MI->getOperand(0).getImm() == 20) {
15720      // (HINT 20)
15721      AsmString = "csdb";
15722      break;
15723    }
15724    if (MI->getNumOperands() == 1 &&
15725        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(0), STI, 8) &&
15726        STI.getFeatureBits()[AArch64::FeatureSPE]) {
15727      // (HINT psbhint_op:$op)
15728      AsmString = "psb $\xFF\x01\x22";
15729      break;
15730    }
15731    return false;
15732  case AArch64::INCB_XPiI:
15733    if (MI->getNumOperands() == 4 &&
15734        MI->getOperand(0).isReg() &&
15735        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15736        MI->getOperand(2).isImm() &&
15737        MI->getOperand(2).getImm() == 31 &&
15738        MI->getOperand(3).isImm() &&
15739        MI->getOperand(3).getImm() == 1 &&
15740        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15741      // (INCB_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
15742      AsmString = "incb	$\x01";
15743      break;
15744    }
15745    if (MI->getNumOperands() == 4 &&
15746        MI->getOperand(0).isReg() &&
15747        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15748        MI->getOperand(3).isImm() &&
15749        MI->getOperand(3).getImm() == 1 &&
15750        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15751      // (INCB_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
15752      AsmString = "incb	$\x01, $\xFF\x03\x0E";
15753      break;
15754    }
15755    return false;
15756  case AArch64::INCD_XPiI:
15757    if (MI->getNumOperands() == 4 &&
15758        MI->getOperand(0).isReg() &&
15759        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15760        MI->getOperand(2).isImm() &&
15761        MI->getOperand(2).getImm() == 31 &&
15762        MI->getOperand(3).isImm() &&
15763        MI->getOperand(3).getImm() == 1 &&
15764        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15765      // (INCD_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
15766      AsmString = "incd	$\x01";
15767      break;
15768    }
15769    if (MI->getNumOperands() == 4 &&
15770        MI->getOperand(0).isReg() &&
15771        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15772        MI->getOperand(3).isImm() &&
15773        MI->getOperand(3).getImm() == 1 &&
15774        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15775      // (INCD_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
15776      AsmString = "incd	$\x01, $\xFF\x03\x0E";
15777      break;
15778    }
15779    return false;
15780  case AArch64::INCD_ZPiI:
15781    if (MI->getNumOperands() == 4 &&
15782        MI->getOperand(0).isReg() &&
15783        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15784        MI->getOperand(2).isImm() &&
15785        MI->getOperand(2).getImm() == 31 &&
15786        MI->getOperand(3).isImm() &&
15787        MI->getOperand(3).getImm() == 1 &&
15788        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15789      // (INCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
15790      AsmString = "incd	$\xFF\x01\x10";
15791      break;
15792    }
15793    if (MI->getNumOperands() == 4 &&
15794        MI->getOperand(0).isReg() &&
15795        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15796        MI->getOperand(3).isImm() &&
15797        MI->getOperand(3).getImm() == 1 &&
15798        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15799      // (INCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
15800      AsmString = "incd	$\xFF\x01\x10, $\xFF\x03\x0E";
15801      break;
15802    }
15803    return false;
15804  case AArch64::INCH_XPiI:
15805    if (MI->getNumOperands() == 4 &&
15806        MI->getOperand(0).isReg() &&
15807        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15808        MI->getOperand(2).isImm() &&
15809        MI->getOperand(2).getImm() == 31 &&
15810        MI->getOperand(3).isImm() &&
15811        MI->getOperand(3).getImm() == 1 &&
15812        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15813      // (INCH_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
15814      AsmString = "inch	$\x01";
15815      break;
15816    }
15817    if (MI->getNumOperands() == 4 &&
15818        MI->getOperand(0).isReg() &&
15819        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15820        MI->getOperand(3).isImm() &&
15821        MI->getOperand(3).getImm() == 1 &&
15822        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15823      // (INCH_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
15824      AsmString = "inch	$\x01, $\xFF\x03\x0E";
15825      break;
15826    }
15827    return false;
15828  case AArch64::INCH_ZPiI:
15829    if (MI->getNumOperands() == 4 &&
15830        MI->getOperand(0).isReg() &&
15831        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15832        MI->getOperand(2).isImm() &&
15833        MI->getOperand(2).getImm() == 31 &&
15834        MI->getOperand(3).isImm() &&
15835        MI->getOperand(3).getImm() == 1 &&
15836        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15837      // (INCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
15838      AsmString = "inch	$\xFF\x01\x09";
15839      break;
15840    }
15841    if (MI->getNumOperands() == 4 &&
15842        MI->getOperand(0).isReg() &&
15843        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15844        MI->getOperand(3).isImm() &&
15845        MI->getOperand(3).getImm() == 1 &&
15846        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15847      // (INCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
15848      AsmString = "inch	$\xFF\x01\x09, $\xFF\x03\x0E";
15849      break;
15850    }
15851    return false;
15852  case AArch64::INCW_XPiI:
15853    if (MI->getNumOperands() == 4 &&
15854        MI->getOperand(0).isReg() &&
15855        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15856        MI->getOperand(2).isImm() &&
15857        MI->getOperand(2).getImm() == 31 &&
15858        MI->getOperand(3).isImm() &&
15859        MI->getOperand(3).getImm() == 1 &&
15860        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15861      // (INCW_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
15862      AsmString = "incw	$\x01";
15863      break;
15864    }
15865    if (MI->getNumOperands() == 4 &&
15866        MI->getOperand(0).isReg() &&
15867        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15868        MI->getOperand(3).isImm() &&
15869        MI->getOperand(3).getImm() == 1 &&
15870        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15871      // (INCW_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
15872      AsmString = "incw	$\x01, $\xFF\x03\x0E";
15873      break;
15874    }
15875    return false;
15876  case AArch64::INCW_ZPiI:
15877    if (MI->getNumOperands() == 4 &&
15878        MI->getOperand(0).isReg() &&
15879        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15880        MI->getOperand(2).isImm() &&
15881        MI->getOperand(2).getImm() == 31 &&
15882        MI->getOperand(3).isImm() &&
15883        MI->getOperand(3).getImm() == 1 &&
15884        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15885      // (INCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
15886      AsmString = "incw	$\xFF\x01\x0B";
15887      break;
15888    }
15889    if (MI->getNumOperands() == 4 &&
15890        MI->getOperand(0).isReg() &&
15891        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15892        MI->getOperand(3).isImm() &&
15893        MI->getOperand(3).getImm() == 1 &&
15894        STI.getFeatureBits()[AArch64::FeatureSVE]) {
15895      // (INCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
15896      AsmString = "incw	$\xFF\x01\x0B, $\xFF\x03\x0E";
15897      break;
15898    }
15899    return false;
15900  case AArch64::INSvi16gpr:
15901    if (MI->getNumOperands() == 4 &&
15902        MI->getOperand(0).isReg() &&
15903        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15904        MI->getOperand(3).isReg() &&
15905        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
15906        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15907      // (INSvi16gpr V128:$dst, VectorIndexH:$idx, GPR32:$src)
15908      AsmString = "mov.h	$\xFF\x01\x0C$\xFF\x03\x19, $\x04";
15909      break;
15910    }
15911    return false;
15912  case AArch64::INSvi16lane:
15913    if (MI->getNumOperands() == 5 &&
15914        MI->getOperand(0).isReg() &&
15915        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15916        MI->getOperand(3).isReg() &&
15917        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
15918        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15919      // (INSvi16lane V128:$dst, VectorIndexH:$idx, V128:$src, VectorIndexH:$idx2)
15920      AsmString = "mov.h	$\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
15921      break;
15922    }
15923    return false;
15924  case AArch64::INSvi32gpr:
15925    if (MI->getNumOperands() == 4 &&
15926        MI->getOperand(0).isReg() &&
15927        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15928        MI->getOperand(3).isReg() &&
15929        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
15930        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15931      // (INSvi32gpr V128:$dst, VectorIndexS:$idx, GPR32:$src)
15932      AsmString = "mov.s	$\xFF\x01\x0C$\xFF\x03\x19, $\x04";
15933      break;
15934    }
15935    return false;
15936  case AArch64::INSvi32lane:
15937    if (MI->getNumOperands() == 5 &&
15938        MI->getOperand(0).isReg() &&
15939        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15940        MI->getOperand(3).isReg() &&
15941        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
15942        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15943      // (INSvi32lane V128:$dst, VectorIndexS:$idx, V128:$src, VectorIndexS:$idx2)
15944      AsmString = "mov.s	$\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
15945      break;
15946    }
15947    return false;
15948  case AArch64::INSvi64gpr:
15949    if (MI->getNumOperands() == 4 &&
15950        MI->getOperand(0).isReg() &&
15951        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15952        MI->getOperand(3).isReg() &&
15953        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(3).getReg()) &&
15954        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15955      // (INSvi64gpr V128:$dst, VectorIndexD:$idx, GPR64:$src)
15956      AsmString = "mov.d	$\xFF\x01\x0C$\xFF\x03\x19, $\x04";
15957      break;
15958    }
15959    return false;
15960  case AArch64::INSvi64lane:
15961    if (MI->getNumOperands() == 5 &&
15962        MI->getOperand(0).isReg() &&
15963        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15964        MI->getOperand(3).isReg() &&
15965        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
15966        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15967      // (INSvi64lane V128:$dst, VectorIndexD:$idx, V128:$src, VectorIndexD:$idx2)
15968      AsmString = "mov.d	$\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
15969      break;
15970    }
15971    return false;
15972  case AArch64::INSvi8gpr:
15973    if (MI->getNumOperands() == 4 &&
15974        MI->getOperand(0).isReg() &&
15975        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15976        MI->getOperand(3).isReg() &&
15977        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
15978        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15979      // (INSvi8gpr V128:$dst, VectorIndexB:$idx, GPR32:$src)
15980      AsmString = "mov.b	$\xFF\x01\x0C$\xFF\x03\x19, $\x04";
15981      break;
15982    }
15983    return false;
15984  case AArch64::INSvi8lane:
15985    if (MI->getNumOperands() == 5 &&
15986        MI->getOperand(0).isReg() &&
15987        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
15988        MI->getOperand(3).isReg() &&
15989        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
15990        STI.getFeatureBits()[AArch64::FeatureNEON]) {
15991      // (INSvi8lane V128:$dst, VectorIndexB:$idx, V128:$src, VectorIndexB:$idx2)
15992      AsmString = "mov.b	$\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
15993      break;
15994    }
15995    return false;
15996  case AArch64::ISB:
15997    if (MI->getNumOperands() == 1 &&
15998        MI->getOperand(0).isImm() &&
15999        MI->getOperand(0).getImm() == 15) {
16000      // (ISB 15)
16001      AsmString = "isb";
16002      break;
16003    }
16004    return false;
16005  case AArch64::LD1B_D_IMM_REAL:
16006    if (MI->getNumOperands() == 4 &&
16007        MI->getOperand(0).isReg() &&
16008        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16009        MI->getOperand(1).isReg() &&
16010        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16011        MI->getOperand(2).isReg() &&
16012        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16013        MI->getOperand(3).isImm() &&
16014        MI->getOperand(3).getImm() == 0 &&
16015        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16016      // (LD1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16017      AsmString = "ld1b	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16018      break;
16019    }
16020    return false;
16021  case AArch64::LD1B_H_IMM_REAL:
16022    if (MI->getNumOperands() == 4 &&
16023        MI->getOperand(0).isReg() &&
16024        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16025        MI->getOperand(1).isReg() &&
16026        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16027        MI->getOperand(2).isReg() &&
16028        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16029        MI->getOperand(3).isImm() &&
16030        MI->getOperand(3).getImm() == 0 &&
16031        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16032      // (LD1B_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16033      AsmString = "ld1b	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
16034      break;
16035    }
16036    return false;
16037  case AArch64::LD1B_IMM_REAL:
16038    if (MI->getNumOperands() == 4 &&
16039        MI->getOperand(0).isReg() &&
16040        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16041        MI->getOperand(1).isReg() &&
16042        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16043        MI->getOperand(2).isReg() &&
16044        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16045        MI->getOperand(3).isImm() &&
16046        MI->getOperand(3).getImm() == 0 &&
16047        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16048      // (LD1B_IMM_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16049      AsmString = "ld1b	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16050      break;
16051    }
16052    return false;
16053  case AArch64::LD1B_S_IMM_REAL:
16054    if (MI->getNumOperands() == 4 &&
16055        MI->getOperand(0).isReg() &&
16056        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16057        MI->getOperand(1).isReg() &&
16058        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16059        MI->getOperand(2).isReg() &&
16060        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16061        MI->getOperand(3).isImm() &&
16062        MI->getOperand(3).getImm() == 0 &&
16063        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16064      // (LD1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16065      AsmString = "ld1b	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16066      break;
16067    }
16068    return false;
16069  case AArch64::LD1D_IMM_REAL:
16070    if (MI->getNumOperands() == 4 &&
16071        MI->getOperand(0).isReg() &&
16072        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16073        MI->getOperand(1).isReg() &&
16074        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16075        MI->getOperand(2).isReg() &&
16076        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16077        MI->getOperand(3).isImm() &&
16078        MI->getOperand(3).getImm() == 0 &&
16079        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16080      // (LD1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16081      AsmString = "ld1d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16082      break;
16083    }
16084    return false;
16085  case AArch64::LD1Fourv16b_POST:
16086    if (MI->getNumOperands() == 4 &&
16087        MI->getOperand(0).isReg() &&
16088        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16089        MI->getOperand(1).isReg() &&
16090        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16091        MI->getOperand(3).getReg() == AArch64::XZR &&
16092        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16093      // (LD1Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
16094      AsmString = "ld1	$\xFF\x02\x25, [$\x01], #64";
16095      break;
16096    }
16097    return false;
16098  case AArch64::LD1Fourv1d_POST:
16099    if (MI->getNumOperands() == 4 &&
16100        MI->getOperand(0).isReg() &&
16101        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16102        MI->getOperand(1).isReg() &&
16103        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16104        MI->getOperand(3).getReg() == AArch64::XZR &&
16105        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16106      // (LD1Fourv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
16107      AsmString = "ld1	$\xFF\x02\x26, [$\x01], #32";
16108      break;
16109    }
16110    return false;
16111  case AArch64::LD1Fourv2d_POST:
16112    if (MI->getNumOperands() == 4 &&
16113        MI->getOperand(0).isReg() &&
16114        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16115        MI->getOperand(1).isReg() &&
16116        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16117        MI->getOperand(3).getReg() == AArch64::XZR &&
16118        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16119      // (LD1Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
16120      AsmString = "ld1	$\xFF\x02\x27, [$\x01], #64";
16121      break;
16122    }
16123    return false;
16124  case AArch64::LD1Fourv2s_POST:
16125    if (MI->getNumOperands() == 4 &&
16126        MI->getOperand(0).isReg() &&
16127        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16128        MI->getOperand(1).isReg() &&
16129        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16130        MI->getOperand(3).getReg() == AArch64::XZR &&
16131        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16132      // (LD1Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
16133      AsmString = "ld1	$\xFF\x02\x28, [$\x01], #32";
16134      break;
16135    }
16136    return false;
16137  case AArch64::LD1Fourv4h_POST:
16138    if (MI->getNumOperands() == 4 &&
16139        MI->getOperand(0).isReg() &&
16140        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16141        MI->getOperand(1).isReg() &&
16142        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16143        MI->getOperand(3).getReg() == AArch64::XZR &&
16144        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16145      // (LD1Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
16146      AsmString = "ld1	$\xFF\x02\x29, [$\x01], #32";
16147      break;
16148    }
16149    return false;
16150  case AArch64::LD1Fourv4s_POST:
16151    if (MI->getNumOperands() == 4 &&
16152        MI->getOperand(0).isReg() &&
16153        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16154        MI->getOperand(1).isReg() &&
16155        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16156        MI->getOperand(3).getReg() == AArch64::XZR &&
16157        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16158      // (LD1Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
16159      AsmString = "ld1	$\xFF\x02\x2A, [$\x01], #64";
16160      break;
16161    }
16162    return false;
16163  case AArch64::LD1Fourv8b_POST:
16164    if (MI->getNumOperands() == 4 &&
16165        MI->getOperand(0).isReg() &&
16166        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16167        MI->getOperand(1).isReg() &&
16168        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16169        MI->getOperand(3).getReg() == AArch64::XZR &&
16170        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16171      // (LD1Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
16172      AsmString = "ld1	$\xFF\x02\x2B, [$\x01], #32";
16173      break;
16174    }
16175    return false;
16176  case AArch64::LD1Fourv8h_POST:
16177    if (MI->getNumOperands() == 4 &&
16178        MI->getOperand(0).isReg() &&
16179        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16180        MI->getOperand(1).isReg() &&
16181        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16182        MI->getOperand(3).getReg() == AArch64::XZR &&
16183        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16184      // (LD1Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
16185      AsmString = "ld1	$\xFF\x02\x2C, [$\x01], #64";
16186      break;
16187    }
16188    return false;
16189  case AArch64::LD1H_D_IMM_REAL:
16190    if (MI->getNumOperands() == 4 &&
16191        MI->getOperand(0).isReg() &&
16192        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16193        MI->getOperand(1).isReg() &&
16194        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16195        MI->getOperand(2).isReg() &&
16196        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16197        MI->getOperand(3).isImm() &&
16198        MI->getOperand(3).getImm() == 0 &&
16199        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16200      // (LD1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16201      AsmString = "ld1h	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16202      break;
16203    }
16204    return false;
16205  case AArch64::LD1H_IMM_REAL:
16206    if (MI->getNumOperands() == 4 &&
16207        MI->getOperand(0).isReg() &&
16208        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16209        MI->getOperand(1).isReg() &&
16210        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16211        MI->getOperand(2).isReg() &&
16212        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16213        MI->getOperand(3).isImm() &&
16214        MI->getOperand(3).getImm() == 0 &&
16215        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16216      // (LD1H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16217      AsmString = "ld1h	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
16218      break;
16219    }
16220    return false;
16221  case AArch64::LD1H_S_IMM_REAL:
16222    if (MI->getNumOperands() == 4 &&
16223        MI->getOperand(0).isReg() &&
16224        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16225        MI->getOperand(1).isReg() &&
16226        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16227        MI->getOperand(2).isReg() &&
16228        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16229        MI->getOperand(3).isImm() &&
16230        MI->getOperand(3).getImm() == 0 &&
16231        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16232      // (LD1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16233      AsmString = "ld1h	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16234      break;
16235    }
16236    return false;
16237  case AArch64::LD1Onev16b_POST:
16238    if (MI->getNumOperands() == 4 &&
16239        MI->getOperand(0).isReg() &&
16240        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16241        MI->getOperand(1).isReg() &&
16242        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16243        MI->getOperand(3).getReg() == AArch64::XZR &&
16244        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16245      // (LD1Onev16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
16246      AsmString = "ld1	$\xFF\x02\x25, [$\x01], #16";
16247      break;
16248    }
16249    return false;
16250  case AArch64::LD1Onev1d_POST:
16251    if (MI->getNumOperands() == 4 &&
16252        MI->getOperand(0).isReg() &&
16253        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16254        MI->getOperand(1).isReg() &&
16255        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16256        MI->getOperand(3).getReg() == AArch64::XZR &&
16257        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16258      // (LD1Onev1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
16259      AsmString = "ld1	$\xFF\x02\x26, [$\x01], #8";
16260      break;
16261    }
16262    return false;
16263  case AArch64::LD1Onev2d_POST:
16264    if (MI->getNumOperands() == 4 &&
16265        MI->getOperand(0).isReg() &&
16266        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16267        MI->getOperand(1).isReg() &&
16268        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16269        MI->getOperand(3).getReg() == AArch64::XZR &&
16270        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16271      // (LD1Onev2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
16272      AsmString = "ld1	$\xFF\x02\x27, [$\x01], #16";
16273      break;
16274    }
16275    return false;
16276  case AArch64::LD1Onev2s_POST:
16277    if (MI->getNumOperands() == 4 &&
16278        MI->getOperand(0).isReg() &&
16279        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16280        MI->getOperand(1).isReg() &&
16281        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16282        MI->getOperand(3).getReg() == AArch64::XZR &&
16283        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16284      // (LD1Onev2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
16285      AsmString = "ld1	$\xFF\x02\x28, [$\x01], #8";
16286      break;
16287    }
16288    return false;
16289  case AArch64::LD1Onev4h_POST:
16290    if (MI->getNumOperands() == 4 &&
16291        MI->getOperand(0).isReg() &&
16292        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16293        MI->getOperand(1).isReg() &&
16294        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16295        MI->getOperand(3).getReg() == AArch64::XZR &&
16296        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16297      // (LD1Onev4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
16298      AsmString = "ld1	$\xFF\x02\x29, [$\x01], #8";
16299      break;
16300    }
16301    return false;
16302  case AArch64::LD1Onev4s_POST:
16303    if (MI->getNumOperands() == 4 &&
16304        MI->getOperand(0).isReg() &&
16305        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16306        MI->getOperand(1).isReg() &&
16307        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16308        MI->getOperand(3).getReg() == AArch64::XZR &&
16309        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16310      // (LD1Onev4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
16311      AsmString = "ld1	$\xFF\x02\x2A, [$\x01], #16";
16312      break;
16313    }
16314    return false;
16315  case AArch64::LD1Onev8b_POST:
16316    if (MI->getNumOperands() == 4 &&
16317        MI->getOperand(0).isReg() &&
16318        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16319        MI->getOperand(1).isReg() &&
16320        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16321        MI->getOperand(3).getReg() == AArch64::XZR &&
16322        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16323      // (LD1Onev8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
16324      AsmString = "ld1	$\xFF\x02\x2B, [$\x01], #8";
16325      break;
16326    }
16327    return false;
16328  case AArch64::LD1Onev8h_POST:
16329    if (MI->getNumOperands() == 4 &&
16330        MI->getOperand(0).isReg() &&
16331        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16332        MI->getOperand(1).isReg() &&
16333        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16334        MI->getOperand(3).getReg() == AArch64::XZR &&
16335        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16336      // (LD1Onev8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
16337      AsmString = "ld1	$\xFF\x02\x2C, [$\x01], #16";
16338      break;
16339    }
16340    return false;
16341  case AArch64::LD1RB_D_IMM:
16342    if (MI->getNumOperands() == 4 &&
16343        MI->getOperand(0).isReg() &&
16344        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16345        MI->getOperand(1).isReg() &&
16346        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16347        MI->getOperand(2).isReg() &&
16348        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16349        MI->getOperand(3).isImm() &&
16350        MI->getOperand(3).getImm() == 0 &&
16351        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16352      // (LD1RB_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16353      AsmString = "ld1rb	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16354      break;
16355    }
16356    return false;
16357  case AArch64::LD1RB_H_IMM:
16358    if (MI->getNumOperands() == 4 &&
16359        MI->getOperand(0).isReg() &&
16360        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16361        MI->getOperand(1).isReg() &&
16362        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16363        MI->getOperand(2).isReg() &&
16364        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16365        MI->getOperand(3).isImm() &&
16366        MI->getOperand(3).getImm() == 0 &&
16367        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16368      // (LD1RB_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16369      AsmString = "ld1rb	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
16370      break;
16371    }
16372    return false;
16373  case AArch64::LD1RB_IMM:
16374    if (MI->getNumOperands() == 4 &&
16375        MI->getOperand(0).isReg() &&
16376        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16377        MI->getOperand(1).isReg() &&
16378        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16379        MI->getOperand(2).isReg() &&
16380        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16381        MI->getOperand(3).isImm() &&
16382        MI->getOperand(3).getImm() == 0 &&
16383        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16384      // (LD1RB_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16385      AsmString = "ld1rb	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16386      break;
16387    }
16388    return false;
16389  case AArch64::LD1RB_S_IMM:
16390    if (MI->getNumOperands() == 4 &&
16391        MI->getOperand(0).isReg() &&
16392        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16393        MI->getOperand(1).isReg() &&
16394        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16395        MI->getOperand(2).isReg() &&
16396        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16397        MI->getOperand(3).isImm() &&
16398        MI->getOperand(3).getImm() == 0 &&
16399        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16400      // (LD1RB_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16401      AsmString = "ld1rb	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16402      break;
16403    }
16404    return false;
16405  case AArch64::LD1RD_IMM:
16406    if (MI->getNumOperands() == 4 &&
16407        MI->getOperand(0).isReg() &&
16408        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16409        MI->getOperand(1).isReg() &&
16410        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16411        MI->getOperand(2).isReg() &&
16412        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16413        MI->getOperand(3).isImm() &&
16414        MI->getOperand(3).getImm() == 0 &&
16415        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16416      // (LD1RD_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16417      AsmString = "ld1rd	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16418      break;
16419    }
16420    return false;
16421  case AArch64::LD1RH_D_IMM:
16422    if (MI->getNumOperands() == 4 &&
16423        MI->getOperand(0).isReg() &&
16424        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16425        MI->getOperand(1).isReg() &&
16426        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16427        MI->getOperand(2).isReg() &&
16428        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16429        MI->getOperand(3).isImm() &&
16430        MI->getOperand(3).getImm() == 0 &&
16431        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16432      // (LD1RH_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16433      AsmString = "ld1rh	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16434      break;
16435    }
16436    return false;
16437  case AArch64::LD1RH_IMM:
16438    if (MI->getNumOperands() == 4 &&
16439        MI->getOperand(0).isReg() &&
16440        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16441        MI->getOperand(1).isReg() &&
16442        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16443        MI->getOperand(2).isReg() &&
16444        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16445        MI->getOperand(3).isImm() &&
16446        MI->getOperand(3).getImm() == 0 &&
16447        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16448      // (LD1RH_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16449      AsmString = "ld1rh	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
16450      break;
16451    }
16452    return false;
16453  case AArch64::LD1RH_S_IMM:
16454    if (MI->getNumOperands() == 4 &&
16455        MI->getOperand(0).isReg() &&
16456        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16457        MI->getOperand(1).isReg() &&
16458        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16459        MI->getOperand(2).isReg() &&
16460        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16461        MI->getOperand(3).isImm() &&
16462        MI->getOperand(3).getImm() == 0 &&
16463        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16464      // (LD1RH_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16465      AsmString = "ld1rh	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16466      break;
16467    }
16468    return false;
16469  case AArch64::LD1RQ_B_IMM:
16470    if (MI->getNumOperands() == 4 &&
16471        MI->getOperand(0).isReg() &&
16472        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16473        MI->getOperand(1).isReg() &&
16474        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16475        MI->getOperand(2).isReg() &&
16476        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16477        MI->getOperand(3).isImm() &&
16478        MI->getOperand(3).getImm() == 0 &&
16479        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16480      // (LD1RQ_B_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16481      AsmString = "ld1rqb	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16482      break;
16483    }
16484    return false;
16485  case AArch64::LD1RQ_D_IMM:
16486    if (MI->getNumOperands() == 4 &&
16487        MI->getOperand(0).isReg() &&
16488        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16489        MI->getOperand(1).isReg() &&
16490        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16491        MI->getOperand(2).isReg() &&
16492        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16493        MI->getOperand(3).isImm() &&
16494        MI->getOperand(3).getImm() == 0 &&
16495        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16496      // (LD1RQ_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16497      AsmString = "ld1rqd	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16498      break;
16499    }
16500    return false;
16501  case AArch64::LD1RQ_H_IMM:
16502    if (MI->getNumOperands() == 4 &&
16503        MI->getOperand(0).isReg() &&
16504        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16505        MI->getOperand(1).isReg() &&
16506        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16507        MI->getOperand(2).isReg() &&
16508        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16509        MI->getOperand(3).isImm() &&
16510        MI->getOperand(3).getImm() == 0 &&
16511        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16512      // (LD1RQ_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16513      AsmString = "ld1rqh	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
16514      break;
16515    }
16516    return false;
16517  case AArch64::LD1RQ_W_IMM:
16518    if (MI->getNumOperands() == 4 &&
16519        MI->getOperand(0).isReg() &&
16520        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16521        MI->getOperand(1).isReg() &&
16522        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16523        MI->getOperand(2).isReg() &&
16524        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16525        MI->getOperand(3).isImm() &&
16526        MI->getOperand(3).getImm() == 0 &&
16527        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16528      // (LD1RQ_W_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16529      AsmString = "ld1rqw	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16530      break;
16531    }
16532    return false;
16533  case AArch64::LD1RSB_D_IMM:
16534    if (MI->getNumOperands() == 4 &&
16535        MI->getOperand(0).isReg() &&
16536        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16537        MI->getOperand(1).isReg() &&
16538        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16539        MI->getOperand(2).isReg() &&
16540        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16541        MI->getOperand(3).isImm() &&
16542        MI->getOperand(3).getImm() == 0 &&
16543        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16544      // (LD1RSB_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16545      AsmString = "ld1rsb	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16546      break;
16547    }
16548    return false;
16549  case AArch64::LD1RSB_H_IMM:
16550    if (MI->getNumOperands() == 4 &&
16551        MI->getOperand(0).isReg() &&
16552        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16553        MI->getOperand(1).isReg() &&
16554        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16555        MI->getOperand(2).isReg() &&
16556        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16557        MI->getOperand(3).isImm() &&
16558        MI->getOperand(3).getImm() == 0 &&
16559        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16560      // (LD1RSB_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16561      AsmString = "ld1rsb	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
16562      break;
16563    }
16564    return false;
16565  case AArch64::LD1RSB_S_IMM:
16566    if (MI->getNumOperands() == 4 &&
16567        MI->getOperand(0).isReg() &&
16568        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16569        MI->getOperand(1).isReg() &&
16570        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16571        MI->getOperand(2).isReg() &&
16572        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16573        MI->getOperand(3).isImm() &&
16574        MI->getOperand(3).getImm() == 0 &&
16575        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16576      // (LD1RSB_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16577      AsmString = "ld1rsb	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16578      break;
16579    }
16580    return false;
16581  case AArch64::LD1RSH_D_IMM:
16582    if (MI->getNumOperands() == 4 &&
16583        MI->getOperand(0).isReg() &&
16584        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16585        MI->getOperand(1).isReg() &&
16586        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16587        MI->getOperand(2).isReg() &&
16588        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16589        MI->getOperand(3).isImm() &&
16590        MI->getOperand(3).getImm() == 0 &&
16591        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16592      // (LD1RSH_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16593      AsmString = "ld1rsh	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16594      break;
16595    }
16596    return false;
16597  case AArch64::LD1RSH_S_IMM:
16598    if (MI->getNumOperands() == 4 &&
16599        MI->getOperand(0).isReg() &&
16600        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16601        MI->getOperand(1).isReg() &&
16602        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16603        MI->getOperand(2).isReg() &&
16604        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16605        MI->getOperand(3).isImm() &&
16606        MI->getOperand(3).getImm() == 0 &&
16607        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16608      // (LD1RSH_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16609      AsmString = "ld1rsh	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16610      break;
16611    }
16612    return false;
16613  case AArch64::LD1RSW_IMM:
16614    if (MI->getNumOperands() == 4 &&
16615        MI->getOperand(0).isReg() &&
16616        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16617        MI->getOperand(1).isReg() &&
16618        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16619        MI->getOperand(2).isReg() &&
16620        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16621        MI->getOperand(3).isImm() &&
16622        MI->getOperand(3).getImm() == 0 &&
16623        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16624      // (LD1RSW_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16625      AsmString = "ld1rsw	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16626      break;
16627    }
16628    return false;
16629  case AArch64::LD1RW_D_IMM:
16630    if (MI->getNumOperands() == 4 &&
16631        MI->getOperand(0).isReg() &&
16632        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16633        MI->getOperand(1).isReg() &&
16634        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16635        MI->getOperand(2).isReg() &&
16636        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16637        MI->getOperand(3).isImm() &&
16638        MI->getOperand(3).getImm() == 0 &&
16639        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16640      // (LD1RW_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16641      AsmString = "ld1rw	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16642      break;
16643    }
16644    return false;
16645  case AArch64::LD1RW_IMM:
16646    if (MI->getNumOperands() == 4 &&
16647        MI->getOperand(0).isReg() &&
16648        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16649        MI->getOperand(1).isReg() &&
16650        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16651        MI->getOperand(2).isReg() &&
16652        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16653        MI->getOperand(3).isImm() &&
16654        MI->getOperand(3).getImm() == 0 &&
16655        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16656      // (LD1RW_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16657      AsmString = "ld1rw	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16658      break;
16659    }
16660    return false;
16661  case AArch64::LD1Rv16b_POST:
16662    if (MI->getNumOperands() == 4 &&
16663        MI->getOperand(0).isReg() &&
16664        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16665        MI->getOperand(1).isReg() &&
16666        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16667        MI->getOperand(3).getReg() == AArch64::XZR &&
16668        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16669      // (LD1Rv16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
16670      AsmString = "ld1r	$\xFF\x02\x25, [$\x01], #1";
16671      break;
16672    }
16673    return false;
16674  case AArch64::LD1Rv1d_POST:
16675    if (MI->getNumOperands() == 4 &&
16676        MI->getOperand(0).isReg() &&
16677        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16678        MI->getOperand(1).isReg() &&
16679        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16680        MI->getOperand(3).getReg() == AArch64::XZR &&
16681        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16682      // (LD1Rv1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
16683      AsmString = "ld1r	$\xFF\x02\x26, [$\x01], #8";
16684      break;
16685    }
16686    return false;
16687  case AArch64::LD1Rv2d_POST:
16688    if (MI->getNumOperands() == 4 &&
16689        MI->getOperand(0).isReg() &&
16690        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16691        MI->getOperand(1).isReg() &&
16692        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16693        MI->getOperand(3).getReg() == AArch64::XZR &&
16694        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16695      // (LD1Rv2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
16696      AsmString = "ld1r	$\xFF\x02\x27, [$\x01], #8";
16697      break;
16698    }
16699    return false;
16700  case AArch64::LD1Rv2s_POST:
16701    if (MI->getNumOperands() == 4 &&
16702        MI->getOperand(0).isReg() &&
16703        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16704        MI->getOperand(1).isReg() &&
16705        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16706        MI->getOperand(3).getReg() == AArch64::XZR &&
16707        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16708      // (LD1Rv2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
16709      AsmString = "ld1r	$\xFF\x02\x28, [$\x01], #4";
16710      break;
16711    }
16712    return false;
16713  case AArch64::LD1Rv4h_POST:
16714    if (MI->getNumOperands() == 4 &&
16715        MI->getOperand(0).isReg() &&
16716        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16717        MI->getOperand(1).isReg() &&
16718        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16719        MI->getOperand(3).getReg() == AArch64::XZR &&
16720        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16721      // (LD1Rv4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
16722      AsmString = "ld1r	$\xFF\x02\x29, [$\x01], #2";
16723      break;
16724    }
16725    return false;
16726  case AArch64::LD1Rv4s_POST:
16727    if (MI->getNumOperands() == 4 &&
16728        MI->getOperand(0).isReg() &&
16729        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16730        MI->getOperand(1).isReg() &&
16731        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16732        MI->getOperand(3).getReg() == AArch64::XZR &&
16733        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16734      // (LD1Rv4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
16735      AsmString = "ld1r	$\xFF\x02\x2A, [$\x01], #4";
16736      break;
16737    }
16738    return false;
16739  case AArch64::LD1Rv8b_POST:
16740    if (MI->getNumOperands() == 4 &&
16741        MI->getOperand(0).isReg() &&
16742        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16743        MI->getOperand(1).isReg() &&
16744        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16745        MI->getOperand(3).getReg() == AArch64::XZR &&
16746        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16747      // (LD1Rv8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
16748      AsmString = "ld1r	$\xFF\x02\x2B, [$\x01], #1";
16749      break;
16750    }
16751    return false;
16752  case AArch64::LD1Rv8h_POST:
16753    if (MI->getNumOperands() == 4 &&
16754        MI->getOperand(0).isReg() &&
16755        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16756        MI->getOperand(1).isReg() &&
16757        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16758        MI->getOperand(3).getReg() == AArch64::XZR &&
16759        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16760      // (LD1Rv8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
16761      AsmString = "ld1r	$\xFF\x02\x2C, [$\x01], #2";
16762      break;
16763    }
16764    return false;
16765  case AArch64::LD1SB_D_IMM_REAL:
16766    if (MI->getNumOperands() == 4 &&
16767        MI->getOperand(0).isReg() &&
16768        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16769        MI->getOperand(1).isReg() &&
16770        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16771        MI->getOperand(2).isReg() &&
16772        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16773        MI->getOperand(3).isImm() &&
16774        MI->getOperand(3).getImm() == 0 &&
16775        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16776      // (LD1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16777      AsmString = "ld1sb	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16778      break;
16779    }
16780    return false;
16781  case AArch64::LD1SB_H_IMM_REAL:
16782    if (MI->getNumOperands() == 4 &&
16783        MI->getOperand(0).isReg() &&
16784        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16785        MI->getOperand(1).isReg() &&
16786        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16787        MI->getOperand(2).isReg() &&
16788        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16789        MI->getOperand(3).isImm() &&
16790        MI->getOperand(3).getImm() == 0 &&
16791        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16792      // (LD1SB_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16793      AsmString = "ld1sb	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
16794      break;
16795    }
16796    return false;
16797  case AArch64::LD1SB_S_IMM_REAL:
16798    if (MI->getNumOperands() == 4 &&
16799        MI->getOperand(0).isReg() &&
16800        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16801        MI->getOperand(1).isReg() &&
16802        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16803        MI->getOperand(2).isReg() &&
16804        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16805        MI->getOperand(3).isImm() &&
16806        MI->getOperand(3).getImm() == 0 &&
16807        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16808      // (LD1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16809      AsmString = "ld1sb	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16810      break;
16811    }
16812    return false;
16813  case AArch64::LD1SH_D_IMM_REAL:
16814    if (MI->getNumOperands() == 4 &&
16815        MI->getOperand(0).isReg() &&
16816        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16817        MI->getOperand(1).isReg() &&
16818        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16819        MI->getOperand(2).isReg() &&
16820        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16821        MI->getOperand(3).isImm() &&
16822        MI->getOperand(3).getImm() == 0 &&
16823        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16824      // (LD1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16825      AsmString = "ld1sh	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16826      break;
16827    }
16828    return false;
16829  case AArch64::LD1SH_S_IMM_REAL:
16830    if (MI->getNumOperands() == 4 &&
16831        MI->getOperand(0).isReg() &&
16832        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16833        MI->getOperand(1).isReg() &&
16834        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16835        MI->getOperand(2).isReg() &&
16836        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16837        MI->getOperand(3).isImm() &&
16838        MI->getOperand(3).getImm() == 0 &&
16839        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16840      // (LD1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16841      AsmString = "ld1sh	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16842      break;
16843    }
16844    return false;
16845  case AArch64::LD1SW_D_IMM_REAL:
16846    if (MI->getNumOperands() == 4 &&
16847        MI->getOperand(0).isReg() &&
16848        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16849        MI->getOperand(1).isReg() &&
16850        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16851        MI->getOperand(2).isReg() &&
16852        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16853        MI->getOperand(3).isImm() &&
16854        MI->getOperand(3).getImm() == 0 &&
16855        STI.getFeatureBits()[AArch64::FeatureSVE]) {
16856      // (LD1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16857      AsmString = "ld1sw	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16858      break;
16859    }
16860    return false;
16861  case AArch64::LD1Threev16b_POST:
16862    if (MI->getNumOperands() == 4 &&
16863        MI->getOperand(0).isReg() &&
16864        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16865        MI->getOperand(1).isReg() &&
16866        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16867        MI->getOperand(3).getReg() == AArch64::XZR &&
16868        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16869      // (LD1Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
16870      AsmString = "ld1	$\xFF\x02\x25, [$\x01], #48";
16871      break;
16872    }
16873    return false;
16874  case AArch64::LD1Threev1d_POST:
16875    if (MI->getNumOperands() == 4 &&
16876        MI->getOperand(0).isReg() &&
16877        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16878        MI->getOperand(1).isReg() &&
16879        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16880        MI->getOperand(3).getReg() == AArch64::XZR &&
16881        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16882      // (LD1Threev1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
16883      AsmString = "ld1	$\xFF\x02\x26, [$\x01], #24";
16884      break;
16885    }
16886    return false;
16887  case AArch64::LD1Threev2d_POST:
16888    if (MI->getNumOperands() == 4 &&
16889        MI->getOperand(0).isReg() &&
16890        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16891        MI->getOperand(1).isReg() &&
16892        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16893        MI->getOperand(3).getReg() == AArch64::XZR &&
16894        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16895      // (LD1Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
16896      AsmString = "ld1	$\xFF\x02\x27, [$\x01], #48";
16897      break;
16898    }
16899    return false;
16900  case AArch64::LD1Threev2s_POST:
16901    if (MI->getNumOperands() == 4 &&
16902        MI->getOperand(0).isReg() &&
16903        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16904        MI->getOperand(1).isReg() &&
16905        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16906        MI->getOperand(3).getReg() == AArch64::XZR &&
16907        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16908      // (LD1Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
16909      AsmString = "ld1	$\xFF\x02\x28, [$\x01], #24";
16910      break;
16911    }
16912    return false;
16913  case AArch64::LD1Threev4h_POST:
16914    if (MI->getNumOperands() == 4 &&
16915        MI->getOperand(0).isReg() &&
16916        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16917        MI->getOperand(1).isReg() &&
16918        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16919        MI->getOperand(3).getReg() == AArch64::XZR &&
16920        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16921      // (LD1Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
16922      AsmString = "ld1	$\xFF\x02\x29, [$\x01], #24";
16923      break;
16924    }
16925    return false;
16926  case AArch64::LD1Threev4s_POST:
16927    if (MI->getNumOperands() == 4 &&
16928        MI->getOperand(0).isReg() &&
16929        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16930        MI->getOperand(1).isReg() &&
16931        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16932        MI->getOperand(3).getReg() == AArch64::XZR &&
16933        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16934      // (LD1Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
16935      AsmString = "ld1	$\xFF\x02\x2A, [$\x01], #48";
16936      break;
16937    }
16938    return false;
16939  case AArch64::LD1Threev8b_POST:
16940    if (MI->getNumOperands() == 4 &&
16941        MI->getOperand(0).isReg() &&
16942        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16943        MI->getOperand(1).isReg() &&
16944        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16945        MI->getOperand(3).getReg() == AArch64::XZR &&
16946        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16947      // (LD1Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
16948      AsmString = "ld1	$\xFF\x02\x2B, [$\x01], #24";
16949      break;
16950    }
16951    return false;
16952  case AArch64::LD1Threev8h_POST:
16953    if (MI->getNumOperands() == 4 &&
16954        MI->getOperand(0).isReg() &&
16955        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16956        MI->getOperand(1).isReg() &&
16957        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16958        MI->getOperand(3).getReg() == AArch64::XZR &&
16959        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16960      // (LD1Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
16961      AsmString = "ld1	$\xFF\x02\x2C, [$\x01], #48";
16962      break;
16963    }
16964    return false;
16965  case AArch64::LD1Twov16b_POST:
16966    if (MI->getNumOperands() == 4 &&
16967        MI->getOperand(0).isReg() &&
16968        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16969        MI->getOperand(1).isReg() &&
16970        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
16971        MI->getOperand(3).getReg() == AArch64::XZR &&
16972        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16973      // (LD1Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
16974      AsmString = "ld1	$\xFF\x02\x25, [$\x01], #32";
16975      break;
16976    }
16977    return false;
16978  case AArch64::LD1Twov1d_POST:
16979    if (MI->getNumOperands() == 4 &&
16980        MI->getOperand(0).isReg() &&
16981        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16982        MI->getOperand(1).isReg() &&
16983        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
16984        MI->getOperand(3).getReg() == AArch64::XZR &&
16985        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16986      // (LD1Twov1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
16987      AsmString = "ld1	$\xFF\x02\x26, [$\x01], #16";
16988      break;
16989    }
16990    return false;
16991  case AArch64::LD1Twov2d_POST:
16992    if (MI->getNumOperands() == 4 &&
16993        MI->getOperand(0).isReg() &&
16994        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16995        MI->getOperand(1).isReg() &&
16996        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
16997        MI->getOperand(3).getReg() == AArch64::XZR &&
16998        STI.getFeatureBits()[AArch64::FeatureNEON]) {
16999      // (LD1Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
17000      AsmString = "ld1	$\xFF\x02\x27, [$\x01], #32";
17001      break;
17002    }
17003    return false;
17004  case AArch64::LD1Twov2s_POST:
17005    if (MI->getNumOperands() == 4 &&
17006        MI->getOperand(0).isReg() &&
17007        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17008        MI->getOperand(1).isReg() &&
17009        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17010        MI->getOperand(3).getReg() == AArch64::XZR &&
17011        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17012      // (LD1Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
17013      AsmString = "ld1	$\xFF\x02\x28, [$\x01], #16";
17014      break;
17015    }
17016    return false;
17017  case AArch64::LD1Twov4h_POST:
17018    if (MI->getNumOperands() == 4 &&
17019        MI->getOperand(0).isReg() &&
17020        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17021        MI->getOperand(1).isReg() &&
17022        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17023        MI->getOperand(3).getReg() == AArch64::XZR &&
17024        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17025      // (LD1Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
17026      AsmString = "ld1	$\xFF\x02\x29, [$\x01], #16";
17027      break;
17028    }
17029    return false;
17030  case AArch64::LD1Twov4s_POST:
17031    if (MI->getNumOperands() == 4 &&
17032        MI->getOperand(0).isReg() &&
17033        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17034        MI->getOperand(1).isReg() &&
17035        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17036        MI->getOperand(3).getReg() == AArch64::XZR &&
17037        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17038      // (LD1Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
17039      AsmString = "ld1	$\xFF\x02\x2A, [$\x01], #32";
17040      break;
17041    }
17042    return false;
17043  case AArch64::LD1Twov8b_POST:
17044    if (MI->getNumOperands() == 4 &&
17045        MI->getOperand(0).isReg() &&
17046        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17047        MI->getOperand(1).isReg() &&
17048        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17049        MI->getOperand(3).getReg() == AArch64::XZR &&
17050        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17051      // (LD1Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
17052      AsmString = "ld1	$\xFF\x02\x2B, [$\x01], #16";
17053      break;
17054    }
17055    return false;
17056  case AArch64::LD1Twov8h_POST:
17057    if (MI->getNumOperands() == 4 &&
17058        MI->getOperand(0).isReg() &&
17059        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17060        MI->getOperand(1).isReg() &&
17061        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17062        MI->getOperand(3).getReg() == AArch64::XZR &&
17063        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17064      // (LD1Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
17065      AsmString = "ld1	$\xFF\x02\x2C, [$\x01], #32";
17066      break;
17067    }
17068    return false;
17069  case AArch64::LD1W_D_IMM_REAL:
17070    if (MI->getNumOperands() == 4 &&
17071        MI->getOperand(0).isReg() &&
17072        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17073        MI->getOperand(1).isReg() &&
17074        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17075        MI->getOperand(2).isReg() &&
17076        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17077        MI->getOperand(3).isImm() &&
17078        MI->getOperand(3).getImm() == 0 &&
17079        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17080      // (LD1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17081      AsmString = "ld1w	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17082      break;
17083    }
17084    return false;
17085  case AArch64::LD1W_IMM_REAL:
17086    if (MI->getNumOperands() == 4 &&
17087        MI->getOperand(0).isReg() &&
17088        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17089        MI->getOperand(1).isReg() &&
17090        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17091        MI->getOperand(2).isReg() &&
17092        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17093        MI->getOperand(3).isImm() &&
17094        MI->getOperand(3).getImm() == 0 &&
17095        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17096      // (LD1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17097      AsmString = "ld1w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17098      break;
17099    }
17100    return false;
17101  case AArch64::LD1i16_POST:
17102    if (MI->getNumOperands() == 6 &&
17103        MI->getOperand(0).isReg() &&
17104        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17105        MI->getOperand(1).isReg() &&
17106        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17107        MI->getOperand(5).getReg() == AArch64::XZR &&
17108        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17109      // (LD1i16_POST GPR64sp:$Rn, VecListOneh:$Vt, VectorIndexH:$idx, XZR)
17110      AsmString = "ld1	$\xFF\x02\x2D$\xFF\x04\x19, [$\x01], #2";
17111      break;
17112    }
17113    return false;
17114  case AArch64::LD1i32_POST:
17115    if (MI->getNumOperands() == 6 &&
17116        MI->getOperand(0).isReg() &&
17117        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17118        MI->getOperand(1).isReg() &&
17119        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17120        MI->getOperand(5).getReg() == AArch64::XZR &&
17121        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17122      // (LD1i32_POST GPR64sp:$Rn, VecListOnes:$Vt, VectorIndexS:$idx, XZR)
17123      AsmString = "ld1	$\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #4";
17124      break;
17125    }
17126    return false;
17127  case AArch64::LD1i64_POST:
17128    if (MI->getNumOperands() == 6 &&
17129        MI->getOperand(0).isReg() &&
17130        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17131        MI->getOperand(1).isReg() &&
17132        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17133        MI->getOperand(5).getReg() == AArch64::XZR &&
17134        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17135      // (LD1i64_POST GPR64sp:$Rn, VecListOned:$Vt, VectorIndexD:$idx, XZR)
17136      AsmString = "ld1	$\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #8";
17137      break;
17138    }
17139    return false;
17140  case AArch64::LD1i8_POST:
17141    if (MI->getNumOperands() == 6 &&
17142        MI->getOperand(0).isReg() &&
17143        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17144        MI->getOperand(1).isReg() &&
17145        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17146        MI->getOperand(5).getReg() == AArch64::XZR &&
17147        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17148      // (LD1i8_POST GPR64sp:$Rn, VecListOneb:$Vt, VectorIndexB:$idx, XZR)
17149      AsmString = "ld1	$\xFF\x02\x30$\xFF\x04\x19, [$\x01], #1";
17150      break;
17151    }
17152    return false;
17153  case AArch64::LD2B_IMM:
17154    if (MI->getNumOperands() == 4 &&
17155        MI->getOperand(0).isReg() &&
17156        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17157        MI->getOperand(1).isReg() &&
17158        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17159        MI->getOperand(2).isReg() &&
17160        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17161        MI->getOperand(3).isImm() &&
17162        MI->getOperand(3).getImm() == 0 &&
17163        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17164      // (LD2B_IMM ZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17165      AsmString = "ld2b	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
17166      break;
17167    }
17168    return false;
17169  case AArch64::LD2D_IMM:
17170    if (MI->getNumOperands() == 4 &&
17171        MI->getOperand(0).isReg() &&
17172        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17173        MI->getOperand(1).isReg() &&
17174        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17175        MI->getOperand(2).isReg() &&
17176        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17177        MI->getOperand(3).isImm() &&
17178        MI->getOperand(3).getImm() == 0 &&
17179        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17180      // (LD2D_IMM ZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17181      AsmString = "ld2d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17182      break;
17183    }
17184    return false;
17185  case AArch64::LD2H_IMM:
17186    if (MI->getNumOperands() == 4 &&
17187        MI->getOperand(0).isReg() &&
17188        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17189        MI->getOperand(1).isReg() &&
17190        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17191        MI->getOperand(2).isReg() &&
17192        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17193        MI->getOperand(3).isImm() &&
17194        MI->getOperand(3).getImm() == 0 &&
17195        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17196      // (LD2H_IMM ZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17197      AsmString = "ld2h	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
17198      break;
17199    }
17200    return false;
17201  case AArch64::LD2Rv16b_POST:
17202    if (MI->getNumOperands() == 4 &&
17203        MI->getOperand(0).isReg() &&
17204        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17205        MI->getOperand(1).isReg() &&
17206        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17207        MI->getOperand(3).getReg() == AArch64::XZR &&
17208        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17209      // (LD2Rv16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
17210      AsmString = "ld2r	$\xFF\x02\x25, [$\x01], #2";
17211      break;
17212    }
17213    return false;
17214  case AArch64::LD2Rv1d_POST:
17215    if (MI->getNumOperands() == 4 &&
17216        MI->getOperand(0).isReg() &&
17217        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17218        MI->getOperand(1).isReg() &&
17219        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17220        MI->getOperand(3).getReg() == AArch64::XZR &&
17221        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17222      // (LD2Rv1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
17223      AsmString = "ld2r	$\xFF\x02\x26, [$\x01], #16";
17224      break;
17225    }
17226    return false;
17227  case AArch64::LD2Rv2d_POST:
17228    if (MI->getNumOperands() == 4 &&
17229        MI->getOperand(0).isReg() &&
17230        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17231        MI->getOperand(1).isReg() &&
17232        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17233        MI->getOperand(3).getReg() == AArch64::XZR &&
17234        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17235      // (LD2Rv2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
17236      AsmString = "ld2r	$\xFF\x02\x27, [$\x01], #16";
17237      break;
17238    }
17239    return false;
17240  case AArch64::LD2Rv2s_POST:
17241    if (MI->getNumOperands() == 4 &&
17242        MI->getOperand(0).isReg() &&
17243        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17244        MI->getOperand(1).isReg() &&
17245        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17246        MI->getOperand(3).getReg() == AArch64::XZR &&
17247        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17248      // (LD2Rv2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
17249      AsmString = "ld2r	$\xFF\x02\x28, [$\x01], #8";
17250      break;
17251    }
17252    return false;
17253  case AArch64::LD2Rv4h_POST:
17254    if (MI->getNumOperands() == 4 &&
17255        MI->getOperand(0).isReg() &&
17256        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17257        MI->getOperand(1).isReg() &&
17258        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17259        MI->getOperand(3).getReg() == AArch64::XZR &&
17260        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17261      // (LD2Rv4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
17262      AsmString = "ld2r	$\xFF\x02\x29, [$\x01], #4";
17263      break;
17264    }
17265    return false;
17266  case AArch64::LD2Rv4s_POST:
17267    if (MI->getNumOperands() == 4 &&
17268        MI->getOperand(0).isReg() &&
17269        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17270        MI->getOperand(1).isReg() &&
17271        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17272        MI->getOperand(3).getReg() == AArch64::XZR &&
17273        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17274      // (LD2Rv4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
17275      AsmString = "ld2r	$\xFF\x02\x2A, [$\x01], #8";
17276      break;
17277    }
17278    return false;
17279  case AArch64::LD2Rv8b_POST:
17280    if (MI->getNumOperands() == 4 &&
17281        MI->getOperand(0).isReg() &&
17282        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17283        MI->getOperand(1).isReg() &&
17284        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17285        MI->getOperand(3).getReg() == AArch64::XZR &&
17286        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17287      // (LD2Rv8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
17288      AsmString = "ld2r	$\xFF\x02\x2B, [$\x01], #2";
17289      break;
17290    }
17291    return false;
17292  case AArch64::LD2Rv8h_POST:
17293    if (MI->getNumOperands() == 4 &&
17294        MI->getOperand(0).isReg() &&
17295        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17296        MI->getOperand(1).isReg() &&
17297        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17298        MI->getOperand(3).getReg() == AArch64::XZR &&
17299        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17300      // (LD2Rv8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
17301      AsmString = "ld2r	$\xFF\x02\x2C, [$\x01], #4";
17302      break;
17303    }
17304    return false;
17305  case AArch64::LD2Twov16b_POST:
17306    if (MI->getNumOperands() == 4 &&
17307        MI->getOperand(0).isReg() &&
17308        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17309        MI->getOperand(1).isReg() &&
17310        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17311        MI->getOperand(3).getReg() == AArch64::XZR &&
17312        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17313      // (LD2Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
17314      AsmString = "ld2	$\xFF\x02\x25, [$\x01], #32";
17315      break;
17316    }
17317    return false;
17318  case AArch64::LD2Twov2d_POST:
17319    if (MI->getNumOperands() == 4 &&
17320        MI->getOperand(0).isReg() &&
17321        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17322        MI->getOperand(1).isReg() &&
17323        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17324        MI->getOperand(3).getReg() == AArch64::XZR &&
17325        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17326      // (LD2Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
17327      AsmString = "ld2	$\xFF\x02\x27, [$\x01], #32";
17328      break;
17329    }
17330    return false;
17331  case AArch64::LD2Twov2s_POST:
17332    if (MI->getNumOperands() == 4 &&
17333        MI->getOperand(0).isReg() &&
17334        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17335        MI->getOperand(1).isReg() &&
17336        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17337        MI->getOperand(3).getReg() == AArch64::XZR &&
17338        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17339      // (LD2Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
17340      AsmString = "ld2	$\xFF\x02\x28, [$\x01], #16";
17341      break;
17342    }
17343    return false;
17344  case AArch64::LD2Twov4h_POST:
17345    if (MI->getNumOperands() == 4 &&
17346        MI->getOperand(0).isReg() &&
17347        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17348        MI->getOperand(1).isReg() &&
17349        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17350        MI->getOperand(3).getReg() == AArch64::XZR &&
17351        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17352      // (LD2Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
17353      AsmString = "ld2	$\xFF\x02\x29, [$\x01], #16";
17354      break;
17355    }
17356    return false;
17357  case AArch64::LD2Twov4s_POST:
17358    if (MI->getNumOperands() == 4 &&
17359        MI->getOperand(0).isReg() &&
17360        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17361        MI->getOperand(1).isReg() &&
17362        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17363        MI->getOperand(3).getReg() == AArch64::XZR &&
17364        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17365      // (LD2Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
17366      AsmString = "ld2	$\xFF\x02\x2A, [$\x01], #32";
17367      break;
17368    }
17369    return false;
17370  case AArch64::LD2Twov8b_POST:
17371    if (MI->getNumOperands() == 4 &&
17372        MI->getOperand(0).isReg() &&
17373        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17374        MI->getOperand(1).isReg() &&
17375        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17376        MI->getOperand(3).getReg() == AArch64::XZR &&
17377        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17378      // (LD2Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
17379      AsmString = "ld2	$\xFF\x02\x2B, [$\x01], #16";
17380      break;
17381    }
17382    return false;
17383  case AArch64::LD2Twov8h_POST:
17384    if (MI->getNumOperands() == 4 &&
17385        MI->getOperand(0).isReg() &&
17386        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17387        MI->getOperand(1).isReg() &&
17388        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17389        MI->getOperand(3).getReg() == AArch64::XZR &&
17390        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17391      // (LD2Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
17392      AsmString = "ld2	$\xFF\x02\x2C, [$\x01], #32";
17393      break;
17394    }
17395    return false;
17396  case AArch64::LD2W_IMM:
17397    if (MI->getNumOperands() == 4 &&
17398        MI->getOperand(0).isReg() &&
17399        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17400        MI->getOperand(1).isReg() &&
17401        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17402        MI->getOperand(2).isReg() &&
17403        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17404        MI->getOperand(3).isImm() &&
17405        MI->getOperand(3).getImm() == 0 &&
17406        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17407      // (LD2W_IMM ZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17408      AsmString = "ld2w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17409      break;
17410    }
17411    return false;
17412  case AArch64::LD2i16_POST:
17413    if (MI->getNumOperands() == 6 &&
17414        MI->getOperand(0).isReg() &&
17415        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17416        MI->getOperand(1).isReg() &&
17417        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17418        MI->getOperand(5).getReg() == AArch64::XZR &&
17419        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17420      // (LD2i16_POST GPR64sp:$Rn, VecListTwoh:$Vt, VectorIndexH:$idx, XZR)
17421      AsmString = "ld2	$\xFF\x02\x2D$\xFF\x04\x19, [$\x01], #4";
17422      break;
17423    }
17424    return false;
17425  case AArch64::LD2i32_POST:
17426    if (MI->getNumOperands() == 6 &&
17427        MI->getOperand(0).isReg() &&
17428        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17429        MI->getOperand(1).isReg() &&
17430        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17431        MI->getOperand(5).getReg() == AArch64::XZR &&
17432        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17433      // (LD2i32_POST GPR64sp:$Rn, VecListTwos:$Vt, VectorIndexS:$idx, XZR)
17434      AsmString = "ld2	$\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #8";
17435      break;
17436    }
17437    return false;
17438  case AArch64::LD2i64_POST:
17439    if (MI->getNumOperands() == 6 &&
17440        MI->getOperand(0).isReg() &&
17441        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17442        MI->getOperand(1).isReg() &&
17443        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17444        MI->getOperand(5).getReg() == AArch64::XZR &&
17445        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17446      // (LD2i64_POST GPR64sp:$Rn, VecListTwod:$Vt, VectorIndexD:$idx, XZR)
17447      AsmString = "ld2	$\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #16";
17448      break;
17449    }
17450    return false;
17451  case AArch64::LD2i8_POST:
17452    if (MI->getNumOperands() == 6 &&
17453        MI->getOperand(0).isReg() &&
17454        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17455        MI->getOperand(1).isReg() &&
17456        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17457        MI->getOperand(5).getReg() == AArch64::XZR &&
17458        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17459      // (LD2i8_POST GPR64sp:$Rn, VecListTwob:$Vt, VectorIndexB:$idx, XZR)
17460      AsmString = "ld2	$\xFF\x02\x30$\xFF\x04\x19, [$\x01], #2";
17461      break;
17462    }
17463    return false;
17464  case AArch64::LD3B_IMM:
17465    if (MI->getNumOperands() == 4 &&
17466        MI->getOperand(0).isReg() &&
17467        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17468        MI->getOperand(1).isReg() &&
17469        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17470        MI->getOperand(2).isReg() &&
17471        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17472        MI->getOperand(3).isImm() &&
17473        MI->getOperand(3).getImm() == 0 &&
17474        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17475      // (LD3B_IMM ZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17476      AsmString = "ld3b	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
17477      break;
17478    }
17479    return false;
17480  case AArch64::LD3D_IMM:
17481    if (MI->getNumOperands() == 4 &&
17482        MI->getOperand(0).isReg() &&
17483        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17484        MI->getOperand(1).isReg() &&
17485        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17486        MI->getOperand(2).isReg() &&
17487        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17488        MI->getOperand(3).isImm() &&
17489        MI->getOperand(3).getImm() == 0 &&
17490        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17491      // (LD3D_IMM ZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17492      AsmString = "ld3d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17493      break;
17494    }
17495    return false;
17496  case AArch64::LD3H_IMM:
17497    if (MI->getNumOperands() == 4 &&
17498        MI->getOperand(0).isReg() &&
17499        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17500        MI->getOperand(1).isReg() &&
17501        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17502        MI->getOperand(2).isReg() &&
17503        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17504        MI->getOperand(3).isImm() &&
17505        MI->getOperand(3).getImm() == 0 &&
17506        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17507      // (LD3H_IMM ZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17508      AsmString = "ld3h	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
17509      break;
17510    }
17511    return false;
17512  case AArch64::LD3Rv16b_POST:
17513    if (MI->getNumOperands() == 4 &&
17514        MI->getOperand(0).isReg() &&
17515        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17516        MI->getOperand(1).isReg() &&
17517        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17518        MI->getOperand(3).getReg() == AArch64::XZR &&
17519        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17520      // (LD3Rv16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
17521      AsmString = "ld3r	$\xFF\x02\x25, [$\x01], #3";
17522      break;
17523    }
17524    return false;
17525  case AArch64::LD3Rv1d_POST:
17526    if (MI->getNumOperands() == 4 &&
17527        MI->getOperand(0).isReg() &&
17528        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17529        MI->getOperand(1).isReg() &&
17530        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17531        MI->getOperand(3).getReg() == AArch64::XZR &&
17532        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17533      // (LD3Rv1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
17534      AsmString = "ld3r	$\xFF\x02\x26, [$\x01], #24";
17535      break;
17536    }
17537    return false;
17538  case AArch64::LD3Rv2d_POST:
17539    if (MI->getNumOperands() == 4 &&
17540        MI->getOperand(0).isReg() &&
17541        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17542        MI->getOperand(1).isReg() &&
17543        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17544        MI->getOperand(3).getReg() == AArch64::XZR &&
17545        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17546      // (LD3Rv2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
17547      AsmString = "ld3r	$\xFF\x02\x27, [$\x01], #24";
17548      break;
17549    }
17550    return false;
17551  case AArch64::LD3Rv2s_POST:
17552    if (MI->getNumOperands() == 4 &&
17553        MI->getOperand(0).isReg() &&
17554        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17555        MI->getOperand(1).isReg() &&
17556        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17557        MI->getOperand(3).getReg() == AArch64::XZR &&
17558        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17559      // (LD3Rv2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
17560      AsmString = "ld3r	$\xFF\x02\x28, [$\x01], #12";
17561      break;
17562    }
17563    return false;
17564  case AArch64::LD3Rv4h_POST:
17565    if (MI->getNumOperands() == 4 &&
17566        MI->getOperand(0).isReg() &&
17567        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17568        MI->getOperand(1).isReg() &&
17569        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17570        MI->getOperand(3).getReg() == AArch64::XZR &&
17571        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17572      // (LD3Rv4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
17573      AsmString = "ld3r	$\xFF\x02\x29, [$\x01], #6";
17574      break;
17575    }
17576    return false;
17577  case AArch64::LD3Rv4s_POST:
17578    if (MI->getNumOperands() == 4 &&
17579        MI->getOperand(0).isReg() &&
17580        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17581        MI->getOperand(1).isReg() &&
17582        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17583        MI->getOperand(3).getReg() == AArch64::XZR &&
17584        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17585      // (LD3Rv4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
17586      AsmString = "ld3r	$\xFF\x02\x2A, [$\x01], #12";
17587      break;
17588    }
17589    return false;
17590  case AArch64::LD3Rv8b_POST:
17591    if (MI->getNumOperands() == 4 &&
17592        MI->getOperand(0).isReg() &&
17593        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17594        MI->getOperand(1).isReg() &&
17595        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17596        MI->getOperand(3).getReg() == AArch64::XZR &&
17597        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17598      // (LD3Rv8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
17599      AsmString = "ld3r	$\xFF\x02\x2B, [$\x01], #3";
17600      break;
17601    }
17602    return false;
17603  case AArch64::LD3Rv8h_POST:
17604    if (MI->getNumOperands() == 4 &&
17605        MI->getOperand(0).isReg() &&
17606        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17607        MI->getOperand(1).isReg() &&
17608        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17609        MI->getOperand(3).getReg() == AArch64::XZR &&
17610        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17611      // (LD3Rv8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
17612      AsmString = "ld3r	$\xFF\x02\x2C, [$\x01], #6";
17613      break;
17614    }
17615    return false;
17616  case AArch64::LD3Threev16b_POST:
17617    if (MI->getNumOperands() == 4 &&
17618        MI->getOperand(0).isReg() &&
17619        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17620        MI->getOperand(1).isReg() &&
17621        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17622        MI->getOperand(3).getReg() == AArch64::XZR &&
17623        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17624      // (LD3Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
17625      AsmString = "ld3	$\xFF\x02\x25, [$\x01], #48";
17626      break;
17627    }
17628    return false;
17629  case AArch64::LD3Threev2d_POST:
17630    if (MI->getNumOperands() == 4 &&
17631        MI->getOperand(0).isReg() &&
17632        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17633        MI->getOperand(1).isReg() &&
17634        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17635        MI->getOperand(3).getReg() == AArch64::XZR &&
17636        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17637      // (LD3Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
17638      AsmString = "ld3	$\xFF\x02\x27, [$\x01], #48";
17639      break;
17640    }
17641    return false;
17642  case AArch64::LD3Threev2s_POST:
17643    if (MI->getNumOperands() == 4 &&
17644        MI->getOperand(0).isReg() &&
17645        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17646        MI->getOperand(1).isReg() &&
17647        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17648        MI->getOperand(3).getReg() == AArch64::XZR &&
17649        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17650      // (LD3Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
17651      AsmString = "ld3	$\xFF\x02\x28, [$\x01], #24";
17652      break;
17653    }
17654    return false;
17655  case AArch64::LD3Threev4h_POST:
17656    if (MI->getNumOperands() == 4 &&
17657        MI->getOperand(0).isReg() &&
17658        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17659        MI->getOperand(1).isReg() &&
17660        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17661        MI->getOperand(3).getReg() == AArch64::XZR &&
17662        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17663      // (LD3Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
17664      AsmString = "ld3	$\xFF\x02\x29, [$\x01], #24";
17665      break;
17666    }
17667    return false;
17668  case AArch64::LD3Threev4s_POST:
17669    if (MI->getNumOperands() == 4 &&
17670        MI->getOperand(0).isReg() &&
17671        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17672        MI->getOperand(1).isReg() &&
17673        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17674        MI->getOperand(3).getReg() == AArch64::XZR &&
17675        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17676      // (LD3Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
17677      AsmString = "ld3	$\xFF\x02\x2A, [$\x01], #48";
17678      break;
17679    }
17680    return false;
17681  case AArch64::LD3Threev8b_POST:
17682    if (MI->getNumOperands() == 4 &&
17683        MI->getOperand(0).isReg() &&
17684        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17685        MI->getOperand(1).isReg() &&
17686        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17687        MI->getOperand(3).getReg() == AArch64::XZR &&
17688        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17689      // (LD3Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
17690      AsmString = "ld3	$\xFF\x02\x2B, [$\x01], #24";
17691      break;
17692    }
17693    return false;
17694  case AArch64::LD3Threev8h_POST:
17695    if (MI->getNumOperands() == 4 &&
17696        MI->getOperand(0).isReg() &&
17697        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17698        MI->getOperand(1).isReg() &&
17699        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17700        MI->getOperand(3).getReg() == AArch64::XZR &&
17701        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17702      // (LD3Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
17703      AsmString = "ld3	$\xFF\x02\x2C, [$\x01], #48";
17704      break;
17705    }
17706    return false;
17707  case AArch64::LD3W_IMM:
17708    if (MI->getNumOperands() == 4 &&
17709        MI->getOperand(0).isReg() &&
17710        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17711        MI->getOperand(1).isReg() &&
17712        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17713        MI->getOperand(2).isReg() &&
17714        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17715        MI->getOperand(3).isImm() &&
17716        MI->getOperand(3).getImm() == 0 &&
17717        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17718      // (LD3W_IMM ZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17719      AsmString = "ld3w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17720      break;
17721    }
17722    return false;
17723  case AArch64::LD3i16_POST:
17724    if (MI->getNumOperands() == 6 &&
17725        MI->getOperand(0).isReg() &&
17726        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17727        MI->getOperand(1).isReg() &&
17728        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17729        MI->getOperand(5).getReg() == AArch64::XZR &&
17730        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17731      // (LD3i16_POST GPR64sp:$Rn, VecListThreeh:$Vt, VectorIndexH:$idx, XZR)
17732      AsmString = "ld3	$\xFF\x02\x2D$\xFF\x04\x19, [$\x01], #6";
17733      break;
17734    }
17735    return false;
17736  case AArch64::LD3i32_POST:
17737    if (MI->getNumOperands() == 6 &&
17738        MI->getOperand(0).isReg() &&
17739        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17740        MI->getOperand(1).isReg() &&
17741        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17742        MI->getOperand(5).getReg() == AArch64::XZR &&
17743        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17744      // (LD3i32_POST GPR64sp:$Rn, VecListThrees:$Vt, VectorIndexS:$idx, XZR)
17745      AsmString = "ld3	$\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #12";
17746      break;
17747    }
17748    return false;
17749  case AArch64::LD3i64_POST:
17750    if (MI->getNumOperands() == 6 &&
17751        MI->getOperand(0).isReg() &&
17752        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17753        MI->getOperand(1).isReg() &&
17754        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17755        MI->getOperand(5).getReg() == AArch64::XZR &&
17756        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17757      // (LD3i64_POST GPR64sp:$Rn, VecListThreed:$Vt, VectorIndexD:$idx, XZR)
17758      AsmString = "ld3	$\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #24";
17759      break;
17760    }
17761    return false;
17762  case AArch64::LD3i8_POST:
17763    if (MI->getNumOperands() == 6 &&
17764        MI->getOperand(0).isReg() &&
17765        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17766        MI->getOperand(1).isReg() &&
17767        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17768        MI->getOperand(5).getReg() == AArch64::XZR &&
17769        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17770      // (LD3i8_POST GPR64sp:$Rn, VecListThreeb:$Vt, VectorIndexB:$idx, XZR)
17771      AsmString = "ld3	$\xFF\x02\x30$\xFF\x04\x19, [$\x01], #3";
17772      break;
17773    }
17774    return false;
17775  case AArch64::LD4B_IMM:
17776    if (MI->getNumOperands() == 4 &&
17777        MI->getOperand(0).isReg() &&
17778        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
17779        MI->getOperand(1).isReg() &&
17780        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17781        MI->getOperand(2).isReg() &&
17782        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17783        MI->getOperand(3).isImm() &&
17784        MI->getOperand(3).getImm() == 0 &&
17785        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17786      // (LD4B_IMM ZZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17787      AsmString = "ld4b	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
17788      break;
17789    }
17790    return false;
17791  case AArch64::LD4D_IMM:
17792    if (MI->getNumOperands() == 4 &&
17793        MI->getOperand(0).isReg() &&
17794        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
17795        MI->getOperand(1).isReg() &&
17796        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17797        MI->getOperand(2).isReg() &&
17798        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17799        MI->getOperand(3).isImm() &&
17800        MI->getOperand(3).getImm() == 0 &&
17801        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17802      // (LD4D_IMM ZZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17803      AsmString = "ld4d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17804      break;
17805    }
17806    return false;
17807  case AArch64::LD4Fourv16b_POST:
17808    if (MI->getNumOperands() == 4 &&
17809        MI->getOperand(0).isReg() &&
17810        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17811        MI->getOperand(1).isReg() &&
17812        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17813        MI->getOperand(3).getReg() == AArch64::XZR &&
17814        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17815      // (LD4Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
17816      AsmString = "ld4	$\xFF\x02\x25, [$\x01], #64";
17817      break;
17818    }
17819    return false;
17820  case AArch64::LD4Fourv2d_POST:
17821    if (MI->getNumOperands() == 4 &&
17822        MI->getOperand(0).isReg() &&
17823        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17824        MI->getOperand(1).isReg() &&
17825        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17826        MI->getOperand(3).getReg() == AArch64::XZR &&
17827        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17828      // (LD4Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
17829      AsmString = "ld4	$\xFF\x02\x27, [$\x01], #64";
17830      break;
17831    }
17832    return false;
17833  case AArch64::LD4Fourv2s_POST:
17834    if (MI->getNumOperands() == 4 &&
17835        MI->getOperand(0).isReg() &&
17836        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17837        MI->getOperand(1).isReg() &&
17838        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17839        MI->getOperand(3).getReg() == AArch64::XZR &&
17840        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17841      // (LD4Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
17842      AsmString = "ld4	$\xFF\x02\x28, [$\x01], #32";
17843      break;
17844    }
17845    return false;
17846  case AArch64::LD4Fourv4h_POST:
17847    if (MI->getNumOperands() == 4 &&
17848        MI->getOperand(0).isReg() &&
17849        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17850        MI->getOperand(1).isReg() &&
17851        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17852        MI->getOperand(3).getReg() == AArch64::XZR &&
17853        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17854      // (LD4Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
17855      AsmString = "ld4	$\xFF\x02\x29, [$\x01], #32";
17856      break;
17857    }
17858    return false;
17859  case AArch64::LD4Fourv4s_POST:
17860    if (MI->getNumOperands() == 4 &&
17861        MI->getOperand(0).isReg() &&
17862        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17863        MI->getOperand(1).isReg() &&
17864        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17865        MI->getOperand(3).getReg() == AArch64::XZR &&
17866        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17867      // (LD4Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
17868      AsmString = "ld4	$\xFF\x02\x2A, [$\x01], #64";
17869      break;
17870    }
17871    return false;
17872  case AArch64::LD4Fourv8b_POST:
17873    if (MI->getNumOperands() == 4 &&
17874        MI->getOperand(0).isReg() &&
17875        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17876        MI->getOperand(1).isReg() &&
17877        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17878        MI->getOperand(3).getReg() == AArch64::XZR &&
17879        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17880      // (LD4Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
17881      AsmString = "ld4	$\xFF\x02\x2B, [$\x01], #32";
17882      break;
17883    }
17884    return false;
17885  case AArch64::LD4Fourv8h_POST:
17886    if (MI->getNumOperands() == 4 &&
17887        MI->getOperand(0).isReg() &&
17888        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17889        MI->getOperand(1).isReg() &&
17890        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17891        MI->getOperand(3).getReg() == AArch64::XZR &&
17892        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17893      // (LD4Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
17894      AsmString = "ld4	$\xFF\x02\x2C, [$\x01], #64";
17895      break;
17896    }
17897    return false;
17898  case AArch64::LD4H_IMM:
17899    if (MI->getNumOperands() == 4 &&
17900        MI->getOperand(0).isReg() &&
17901        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
17902        MI->getOperand(1).isReg() &&
17903        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17904        MI->getOperand(2).isReg() &&
17905        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17906        MI->getOperand(3).isImm() &&
17907        MI->getOperand(3).getImm() == 0 &&
17908        STI.getFeatureBits()[AArch64::FeatureSVE]) {
17909      // (LD4H_IMM ZZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17910      AsmString = "ld4h	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
17911      break;
17912    }
17913    return false;
17914  case AArch64::LD4Rv16b_POST:
17915    if (MI->getNumOperands() == 4 &&
17916        MI->getOperand(0).isReg() &&
17917        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17918        MI->getOperand(1).isReg() &&
17919        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17920        MI->getOperand(3).getReg() == AArch64::XZR &&
17921        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17922      // (LD4Rv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
17923      AsmString = "ld4r	$\xFF\x02\x25, [$\x01], #4";
17924      break;
17925    }
17926    return false;
17927  case AArch64::LD4Rv1d_POST:
17928    if (MI->getNumOperands() == 4 &&
17929        MI->getOperand(0).isReg() &&
17930        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17931        MI->getOperand(1).isReg() &&
17932        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17933        MI->getOperand(3).getReg() == AArch64::XZR &&
17934        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17935      // (LD4Rv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
17936      AsmString = "ld4r	$\xFF\x02\x26, [$\x01], #32";
17937      break;
17938    }
17939    return false;
17940  case AArch64::LD4Rv2d_POST:
17941    if (MI->getNumOperands() == 4 &&
17942        MI->getOperand(0).isReg() &&
17943        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17944        MI->getOperand(1).isReg() &&
17945        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17946        MI->getOperand(3).getReg() == AArch64::XZR &&
17947        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17948      // (LD4Rv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
17949      AsmString = "ld4r	$\xFF\x02\x27, [$\x01], #32";
17950      break;
17951    }
17952    return false;
17953  case AArch64::LD4Rv2s_POST:
17954    if (MI->getNumOperands() == 4 &&
17955        MI->getOperand(0).isReg() &&
17956        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17957        MI->getOperand(1).isReg() &&
17958        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17959        MI->getOperand(3).getReg() == AArch64::XZR &&
17960        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17961      // (LD4Rv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
17962      AsmString = "ld4r	$\xFF\x02\x28, [$\x01], #16";
17963      break;
17964    }
17965    return false;
17966  case AArch64::LD4Rv4h_POST:
17967    if (MI->getNumOperands() == 4 &&
17968        MI->getOperand(0).isReg() &&
17969        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17970        MI->getOperand(1).isReg() &&
17971        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17972        MI->getOperand(3).getReg() == AArch64::XZR &&
17973        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17974      // (LD4Rv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
17975      AsmString = "ld4r	$\xFF\x02\x29, [$\x01], #8";
17976      break;
17977    }
17978    return false;
17979  case AArch64::LD4Rv4s_POST:
17980    if (MI->getNumOperands() == 4 &&
17981        MI->getOperand(0).isReg() &&
17982        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17983        MI->getOperand(1).isReg() &&
17984        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17985        MI->getOperand(3).getReg() == AArch64::XZR &&
17986        STI.getFeatureBits()[AArch64::FeatureNEON]) {
17987      // (LD4Rv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
17988      AsmString = "ld4r	$\xFF\x02\x2A, [$\x01], #16";
17989      break;
17990    }
17991    return false;
17992  case AArch64::LD4Rv8b_POST:
17993    if (MI->getNumOperands() == 4 &&
17994        MI->getOperand(0).isReg() &&
17995        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17996        MI->getOperand(1).isReg() &&
17997        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17998        MI->getOperand(3).getReg() == AArch64::XZR &&
17999        STI.getFeatureBits()[AArch64::FeatureNEON]) {
18000      // (LD4Rv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
18001      AsmString = "ld4r	$\xFF\x02\x2B, [$\x01], #4";
18002      break;
18003    }
18004    return false;
18005  case AArch64::LD4Rv8h_POST:
18006    if (MI->getNumOperands() == 4 &&
18007        MI->getOperand(0).isReg() &&
18008        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18009        MI->getOperand(1).isReg() &&
18010        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18011        MI->getOperand(3).getReg() == AArch64::XZR &&
18012        STI.getFeatureBits()[AArch64::FeatureNEON]) {
18013      // (LD4Rv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
18014      AsmString = "ld4r	$\xFF\x02\x2C, [$\x01], #8";
18015      break;
18016    }
18017    return false;
18018  case AArch64::LD4W_IMM:
18019    if (MI->getNumOperands() == 4 &&
18020        MI->getOperand(0).isReg() &&
18021        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
18022        MI->getOperand(1).isReg() &&
18023        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18024        MI->getOperand(2).isReg() &&
18025        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18026        MI->getOperand(3).isImm() &&
18027        MI->getOperand(3).getImm() == 0 &&
18028        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18029      // (LD4W_IMM ZZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18030      AsmString = "ld4w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18031      break;
18032    }
18033    return false;
18034  case AArch64::LD4i16_POST:
18035    if (MI->getNumOperands() == 6 &&
18036        MI->getOperand(0).isReg() &&
18037        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18038        MI->getOperand(1).isReg() &&
18039        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18040        MI->getOperand(5).getReg() == AArch64::XZR &&
18041        STI.getFeatureBits()[AArch64::FeatureNEON]) {
18042      // (LD4i16_POST GPR64sp:$Rn, VecListFourh:$Vt, VectorIndexH:$idx, XZR)
18043      AsmString = "ld4	$\xFF\x02\x2D$\xFF\x04\x19, [$\x01], #8";
18044      break;
18045    }
18046    return false;
18047  case AArch64::LD4i32_POST:
18048    if (MI->getNumOperands() == 6 &&
18049        MI->getOperand(0).isReg() &&
18050        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18051        MI->getOperand(1).isReg() &&
18052        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18053        MI->getOperand(5).getReg() == AArch64::XZR &&
18054        STI.getFeatureBits()[AArch64::FeatureNEON]) {
18055      // (LD4i32_POST GPR64sp:$Rn, VecListFours:$Vt, VectorIndexS:$idx, XZR)
18056      AsmString = "ld4	$\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #16";
18057      break;
18058    }
18059    return false;
18060  case AArch64::LD4i64_POST:
18061    if (MI->getNumOperands() == 6 &&
18062        MI->getOperand(0).isReg() &&
18063        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18064        MI->getOperand(1).isReg() &&
18065        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18066        MI->getOperand(5).getReg() == AArch64::XZR &&
18067        STI.getFeatureBits()[AArch64::FeatureNEON]) {
18068      // (LD4i64_POST GPR64sp:$Rn, VecListFourd:$Vt, VectorIndexD:$idx, XZR)
18069      AsmString = "ld4	$\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #32";
18070      break;
18071    }
18072    return false;
18073  case AArch64::LD4i8_POST:
18074    if (MI->getNumOperands() == 6 &&
18075        MI->getOperand(0).isReg() &&
18076        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18077        MI->getOperand(1).isReg() &&
18078        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18079        MI->getOperand(5).getReg() == AArch64::XZR &&
18080        STI.getFeatureBits()[AArch64::FeatureNEON]) {
18081      // (LD4i8_POST GPR64sp:$Rn, VecListFourb:$Vt, VectorIndexB:$idx, XZR)
18082      AsmString = "ld4	$\xFF\x02\x30$\xFF\x04\x19, [$\x01], #4";
18083      break;
18084    }
18085    return false;
18086  case AArch64::LDADDB:
18087    if (MI->getNumOperands() == 3 &&
18088        MI->getOperand(0).getReg() == AArch64::WZR &&
18089        MI->getOperand(1).isReg() &&
18090        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18091        MI->getOperand(2).isReg() &&
18092        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18093        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18094      // (LDADDB WZR, GPR32:$Rs, GPR64sp:$Rn)
18095      AsmString = "staddb	$\x02, [$\x03]";
18096      break;
18097    }
18098    return false;
18099  case AArch64::LDADDH:
18100    if (MI->getNumOperands() == 3 &&
18101        MI->getOperand(0).getReg() == AArch64::WZR &&
18102        MI->getOperand(1).isReg() &&
18103        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18104        MI->getOperand(2).isReg() &&
18105        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18106        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18107      // (LDADDH WZR, GPR32:$Rs, GPR64sp:$Rn)
18108      AsmString = "staddh	$\x02, [$\x03]";
18109      break;
18110    }
18111    return false;
18112  case AArch64::LDADDLB:
18113    if (MI->getNumOperands() == 3 &&
18114        MI->getOperand(0).getReg() == AArch64::WZR &&
18115        MI->getOperand(1).isReg() &&
18116        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18117        MI->getOperand(2).isReg() &&
18118        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18119        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18120      // (LDADDLB WZR, GPR32:$Rs, GPR64sp:$Rn)
18121      AsmString = "staddlb	$\x02, [$\x03]";
18122      break;
18123    }
18124    return false;
18125  case AArch64::LDADDLH:
18126    if (MI->getNumOperands() == 3 &&
18127        MI->getOperand(0).getReg() == AArch64::WZR &&
18128        MI->getOperand(1).isReg() &&
18129        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18130        MI->getOperand(2).isReg() &&
18131        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18132        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18133      // (LDADDLH WZR, GPR32:$Rs, GPR64sp:$Rn)
18134      AsmString = "staddlh	$\x02, [$\x03]";
18135      break;
18136    }
18137    return false;
18138  case AArch64::LDADDLW:
18139    if (MI->getNumOperands() == 3 &&
18140        MI->getOperand(0).getReg() == AArch64::WZR &&
18141        MI->getOperand(1).isReg() &&
18142        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18143        MI->getOperand(2).isReg() &&
18144        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18145        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18146      // (LDADDLW WZR, GPR32:$Rs, GPR64sp:$Rn)
18147      AsmString = "staddl	$\x02, [$\x03]";
18148      break;
18149    }
18150    return false;
18151  case AArch64::LDADDLX:
18152    if (MI->getNumOperands() == 3 &&
18153        MI->getOperand(0).getReg() == AArch64::XZR &&
18154        MI->getOperand(1).isReg() &&
18155        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18156        MI->getOperand(2).isReg() &&
18157        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18158        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18159      // (LDADDLX XZR, GPR64:$Rs, GPR64sp:$Rn)
18160      AsmString = "staddl	$\x02, [$\x03]";
18161      break;
18162    }
18163    return false;
18164  case AArch64::LDADDW:
18165    if (MI->getNumOperands() == 3 &&
18166        MI->getOperand(0).getReg() == AArch64::WZR &&
18167        MI->getOperand(1).isReg() &&
18168        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18169        MI->getOperand(2).isReg() &&
18170        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18171        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18172      // (LDADDW WZR, GPR32:$Rs, GPR64sp:$Rn)
18173      AsmString = "stadd	$\x02, [$\x03]";
18174      break;
18175    }
18176    return false;
18177  case AArch64::LDADDX:
18178    if (MI->getNumOperands() == 3 &&
18179        MI->getOperand(0).getReg() == AArch64::XZR &&
18180        MI->getOperand(1).isReg() &&
18181        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18182        MI->getOperand(2).isReg() &&
18183        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18184        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18185      // (LDADDX XZR, GPR64:$Rs, GPR64sp:$Rn)
18186      AsmString = "stadd	$\x02, [$\x03]";
18187      break;
18188    }
18189    return false;
18190  case AArch64::LDAPURBi:
18191    if (MI->getNumOperands() == 3 &&
18192        MI->getOperand(0).isReg() &&
18193        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18194        MI->getOperand(1).isReg() &&
18195        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18196        MI->getOperand(2).isImm() &&
18197        MI->getOperand(2).getImm() == 0 &&
18198        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18199      // (LDAPURBi GPR32:$Rt, GPR64sp:$Rn, 0)
18200      AsmString = "ldapurb	$\x01, [$\x02]";
18201      break;
18202    }
18203    return false;
18204  case AArch64::LDAPURHi:
18205    if (MI->getNumOperands() == 3 &&
18206        MI->getOperand(0).isReg() &&
18207        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18208        MI->getOperand(1).isReg() &&
18209        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18210        MI->getOperand(2).isImm() &&
18211        MI->getOperand(2).getImm() == 0 &&
18212        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18213      // (LDAPURHi GPR32:$Rt, GPR64sp:$Rn, 0)
18214      AsmString = "ldapurh	$\x01, [$\x02]";
18215      break;
18216    }
18217    return false;
18218  case AArch64::LDAPURSBWi:
18219    if (MI->getNumOperands() == 3 &&
18220        MI->getOperand(0).isReg() &&
18221        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18222        MI->getOperand(1).isReg() &&
18223        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18224        MI->getOperand(2).isImm() &&
18225        MI->getOperand(2).getImm() == 0 &&
18226        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18227      // (LDAPURSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
18228      AsmString = "ldapursb	$\x01, [$\x02]";
18229      break;
18230    }
18231    return false;
18232  case AArch64::LDAPURSBXi:
18233    if (MI->getNumOperands() == 3 &&
18234        MI->getOperand(0).isReg() &&
18235        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18236        MI->getOperand(1).isReg() &&
18237        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18238        MI->getOperand(2).isImm() &&
18239        MI->getOperand(2).getImm() == 0 &&
18240        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18241      // (LDAPURSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
18242      AsmString = "ldapursb	$\x01, [$\x02]";
18243      break;
18244    }
18245    return false;
18246  case AArch64::LDAPURSHWi:
18247    if (MI->getNumOperands() == 3 &&
18248        MI->getOperand(0).isReg() &&
18249        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18250        MI->getOperand(1).isReg() &&
18251        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18252        MI->getOperand(2).isImm() &&
18253        MI->getOperand(2).getImm() == 0 &&
18254        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18255      // (LDAPURSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
18256      AsmString = "ldapursh	$\x01, [$\x02]";
18257      break;
18258    }
18259    return false;
18260  case AArch64::LDAPURSHXi:
18261    if (MI->getNumOperands() == 3 &&
18262        MI->getOperand(0).isReg() &&
18263        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18264        MI->getOperand(1).isReg() &&
18265        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18266        MI->getOperand(2).isImm() &&
18267        MI->getOperand(2).getImm() == 0 &&
18268        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18269      // (LDAPURSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
18270      AsmString = "ldapursh	$\x01, [$\x02]";
18271      break;
18272    }
18273    return false;
18274  case AArch64::LDAPURSWi:
18275    if (MI->getNumOperands() == 3 &&
18276        MI->getOperand(0).isReg() &&
18277        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18278        MI->getOperand(1).isReg() &&
18279        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18280        MI->getOperand(2).isImm() &&
18281        MI->getOperand(2).getImm() == 0 &&
18282        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18283      // (LDAPURSWi GPR64:$Rt, GPR64sp:$Rn, 0)
18284      AsmString = "ldapursw	$\x01, [$\x02]";
18285      break;
18286    }
18287    return false;
18288  case AArch64::LDAPURXi:
18289    if (MI->getNumOperands() == 3 &&
18290        MI->getOperand(0).isReg() &&
18291        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18292        MI->getOperand(1).isReg() &&
18293        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18294        MI->getOperand(2).isImm() &&
18295        MI->getOperand(2).getImm() == 0 &&
18296        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18297      // (LDAPURXi GPR64:$Rt, GPR64sp:$Rn, 0)
18298      AsmString = "ldapur	$\x01, [$\x02]";
18299      break;
18300    }
18301    return false;
18302  case AArch64::LDAPURi:
18303    if (MI->getNumOperands() == 3 &&
18304        MI->getOperand(0).isReg() &&
18305        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18306        MI->getOperand(1).isReg() &&
18307        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18308        MI->getOperand(2).isImm() &&
18309        MI->getOperand(2).getImm() == 0 &&
18310        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18311      // (LDAPURi GPR32:$Rt, GPR64sp:$Rn, 0)
18312      AsmString = "ldapur	$\x01, [$\x02]";
18313      break;
18314    }
18315    return false;
18316  case AArch64::LDCLRB:
18317    if (MI->getNumOperands() == 3 &&
18318        MI->getOperand(0).getReg() == AArch64::WZR &&
18319        MI->getOperand(1).isReg() &&
18320        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18321        MI->getOperand(2).isReg() &&
18322        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18323        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18324      // (LDCLRB WZR, GPR32:$Rs, GPR64sp:$Rn)
18325      AsmString = "stclrb	$\x02, [$\x03]";
18326      break;
18327    }
18328    return false;
18329  case AArch64::LDCLRH:
18330    if (MI->getNumOperands() == 3 &&
18331        MI->getOperand(0).getReg() == AArch64::WZR &&
18332        MI->getOperand(1).isReg() &&
18333        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18334        MI->getOperand(2).isReg() &&
18335        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18336        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18337      // (LDCLRH WZR, GPR32:$Rs, GPR64sp:$Rn)
18338      AsmString = "stclrh	$\x02, [$\x03]";
18339      break;
18340    }
18341    return false;
18342  case AArch64::LDCLRLB:
18343    if (MI->getNumOperands() == 3 &&
18344        MI->getOperand(0).getReg() == AArch64::WZR &&
18345        MI->getOperand(1).isReg() &&
18346        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18347        MI->getOperand(2).isReg() &&
18348        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18349        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18350      // (LDCLRLB WZR, GPR32:$Rs, GPR64sp:$Rn)
18351      AsmString = "stclrlb	$\x02, [$\x03]";
18352      break;
18353    }
18354    return false;
18355  case AArch64::LDCLRLH:
18356    if (MI->getNumOperands() == 3 &&
18357        MI->getOperand(0).getReg() == AArch64::WZR &&
18358        MI->getOperand(1).isReg() &&
18359        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18360        MI->getOperand(2).isReg() &&
18361        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18362        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18363      // (LDCLRLH WZR, GPR32:$Rs, GPR64sp:$Rn)
18364      AsmString = "stclrlh	$\x02, [$\x03]";
18365      break;
18366    }
18367    return false;
18368  case AArch64::LDCLRLW:
18369    if (MI->getNumOperands() == 3 &&
18370        MI->getOperand(0).getReg() == AArch64::WZR &&
18371        MI->getOperand(1).isReg() &&
18372        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18373        MI->getOperand(2).isReg() &&
18374        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18375        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18376      // (LDCLRLW WZR, GPR32:$Rs, GPR64sp:$Rn)
18377      AsmString = "stclrl	$\x02, [$\x03]";
18378      break;
18379    }
18380    return false;
18381  case AArch64::LDCLRLX:
18382    if (MI->getNumOperands() == 3 &&
18383        MI->getOperand(0).getReg() == AArch64::XZR &&
18384        MI->getOperand(1).isReg() &&
18385        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18386        MI->getOperand(2).isReg() &&
18387        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18388        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18389      // (LDCLRLX XZR, GPR64:$Rs, GPR64sp:$Rn)
18390      AsmString = "stclrl	$\x02, [$\x03]";
18391      break;
18392    }
18393    return false;
18394  case AArch64::LDCLRW:
18395    if (MI->getNumOperands() == 3 &&
18396        MI->getOperand(0).getReg() == AArch64::WZR &&
18397        MI->getOperand(1).isReg() &&
18398        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18399        MI->getOperand(2).isReg() &&
18400        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18401        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18402      // (LDCLRW WZR, GPR32:$Rs, GPR64sp:$Rn)
18403      AsmString = "stclr	$\x02, [$\x03]";
18404      break;
18405    }
18406    return false;
18407  case AArch64::LDCLRX:
18408    if (MI->getNumOperands() == 3 &&
18409        MI->getOperand(0).getReg() == AArch64::XZR &&
18410        MI->getOperand(1).isReg() &&
18411        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18412        MI->getOperand(2).isReg() &&
18413        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18414        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18415      // (LDCLRX XZR, GPR64:$Rs, GPR64sp:$Rn)
18416      AsmString = "stclr	$\x02, [$\x03]";
18417      break;
18418    }
18419    return false;
18420  case AArch64::LDEORB:
18421    if (MI->getNumOperands() == 3 &&
18422        MI->getOperand(0).getReg() == AArch64::WZR &&
18423        MI->getOperand(1).isReg() &&
18424        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18425        MI->getOperand(2).isReg() &&
18426        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18427        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18428      // (LDEORB WZR, GPR32:$Rs, GPR64sp:$Rn)
18429      AsmString = "steorb	$\x02, [$\x03]";
18430      break;
18431    }
18432    return false;
18433  case AArch64::LDEORH:
18434    if (MI->getNumOperands() == 3 &&
18435        MI->getOperand(0).getReg() == AArch64::WZR &&
18436        MI->getOperand(1).isReg() &&
18437        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18438        MI->getOperand(2).isReg() &&
18439        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18440        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18441      // (LDEORH WZR, GPR32:$Rs, GPR64sp:$Rn)
18442      AsmString = "steorh	$\x02, [$\x03]";
18443      break;
18444    }
18445    return false;
18446  case AArch64::LDEORLB:
18447    if (MI->getNumOperands() == 3 &&
18448        MI->getOperand(0).getReg() == AArch64::WZR &&
18449        MI->getOperand(1).isReg() &&
18450        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18451        MI->getOperand(2).isReg() &&
18452        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18453        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18454      // (LDEORLB WZR, GPR32:$Rs, GPR64sp:$Rn)
18455      AsmString = "steorlb	$\x02, [$\x03]";
18456      break;
18457    }
18458    return false;
18459  case AArch64::LDEORLH:
18460    if (MI->getNumOperands() == 3 &&
18461        MI->getOperand(0).getReg() == AArch64::WZR &&
18462        MI->getOperand(1).isReg() &&
18463        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18464        MI->getOperand(2).isReg() &&
18465        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18466        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18467      // (LDEORLH WZR, GPR32:$Rs, GPR64sp:$Rn)
18468      AsmString = "steorlh	$\x02, [$\x03]";
18469      break;
18470    }
18471    return false;
18472  case AArch64::LDEORLW:
18473    if (MI->getNumOperands() == 3 &&
18474        MI->getOperand(0).getReg() == AArch64::WZR &&
18475        MI->getOperand(1).isReg() &&
18476        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18477        MI->getOperand(2).isReg() &&
18478        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18479        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18480      // (LDEORLW WZR, GPR32:$Rs, GPR64sp:$Rn)
18481      AsmString = "steorl	$\x02, [$\x03]";
18482      break;
18483    }
18484    return false;
18485  case AArch64::LDEORLX:
18486    if (MI->getNumOperands() == 3 &&
18487        MI->getOperand(0).getReg() == AArch64::XZR &&
18488        MI->getOperand(1).isReg() &&
18489        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18490        MI->getOperand(2).isReg() &&
18491        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18492        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18493      // (LDEORLX XZR, GPR64:$Rs, GPR64sp:$Rn)
18494      AsmString = "steorl	$\x02, [$\x03]";
18495      break;
18496    }
18497    return false;
18498  case AArch64::LDEORW:
18499    if (MI->getNumOperands() == 3 &&
18500        MI->getOperand(0).getReg() == AArch64::WZR &&
18501        MI->getOperand(1).isReg() &&
18502        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18503        MI->getOperand(2).isReg() &&
18504        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18505        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18506      // (LDEORW WZR, GPR32:$Rs, GPR64sp:$Rn)
18507      AsmString = "steor	$\x02, [$\x03]";
18508      break;
18509    }
18510    return false;
18511  case AArch64::LDEORX:
18512    if (MI->getNumOperands() == 3 &&
18513        MI->getOperand(0).getReg() == AArch64::XZR &&
18514        MI->getOperand(1).isReg() &&
18515        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18516        MI->getOperand(2).isReg() &&
18517        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18518        STI.getFeatureBits()[AArch64::FeatureLSE]) {
18519      // (LDEORX XZR, GPR64:$Rs, GPR64sp:$Rn)
18520      AsmString = "steor	$\x02, [$\x03]";
18521      break;
18522    }
18523    return false;
18524  case AArch64::LDFF1B_D_REAL:
18525    if (MI->getNumOperands() == 4 &&
18526        MI->getOperand(0).isReg() &&
18527        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18528        MI->getOperand(1).isReg() &&
18529        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18530        MI->getOperand(2).isReg() &&
18531        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18532        MI->getOperand(3).getReg() == AArch64::XZR &&
18533        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18534      // (LDFF1B_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18535      AsmString = "ldff1b	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18536      break;
18537    }
18538    return false;
18539  case AArch64::LDFF1B_H_REAL:
18540    if (MI->getNumOperands() == 4 &&
18541        MI->getOperand(0).isReg() &&
18542        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18543        MI->getOperand(1).isReg() &&
18544        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18545        MI->getOperand(2).isReg() &&
18546        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18547        MI->getOperand(3).getReg() == AArch64::XZR &&
18548        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18549      // (LDFF1B_H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18550      AsmString = "ldff1b	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
18551      break;
18552    }
18553    return false;
18554  case AArch64::LDFF1B_REAL:
18555    if (MI->getNumOperands() == 4 &&
18556        MI->getOperand(0).isReg() &&
18557        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18558        MI->getOperand(1).isReg() &&
18559        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18560        MI->getOperand(2).isReg() &&
18561        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18562        MI->getOperand(3).getReg() == AArch64::XZR &&
18563        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18564      // (LDFF1B_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18565      AsmString = "ldff1b	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
18566      break;
18567    }
18568    return false;
18569  case AArch64::LDFF1B_S_REAL:
18570    if (MI->getNumOperands() == 4 &&
18571        MI->getOperand(0).isReg() &&
18572        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18573        MI->getOperand(1).isReg() &&
18574        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18575        MI->getOperand(2).isReg() &&
18576        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18577        MI->getOperand(3).getReg() == AArch64::XZR &&
18578        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18579      // (LDFF1B_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18580      AsmString = "ldff1b	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18581      break;
18582    }
18583    return false;
18584  case AArch64::LDFF1D_REAL:
18585    if (MI->getNumOperands() == 4 &&
18586        MI->getOperand(0).isReg() &&
18587        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18588        MI->getOperand(1).isReg() &&
18589        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18590        MI->getOperand(2).isReg() &&
18591        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18592        MI->getOperand(3).getReg() == AArch64::XZR &&
18593        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18594      // (LDFF1D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18595      AsmString = "ldff1d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18596      break;
18597    }
18598    return false;
18599  case AArch64::LDFF1H_D_REAL:
18600    if (MI->getNumOperands() == 4 &&
18601        MI->getOperand(0).isReg() &&
18602        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18603        MI->getOperand(1).isReg() &&
18604        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18605        MI->getOperand(2).isReg() &&
18606        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18607        MI->getOperand(3).getReg() == AArch64::XZR &&
18608        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18609      // (LDFF1H_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18610      AsmString = "ldff1h	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18611      break;
18612    }
18613    return false;
18614  case AArch64::LDFF1H_REAL:
18615    if (MI->getNumOperands() == 4 &&
18616        MI->getOperand(0).isReg() &&
18617        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18618        MI->getOperand(1).isReg() &&
18619        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18620        MI->getOperand(2).isReg() &&
18621        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18622        MI->getOperand(3).getReg() == AArch64::XZR &&
18623        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18624      // (LDFF1H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18625      AsmString = "ldff1h	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
18626      break;
18627    }
18628    return false;
18629  case AArch64::LDFF1H_S_REAL:
18630    if (MI->getNumOperands() == 4 &&
18631        MI->getOperand(0).isReg() &&
18632        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18633        MI->getOperand(1).isReg() &&
18634        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18635        MI->getOperand(2).isReg() &&
18636        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18637        MI->getOperand(3).getReg() == AArch64::XZR &&
18638        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18639      // (LDFF1H_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18640      AsmString = "ldff1h	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18641      break;
18642    }
18643    return false;
18644  case AArch64::LDFF1SB_D_REAL:
18645    if (MI->getNumOperands() == 4 &&
18646        MI->getOperand(0).isReg() &&
18647        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18648        MI->getOperand(1).isReg() &&
18649        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18650        MI->getOperand(2).isReg() &&
18651        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18652        MI->getOperand(3).getReg() == AArch64::XZR &&
18653        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18654      // (LDFF1SB_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18655      AsmString = "ldff1sb	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18656      break;
18657    }
18658    return false;
18659  case AArch64::LDFF1SB_H_REAL:
18660    if (MI->getNumOperands() == 4 &&
18661        MI->getOperand(0).isReg() &&
18662        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18663        MI->getOperand(1).isReg() &&
18664        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18665        MI->getOperand(2).isReg() &&
18666        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18667        MI->getOperand(3).getReg() == AArch64::XZR &&
18668        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18669      // (LDFF1SB_H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18670      AsmString = "ldff1sb	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
18671      break;
18672    }
18673    return false;
18674  case AArch64::LDFF1SB_S_REAL:
18675    if (MI->getNumOperands() == 4 &&
18676        MI->getOperand(0).isReg() &&
18677        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18678        MI->getOperand(1).isReg() &&
18679        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18680        MI->getOperand(2).isReg() &&
18681        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18682        MI->getOperand(3).getReg() == AArch64::XZR &&
18683        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18684      // (LDFF1SB_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18685      AsmString = "ldff1sb	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18686      break;
18687    }
18688    return false;
18689  case AArch64::LDFF1SH_D_REAL:
18690    if (MI->getNumOperands() == 4 &&
18691        MI->getOperand(0).isReg() &&
18692        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18693        MI->getOperand(1).isReg() &&
18694        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18695        MI->getOperand(2).isReg() &&
18696        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18697        MI->getOperand(3).getReg() == AArch64::XZR &&
18698        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18699      // (LDFF1SH_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18700      AsmString = "ldff1sh	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18701      break;
18702    }
18703    return false;
18704  case AArch64::LDFF1SH_S_REAL:
18705    if (MI->getNumOperands() == 4 &&
18706        MI->getOperand(0).isReg() &&
18707        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18708        MI->getOperand(1).isReg() &&
18709        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18710        MI->getOperand(2).isReg() &&
18711        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18712        MI->getOperand(3).getReg() == AArch64::XZR &&
18713        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18714      // (LDFF1SH_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18715      AsmString = "ldff1sh	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18716      break;
18717    }
18718    return false;
18719  case AArch64::LDFF1SW_D_REAL:
18720    if (MI->getNumOperands() == 4 &&
18721        MI->getOperand(0).isReg() &&
18722        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18723        MI->getOperand(1).isReg() &&
18724        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18725        MI->getOperand(2).isReg() &&
18726        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18727        MI->getOperand(3).getReg() == AArch64::XZR &&
18728        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18729      // (LDFF1SW_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18730      AsmString = "ldff1sw	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18731      break;
18732    }
18733    return false;
18734  case AArch64::LDFF1W_D_REAL:
18735    if (MI->getNumOperands() == 4 &&
18736        MI->getOperand(0).isReg() &&
18737        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18738        MI->getOperand(1).isReg() &&
18739        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18740        MI->getOperand(2).isReg() &&
18741        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18742        MI->getOperand(3).getReg() == AArch64::XZR &&
18743        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18744      // (LDFF1W_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18745      AsmString = "ldff1w	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18746      break;
18747    }
18748    return false;
18749  case AArch64::LDFF1W_REAL:
18750    if (MI->getNumOperands() == 4 &&
18751        MI->getOperand(0).isReg() &&
18752        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18753        MI->getOperand(1).isReg() &&
18754        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18755        MI->getOperand(2).isReg() &&
18756        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18757        MI->getOperand(3).getReg() == AArch64::XZR &&
18758        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18759      // (LDFF1W_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18760      AsmString = "ldff1w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18761      break;
18762    }
18763    return false;
18764  case AArch64::LDNF1B_D_IMM_REAL:
18765    if (MI->getNumOperands() == 4 &&
18766        MI->getOperand(0).isReg() &&
18767        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18768        MI->getOperand(1).isReg() &&
18769        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18770        MI->getOperand(2).isReg() &&
18771        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18772        MI->getOperand(3).isImm() &&
18773        MI->getOperand(3).getImm() == 0 &&
18774        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18775      // (LDNF1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18776      AsmString = "ldnf1b	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18777      break;
18778    }
18779    return false;
18780  case AArch64::LDNF1B_H_IMM_REAL:
18781    if (MI->getNumOperands() == 4 &&
18782        MI->getOperand(0).isReg() &&
18783        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18784        MI->getOperand(1).isReg() &&
18785        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18786        MI->getOperand(2).isReg() &&
18787        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18788        MI->getOperand(3).isImm() &&
18789        MI->getOperand(3).getImm() == 0 &&
18790        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18791      // (LDNF1B_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18792      AsmString = "ldnf1b	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
18793      break;
18794    }
18795    return false;
18796  case AArch64::LDNF1B_IMM_REAL:
18797    if (MI->getNumOperands() == 4 &&
18798        MI->getOperand(0).isReg() &&
18799        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18800        MI->getOperand(1).isReg() &&
18801        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18802        MI->getOperand(2).isReg() &&
18803        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18804        MI->getOperand(3).isImm() &&
18805        MI->getOperand(3).getImm() == 0 &&
18806        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18807      // (LDNF1B_IMM_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18808      AsmString = "ldnf1b	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
18809      break;
18810    }
18811    return false;
18812  case AArch64::LDNF1B_S_IMM_REAL:
18813    if (MI->getNumOperands() == 4 &&
18814        MI->getOperand(0).isReg() &&
18815        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18816        MI->getOperand(1).isReg() &&
18817        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18818        MI->getOperand(2).isReg() &&
18819        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18820        MI->getOperand(3).isImm() &&
18821        MI->getOperand(3).getImm() == 0 &&
18822        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18823      // (LDNF1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18824      AsmString = "ldnf1b	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18825      break;
18826    }
18827    return false;
18828  case AArch64::LDNF1D_IMM_REAL:
18829    if (MI->getNumOperands() == 4 &&
18830        MI->getOperand(0).isReg() &&
18831        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18832        MI->getOperand(1).isReg() &&
18833        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18834        MI->getOperand(2).isReg() &&
18835        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18836        MI->getOperand(3).isImm() &&
18837        MI->getOperand(3).getImm() == 0 &&
18838        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18839      // (LDNF1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18840      AsmString = "ldnf1d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18841      break;
18842    }
18843    return false;
18844  case AArch64::LDNF1H_D_IMM_REAL:
18845    if (MI->getNumOperands() == 4 &&
18846        MI->getOperand(0).isReg() &&
18847        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18848        MI->getOperand(1).isReg() &&
18849        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18850        MI->getOperand(2).isReg() &&
18851        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18852        MI->getOperand(3).isImm() &&
18853        MI->getOperand(3).getImm() == 0 &&
18854        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18855      // (LDNF1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18856      AsmString = "ldnf1h	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18857      break;
18858    }
18859    return false;
18860  case AArch64::LDNF1H_IMM_REAL:
18861    if (MI->getNumOperands() == 4 &&
18862        MI->getOperand(0).isReg() &&
18863        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18864        MI->getOperand(1).isReg() &&
18865        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18866        MI->getOperand(2).isReg() &&
18867        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18868        MI->getOperand(3).isImm() &&
18869        MI->getOperand(3).getImm() == 0 &&
18870        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18871      // (LDNF1H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18872      AsmString = "ldnf1h	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
18873      break;
18874    }
18875    return false;
18876  case AArch64::LDNF1H_S_IMM_REAL:
18877    if (MI->getNumOperands() == 4 &&
18878        MI->getOperand(0).isReg() &&
18879        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18880        MI->getOperand(1).isReg() &&
18881        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18882        MI->getOperand(2).isReg() &&
18883        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18884        MI->getOperand(3).isImm() &&
18885        MI->getOperand(3).getImm() == 0 &&
18886        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18887      // (LDNF1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18888      AsmString = "ldnf1h	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18889      break;
18890    }
18891    return false;
18892  case AArch64::LDNF1SB_D_IMM_REAL:
18893    if (MI->getNumOperands() == 4 &&
18894        MI->getOperand(0).isReg() &&
18895        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18896        MI->getOperand(1).isReg() &&
18897        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18898        MI->getOperand(2).isReg() &&
18899        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18900        MI->getOperand(3).isImm() &&
18901        MI->getOperand(3).getImm() == 0 &&
18902        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18903      // (LDNF1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18904      AsmString = "ldnf1sb	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18905      break;
18906    }
18907    return false;
18908  case AArch64::LDNF1SB_H_IMM_REAL:
18909    if (MI->getNumOperands() == 4 &&
18910        MI->getOperand(0).isReg() &&
18911        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18912        MI->getOperand(1).isReg() &&
18913        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18914        MI->getOperand(2).isReg() &&
18915        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18916        MI->getOperand(3).isImm() &&
18917        MI->getOperand(3).getImm() == 0 &&
18918        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18919      // (LDNF1SB_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18920      AsmString = "ldnf1sb	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
18921      break;
18922    }
18923    return false;
18924  case AArch64::LDNF1SB_S_IMM_REAL:
18925    if (MI->getNumOperands() == 4 &&
18926        MI->getOperand(0).isReg() &&
18927        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18928        MI->getOperand(1).isReg() &&
18929        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18930        MI->getOperand(2).isReg() &&
18931        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18932        MI->getOperand(3).isImm() &&
18933        MI->getOperand(3).getImm() == 0 &&
18934        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18935      // (LDNF1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18936      AsmString = "ldnf1sb	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18937      break;
18938    }
18939    return false;
18940  case AArch64::LDNF1SH_D_IMM_REAL:
18941    if (MI->getNumOperands() == 4 &&
18942        MI->getOperand(0).isReg() &&
18943        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18944        MI->getOperand(1).isReg() &&
18945        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18946        MI->getOperand(2).isReg() &&
18947        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18948        MI->getOperand(3).isImm() &&
18949        MI->getOperand(3).getImm() == 0 &&
18950        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18951      // (LDNF1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18952      AsmString = "ldnf1sh	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18953      break;
18954    }
18955    return false;
18956  case AArch64::LDNF1SH_S_IMM_REAL:
18957    if (MI->getNumOperands() == 4 &&
18958        MI->getOperand(0).isReg() &&
18959        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18960        MI->getOperand(1).isReg() &&
18961        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18962        MI->getOperand(2).isReg() &&
18963        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18964        MI->getOperand(3).isImm() &&
18965        MI->getOperand(3).getImm() == 0 &&
18966        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18967      // (LDNF1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18968      AsmString = "ldnf1sh	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18969      break;
18970    }
18971    return false;
18972  case AArch64::LDNF1SW_D_IMM_REAL:
18973    if (MI->getNumOperands() == 4 &&
18974        MI->getOperand(0).isReg() &&
18975        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18976        MI->getOperand(1).isReg() &&
18977        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18978        MI->getOperand(2).isReg() &&
18979        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18980        MI->getOperand(3).isImm() &&
18981        MI->getOperand(3).getImm() == 0 &&
18982        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18983      // (LDNF1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18984      AsmString = "ldnf1sw	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18985      break;
18986    }
18987    return false;
18988  case AArch64::LDNF1W_D_IMM_REAL:
18989    if (MI->getNumOperands() == 4 &&
18990        MI->getOperand(0).isReg() &&
18991        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18992        MI->getOperand(1).isReg() &&
18993        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18994        MI->getOperand(2).isReg() &&
18995        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18996        MI->getOperand(3).isImm() &&
18997        MI->getOperand(3).getImm() == 0 &&
18998        STI.getFeatureBits()[AArch64::FeatureSVE]) {
18999      // (LDNF1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19000      AsmString = "ldnf1w	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19001      break;
19002    }
19003    return false;
19004  case AArch64::LDNF1W_IMM_REAL:
19005    if (MI->getNumOperands() == 4 &&
19006        MI->getOperand(0).isReg() &&
19007        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19008        MI->getOperand(1).isReg() &&
19009        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19010        MI->getOperand(2).isReg() &&
19011        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19012        MI->getOperand(3).isImm() &&
19013        MI->getOperand(3).getImm() == 0 &&
19014        STI.getFeatureBits()[AArch64::FeatureSVE]) {
19015      // (LDNF1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19016      AsmString = "ldnf1w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19017      break;
19018    }
19019    return false;
19020  case AArch64::LDNPDi:
19021    if (MI->getNumOperands() == 4 &&
19022        MI->getOperand(0).isReg() &&
19023        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19024        MI->getOperand(1).isReg() &&
19025        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19026        MI->getOperand(2).isReg() &&
19027        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19028        MI->getOperand(3).isImm() &&
19029        MI->getOperand(3).getImm() == 0) {
19030      // (LDNPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
19031      AsmString = "ldnp	$\x01, $\x02, [$\x03]";
19032      break;
19033    }
19034    return false;
19035  case AArch64::LDNPQi:
19036    if (MI->getNumOperands() == 4 &&
19037        MI->getOperand(0).isReg() &&
19038        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19039        MI->getOperand(1).isReg() &&
19040        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
19041        MI->getOperand(2).isReg() &&
19042        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19043        MI->getOperand(3).isImm() &&
19044        MI->getOperand(3).getImm() == 0) {
19045      // (LDNPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
19046      AsmString = "ldnp	$\x01, $\x02, [$\x03]";
19047      break;
19048    }
19049    return false;
19050  case AArch64::LDNPSi:
19051    if (MI->getNumOperands() == 4 &&
19052        MI->getOperand(0).isReg() &&
19053        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19054        MI->getOperand(1).isReg() &&
19055        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19056        MI->getOperand(2).isReg() &&
19057        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19058        MI->getOperand(3).isImm() &&
19059        MI->getOperand(3).getImm() == 0) {
19060      // (LDNPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
19061      AsmString = "ldnp	$\x01, $\x02, [$\x03]";
19062      break;
19063    }
19064    return false;
19065  case AArch64::LDNPWi:
19066    if (MI->getNumOperands() == 4 &&
19067        MI->getOperand(0).isReg() &&
19068        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19069        MI->getOperand(1).isReg() &&
19070        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19071        MI->getOperand(2).isReg() &&
19072        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19073        MI->getOperand(3).isImm() &&
19074        MI->getOperand(3).getImm() == 0) {
19075      // (LDNPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
19076      AsmString = "ldnp	$\x01, $\x02, [$\x03]";
19077      break;
19078    }
19079    return false;
19080  case AArch64::LDNPXi:
19081    if (MI->getNumOperands() == 4 &&
19082        MI->getOperand(0).isReg() &&
19083        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19084        MI->getOperand(1).isReg() &&
19085        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19086        MI->getOperand(2).isReg() &&
19087        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19088        MI->getOperand(3).isImm() &&
19089        MI->getOperand(3).getImm() == 0) {
19090      // (LDNPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
19091      AsmString = "ldnp	$\x01, $\x02, [$\x03]";
19092      break;
19093    }
19094    return false;
19095  case AArch64::LDNT1B_ZRI:
19096    if (MI->getNumOperands() == 4 &&
19097        MI->getOperand(0).isReg() &&
19098        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19099        MI->getOperand(1).isReg() &&
19100        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19101        MI->getOperand(2).isReg() &&
19102        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19103        MI->getOperand(3).isImm() &&
19104        MI->getOperand(3).getImm() == 0 &&
19105        STI.getFeatureBits()[AArch64::FeatureSVE]) {
19106      // (LDNT1B_ZRI Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19107      AsmString = "ldnt1b	$\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
19108      break;
19109    }
19110    return false;
19111  case AArch64::LDNT1D_ZRI:
19112    if (MI->getNumOperands() == 4 &&
19113        MI->getOperand(0).isReg() &&
19114        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19115        MI->getOperand(1).isReg() &&
19116        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19117        MI->getOperand(2).isReg() &&
19118        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19119        MI->getOperand(3).isImm() &&
19120        MI->getOperand(3).getImm() == 0 &&
19121        STI.getFeatureBits()[AArch64::FeatureSVE]) {
19122      // (LDNT1D_ZRI Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19123      AsmString = "ldnt1d	$\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19124      break;
19125    }
19126    return false;
19127  case AArch64::LDNT1H_ZRI:
19128    if (MI->getNumOperands() == 4 &&
19129        MI->getOperand(0).isReg() &&
19130        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19131        MI->getOperand(1).isReg() &&
19132        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19133        MI->getOperand(2).isReg() &&
19134        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19135        MI->getOperand(3).isImm() &&
19136        MI->getOperand(3).getImm() == 0 &&
19137        STI.getFeatureBits()[AArch64::FeatureSVE]) {
19138      // (LDNT1H_ZRI Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19139      AsmString = "ldnt1h	$\xFF\x01\x23, $\xFF\x02\x07/z, [$\x03]";
19140      break;
19141    }
19142    return false;
19143  case AArch64::LDNT1W_ZRI:
19144    if (MI->getNumOperands() == 4 &&
19145        MI->getOperand(0).isReg() &&
19146        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19147        MI->getOperand(1).isReg() &&
19148        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19149        MI->getOperand(2).isReg() &&
19150        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19151        MI->getOperand(3).isImm() &&
19152        MI->getOperand(3).getImm() == 0 &&
19153        STI.getFeatureBits()[AArch64::FeatureSVE]) {
19154      // (LDNT1W_ZRI Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19155      AsmString = "ldnt1w	$\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19156      break;
19157    }
19158    return false;
19159  case AArch64::LDPDi:
19160    if (MI->getNumOperands() == 4 &&
19161        MI->getOperand(0).isReg() &&
19162        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19163        MI->getOperand(1).isReg() &&
19164        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19165        MI->getOperand(2).isReg() &&
19166        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19167        MI->getOperand(3).isImm() &&
19168        MI->getOperand(3).getImm() == 0) {
19169      // (LDPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
19170      AsmString = "ldp	$\x01, $\x02, [$\x03]";
19171      break;
19172    }
19173    return false;
19174  case AArch64::LDPQi:
19175    if (MI->getNumOperands() == 4 &&
19176        MI->getOperand(0).isReg() &&
19177        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19178        MI->getOperand(1).isReg() &&
19179        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
19180        MI->getOperand(2).isReg() &&
19181        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19182        MI->getOperand(3).isImm() &&
19183        MI->getOperand(3).getImm() == 0) {
19184      // (LDPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
19185      AsmString = "ldp	$\x01, $\x02, [$\x03]";
19186      break;
19187    }
19188    return false;
19189  case AArch64::LDPSWi:
19190    if (MI->getNumOperands() == 4 &&
19191        MI->getOperand(0).isReg() &&
19192        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19193        MI->getOperand(1).isReg() &&
19194        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19195        MI->getOperand(2).isReg() &&
19196        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19197        MI->getOperand(3).isImm() &&
19198        MI->getOperand(3).getImm() == 0) {
19199      // (LDPSWi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
19200      AsmString = "ldpsw	$\x01, $\x02, [$\x03]";
19201      break;
19202    }
19203    return false;
19204  case AArch64::LDPSi:
19205    if (MI->getNumOperands() == 4 &&
19206        MI->getOperand(0).isReg() &&
19207        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19208        MI->getOperand(1).isReg() &&
19209        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19210        MI->getOperand(2).isReg() &&
19211        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19212        MI->getOperand(3).isImm() &&
19213        MI->getOperand(3).getImm() == 0) {
19214      // (LDPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
19215      AsmString = "ldp	$\x01, $\x02, [$\x03]";
19216      break;
19217    }
19218    return false;
19219  case AArch64::LDPWi:
19220    if (MI->getNumOperands() == 4 &&
19221        MI->getOperand(0).isReg() &&
19222        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19223        MI->getOperand(1).isReg() &&
19224        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19225        MI->getOperand(2).isReg() &&
19226        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19227        MI->getOperand(3).isImm() &&
19228        MI->getOperand(3).getImm() == 0) {
19229      // (LDPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
19230      AsmString = "ldp	$\x01, $\x02, [$\x03]";
19231      break;
19232    }
19233    return false;
19234  case AArch64::LDPXi:
19235    if (MI->getNumOperands() == 4 &&
19236        MI->getOperand(0).isReg() &&
19237        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19238        MI->getOperand(1).isReg() &&
19239        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19240        MI->getOperand(2).isReg() &&
19241        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19242        MI->getOperand(3).isImm() &&
19243        MI->getOperand(3).getImm() == 0) {
19244      // (LDPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
19245      AsmString = "ldp	$\x01, $\x02, [$\x03]";
19246      break;
19247    }
19248    return false;
19249  case AArch64::LDRAAindexed:
19250    if (MI->getNumOperands() == 3 &&
19251        MI->getOperand(0).isReg() &&
19252        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19253        MI->getOperand(1).isReg() &&
19254        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19255        MI->getOperand(2).isImm() &&
19256        MI->getOperand(2).getImm() == 0 &&
19257        STI.getFeatureBits()[AArch64::HasV8_3aOps]) {
19258      // (LDRAAindexed GPR64:$Rt, GPR64sp:$Rn, 0)
19259      AsmString = "ldraa	$\x01, [$\x02]";
19260      break;
19261    }
19262    return false;
19263  case AArch64::LDRABindexed:
19264    if (MI->getNumOperands() == 3 &&
19265        MI->getOperand(0).isReg() &&
19266        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19267        MI->getOperand(1).isReg() &&
19268        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19269        MI->getOperand(2).isImm() &&
19270        MI->getOperand(2).getImm() == 0 &&
19271        STI.getFeatureBits()[AArch64::HasV8_3aOps]) {
19272      // (LDRABindexed GPR64:$Rt, GPR64sp:$Rn, 0)
19273      AsmString = "ldrab	$\x01, [$\x02]";
19274      break;
19275    }
19276    return false;
19277  case AArch64::LDRBBroX:
19278    if (MI->getNumOperands() == 5 &&
19279        MI->getOperand(0).isReg() &&
19280        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19281        MI->getOperand(1).isReg() &&
19282        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19283        MI->getOperand(2).isReg() &&
19284        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19285        MI->getOperand(3).isImm() &&
19286        MI->getOperand(3).getImm() == 0 &&
19287        MI->getOperand(4).isImm() &&
19288        MI->getOperand(4).getImm() == 0) {
19289      // (LDRBBroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19290      AsmString = "ldrb	$\x01, [$\x02, $\x03]";
19291      break;
19292    }
19293    return false;
19294  case AArch64::LDRBBui:
19295    if (MI->getNumOperands() == 3 &&
19296        MI->getOperand(0).isReg() &&
19297        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19298        MI->getOperand(1).isReg() &&
19299        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19300        MI->getOperand(2).isImm() &&
19301        MI->getOperand(2).getImm() == 0) {
19302      // (LDRBBui GPR32:$Rt, GPR64sp:$Rn, 0)
19303      AsmString = "ldrb	$\x01, [$\x02]";
19304      break;
19305    }
19306    return false;
19307  case AArch64::LDRBroX:
19308    if (MI->getNumOperands() == 5 &&
19309        MI->getOperand(0).isReg() &&
19310        MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
19311        MI->getOperand(1).isReg() &&
19312        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19313        MI->getOperand(2).isReg() &&
19314        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19315        MI->getOperand(3).isImm() &&
19316        MI->getOperand(3).getImm() == 0 &&
19317        MI->getOperand(4).isImm() &&
19318        MI->getOperand(4).getImm() == 0) {
19319      // (LDRBroX FPR8Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19320      AsmString = "ldr	$\x01, [$\x02, $\x03]";
19321      break;
19322    }
19323    return false;
19324  case AArch64::LDRBui:
19325    if (MI->getNumOperands() == 3 &&
19326        MI->getOperand(0).isReg() &&
19327        MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
19328        MI->getOperand(1).isReg() &&
19329        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19330        MI->getOperand(2).isImm() &&
19331        MI->getOperand(2).getImm() == 0) {
19332      // (LDRBui FPR8Op:$Rt, GPR64sp:$Rn, 0)
19333      AsmString = "ldr	$\x01, [$\x02]";
19334      break;
19335    }
19336    return false;
19337  case AArch64::LDRDroX:
19338    if (MI->getNumOperands() == 5 &&
19339        MI->getOperand(0).isReg() &&
19340        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19341        MI->getOperand(1).isReg() &&
19342        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19343        MI->getOperand(2).isReg() &&
19344        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19345        MI->getOperand(3).isImm() &&
19346        MI->getOperand(3).getImm() == 0 &&
19347        MI->getOperand(4).isImm() &&
19348        MI->getOperand(4).getImm() == 0) {
19349      // (LDRDroX FPR64Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19350      AsmString = "ldr	$\x01, [$\x02, $\x03]";
19351      break;
19352    }
19353    return false;
19354  case AArch64::LDRDui:
19355    if (MI->getNumOperands() == 3 &&
19356        MI->getOperand(0).isReg() &&
19357        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19358        MI->getOperand(1).isReg() &&
19359        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19360        MI->getOperand(2).isImm() &&
19361        MI->getOperand(2).getImm() == 0) {
19362      // (LDRDui FPR64Op:$Rt, GPR64sp:$Rn, 0)
19363      AsmString = "ldr	$\x01, [$\x02]";
19364      break;
19365    }
19366    return false;
19367  case AArch64::LDRHHroX:
19368    if (MI->getNumOperands() == 5 &&
19369        MI->getOperand(0).isReg() &&
19370        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19371        MI->getOperand(1).isReg() &&
19372        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19373        MI->getOperand(2).isReg() &&
19374        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19375        MI->getOperand(3).isImm() &&
19376        MI->getOperand(3).getImm() == 0 &&
19377        MI->getOperand(4).isImm() &&
19378        MI->getOperand(4).getImm() == 0) {
19379      // (LDRHHroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19380      AsmString = "ldrh	$\x01, [$\x02, $\x03]";
19381      break;
19382    }
19383    return false;
19384  case AArch64::LDRHHui:
19385    if (MI->getNumOperands() == 3 &&
19386        MI->getOperand(0).isReg() &&
19387        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19388        MI->getOperand(1).isReg() &&
19389        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19390        MI->getOperand(2).isImm() &&
19391        MI->getOperand(2).getImm() == 0) {
19392      // (LDRHHui GPR32:$Rt, GPR64sp:$Rn, 0)
19393      AsmString = "ldrh	$\x01, [$\x02]";
19394      break;
19395    }
19396    return false;
19397  case AArch64::LDRHroX:
19398    if (MI->getNumOperands() == 5 &&
19399        MI->getOperand(0).isReg() &&
19400        MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
19401        MI->getOperand(1).isReg() &&
19402        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19403        MI->getOperand(2).isReg() &&
19404        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19405        MI->getOperand(3).isImm() &&
19406        MI->getOperand(3).getImm() == 0 &&
19407        MI->getOperand(4).isImm() &&
19408        MI->getOperand(4).getImm() == 0) {
19409      // (LDRHroX FPR16Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19410      AsmString = "ldr	$\x01, [$\x02, $\x03]";
19411      break;
19412    }
19413    return false;
19414  case AArch64::LDRHui:
19415    if (MI->getNumOperands() == 3 &&
19416        MI->getOperand(0).isReg() &&
19417        MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
19418        MI->getOperand(1).isReg() &&
19419        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19420        MI->getOperand(2).isImm() &&
19421        MI->getOperand(2).getImm() == 0) {
19422      // (LDRHui FPR16Op:$Rt, GPR64sp:$Rn, 0)
19423      AsmString = "ldr	$\x01, [$\x02]";
19424      break;
19425    }
19426    return false;
19427  case AArch64::LDRQroX:
19428    if (MI->getNumOperands() == 5 &&
19429        MI->getOperand(0).isReg() &&
19430        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19431        MI->getOperand(1).isReg() &&
19432        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19433        MI->getOperand(2).isReg() &&
19434        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19435        MI->getOperand(3).isImm() &&
19436        MI->getOperand(3).getImm() == 0 &&
19437        MI->getOperand(4).isImm() &&
19438        MI->getOperand(4).getImm() == 0) {
19439      // (LDRQroX FPR128Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19440      AsmString = "ldr	$\x01, [$\x02, $\x03]";
19441      break;
19442    }
19443    return false;
19444  case AArch64::LDRQui:
19445    if (MI->getNumOperands() == 3 &&
19446        MI->getOperand(0).isReg() &&
19447        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19448        MI->getOperand(1).isReg() &&
19449        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19450        MI->getOperand(2).isImm() &&
19451        MI->getOperand(2).getImm() == 0) {
19452      // (LDRQui FPR128Op:$Rt, GPR64sp:$Rn, 0)
19453      AsmString = "ldr	$\x01, [$\x02]";
19454      break;
19455    }
19456    return false;
19457  case AArch64::LDRSBWroX:
19458    if (MI->getNumOperands() == 5 &&
19459        MI->getOperand(0).isReg() &&
19460        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19461        MI->getOperand(1).isReg() &&
19462        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19463        MI->getOperand(2).isReg() &&
19464        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19465        MI->getOperand(3).isImm() &&
19466        MI->getOperand(3).getImm() == 0 &&
19467        MI->getOperand(4).isImm() &&
19468        MI->getOperand(4).getImm() == 0) {
19469      // (LDRSBWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19470      AsmString = "ldrsb	$\x01, [$\x02, $\x03]";
19471      break;
19472    }
19473    return false;
19474  case AArch64::LDRSBWui:
19475    if (MI->getNumOperands() == 3 &&
19476        MI->getOperand(0).isReg() &&
19477        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19478        MI->getOperand(1).isReg() &&
19479        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19480        MI->getOperand(2).isImm() &&
19481        MI->getOperand(2).getImm() == 0) {
19482      // (LDRSBWui GPR32:$Rt, GPR64sp:$Rn, 0)
19483      AsmString = "ldrsb	$\x01, [$\x02]";
19484      break;
19485    }
19486    return false;
19487  case AArch64::LDRSBXroX:
19488    if (MI->getNumOperands() == 5 &&
19489        MI->getOperand(0).isReg() &&
19490        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19491        MI->getOperand(1).isReg() &&
19492        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19493        MI->getOperand(2).isReg() &&
19494        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19495        MI->getOperand(3).isImm() &&
19496        MI->getOperand(3).getImm() == 0 &&
19497        MI->getOperand(4).isImm() &&
19498        MI->getOperand(4).getImm() == 0) {
19499      // (LDRSBXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19500      AsmString = "ldrsb	$\x01, [$\x02, $\x03]";
19501      break;
19502    }
19503    return false;
19504  case AArch64::LDRSBXui:
19505    if (MI->getNumOperands() == 3 &&
19506        MI->getOperand(0).isReg() &&
19507        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19508        MI->getOperand(1).isReg() &&
19509        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19510        MI->getOperand(2).isImm() &&
19511        MI->getOperand(2).getImm() == 0) {
19512      // (LDRSBXui GPR64:$Rt, GPR64sp:$Rn, 0)
19513      AsmString = "ldrsb	$\x01, [$\x02]";
19514      break;
19515    }
19516    return false;
19517  case AArch64::LDRSHWroX:
19518    if (MI->getNumOperands() == 5 &&
19519        MI->getOperand(0).isReg() &&
19520        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19521        MI->getOperand(1).isReg() &&
19522        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19523        MI->getOperand(2).isReg() &&
19524        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19525        MI->getOperand(3).isImm() &&
19526        MI->getOperand(3).getImm() == 0 &&
19527        MI->getOperand(4).isImm() &&
19528        MI->getOperand(4).getImm() == 0) {
19529      // (LDRSHWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19530      AsmString = "ldrsh	$\x01, [$\x02, $\x03]";
19531      break;
19532    }
19533    return false;
19534  case AArch64::LDRSHWui:
19535    if (MI->getNumOperands() == 3 &&
19536        MI->getOperand(0).isReg() &&
19537        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19538        MI->getOperand(1).isReg() &&
19539        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19540        MI->getOperand(2).isImm() &&
19541        MI->getOperand(2).getImm() == 0) {
19542      // (LDRSHWui GPR32:$Rt, GPR64sp:$Rn, 0)
19543      AsmString = "ldrsh	$\x01, [$\x02]";
19544      break;
19545    }
19546    return false;
19547  case AArch64::LDRSHXroX:
19548    if (MI->getNumOperands() == 5 &&
19549        MI->getOperand(0).isReg() &&
19550        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19551        MI->getOperand(1).isReg() &&
19552        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19553        MI->getOperand(2).isReg() &&
19554        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19555        MI->getOperand(3).isImm() &&
19556        MI->getOperand(3).getImm() == 0 &&
19557        MI->getOperand(4).isImm() &&
19558        MI->getOperand(4).getImm() == 0) {
19559      // (LDRSHXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19560      AsmString = "ldrsh	$\x01, [$\x02, $\x03]";
19561      break;
19562    }
19563    return false;
19564  case AArch64::LDRSHXui:
19565    if (MI->getNumOperands() == 3 &&
19566        MI->getOperand(0).isReg() &&
19567        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19568        MI->getOperand(1).isReg() &&
19569        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19570        MI->getOperand(2).isImm() &&
19571        MI->getOperand(2).getImm() == 0) {
19572      // (LDRSHXui GPR64:$Rt, GPR64sp:$Rn, 0)
19573      AsmString = "ldrsh	$\x01, [$\x02]";
19574      break;
19575    }
19576    return false;
19577  case AArch64::LDRSWroX:
19578    if (MI->getNumOperands() == 5 &&
19579        MI->getOperand(0).isReg() &&
19580        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19581        MI->getOperand(1).isReg() &&
19582        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19583        MI->getOperand(2).isReg() &&
19584        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19585        MI->getOperand(3).isImm() &&
19586        MI->getOperand(3).getImm() == 0 &&
19587        MI->getOperand(4).isImm() &&
19588        MI->getOperand(4).getImm() == 0) {
19589      // (LDRSWroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19590      AsmString = "ldrsw	$\x01, [$\x02, $\x03]";
19591      break;
19592    }
19593    return false;
19594  case AArch64::LDRSWui:
19595    if (MI->getNumOperands() == 3 &&
19596        MI->getOperand(0).isReg() &&
19597        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19598        MI->getOperand(1).isReg() &&
19599        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19600        MI->getOperand(2).isImm() &&
19601        MI->getOperand(2).getImm() == 0) {
19602      // (LDRSWui GPR64:$Rt, GPR64sp:$Rn, 0)
19603      AsmString = "ldrsw	$\x01, [$\x02]";
19604      break;
19605    }
19606    return false;
19607  case AArch64::LDRSroX:
19608    if (MI->getNumOperands() == 5 &&
19609        MI->getOperand(0).isReg() &&
19610        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19611        MI->getOperand(1).isReg() &&
19612        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19613        MI->getOperand(2).isReg() &&
19614        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19615        MI->getOperand(3).isImm() &&
19616        MI->getOperand(3).getImm() == 0 &&
19617        MI->getOperand(4).isImm() &&
19618        MI->getOperand(4).getImm() == 0) {
19619      // (LDRSroX FPR32Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19620      AsmString = "ldr	$\x01, [$\x02, $\x03]";
19621      break;
19622    }
19623    return false;
19624  case AArch64::LDRSui:
19625    if (MI->getNumOperands() == 3 &&
19626        MI->getOperand(0).isReg() &&
19627        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19628        MI->getOperand(1).isReg() &&
19629        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19630        MI->getOperand(2).isImm() &&
19631        MI->getOperand(2).getImm() == 0) {
19632      // (LDRSui FPR32Op:$Rt, GPR64sp:$Rn, 0)
19633      AsmString = "ldr	$\x01, [$\x02]";
19634      break;
19635    }
19636    return false;
19637  case AArch64::LDRWroX:
19638    if (MI->getNumOperands() == 5 &&
19639        MI->getOperand(0).isReg() &&
19640        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19641        MI->getOperand(1).isReg() &&
19642        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19643        MI->getOperand(2).isReg() &&
19644        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19645        MI->getOperand(3).isImm() &&
19646        MI->getOperand(3).getImm() == 0 &&
19647        MI->getOperand(4).isImm() &&
19648        MI->getOperand(4).getImm() == 0) {
19649      // (LDRWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19650      AsmString = "ldr	$\x01, [$\x02, $\x03]";
19651      break;
19652    }
19653    return false;
19654  case AArch64::LDRWui:
19655    if (MI->getNumOperands() == 3 &&
19656        MI->getOperand(0).isReg() &&
19657        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19658        MI->getOperand(1).isReg() &&
19659        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19660        MI->getOperand(2).isImm() &&
19661        MI->getOperand(2).getImm() == 0) {
19662      // (LDRWui GPR32z:$Rt, GPR64sp:$Rn, 0)
19663      AsmString = "ldr	$\x01, [$\x02]";
19664      break;
19665    }
19666    return false;
19667  case AArch64::LDRXroX:
19668    if (MI->getNumOperands() == 5 &&
19669        MI->getOperand(0).isReg() &&
19670        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19671        MI->getOperand(1).isReg() &&
19672        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19673        MI->getOperand(2).isReg() &&
19674        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19675        MI->getOperand(3).isImm() &&
19676        MI->getOperand(3).getImm() == 0 &&
19677        MI->getOperand(4).isImm() &&
19678        MI->getOperand(4).getImm() == 0) {
19679      // (LDRXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19680      AsmString = "ldr	$\x01, [$\x02, $\x03]";
19681      break;
19682    }
19683    return false;
19684  case AArch64::LDRXui:
19685    if (MI->getNumOperands() == 3 &&
19686        MI->getOperand(0).isReg() &&
19687        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19688        MI->getOperand(1).isReg() &&
19689        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19690        MI->getOperand(2).isImm() &&
19691        MI->getOperand(2).getImm() == 0) {
19692      // (LDRXui GPR64z:$Rt, GPR64sp:$Rn, 0)
19693      AsmString = "ldr	$\x01, [$\x02]";
19694      break;
19695    }
19696    return false;
19697  case AArch64::LDR_PXI:
19698    if (MI->getNumOperands() == 3 &&
19699        MI->getOperand(0).isReg() &&
19700        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19701        MI->getOperand(1).isReg() &&
19702        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19703        MI->getOperand(2).isImm() &&
19704        MI->getOperand(2).getImm() == 0 &&
19705        STI.getFeatureBits()[AArch64::FeatureSVE]) {
19706      // (LDR_PXI PPRAny:$Pt, GPR64sp:$Rn, 0)
19707      AsmString = "ldr	$\xFF\x01\x07, [$\x02]";
19708      break;
19709    }
19710    return false;
19711  case AArch64::LDR_ZXI:
19712    if (MI->getNumOperands() == 3 &&
19713        MI->getOperand(0).isReg() &&
19714        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19715        MI->getOperand(1).isReg() &&
19716        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19717        MI->getOperand(2).isImm() &&
19718        MI->getOperand(2).getImm() == 0 &&
19719        STI.getFeatureBits()[AArch64::FeatureSVE]) {
19720      // (LDR_ZXI ZPRAny:$Zt, GPR64sp:$Rn, 0)
19721      AsmString = "ldr	$\xFF\x01\x07, [$\x02]";
19722      break;
19723    }
19724    return false;
19725  case AArch64::LDSETB:
19726    if (MI->getNumOperands() == 3 &&
19727        MI->getOperand(0).getReg() == AArch64::WZR &&
19728        MI->getOperand(1).isReg() &&
19729        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19730        MI->getOperand(2).isReg() &&
19731        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19732        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19733      // (LDSETB WZR, GPR32:$Rs, GPR64sp:$Rn)
19734      AsmString = "stsetb	$\x02, [$\x03]";
19735      break;
19736    }
19737    return false;
19738  case AArch64::LDSETH:
19739    if (MI->getNumOperands() == 3 &&
19740        MI->getOperand(0).getReg() == AArch64::WZR &&
19741        MI->getOperand(1).isReg() &&
19742        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19743        MI->getOperand(2).isReg() &&
19744        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19745        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19746      // (LDSETH WZR, GPR32:$Rs, GPR64sp:$Rn)
19747      AsmString = "stseth	$\x02, [$\x03]";
19748      break;
19749    }
19750    return false;
19751  case AArch64::LDSETLB:
19752    if (MI->getNumOperands() == 3 &&
19753        MI->getOperand(0).getReg() == AArch64::WZR &&
19754        MI->getOperand(1).isReg() &&
19755        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19756        MI->getOperand(2).isReg() &&
19757        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19758        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19759      // (LDSETLB WZR, GPR32:$Rs, GPR64sp:$Rn)
19760      AsmString = "stsetlb	$\x02, [$\x03]";
19761      break;
19762    }
19763    return false;
19764  case AArch64::LDSETLH:
19765    if (MI->getNumOperands() == 3 &&
19766        MI->getOperand(0).getReg() == AArch64::WZR &&
19767        MI->getOperand(1).isReg() &&
19768        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19769        MI->getOperand(2).isReg() &&
19770        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19771        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19772      // (LDSETLH WZR, GPR32:$Rs, GPR64sp:$Rn)
19773      AsmString = "stsetlh	$\x02, [$\x03]";
19774      break;
19775    }
19776    return false;
19777  case AArch64::LDSETLW:
19778    if (MI->getNumOperands() == 3 &&
19779        MI->getOperand(0).getReg() == AArch64::WZR &&
19780        MI->getOperand(1).isReg() &&
19781        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19782        MI->getOperand(2).isReg() &&
19783        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19784        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19785      // (LDSETLW WZR, GPR32:$Rs, GPR64sp:$Rn)
19786      AsmString = "stsetl	$\x02, [$\x03]";
19787      break;
19788    }
19789    return false;
19790  case AArch64::LDSETLX:
19791    if (MI->getNumOperands() == 3 &&
19792        MI->getOperand(0).getReg() == AArch64::XZR &&
19793        MI->getOperand(1).isReg() &&
19794        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19795        MI->getOperand(2).isReg() &&
19796        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19797        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19798      // (LDSETLX XZR, GPR64:$Rs, GPR64sp:$Rn)
19799      AsmString = "stsetl	$\x02, [$\x03]";
19800      break;
19801    }
19802    return false;
19803  case AArch64::LDSETW:
19804    if (MI->getNumOperands() == 3 &&
19805        MI->getOperand(0).getReg() == AArch64::WZR &&
19806        MI->getOperand(1).isReg() &&
19807        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19808        MI->getOperand(2).isReg() &&
19809        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19810        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19811      // (LDSETW WZR, GPR32:$Rs, GPR64sp:$Rn)
19812      AsmString = "stset	$\x02, [$\x03]";
19813      break;
19814    }
19815    return false;
19816  case AArch64::LDSETX:
19817    if (MI->getNumOperands() == 3 &&
19818        MI->getOperand(0).getReg() == AArch64::XZR &&
19819        MI->getOperand(1).isReg() &&
19820        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19821        MI->getOperand(2).isReg() &&
19822        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19823        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19824      // (LDSETX XZR, GPR64:$Rs, GPR64sp:$Rn)
19825      AsmString = "stset	$\x02, [$\x03]";
19826      break;
19827    }
19828    return false;
19829  case AArch64::LDSMAXB:
19830    if (MI->getNumOperands() == 3 &&
19831        MI->getOperand(0).getReg() == AArch64::WZR &&
19832        MI->getOperand(1).isReg() &&
19833        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19834        MI->getOperand(2).isReg() &&
19835        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19836        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19837      // (LDSMAXB WZR, GPR32:$Rs, GPR64sp:$Rn)
19838      AsmString = "stsmaxb	$\x02, [$\x03]";
19839      break;
19840    }
19841    return false;
19842  case AArch64::LDSMAXH:
19843    if (MI->getNumOperands() == 3 &&
19844        MI->getOperand(0).getReg() == AArch64::WZR &&
19845        MI->getOperand(1).isReg() &&
19846        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19847        MI->getOperand(2).isReg() &&
19848        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19849        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19850      // (LDSMAXH WZR, GPR32:$Rs, GPR64sp:$Rn)
19851      AsmString = "stsmaxh	$\x02, [$\x03]";
19852      break;
19853    }
19854    return false;
19855  case AArch64::LDSMAXLB:
19856    if (MI->getNumOperands() == 3 &&
19857        MI->getOperand(0).getReg() == AArch64::WZR &&
19858        MI->getOperand(1).isReg() &&
19859        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19860        MI->getOperand(2).isReg() &&
19861        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19862        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19863      // (LDSMAXLB WZR, GPR32:$Rs, GPR64sp:$Rn)
19864      AsmString = "stsmaxlb	$\x02, [$\x03]";
19865      break;
19866    }
19867    return false;
19868  case AArch64::LDSMAXLH:
19869    if (MI->getNumOperands() == 3 &&
19870        MI->getOperand(0).getReg() == AArch64::WZR &&
19871        MI->getOperand(1).isReg() &&
19872        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19873        MI->getOperand(2).isReg() &&
19874        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19875        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19876      // (LDSMAXLH WZR, GPR32:$Rs, GPR64sp:$Rn)
19877      AsmString = "stsmaxlh	$\x02, [$\x03]";
19878      break;
19879    }
19880    return false;
19881  case AArch64::LDSMAXLW:
19882    if (MI->getNumOperands() == 3 &&
19883        MI->getOperand(0).getReg() == AArch64::WZR &&
19884        MI->getOperand(1).isReg() &&
19885        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19886        MI->getOperand(2).isReg() &&
19887        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19888        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19889      // (LDSMAXLW WZR, GPR32:$Rs, GPR64sp:$Rn)
19890      AsmString = "stsmaxl	$\x02, [$\x03]";
19891      break;
19892    }
19893    return false;
19894  case AArch64::LDSMAXLX:
19895    if (MI->getNumOperands() == 3 &&
19896        MI->getOperand(0).getReg() == AArch64::XZR &&
19897        MI->getOperand(1).isReg() &&
19898        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19899        MI->getOperand(2).isReg() &&
19900        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19901        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19902      // (LDSMAXLX XZR, GPR64:$Rs, GPR64sp:$Rn)
19903      AsmString = "stsmaxl	$\x02, [$\x03]";
19904      break;
19905    }
19906    return false;
19907  case AArch64::LDSMAXW:
19908    if (MI->getNumOperands() == 3 &&
19909        MI->getOperand(0).getReg() == AArch64::WZR &&
19910        MI->getOperand(1).isReg() &&
19911        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19912        MI->getOperand(2).isReg() &&
19913        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19914        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19915      // (LDSMAXW WZR, GPR32:$Rs, GPR64sp:$Rn)
19916      AsmString = "stsmax	$\x02, [$\x03]";
19917      break;
19918    }
19919    return false;
19920  case AArch64::LDSMAXX:
19921    if (MI->getNumOperands() == 3 &&
19922        MI->getOperand(0).getReg() == AArch64::XZR &&
19923        MI->getOperand(1).isReg() &&
19924        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19925        MI->getOperand(2).isReg() &&
19926        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19927        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19928      // (LDSMAXX XZR, GPR64:$Rs, GPR64sp:$Rn)
19929      AsmString = "stsmax	$\x02, [$\x03]";
19930      break;
19931    }
19932    return false;
19933  case AArch64::LDSMINB:
19934    if (MI->getNumOperands() == 3 &&
19935        MI->getOperand(0).getReg() == AArch64::WZR &&
19936        MI->getOperand(1).isReg() &&
19937        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19938        MI->getOperand(2).isReg() &&
19939        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19940        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19941      // (LDSMINB WZR, GPR32:$Rs, GPR64sp:$Rn)
19942      AsmString = "stsminb	$\x02, [$\x03]";
19943      break;
19944    }
19945    return false;
19946  case AArch64::LDSMINH:
19947    if (MI->getNumOperands() == 3 &&
19948        MI->getOperand(0).getReg() == AArch64::WZR &&
19949        MI->getOperand(1).isReg() &&
19950        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19951        MI->getOperand(2).isReg() &&
19952        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19953        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19954      // (LDSMINH WZR, GPR32:$Rs, GPR64sp:$Rn)
19955      AsmString = "stsminh	$\x02, [$\x03]";
19956      break;
19957    }
19958    return false;
19959  case AArch64::LDSMINLB:
19960    if (MI->getNumOperands() == 3 &&
19961        MI->getOperand(0).getReg() == AArch64::WZR &&
19962        MI->getOperand(1).isReg() &&
19963        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19964        MI->getOperand(2).isReg() &&
19965        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19966        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19967      // (LDSMINLB WZR, GPR32:$Rs, GPR64sp:$Rn)
19968      AsmString = "stsminlb	$\x02, [$\x03]";
19969      break;
19970    }
19971    return false;
19972  case AArch64::LDSMINLH:
19973    if (MI->getNumOperands() == 3 &&
19974        MI->getOperand(0).getReg() == AArch64::WZR &&
19975        MI->getOperand(1).isReg() &&
19976        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19977        MI->getOperand(2).isReg() &&
19978        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19979        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19980      // (LDSMINLH WZR, GPR32:$Rs, GPR64sp:$Rn)
19981      AsmString = "stsminlh	$\x02, [$\x03]";
19982      break;
19983    }
19984    return false;
19985  case AArch64::LDSMINLW:
19986    if (MI->getNumOperands() == 3 &&
19987        MI->getOperand(0).getReg() == AArch64::WZR &&
19988        MI->getOperand(1).isReg() &&
19989        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19990        MI->getOperand(2).isReg() &&
19991        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19992        STI.getFeatureBits()[AArch64::FeatureLSE]) {
19993      // (LDSMINLW WZR, GPR32:$Rs, GPR64sp:$Rn)
19994      AsmString = "stsminl	$\x02, [$\x03]";
19995      break;
19996    }
19997    return false;
19998  case AArch64::LDSMINLX:
19999    if (MI->getNumOperands() == 3 &&
20000        MI->getOperand(0).getReg() == AArch64::XZR &&
20001        MI->getOperand(1).isReg() &&
20002        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20003        MI->getOperand(2).isReg() &&
20004        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20005        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20006      // (LDSMINLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20007      AsmString = "stsminl	$\x02, [$\x03]";
20008      break;
20009    }
20010    return false;
20011  case AArch64::LDSMINW:
20012    if (MI->getNumOperands() == 3 &&
20013        MI->getOperand(0).getReg() == AArch64::WZR &&
20014        MI->getOperand(1).isReg() &&
20015        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20016        MI->getOperand(2).isReg() &&
20017        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20018        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20019      // (LDSMINW WZR, GPR32:$Rs, GPR64sp:$Rn)
20020      AsmString = "stsmin	$\x02, [$\x03]";
20021      break;
20022    }
20023    return false;
20024  case AArch64::LDSMINX:
20025    if (MI->getNumOperands() == 3 &&
20026        MI->getOperand(0).getReg() == AArch64::XZR &&
20027        MI->getOperand(1).isReg() &&
20028        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20029        MI->getOperand(2).isReg() &&
20030        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20031        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20032      // (LDSMINX XZR, GPR64:$Rs, GPR64sp:$Rn)
20033      AsmString = "stsmin	$\x02, [$\x03]";
20034      break;
20035    }
20036    return false;
20037  case AArch64::LDTRBi:
20038    if (MI->getNumOperands() == 3 &&
20039        MI->getOperand(0).isReg() &&
20040        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20041        MI->getOperand(1).isReg() &&
20042        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20043        MI->getOperand(2).isImm() &&
20044        MI->getOperand(2).getImm() == 0) {
20045      // (LDTRBi GPR32:$Rt, GPR64sp:$Rn, 0)
20046      AsmString = "ldtrb	$\x01, [$\x02]";
20047      break;
20048    }
20049    return false;
20050  case AArch64::LDTRHi:
20051    if (MI->getNumOperands() == 3 &&
20052        MI->getOperand(0).isReg() &&
20053        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20054        MI->getOperand(1).isReg() &&
20055        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20056        MI->getOperand(2).isImm() &&
20057        MI->getOperand(2).getImm() == 0) {
20058      // (LDTRHi GPR32:$Rt, GPR64sp:$Rn, 0)
20059      AsmString = "ldtrh	$\x01, [$\x02]";
20060      break;
20061    }
20062    return false;
20063  case AArch64::LDTRSBWi:
20064    if (MI->getNumOperands() == 3 &&
20065        MI->getOperand(0).isReg() &&
20066        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20067        MI->getOperand(1).isReg() &&
20068        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20069        MI->getOperand(2).isImm() &&
20070        MI->getOperand(2).getImm() == 0) {
20071      // (LDTRSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
20072      AsmString = "ldtrsb	$\x01, [$\x02]";
20073      break;
20074    }
20075    return false;
20076  case AArch64::LDTRSBXi:
20077    if (MI->getNumOperands() == 3 &&
20078        MI->getOperand(0).isReg() &&
20079        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20080        MI->getOperand(1).isReg() &&
20081        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20082        MI->getOperand(2).isImm() &&
20083        MI->getOperand(2).getImm() == 0) {
20084      // (LDTRSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
20085      AsmString = "ldtrsb	$\x01, [$\x02]";
20086      break;
20087    }
20088    return false;
20089  case AArch64::LDTRSHWi:
20090    if (MI->getNumOperands() == 3 &&
20091        MI->getOperand(0).isReg() &&
20092        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20093        MI->getOperand(1).isReg() &&
20094        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20095        MI->getOperand(2).isImm() &&
20096        MI->getOperand(2).getImm() == 0) {
20097      // (LDTRSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
20098      AsmString = "ldtrsh	$\x01, [$\x02]";
20099      break;
20100    }
20101    return false;
20102  case AArch64::LDTRSHXi:
20103    if (MI->getNumOperands() == 3 &&
20104        MI->getOperand(0).isReg() &&
20105        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20106        MI->getOperand(1).isReg() &&
20107        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20108        MI->getOperand(2).isImm() &&
20109        MI->getOperand(2).getImm() == 0) {
20110      // (LDTRSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
20111      AsmString = "ldtrsh	$\x01, [$\x02]";
20112      break;
20113    }
20114    return false;
20115  case AArch64::LDTRSWi:
20116    if (MI->getNumOperands() == 3 &&
20117        MI->getOperand(0).isReg() &&
20118        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20119        MI->getOperand(1).isReg() &&
20120        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20121        MI->getOperand(2).isImm() &&
20122        MI->getOperand(2).getImm() == 0) {
20123      // (LDTRSWi GPR64:$Rt, GPR64sp:$Rn, 0)
20124      AsmString = "ldtrsw	$\x01, [$\x02]";
20125      break;
20126    }
20127    return false;
20128  case AArch64::LDTRWi:
20129    if (MI->getNumOperands() == 3 &&
20130        MI->getOperand(0).isReg() &&
20131        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20132        MI->getOperand(1).isReg() &&
20133        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20134        MI->getOperand(2).isImm() &&
20135        MI->getOperand(2).getImm() == 0) {
20136      // (LDTRWi GPR32:$Rt, GPR64sp:$Rn, 0)
20137      AsmString = "ldtr	$\x01, [$\x02]";
20138      break;
20139    }
20140    return false;
20141  case AArch64::LDTRXi:
20142    if (MI->getNumOperands() == 3 &&
20143        MI->getOperand(0).isReg() &&
20144        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20145        MI->getOperand(1).isReg() &&
20146        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20147        MI->getOperand(2).isImm() &&
20148        MI->getOperand(2).getImm() == 0) {
20149      // (LDTRXi GPR64:$Rt, GPR64sp:$Rn, 0)
20150      AsmString = "ldtr	$\x01, [$\x02]";
20151      break;
20152    }
20153    return false;
20154  case AArch64::LDUMAXB:
20155    if (MI->getNumOperands() == 3 &&
20156        MI->getOperand(0).getReg() == AArch64::WZR &&
20157        MI->getOperand(1).isReg() &&
20158        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20159        MI->getOperand(2).isReg() &&
20160        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20161        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20162      // (LDUMAXB WZR, GPR32:$Rs, GPR64sp:$Rn)
20163      AsmString = "stumaxb	$\x02, [$\x03]";
20164      break;
20165    }
20166    return false;
20167  case AArch64::LDUMAXH:
20168    if (MI->getNumOperands() == 3 &&
20169        MI->getOperand(0).getReg() == AArch64::WZR &&
20170        MI->getOperand(1).isReg() &&
20171        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20172        MI->getOperand(2).isReg() &&
20173        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20174        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20175      // (LDUMAXH WZR, GPR32:$Rs, GPR64sp:$Rn)
20176      AsmString = "stumaxh	$\x02, [$\x03]";
20177      break;
20178    }
20179    return false;
20180  case AArch64::LDUMAXLB:
20181    if (MI->getNumOperands() == 3 &&
20182        MI->getOperand(0).getReg() == AArch64::WZR &&
20183        MI->getOperand(1).isReg() &&
20184        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20185        MI->getOperand(2).isReg() &&
20186        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20187        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20188      // (LDUMAXLB WZR, GPR32:$Rs, GPR64sp:$Rn)
20189      AsmString = "stumaxlb	$\x02, [$\x03]";
20190      break;
20191    }
20192    return false;
20193  case AArch64::LDUMAXLH:
20194    if (MI->getNumOperands() == 3 &&
20195        MI->getOperand(0).getReg() == AArch64::WZR &&
20196        MI->getOperand(1).isReg() &&
20197        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20198        MI->getOperand(2).isReg() &&
20199        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20200        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20201      // (LDUMAXLH WZR, GPR32:$Rs, GPR64sp:$Rn)
20202      AsmString = "stumaxlh	$\x02, [$\x03]";
20203      break;
20204    }
20205    return false;
20206  case AArch64::LDUMAXLW:
20207    if (MI->getNumOperands() == 3 &&
20208        MI->getOperand(0).getReg() == AArch64::WZR &&
20209        MI->getOperand(1).isReg() &&
20210        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20211        MI->getOperand(2).isReg() &&
20212        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20213        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20214      // (LDUMAXLW WZR, GPR32:$Rs, GPR64sp:$Rn)
20215      AsmString = "stumaxl	$\x02, [$\x03]";
20216      break;
20217    }
20218    return false;
20219  case AArch64::LDUMAXLX:
20220    if (MI->getNumOperands() == 3 &&
20221        MI->getOperand(0).getReg() == AArch64::XZR &&
20222        MI->getOperand(1).isReg() &&
20223        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20224        MI->getOperand(2).isReg() &&
20225        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20226        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20227      // (LDUMAXLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20228      AsmString = "stumaxl	$\x02, [$\x03]";
20229      break;
20230    }
20231    return false;
20232  case AArch64::LDUMAXW:
20233    if (MI->getNumOperands() == 3 &&
20234        MI->getOperand(0).getReg() == AArch64::WZR &&
20235        MI->getOperand(1).isReg() &&
20236        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20237        MI->getOperand(2).isReg() &&
20238        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20239        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20240      // (LDUMAXW WZR, GPR32:$Rs, GPR64sp:$Rn)
20241      AsmString = "stumax	$\x02, [$\x03]";
20242      break;
20243    }
20244    return false;
20245  case AArch64::LDUMAXX:
20246    if (MI->getNumOperands() == 3 &&
20247        MI->getOperand(0).getReg() == AArch64::XZR &&
20248        MI->getOperand(1).isReg() &&
20249        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20250        MI->getOperand(2).isReg() &&
20251        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20252        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20253      // (LDUMAXX XZR, GPR64:$Rs, GPR64sp:$Rn)
20254      AsmString = "stumax	$\x02, [$\x03]";
20255      break;
20256    }
20257    return false;
20258  case AArch64::LDUMINB:
20259    if (MI->getNumOperands() == 3 &&
20260        MI->getOperand(0).getReg() == AArch64::WZR &&
20261        MI->getOperand(1).isReg() &&
20262        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20263        MI->getOperand(2).isReg() &&
20264        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20265        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20266      // (LDUMINB WZR, GPR32:$Rs, GPR64sp:$Rn)
20267      AsmString = "stuminb	$\x02, [$\x03]";
20268      break;
20269    }
20270    return false;
20271  case AArch64::LDUMINH:
20272    if (MI->getNumOperands() == 3 &&
20273        MI->getOperand(0).getReg() == AArch64::WZR &&
20274        MI->getOperand(1).isReg() &&
20275        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20276        MI->getOperand(2).isReg() &&
20277        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20278        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20279      // (LDUMINH WZR, GPR32:$Rs, GPR64sp:$Rn)
20280      AsmString = "stuminh	$\x02, [$\x03]";
20281      break;
20282    }
20283    return false;
20284  case AArch64::LDUMINLB:
20285    if (MI->getNumOperands() == 3 &&
20286        MI->getOperand(0).getReg() == AArch64::WZR &&
20287        MI->getOperand(1).isReg() &&
20288        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20289        MI->getOperand(2).isReg() &&
20290        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20291        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20292      // (LDUMINLB WZR, GPR32:$Rs, GPR64sp:$Rn)
20293      AsmString = "stuminlb	$\x02, [$\x03]";
20294      break;
20295    }
20296    return false;
20297  case AArch64::LDUMINLH:
20298    if (MI->getNumOperands() == 3 &&
20299        MI->getOperand(0).getReg() == AArch64::WZR &&
20300        MI->getOperand(1).isReg() &&
20301        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20302        MI->getOperand(2).isReg() &&
20303        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20304        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20305      // (LDUMINLH WZR, GPR32:$Rs, GPR64sp:$Rn)
20306      AsmString = "stuminlh	$\x02, [$\x03]";
20307      break;
20308    }
20309    return false;
20310  case AArch64::LDUMINLW:
20311    if (MI->getNumOperands() == 3 &&
20312        MI->getOperand(0).getReg() == AArch64::WZR &&
20313        MI->getOperand(1).isReg() &&
20314        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20315        MI->getOperand(2).isReg() &&
20316        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20317        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20318      // (LDUMINLW WZR, GPR32:$Rs, GPR64sp:$Rn)
20319      AsmString = "stuminl	$\x02, [$\x03]";
20320      break;
20321    }
20322    return false;
20323  case AArch64::LDUMINLX:
20324    if (MI->getNumOperands() == 3 &&
20325        MI->getOperand(0).getReg() == AArch64::XZR &&
20326        MI->getOperand(1).isReg() &&
20327        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20328        MI->getOperand(2).isReg() &&
20329        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20330        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20331      // (LDUMINLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20332      AsmString = "stuminl	$\x02, [$\x03]";
20333      break;
20334    }
20335    return false;
20336  case AArch64::LDUMINW:
20337    if (MI->getNumOperands() == 3 &&
20338        MI->getOperand(0).getReg() == AArch64::WZR &&
20339        MI->getOperand(1).isReg() &&
20340        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20341        MI->getOperand(2).isReg() &&
20342        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20343        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20344      // (LDUMINW WZR, GPR32:$Rs, GPR64sp:$Rn)
20345      AsmString = "stumin	$\x02, [$\x03]";
20346      break;
20347    }
20348    return false;
20349  case AArch64::LDUMINX:
20350    if (MI->getNumOperands() == 3 &&
20351        MI->getOperand(0).getReg() == AArch64::XZR &&
20352        MI->getOperand(1).isReg() &&
20353        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20354        MI->getOperand(2).isReg() &&
20355        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20356        STI.getFeatureBits()[AArch64::FeatureLSE]) {
20357      // (LDUMINX XZR, GPR64:$Rs, GPR64sp:$Rn)
20358      AsmString = "stumin	$\x02, [$\x03]";
20359      break;
20360    }
20361    return false;
20362  case AArch64::LDURBBi:
20363    if (MI->getNumOperands() == 3 &&
20364        MI->getOperand(0).isReg() &&
20365        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20366        MI->getOperand(1).isReg() &&
20367        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20368        MI->getOperand(2).isImm() &&
20369        MI->getOperand(2).getImm() == 0) {
20370      // (LDURBBi GPR32:$Rt, GPR64sp:$Rn, 0)
20371      AsmString = "ldurb	$\x01, [$\x02]";
20372      break;
20373    }
20374    return false;
20375  case AArch64::LDURBi:
20376    if (MI->getNumOperands() == 3 &&
20377        MI->getOperand(0).isReg() &&
20378        MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
20379        MI->getOperand(1).isReg() &&
20380        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20381        MI->getOperand(2).isImm() &&
20382        MI->getOperand(2).getImm() == 0) {
20383      // (LDURBi FPR8Op:$Rt, GPR64sp:$Rn, 0)
20384      AsmString = "ldur	$\x01, [$\x02]";
20385      break;
20386    }
20387    return false;
20388  case AArch64::LDURDi:
20389    if (MI->getNumOperands() == 3 &&
20390        MI->getOperand(0).isReg() &&
20391        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20392        MI->getOperand(1).isReg() &&
20393        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20394        MI->getOperand(2).isImm() &&
20395        MI->getOperand(2).getImm() == 0) {
20396      // (LDURDi FPR64Op:$Rt, GPR64sp:$Rn, 0)
20397      AsmString = "ldur	$\x01, [$\x02]";
20398      break;
20399    }
20400    return false;
20401  case AArch64::LDURHHi:
20402    if (MI->getNumOperands() == 3 &&
20403        MI->getOperand(0).isReg() &&
20404        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20405        MI->getOperand(1).isReg() &&
20406        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20407        MI->getOperand(2).isImm() &&
20408        MI->getOperand(2).getImm() == 0) {
20409      // (LDURHHi GPR32:$Rt, GPR64sp:$Rn, 0)
20410      AsmString = "ldurh	$\x01, [$\x02]";
20411      break;
20412    }
20413    return false;
20414  case AArch64::LDURHi:
20415    if (MI->getNumOperands() == 3 &&
20416        MI->getOperand(0).isReg() &&
20417        MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
20418        MI->getOperand(1).isReg() &&
20419        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20420        MI->getOperand(2).isImm() &&
20421        MI->getOperand(2).getImm() == 0) {
20422      // (LDURHi FPR16Op:$Rt, GPR64sp:$Rn, 0)
20423      AsmString = "ldur	$\x01, [$\x02]";
20424      break;
20425    }
20426    return false;
20427  case AArch64::LDURQi:
20428    if (MI->getNumOperands() == 3 &&
20429        MI->getOperand(0).isReg() &&
20430        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
20431        MI->getOperand(1).isReg() &&
20432        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20433        MI->getOperand(2).isImm() &&
20434        MI->getOperand(2).getImm() == 0) {
20435      // (LDURQi FPR128Op:$Rt, GPR64sp:$Rn, 0)
20436      AsmString = "ldur	$\x01, [$\x02]";
20437      break;
20438    }
20439    return false;
20440  case AArch64::LDURSBWi:
20441    if (MI->getNumOperands() == 3 &&
20442        MI->getOperand(0).isReg() &&
20443        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20444        MI->getOperand(1).isReg() &&
20445        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20446        MI->getOperand(2).isImm() &&
20447        MI->getOperand(2).getImm() == 0) {
20448      // (LDURSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
20449      AsmString = "ldursb	$\x01, [$\x02]";
20450      break;
20451    }
20452    return false;
20453  case AArch64::LDURSBXi:
20454    if (MI->getNumOperands() == 3 &&
20455        MI->getOperand(0).isReg() &&
20456        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20457        MI->getOperand(1).isReg() &&
20458        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20459        MI->getOperand(2).isImm() &&
20460        MI->getOperand(2).getImm() == 0) {
20461      // (LDURSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
20462      AsmString = "ldursb	$\x01, [$\x02]";
20463      break;
20464    }
20465    return false;
20466  case AArch64::LDURSHWi:
20467    if (MI->getNumOperands() == 3 &&
20468        MI->getOperand(0).isReg() &&
20469        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20470        MI->getOperand(1).isReg() &&
20471        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20472        MI->getOperand(2).isImm() &&
20473        MI->getOperand(2).getImm() == 0) {
20474      // (LDURSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
20475      AsmString = "ldursh	$\x01, [$\x02]";
20476      break;
20477    }
20478    return false;
20479  case AArch64::LDURSHXi:
20480    if (MI->getNumOperands() == 3 &&
20481        MI->getOperand(0).isReg() &&
20482        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20483        MI->getOperand(1).isReg() &&
20484        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20485        MI->getOperand(2).isImm() &&
20486        MI->getOperand(2).getImm() == 0) {
20487      // (LDURSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
20488      AsmString = "ldursh	$\x01, [$\x02]";
20489      break;
20490    }
20491    return false;
20492  case AArch64::LDURSWi:
20493    if (MI->getNumOperands() == 3 &&
20494        MI->getOperand(0).isReg() &&
20495        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20496        MI->getOperand(1).isReg() &&
20497        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20498        MI->getOperand(2).isImm() &&
20499        MI->getOperand(2).getImm() == 0) {
20500      // (LDURSWi GPR64:$Rt, GPR64sp:$Rn, 0)
20501      AsmString = "ldursw	$\x01, [$\x02]";
20502      break;
20503    }
20504    return false;
20505  case AArch64::LDURSi:
20506    if (MI->getNumOperands() == 3 &&
20507        MI->getOperand(0).isReg() &&
20508        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20509        MI->getOperand(1).isReg() &&
20510        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20511        MI->getOperand(2).isImm() &&
20512        MI->getOperand(2).getImm() == 0) {
20513      // (LDURSi FPR32Op:$Rt, GPR64sp:$Rn, 0)
20514      AsmString = "ldur	$\x01, [$\x02]";
20515      break;
20516    }
20517    return false;
20518  case AArch64::LDURWi:
20519    if (MI->getNumOperands() == 3 &&
20520        MI->getOperand(0).isReg() &&
20521        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20522        MI->getOperand(1).isReg() &&
20523        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20524        MI->getOperand(2).isImm() &&
20525        MI->getOperand(2).getImm() == 0) {
20526      // (LDURWi GPR32z:$Rt, GPR64sp:$Rn, 0)
20527      AsmString = "ldur	$\x01, [$\x02]";
20528      break;
20529    }
20530    return false;
20531  case AArch64::LDURXi:
20532    if (MI->getNumOperands() == 3 &&
20533        MI->getOperand(0).isReg() &&
20534        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20535        MI->getOperand(1).isReg() &&
20536        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20537        MI->getOperand(2).isImm() &&
20538        MI->getOperand(2).getImm() == 0) {
20539      // (LDURXi GPR64z:$Rt, GPR64sp:$Rn, 0)
20540      AsmString = "ldur	$\x01, [$\x02]";
20541      break;
20542    }
20543    return false;
20544  case AArch64::MADDWrrr:
20545    if (MI->getNumOperands() == 4 &&
20546        MI->getOperand(0).isReg() &&
20547        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20548        MI->getOperand(1).isReg() &&
20549        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20550        MI->getOperand(2).isReg() &&
20551        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20552        MI->getOperand(3).getReg() == AArch64::WZR) {
20553      // (MADDWrrr GPR32:$dst, GPR32:$src1, GPR32:$src2, WZR)
20554      AsmString = "mul	$\x01, $\x02, $\x03";
20555      break;
20556    }
20557    return false;
20558  case AArch64::MADDXrrr:
20559    if (MI->getNumOperands() == 4 &&
20560        MI->getOperand(0).isReg() &&
20561        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20562        MI->getOperand(1).isReg() &&
20563        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20564        MI->getOperand(2).isReg() &&
20565        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20566        MI->getOperand(3).getReg() == AArch64::XZR) {
20567      // (MADDXrrr GPR64:$dst, GPR64:$src1, GPR64:$src2, XZR)
20568      AsmString = "mul	$\x01, $\x02, $\x03";
20569      break;
20570    }
20571    return false;
20572  case AArch64::MSUBWrrr:
20573    if (MI->getNumOperands() == 4 &&
20574        MI->getOperand(0).isReg() &&
20575        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20576        MI->getOperand(1).isReg() &&
20577        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20578        MI->getOperand(2).isReg() &&
20579        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20580        MI->getOperand(3).getReg() == AArch64::WZR) {
20581      // (MSUBWrrr GPR32:$dst, GPR32:$src1, GPR32:$src2, WZR)
20582      AsmString = "mneg	$\x01, $\x02, $\x03";
20583      break;
20584    }
20585    return false;
20586  case AArch64::MSUBXrrr:
20587    if (MI->getNumOperands() == 4 &&
20588        MI->getOperand(0).isReg() &&
20589        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20590        MI->getOperand(1).isReg() &&
20591        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20592        MI->getOperand(2).isReg() &&
20593        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20594        MI->getOperand(3).getReg() == AArch64::XZR) {
20595      // (MSUBXrrr GPR64:$dst, GPR64:$src1, GPR64:$src2, XZR)
20596      AsmString = "mneg	$\x01, $\x02, $\x03";
20597      break;
20598    }
20599    return false;
20600  case AArch64::NOTv16i8:
20601    if (MI->getNumOperands() == 2 &&
20602        MI->getOperand(0).isReg() &&
20603        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
20604        MI->getOperand(1).isReg() &&
20605        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg())) {
20606      // (NOTv16i8 V128:$Vd, V128:$Vn)
20607      AsmString = "mvn.16b $\xFF\x01\x0C, $\xFF\x02\x0C";
20608      break;
20609    }
20610    return false;
20611  case AArch64::NOTv8i8:
20612    if (MI->getNumOperands() == 2 &&
20613        MI->getOperand(0).isReg() &&
20614        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20615        MI->getOperand(1).isReg() &&
20616        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg())) {
20617      // (NOTv8i8 V64:$Vd, V64:$Vn)
20618      AsmString = "mvn.8b $\xFF\x01\x0C, $\xFF\x02\x0C";
20619      break;
20620    }
20621    return false;
20622  case AArch64::ORNWrs:
20623    if (MI->getNumOperands() == 4 &&
20624        MI->getOperand(0).isReg() &&
20625        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20626        MI->getOperand(1).getReg() == AArch64::WZR &&
20627        MI->getOperand(2).isReg() &&
20628        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20629        MI->getOperand(3).isImm() &&
20630        MI->getOperand(3).getImm() == 0) {
20631      // (ORNWrs GPR32:$Wd, WZR, GPR32:$Wm, 0)
20632      AsmString = "mvn $\x01, $\x03";
20633      break;
20634    }
20635    if (MI->getNumOperands() == 4 &&
20636        MI->getOperand(0).isReg() &&
20637        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20638        MI->getOperand(1).getReg() == AArch64::WZR &&
20639        MI->getOperand(2).isReg() &&
20640        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
20641      // (ORNWrs GPR32:$Wd, WZR, GPR32:$Wm, logical_shift32:$sh)
20642      AsmString = "mvn $\x01, $\x03$\xFF\x04\x02";
20643      break;
20644    }
20645    if (MI->getNumOperands() == 4 &&
20646        MI->getOperand(0).isReg() &&
20647        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20648        MI->getOperand(1).isReg() &&
20649        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20650        MI->getOperand(2).isReg() &&
20651        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20652        MI->getOperand(3).isImm() &&
20653        MI->getOperand(3).getImm() == 0) {
20654      // (ORNWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
20655      AsmString = "orn	$\x01, $\x02, $\x03";
20656      break;
20657    }
20658    return false;
20659  case AArch64::ORNXrs:
20660    if (MI->getNumOperands() == 4 &&
20661        MI->getOperand(0).isReg() &&
20662        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20663        MI->getOperand(1).getReg() == AArch64::XZR &&
20664        MI->getOperand(2).isReg() &&
20665        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20666        MI->getOperand(3).isImm() &&
20667        MI->getOperand(3).getImm() == 0) {
20668      // (ORNXrs GPR64:$Xd, XZR, GPR64:$Xm, 0)
20669      AsmString = "mvn $\x01, $\x03";
20670      break;
20671    }
20672    if (MI->getNumOperands() == 4 &&
20673        MI->getOperand(0).isReg() &&
20674        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20675        MI->getOperand(1).getReg() == AArch64::XZR &&
20676        MI->getOperand(2).isReg() &&
20677        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
20678      // (ORNXrs GPR64:$Xd, XZR, GPR64:$Xm, logical_shift64:$sh)
20679      AsmString = "mvn $\x01, $\x03$\xFF\x04\x02";
20680      break;
20681    }
20682    if (MI->getNumOperands() == 4 &&
20683        MI->getOperand(0).isReg() &&
20684        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20685        MI->getOperand(1).isReg() &&
20686        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20687        MI->getOperand(2).isReg() &&
20688        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20689        MI->getOperand(3).isImm() &&
20690        MI->getOperand(3).getImm() == 0) {
20691      // (ORNXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
20692      AsmString = "orn	$\x01, $\x02, $\x03";
20693      break;
20694    }
20695    return false;
20696  case AArch64::ORRS_PPzPP:
20697    if (MI->getNumOperands() == 4 &&
20698        MI->getOperand(0).isReg() &&
20699        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
20700        MI->getOperand(1).isReg() &&
20701        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
20702        MI->getOperand(2).isReg() &&
20703        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
20704        MI->getOperand(3).isReg() &&
20705        MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
20706        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20707      // (ORRS_PPzPP PPR8:$Pd, PPR8:$Pn, PPR8:$Pn, PPR8:$Pn)
20708      AsmString = "movs $\xFF\x01\x06, $\xFF\x02\x06";
20709      break;
20710    }
20711    return false;
20712  case AArch64::ORRWrs:
20713    if (MI->getNumOperands() == 4 &&
20714        MI->getOperand(0).isReg() &&
20715        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20716        MI->getOperand(1).getReg() == AArch64::WZR &&
20717        MI->getOperand(2).isReg() &&
20718        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20719        MI->getOperand(3).isImm() &&
20720        MI->getOperand(3).getImm() == 0) {
20721      // (ORRWrs GPR32:$dst, WZR, GPR32:$src, 0)
20722      AsmString = "mov $\x01, $\x03";
20723      break;
20724    }
20725    if (MI->getNumOperands() == 4 &&
20726        MI->getOperand(0).isReg() &&
20727        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20728        MI->getOperand(1).isReg() &&
20729        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20730        MI->getOperand(2).isReg() &&
20731        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20732        MI->getOperand(3).isImm() &&
20733        MI->getOperand(3).getImm() == 0) {
20734      // (ORRWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
20735      AsmString = "orr	$\x01, $\x02, $\x03";
20736      break;
20737    }
20738    return false;
20739  case AArch64::ORRXrs:
20740    if (MI->getNumOperands() == 4 &&
20741        MI->getOperand(0).isReg() &&
20742        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20743        MI->getOperand(1).getReg() == AArch64::XZR &&
20744        MI->getOperand(2).isReg() &&
20745        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20746        MI->getOperand(3).isImm() &&
20747        MI->getOperand(3).getImm() == 0) {
20748      // (ORRXrs GPR64:$dst, XZR, GPR64:$src, 0)
20749      AsmString = "mov $\x01, $\x03";
20750      break;
20751    }
20752    if (MI->getNumOperands() == 4 &&
20753        MI->getOperand(0).isReg() &&
20754        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20755        MI->getOperand(1).isReg() &&
20756        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20757        MI->getOperand(2).isReg() &&
20758        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20759        MI->getOperand(3).isImm() &&
20760        MI->getOperand(3).getImm() == 0) {
20761      // (ORRXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
20762      AsmString = "orr	$\x01, $\x02, $\x03";
20763      break;
20764    }
20765    return false;
20766  case AArch64::ORR_PPzPP:
20767    if (MI->getNumOperands() == 4 &&
20768        MI->getOperand(0).isReg() &&
20769        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
20770        MI->getOperand(1).isReg() &&
20771        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
20772        MI->getOperand(2).isReg() &&
20773        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
20774        MI->getOperand(3).isReg() &&
20775        MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
20776        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20777      // (ORR_PPzPP PPR8:$Pd, PPR8:$Pn, PPR8:$Pn, PPR8:$Pn)
20778      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x06";
20779      break;
20780    }
20781    return false;
20782  case AArch64::ORR_ZI:
20783    if (MI->getNumOperands() == 3 &&
20784        MI->getOperand(0).isReg() &&
20785        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
20786        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
20787        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20788      // (ORR_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
20789      AsmString = "orr	$\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
20790      break;
20791    }
20792    if (MI->getNumOperands() == 3 &&
20793        MI->getOperand(0).isReg() &&
20794        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
20795        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
20796        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20797      // (ORR_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
20798      AsmString = "orr	$\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
20799      break;
20800    }
20801    if (MI->getNumOperands() == 3 &&
20802        MI->getOperand(0).isReg() &&
20803        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
20804        AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
20805        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20806      // (ORR_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
20807      AsmString = "orr	$\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
20808      break;
20809    }
20810    return false;
20811  case AArch64::ORR_ZZZ:
20812    if (MI->getNumOperands() == 3 &&
20813        MI->getOperand(0).isReg() &&
20814        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
20815        MI->getOperand(1).isReg() &&
20816        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
20817        MI->getOperand(2).isReg() &&
20818        MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
20819        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20820      // (ORR_ZZZ ZPR64:$Zd, ZPR64:$Zn, ZPR64:$Zn)
20821      AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x10";
20822      break;
20823    }
20824    return false;
20825  case AArch64::ORRv16i8:
20826    if (MI->getNumOperands() == 3 &&
20827        MI->getOperand(0).isReg() &&
20828        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
20829        MI->getOperand(1).isReg() &&
20830        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
20831        MI->getOperand(2).isReg() &&
20832        MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
20833      // (ORRv16i8 V128:$dst, V128:$src, V128:$src)
20834      AsmString = "mov.16b	$\xFF\x01\x0C, $\xFF\x02\x0C";
20835      break;
20836    }
20837    return false;
20838  case AArch64::ORRv8i8:
20839    if (MI->getNumOperands() == 3 &&
20840        MI->getOperand(0).isReg() &&
20841        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20842        MI->getOperand(1).isReg() &&
20843        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20844        MI->getOperand(2).isReg() &&
20845        MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
20846      // (ORRv8i8 V64:$dst, V64:$src, V64:$src)
20847      AsmString = "mov.8b	$\xFF\x01\x0C, $\xFF\x02\x0C";
20848      break;
20849    }
20850    return false;
20851  case AArch64::PRFB_D_PZI:
20852    if (MI->getNumOperands() == 4 &&
20853        MI->getOperand(1).isReg() &&
20854        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20855        MI->getOperand(2).isReg() &&
20856        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
20857        MI->getOperand(3).isImm() &&
20858        MI->getOperand(3).getImm() == 0 &&
20859        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20860      // (PRFB_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
20861      AsmString = "prfb	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x10]";
20862      break;
20863    }
20864    return false;
20865  case AArch64::PRFB_PRI:
20866    if (MI->getNumOperands() == 4 &&
20867        MI->getOperand(1).isReg() &&
20868        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20869        MI->getOperand(2).isReg() &&
20870        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20871        MI->getOperand(3).isImm() &&
20872        MI->getOperand(3).getImm() == 0 &&
20873        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20874      // (PRFB_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
20875      AsmString = "prfb	$\xFF\x01\x32, $\xFF\x02\x07, [$\x03]";
20876      break;
20877    }
20878    return false;
20879  case AArch64::PRFB_S_PZI:
20880    if (MI->getNumOperands() == 4 &&
20881        MI->getOperand(1).isReg() &&
20882        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20883        MI->getOperand(2).isReg() &&
20884        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
20885        MI->getOperand(3).isImm() &&
20886        MI->getOperand(3).getImm() == 0 &&
20887        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20888      // (PRFB_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
20889      AsmString = "prfb	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x0B]";
20890      break;
20891    }
20892    return false;
20893  case AArch64::PRFD_D_PZI:
20894    if (MI->getNumOperands() == 4 &&
20895        MI->getOperand(1).isReg() &&
20896        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20897        MI->getOperand(2).isReg() &&
20898        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
20899        MI->getOperand(3).isImm() &&
20900        MI->getOperand(3).getImm() == 0 &&
20901        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20902      // (PRFD_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
20903      AsmString = "prfd	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x10]";
20904      break;
20905    }
20906    return false;
20907  case AArch64::PRFD_PRI:
20908    if (MI->getNumOperands() == 4 &&
20909        MI->getOperand(1).isReg() &&
20910        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20911        MI->getOperand(2).isReg() &&
20912        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20913        MI->getOperand(3).isImm() &&
20914        MI->getOperand(3).getImm() == 0 &&
20915        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20916      // (PRFD_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
20917      AsmString = "prfd	$\xFF\x01\x32, $\xFF\x02\x07, [$\x03]";
20918      break;
20919    }
20920    return false;
20921  case AArch64::PRFD_S_PZI:
20922    if (MI->getNumOperands() == 4 &&
20923        MI->getOperand(1).isReg() &&
20924        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20925        MI->getOperand(2).isReg() &&
20926        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
20927        MI->getOperand(3).isImm() &&
20928        MI->getOperand(3).getImm() == 0 &&
20929        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20930      // (PRFD_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
20931      AsmString = "prfd	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x0B]";
20932      break;
20933    }
20934    return false;
20935  case AArch64::PRFH_D_PZI:
20936    if (MI->getNumOperands() == 4 &&
20937        MI->getOperand(1).isReg() &&
20938        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20939        MI->getOperand(2).isReg() &&
20940        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
20941        MI->getOperand(3).isImm() &&
20942        MI->getOperand(3).getImm() == 0 &&
20943        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20944      // (PRFH_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
20945      AsmString = "prfh	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x10]";
20946      break;
20947    }
20948    return false;
20949  case AArch64::PRFH_PRI:
20950    if (MI->getNumOperands() == 4 &&
20951        MI->getOperand(1).isReg() &&
20952        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20953        MI->getOperand(2).isReg() &&
20954        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20955        MI->getOperand(3).isImm() &&
20956        MI->getOperand(3).getImm() == 0 &&
20957        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20958      // (PRFH_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
20959      AsmString = "prfh	$\xFF\x01\x32, $\xFF\x02\x07, [$\x03]";
20960      break;
20961    }
20962    return false;
20963  case AArch64::PRFH_S_PZI:
20964    if (MI->getNumOperands() == 4 &&
20965        MI->getOperand(1).isReg() &&
20966        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
20967        MI->getOperand(2).isReg() &&
20968        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
20969        MI->getOperand(3).isImm() &&
20970        MI->getOperand(3).getImm() == 0 &&
20971        STI.getFeatureBits()[AArch64::FeatureSVE]) {
20972      // (PRFH_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
20973      AsmString = "prfh	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x0B]";
20974      break;
20975    }
20976    return false;
20977  case AArch64::PRFMroX:
20978    if (MI->getNumOperands() == 5 &&
20979        MI->getOperand(1).isReg() &&
20980        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20981        MI->getOperand(2).isReg() &&
20982        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20983        MI->getOperand(3).isImm() &&
20984        MI->getOperand(3).getImm() == 0 &&
20985        MI->getOperand(4).isImm() &&
20986        MI->getOperand(4).getImm() == 0) {
20987      // (PRFMroX prfop:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
20988      AsmString = "prfm $\xFF\x01\x33, [$\x02, $\x03]";
20989      break;
20990    }
20991    return false;
20992  case AArch64::PRFMui:
20993    if (MI->getNumOperands() == 3 &&
20994        MI->getOperand(1).isReg() &&
20995        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20996        MI->getOperand(2).isImm() &&
20997        MI->getOperand(2).getImm() == 0) {
20998      // (PRFMui prfop:$Rt, GPR64sp:$Rn, 0)
20999      AsmString = "prfm $\xFF\x01\x33, [$\x02]";
21000      break;
21001    }
21002    return false;
21003  case AArch64::PRFUMi:
21004    if (MI->getNumOperands() == 3 &&
21005        MI->getOperand(1).isReg() &&
21006        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
21007        MI->getOperand(2).isImm() &&
21008        MI->getOperand(2).getImm() == 0) {
21009      // (PRFUMi prfop:$Rt, GPR64sp:$Rn, 0)
21010      AsmString = "prfum	$\xFF\x01\x33, [$\x02]";
21011      break;
21012    }
21013    return false;
21014  case AArch64::PRFW_D_PZI:
21015    if (MI->getNumOperands() == 4 &&
21016        MI->getOperand(1).isReg() &&
21017        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21018        MI->getOperand(2).isReg() &&
21019        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21020        MI->getOperand(3).isImm() &&
21021        MI->getOperand(3).getImm() == 0 &&
21022        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21023      // (PRFW_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
21024      AsmString = "prfw	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x10]";
21025      break;
21026    }
21027    return false;
21028  case AArch64::PRFW_PRI:
21029    if (MI->getNumOperands() == 4 &&
21030        MI->getOperand(1).isReg() &&
21031        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21032        MI->getOperand(2).isReg() &&
21033        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
21034        MI->getOperand(3).isImm() &&
21035        MI->getOperand(3).getImm() == 0 &&
21036        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21037      // (PRFW_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
21038      AsmString = "prfw	$\xFF\x01\x32, $\xFF\x02\x07, [$\x03]";
21039      break;
21040    }
21041    return false;
21042  case AArch64::PRFW_S_PZI:
21043    if (MI->getNumOperands() == 4 &&
21044        MI->getOperand(1).isReg() &&
21045        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21046        MI->getOperand(2).isReg() &&
21047        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21048        MI->getOperand(3).isImm() &&
21049        MI->getOperand(3).getImm() == 0 &&
21050        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21051      // (PRFW_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
21052      AsmString = "prfw	$\xFF\x01\x32, $\xFF\x02\x07, [$\xFF\x03\x0B]";
21053      break;
21054    }
21055    return false;
21056  case AArch64::PTRUES_B:
21057    if (MI->getNumOperands() == 2 &&
21058        MI->getOperand(0).isReg() &&
21059        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21060        MI->getOperand(1).isImm() &&
21061        MI->getOperand(1).getImm() == 31 &&
21062        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21063      // (PTRUES_B PPR8:$Pd, { 1, 1, 1, 1, 1 })
21064      AsmString = "ptrues	$\xFF\x01\x06";
21065      break;
21066    }
21067    return false;
21068  case AArch64::PTRUES_D:
21069    if (MI->getNumOperands() == 2 &&
21070        MI->getOperand(0).isReg() &&
21071        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21072        MI->getOperand(1).isImm() &&
21073        MI->getOperand(1).getImm() == 31 &&
21074        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21075      // (PTRUES_D PPR64:$Pd, { 1, 1, 1, 1, 1 })
21076      AsmString = "ptrues	$\xFF\x01\x10";
21077      break;
21078    }
21079    return false;
21080  case AArch64::PTRUES_H:
21081    if (MI->getNumOperands() == 2 &&
21082        MI->getOperand(0).isReg() &&
21083        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21084        MI->getOperand(1).isImm() &&
21085        MI->getOperand(1).getImm() == 31 &&
21086        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21087      // (PTRUES_H PPR16:$Pd, { 1, 1, 1, 1, 1 })
21088      AsmString = "ptrues	$\xFF\x01\x09";
21089      break;
21090    }
21091    return false;
21092  case AArch64::PTRUES_S:
21093    if (MI->getNumOperands() == 2 &&
21094        MI->getOperand(0).isReg() &&
21095        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21096        MI->getOperand(1).isImm() &&
21097        MI->getOperand(1).getImm() == 31 &&
21098        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21099      // (PTRUES_S PPR32:$Pd, { 1, 1, 1, 1, 1 })
21100      AsmString = "ptrues	$\xFF\x01\x0B";
21101      break;
21102    }
21103    return false;
21104  case AArch64::PTRUE_B:
21105    if (MI->getNumOperands() == 2 &&
21106        MI->getOperand(0).isReg() &&
21107        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21108        MI->getOperand(1).isImm() &&
21109        MI->getOperand(1).getImm() == 31 &&
21110        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21111      // (PTRUE_B PPR8:$Pd, { 1, 1, 1, 1, 1 })
21112      AsmString = "ptrue	$\xFF\x01\x06";
21113      break;
21114    }
21115    return false;
21116  case AArch64::PTRUE_D:
21117    if (MI->getNumOperands() == 2 &&
21118        MI->getOperand(0).isReg() &&
21119        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21120        MI->getOperand(1).isImm() &&
21121        MI->getOperand(1).getImm() == 31 &&
21122        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21123      // (PTRUE_D PPR64:$Pd, { 1, 1, 1, 1, 1 })
21124      AsmString = "ptrue	$\xFF\x01\x10";
21125      break;
21126    }
21127    return false;
21128  case AArch64::PTRUE_H:
21129    if (MI->getNumOperands() == 2 &&
21130        MI->getOperand(0).isReg() &&
21131        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21132        MI->getOperand(1).isImm() &&
21133        MI->getOperand(1).getImm() == 31 &&
21134        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21135      // (PTRUE_H PPR16:$Pd, { 1, 1, 1, 1, 1 })
21136      AsmString = "ptrue	$\xFF\x01\x09";
21137      break;
21138    }
21139    return false;
21140  case AArch64::PTRUE_S:
21141    if (MI->getNumOperands() == 2 &&
21142        MI->getOperand(0).isReg() &&
21143        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21144        MI->getOperand(1).isImm() &&
21145        MI->getOperand(1).getImm() == 31 &&
21146        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21147      // (PTRUE_S PPR32:$Pd, { 1, 1, 1, 1, 1 })
21148      AsmString = "ptrue	$\xFF\x01\x0B";
21149      break;
21150    }
21151    return false;
21152  case AArch64::RET:
21153    if (MI->getNumOperands() == 1 &&
21154        MI->getOperand(0).getReg() == AArch64::LR) {
21155      // (RET LR)
21156      AsmString = "ret";
21157      break;
21158    }
21159    return false;
21160  case AArch64::SBCSWr:
21161    if (MI->getNumOperands() == 3 &&
21162        MI->getOperand(0).isReg() &&
21163        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21164        MI->getOperand(1).getReg() == AArch64::WZR &&
21165        MI->getOperand(2).isReg() &&
21166        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
21167      // (SBCSWr GPR32:$dst, WZR, GPR32:$src)
21168      AsmString = "ngcs $\x01, $\x03";
21169      break;
21170    }
21171    return false;
21172  case AArch64::SBCSXr:
21173    if (MI->getNumOperands() == 3 &&
21174        MI->getOperand(0).isReg() &&
21175        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21176        MI->getOperand(1).getReg() == AArch64::XZR &&
21177        MI->getOperand(2).isReg() &&
21178        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
21179      // (SBCSXr GPR64:$dst, XZR, GPR64:$src)
21180      AsmString = "ngcs $\x01, $\x03";
21181      break;
21182    }
21183    return false;
21184  case AArch64::SBCWr:
21185    if (MI->getNumOperands() == 3 &&
21186        MI->getOperand(0).isReg() &&
21187        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21188        MI->getOperand(1).getReg() == AArch64::WZR &&
21189        MI->getOperand(2).isReg() &&
21190        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
21191      // (SBCWr GPR32:$dst, WZR, GPR32:$src)
21192      AsmString = "ngc $\x01, $\x03";
21193      break;
21194    }
21195    return false;
21196  case AArch64::SBCXr:
21197    if (MI->getNumOperands() == 3 &&
21198        MI->getOperand(0).isReg() &&
21199        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21200        MI->getOperand(1).getReg() == AArch64::XZR &&
21201        MI->getOperand(2).isReg() &&
21202        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
21203      // (SBCXr GPR64:$dst, XZR, GPR64:$src)
21204      AsmString = "ngc $\x01, $\x03";
21205      break;
21206    }
21207    return false;
21208  case AArch64::SBFMWri:
21209    if (MI->getNumOperands() == 4 &&
21210        MI->getOperand(0).isReg() &&
21211        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21212        MI->getOperand(1).isReg() &&
21213        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21214        MI->getOperand(3).isImm() &&
21215        MI->getOperand(3).getImm() == 31) {
21216      // (SBFMWri GPR32:$dst, GPR32:$src, imm0_31:$shift, 31)
21217      AsmString = "asr $\x01, $\x02, $\x03";
21218      break;
21219    }
21220    if (MI->getNumOperands() == 4 &&
21221        MI->getOperand(0).isReg() &&
21222        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21223        MI->getOperand(1).isReg() &&
21224        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21225        MI->getOperand(2).isImm() &&
21226        MI->getOperand(2).getImm() == 0 &&
21227        MI->getOperand(3).isImm() &&
21228        MI->getOperand(3).getImm() == 7) {
21229      // (SBFMWri GPR32:$dst, GPR32:$src, 0, 7)
21230      AsmString = "sxtb $\x01, $\x02";
21231      break;
21232    }
21233    if (MI->getNumOperands() == 4 &&
21234        MI->getOperand(0).isReg() &&
21235        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21236        MI->getOperand(1).isReg() &&
21237        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21238        MI->getOperand(2).isImm() &&
21239        MI->getOperand(2).getImm() == 0 &&
21240        MI->getOperand(3).isImm() &&
21241        MI->getOperand(3).getImm() == 15) {
21242      // (SBFMWri GPR32:$dst, GPR32:$src, 0, 15)
21243      AsmString = "sxth $\x01, $\x02";
21244      break;
21245    }
21246    return false;
21247  case AArch64::SBFMXri:
21248    if (MI->getNumOperands() == 4 &&
21249        MI->getOperand(0).isReg() &&
21250        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21251        MI->getOperand(1).isReg() &&
21252        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21253        MI->getOperand(3).isImm() &&
21254        MI->getOperand(3).getImm() == 63) {
21255      // (SBFMXri GPR64:$dst, GPR64:$src, imm0_63:$shift, 63)
21256      AsmString = "asr $\x01, $\x02, $\x03";
21257      break;
21258    }
21259    if (MI->getNumOperands() == 4 &&
21260        MI->getOperand(0).isReg() &&
21261        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21262        MI->getOperand(1).isReg() &&
21263        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21264        MI->getOperand(2).isImm() &&
21265        MI->getOperand(2).getImm() == 0 &&
21266        MI->getOperand(3).isImm() &&
21267        MI->getOperand(3).getImm() == 7) {
21268      // (SBFMXri GPR64:$dst, GPR64:$src, 0, 7)
21269      AsmString = "sxtb $\x01, $\x02";
21270      break;
21271    }
21272    if (MI->getNumOperands() == 4 &&
21273        MI->getOperand(0).isReg() &&
21274        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21275        MI->getOperand(1).isReg() &&
21276        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21277        MI->getOperand(2).isImm() &&
21278        MI->getOperand(2).getImm() == 0 &&
21279        MI->getOperand(3).isImm() &&
21280        MI->getOperand(3).getImm() == 15) {
21281      // (SBFMXri GPR64:$dst, GPR64:$src, 0, 15)
21282      AsmString = "sxth $\x01, $\x02";
21283      break;
21284    }
21285    if (MI->getNumOperands() == 4 &&
21286        MI->getOperand(0).isReg() &&
21287        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21288        MI->getOperand(1).isReg() &&
21289        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21290        MI->getOperand(2).isImm() &&
21291        MI->getOperand(2).getImm() == 0 &&
21292        MI->getOperand(3).isImm() &&
21293        MI->getOperand(3).getImm() == 31) {
21294      // (SBFMXri GPR64:$dst, GPR64:$src, 0, 31)
21295      AsmString = "sxtw $\x01, $\x02";
21296      break;
21297    }
21298    return false;
21299  case AArch64::SEL_PPPP:
21300    if (MI->getNumOperands() == 4 &&
21301        MI->getOperand(0).isReg() &&
21302        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21303        MI->getOperand(1).isReg() &&
21304        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21305        MI->getOperand(2).isReg() &&
21306        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21307        MI->getOperand(3).isReg() &&
21308        MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21309        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21310      // (SEL_PPPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pd)
21311      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/m, $\xFF\x03\x06";
21312      break;
21313    }
21314    return false;
21315  case AArch64::SEL_ZPZZ_B:
21316    if (MI->getNumOperands() == 4 &&
21317        MI->getOperand(0).isReg() &&
21318        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21319        MI->getOperand(1).isReg() &&
21320        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21321        MI->getOperand(2).isReg() &&
21322        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21323        MI->getOperand(3).isReg() &&
21324        MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21325        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21326      // (SEL_ZPZZ_B ZPR8:$Zd, PPRAny:$Pg, ZPR8:$Zn, ZPR8:$Zd)
21327      AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/m, $\xFF\x03\x06";
21328      break;
21329    }
21330    return false;
21331  case AArch64::SEL_ZPZZ_D:
21332    if (MI->getNumOperands() == 4 &&
21333        MI->getOperand(0).isReg() &&
21334        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21335        MI->getOperand(1).isReg() &&
21336        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21337        MI->getOperand(2).isReg() &&
21338        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21339        MI->getOperand(3).isReg() &&
21340        MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21341        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21342      // (SEL_ZPZZ_D ZPR64:$Zd, PPRAny:$Pg, ZPR64:$Zn, ZPR64:$Zd)
21343      AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x07/m, $\xFF\x03\x10";
21344      break;
21345    }
21346    return false;
21347  case AArch64::SEL_ZPZZ_H:
21348    if (MI->getNumOperands() == 4 &&
21349        MI->getOperand(0).isReg() &&
21350        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21351        MI->getOperand(1).isReg() &&
21352        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21353        MI->getOperand(2).isReg() &&
21354        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21355        MI->getOperand(3).isReg() &&
21356        MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21357        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21358      // (SEL_ZPZZ_H ZPR16:$Zd, PPRAny:$Pg, ZPR16:$Zn, ZPR16:$Zd)
21359      AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x07/m, $\xFF\x03\x09";
21360      break;
21361    }
21362    return false;
21363  case AArch64::SEL_ZPZZ_S:
21364    if (MI->getNumOperands() == 4 &&
21365        MI->getOperand(0).isReg() &&
21366        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21367        MI->getOperand(1).isReg() &&
21368        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21369        MI->getOperand(2).isReg() &&
21370        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21371        MI->getOperand(3).isReg() &&
21372        MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21373        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21374      // (SEL_ZPZZ_S ZPR32:$Zd, PPRAny:$Pg, ZPR32:$Zn, ZPR32:$Zd)
21375      AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x07/m, $\xFF\x03\x0B";
21376      break;
21377    }
21378    return false;
21379  case AArch64::SMADDLrrr:
21380    if (MI->getNumOperands() == 4 &&
21381        MI->getOperand(0).isReg() &&
21382        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21383        MI->getOperand(1).isReg() &&
21384        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21385        MI->getOperand(2).isReg() &&
21386        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
21387        MI->getOperand(3).getReg() == AArch64::XZR) {
21388      // (SMADDLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
21389      AsmString = "smull	$\x01, $\x02, $\x03";
21390      break;
21391    }
21392    return false;
21393  case AArch64::SMSUBLrrr:
21394    if (MI->getNumOperands() == 4 &&
21395        MI->getOperand(0).isReg() &&
21396        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21397        MI->getOperand(1).isReg() &&
21398        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21399        MI->getOperand(2).isReg() &&
21400        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
21401        MI->getOperand(3).getReg() == AArch64::XZR) {
21402      // (SMSUBLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
21403      AsmString = "smnegl	$\x01, $\x02, $\x03";
21404      break;
21405    }
21406    return false;
21407  case AArch64::SQDECB_XPiI:
21408    if (MI->getNumOperands() == 4 &&
21409        MI->getOperand(0).isReg() &&
21410        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21411        MI->getOperand(2).isImm() &&
21412        MI->getOperand(2).getImm() == 31 &&
21413        MI->getOperand(3).isImm() &&
21414        MI->getOperand(3).getImm() == 1 &&
21415        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21416      // (SQDECB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21417      AsmString = "sqdecb	$\x01";
21418      break;
21419    }
21420    if (MI->getNumOperands() == 4 &&
21421        MI->getOperand(0).isReg() &&
21422        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21423        MI->getOperand(3).isImm() &&
21424        MI->getOperand(3).getImm() == 1 &&
21425        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21426      // (SQDECB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21427      AsmString = "sqdecb	$\x01, $\xFF\x03\x0E";
21428      break;
21429    }
21430    return false;
21431  case AArch64::SQDECB_XPiWdI:
21432    if (MI->getNumOperands() == 4 &&
21433        MI->getOperand(0).isReg() &&
21434        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21435        MI->getOperand(1).isReg() &&
21436        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21437        MI->getOperand(2).isImm() &&
21438        MI->getOperand(2).getImm() == 31 &&
21439        MI->getOperand(3).isImm() &&
21440        MI->getOperand(3).getImm() == 1 &&
21441        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21442      // (SQDECB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21443      AsmString = "sqdecb	$\x01, $\xFF\x02\x34";
21444      break;
21445    }
21446    if (MI->getNumOperands() == 4 &&
21447        MI->getOperand(0).isReg() &&
21448        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21449        MI->getOperand(1).isReg() &&
21450        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21451        MI->getOperand(3).isImm() &&
21452        MI->getOperand(3).getImm() == 1 &&
21453        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21454      // (SQDECB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21455      AsmString = "sqdecb	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21456      break;
21457    }
21458    return false;
21459  case AArch64::SQDECD_XPiI:
21460    if (MI->getNumOperands() == 4 &&
21461        MI->getOperand(0).isReg() &&
21462        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21463        MI->getOperand(2).isImm() &&
21464        MI->getOperand(2).getImm() == 31 &&
21465        MI->getOperand(3).isImm() &&
21466        MI->getOperand(3).getImm() == 1 &&
21467        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21468      // (SQDECD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21469      AsmString = "sqdecd	$\x01";
21470      break;
21471    }
21472    if (MI->getNumOperands() == 4 &&
21473        MI->getOperand(0).isReg() &&
21474        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21475        MI->getOperand(3).isImm() &&
21476        MI->getOperand(3).getImm() == 1 &&
21477        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21478      // (SQDECD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21479      AsmString = "sqdecd	$\x01, $\xFF\x03\x0E";
21480      break;
21481    }
21482    return false;
21483  case AArch64::SQDECD_XPiWdI:
21484    if (MI->getNumOperands() == 4 &&
21485        MI->getOperand(0).isReg() &&
21486        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21487        MI->getOperand(1).isReg() &&
21488        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21489        MI->getOperand(2).isImm() &&
21490        MI->getOperand(2).getImm() == 31 &&
21491        MI->getOperand(3).isImm() &&
21492        MI->getOperand(3).getImm() == 1 &&
21493        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21494      // (SQDECD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21495      AsmString = "sqdecd	$\x01, $\xFF\x02\x34";
21496      break;
21497    }
21498    if (MI->getNumOperands() == 4 &&
21499        MI->getOperand(0).isReg() &&
21500        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21501        MI->getOperand(1).isReg() &&
21502        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21503        MI->getOperand(3).isImm() &&
21504        MI->getOperand(3).getImm() == 1 &&
21505        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21506      // (SQDECD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21507      AsmString = "sqdecd	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21508      break;
21509    }
21510    return false;
21511  case AArch64::SQDECD_ZPiI:
21512    if (MI->getNumOperands() == 4 &&
21513        MI->getOperand(0).isReg() &&
21514        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21515        MI->getOperand(2).isImm() &&
21516        MI->getOperand(2).getImm() == 31 &&
21517        MI->getOperand(3).isImm() &&
21518        MI->getOperand(3).getImm() == 1 &&
21519        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21520      // (SQDECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21521      AsmString = "sqdecd	$\xFF\x01\x10";
21522      break;
21523    }
21524    if (MI->getNumOperands() == 4 &&
21525        MI->getOperand(0).isReg() &&
21526        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21527        MI->getOperand(3).isImm() &&
21528        MI->getOperand(3).getImm() == 1 &&
21529        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21530      // (SQDECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
21531      AsmString = "sqdecd	$\xFF\x01\x10, $\xFF\x03\x0E";
21532      break;
21533    }
21534    return false;
21535  case AArch64::SQDECH_XPiI:
21536    if (MI->getNumOperands() == 4 &&
21537        MI->getOperand(0).isReg() &&
21538        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21539        MI->getOperand(2).isImm() &&
21540        MI->getOperand(2).getImm() == 31 &&
21541        MI->getOperand(3).isImm() &&
21542        MI->getOperand(3).getImm() == 1 &&
21543        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21544      // (SQDECH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21545      AsmString = "sqdech	$\x01";
21546      break;
21547    }
21548    if (MI->getNumOperands() == 4 &&
21549        MI->getOperand(0).isReg() &&
21550        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21551        MI->getOperand(3).isImm() &&
21552        MI->getOperand(3).getImm() == 1 &&
21553        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21554      // (SQDECH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21555      AsmString = "sqdech	$\x01, $\xFF\x03\x0E";
21556      break;
21557    }
21558    return false;
21559  case AArch64::SQDECH_XPiWdI:
21560    if (MI->getNumOperands() == 4 &&
21561        MI->getOperand(0).isReg() &&
21562        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21563        MI->getOperand(1).isReg() &&
21564        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21565        MI->getOperand(2).isImm() &&
21566        MI->getOperand(2).getImm() == 31 &&
21567        MI->getOperand(3).isImm() &&
21568        MI->getOperand(3).getImm() == 1 &&
21569        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21570      // (SQDECH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21571      AsmString = "sqdech	$\x01, $\xFF\x02\x34";
21572      break;
21573    }
21574    if (MI->getNumOperands() == 4 &&
21575        MI->getOperand(0).isReg() &&
21576        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21577        MI->getOperand(1).isReg() &&
21578        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21579        MI->getOperand(3).isImm() &&
21580        MI->getOperand(3).getImm() == 1 &&
21581        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21582      // (SQDECH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21583      AsmString = "sqdech	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21584      break;
21585    }
21586    return false;
21587  case AArch64::SQDECH_ZPiI:
21588    if (MI->getNumOperands() == 4 &&
21589        MI->getOperand(0).isReg() &&
21590        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21591        MI->getOperand(2).isImm() &&
21592        MI->getOperand(2).getImm() == 31 &&
21593        MI->getOperand(3).isImm() &&
21594        MI->getOperand(3).getImm() == 1 &&
21595        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21596      // (SQDECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21597      AsmString = "sqdech	$\xFF\x01\x09";
21598      break;
21599    }
21600    if (MI->getNumOperands() == 4 &&
21601        MI->getOperand(0).isReg() &&
21602        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21603        MI->getOperand(3).isImm() &&
21604        MI->getOperand(3).getImm() == 1 &&
21605        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21606      // (SQDECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
21607      AsmString = "sqdech	$\xFF\x01\x09, $\xFF\x03\x0E";
21608      break;
21609    }
21610    return false;
21611  case AArch64::SQDECW_XPiI:
21612    if (MI->getNumOperands() == 4 &&
21613        MI->getOperand(0).isReg() &&
21614        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21615        MI->getOperand(2).isImm() &&
21616        MI->getOperand(2).getImm() == 31 &&
21617        MI->getOperand(3).isImm() &&
21618        MI->getOperand(3).getImm() == 1 &&
21619        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21620      // (SQDECW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21621      AsmString = "sqdecw	$\x01";
21622      break;
21623    }
21624    if (MI->getNumOperands() == 4 &&
21625        MI->getOperand(0).isReg() &&
21626        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21627        MI->getOperand(3).isImm() &&
21628        MI->getOperand(3).getImm() == 1 &&
21629        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21630      // (SQDECW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21631      AsmString = "sqdecw	$\x01, $\xFF\x03\x0E";
21632      break;
21633    }
21634    return false;
21635  case AArch64::SQDECW_XPiWdI:
21636    if (MI->getNumOperands() == 4 &&
21637        MI->getOperand(0).isReg() &&
21638        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21639        MI->getOperand(1).isReg() &&
21640        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21641        MI->getOperand(2).isImm() &&
21642        MI->getOperand(2).getImm() == 31 &&
21643        MI->getOperand(3).isImm() &&
21644        MI->getOperand(3).getImm() == 1 &&
21645        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21646      // (SQDECW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21647      AsmString = "sqdecw	$\x01, $\xFF\x02\x34";
21648      break;
21649    }
21650    if (MI->getNumOperands() == 4 &&
21651        MI->getOperand(0).isReg() &&
21652        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21653        MI->getOperand(1).isReg() &&
21654        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21655        MI->getOperand(3).isImm() &&
21656        MI->getOperand(3).getImm() == 1 &&
21657        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21658      // (SQDECW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21659      AsmString = "sqdecw	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21660      break;
21661    }
21662    return false;
21663  case AArch64::SQDECW_ZPiI:
21664    if (MI->getNumOperands() == 4 &&
21665        MI->getOperand(0).isReg() &&
21666        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21667        MI->getOperand(2).isImm() &&
21668        MI->getOperand(2).getImm() == 31 &&
21669        MI->getOperand(3).isImm() &&
21670        MI->getOperand(3).getImm() == 1 &&
21671        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21672      // (SQDECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21673      AsmString = "sqdecw	$\xFF\x01\x0B";
21674      break;
21675    }
21676    if (MI->getNumOperands() == 4 &&
21677        MI->getOperand(0).isReg() &&
21678        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21679        MI->getOperand(3).isImm() &&
21680        MI->getOperand(3).getImm() == 1 &&
21681        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21682      // (SQDECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
21683      AsmString = "sqdecw	$\xFF\x01\x0B, $\xFF\x03\x0E";
21684      break;
21685    }
21686    return false;
21687  case AArch64::SQINCB_XPiI:
21688    if (MI->getNumOperands() == 4 &&
21689        MI->getOperand(0).isReg() &&
21690        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21691        MI->getOperand(2).isImm() &&
21692        MI->getOperand(2).getImm() == 31 &&
21693        MI->getOperand(3).isImm() &&
21694        MI->getOperand(3).getImm() == 1 &&
21695        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21696      // (SQINCB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21697      AsmString = "sqincb	$\x01";
21698      break;
21699    }
21700    if (MI->getNumOperands() == 4 &&
21701        MI->getOperand(0).isReg() &&
21702        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21703        MI->getOperand(3).isImm() &&
21704        MI->getOperand(3).getImm() == 1 &&
21705        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21706      // (SQINCB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21707      AsmString = "sqincb	$\x01, $\xFF\x03\x0E";
21708      break;
21709    }
21710    return false;
21711  case AArch64::SQINCB_XPiWdI:
21712    if (MI->getNumOperands() == 4 &&
21713        MI->getOperand(0).isReg() &&
21714        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21715        MI->getOperand(1).isReg() &&
21716        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21717        MI->getOperand(2).isImm() &&
21718        MI->getOperand(2).getImm() == 31 &&
21719        MI->getOperand(3).isImm() &&
21720        MI->getOperand(3).getImm() == 1 &&
21721        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21722      // (SQINCB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21723      AsmString = "sqincb	$\x01, $\xFF\x02\x34";
21724      break;
21725    }
21726    if (MI->getNumOperands() == 4 &&
21727        MI->getOperand(0).isReg() &&
21728        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21729        MI->getOperand(1).isReg() &&
21730        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21731        MI->getOperand(3).isImm() &&
21732        MI->getOperand(3).getImm() == 1 &&
21733        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21734      // (SQINCB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21735      AsmString = "sqincb	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21736      break;
21737    }
21738    return false;
21739  case AArch64::SQINCD_XPiI:
21740    if (MI->getNumOperands() == 4 &&
21741        MI->getOperand(0).isReg() &&
21742        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21743        MI->getOperand(2).isImm() &&
21744        MI->getOperand(2).getImm() == 31 &&
21745        MI->getOperand(3).isImm() &&
21746        MI->getOperand(3).getImm() == 1 &&
21747        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21748      // (SQINCD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21749      AsmString = "sqincd	$\x01";
21750      break;
21751    }
21752    if (MI->getNumOperands() == 4 &&
21753        MI->getOperand(0).isReg() &&
21754        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21755        MI->getOperand(3).isImm() &&
21756        MI->getOperand(3).getImm() == 1 &&
21757        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21758      // (SQINCD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21759      AsmString = "sqincd	$\x01, $\xFF\x03\x0E";
21760      break;
21761    }
21762    return false;
21763  case AArch64::SQINCD_XPiWdI:
21764    if (MI->getNumOperands() == 4 &&
21765        MI->getOperand(0).isReg() &&
21766        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21767        MI->getOperand(1).isReg() &&
21768        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21769        MI->getOperand(2).isImm() &&
21770        MI->getOperand(2).getImm() == 31 &&
21771        MI->getOperand(3).isImm() &&
21772        MI->getOperand(3).getImm() == 1 &&
21773        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21774      // (SQINCD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21775      AsmString = "sqincd	$\x01, $\xFF\x02\x34";
21776      break;
21777    }
21778    if (MI->getNumOperands() == 4 &&
21779        MI->getOperand(0).isReg() &&
21780        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21781        MI->getOperand(1).isReg() &&
21782        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21783        MI->getOperand(3).isImm() &&
21784        MI->getOperand(3).getImm() == 1 &&
21785        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21786      // (SQINCD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21787      AsmString = "sqincd	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21788      break;
21789    }
21790    return false;
21791  case AArch64::SQINCD_ZPiI:
21792    if (MI->getNumOperands() == 4 &&
21793        MI->getOperand(0).isReg() &&
21794        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21795        MI->getOperand(2).isImm() &&
21796        MI->getOperand(2).getImm() == 31 &&
21797        MI->getOperand(3).isImm() &&
21798        MI->getOperand(3).getImm() == 1 &&
21799        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21800      // (SQINCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21801      AsmString = "sqincd	$\xFF\x01\x10";
21802      break;
21803    }
21804    if (MI->getNumOperands() == 4 &&
21805        MI->getOperand(0).isReg() &&
21806        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21807        MI->getOperand(3).isImm() &&
21808        MI->getOperand(3).getImm() == 1 &&
21809        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21810      // (SQINCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
21811      AsmString = "sqincd	$\xFF\x01\x10, $\xFF\x03\x0E";
21812      break;
21813    }
21814    return false;
21815  case AArch64::SQINCH_XPiI:
21816    if (MI->getNumOperands() == 4 &&
21817        MI->getOperand(0).isReg() &&
21818        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21819        MI->getOperand(2).isImm() &&
21820        MI->getOperand(2).getImm() == 31 &&
21821        MI->getOperand(3).isImm() &&
21822        MI->getOperand(3).getImm() == 1 &&
21823        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21824      // (SQINCH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21825      AsmString = "sqinch	$\x01";
21826      break;
21827    }
21828    if (MI->getNumOperands() == 4 &&
21829        MI->getOperand(0).isReg() &&
21830        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21831        MI->getOperand(3).isImm() &&
21832        MI->getOperand(3).getImm() == 1 &&
21833        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21834      // (SQINCH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21835      AsmString = "sqinch	$\x01, $\xFF\x03\x0E";
21836      break;
21837    }
21838    return false;
21839  case AArch64::SQINCH_XPiWdI:
21840    if (MI->getNumOperands() == 4 &&
21841        MI->getOperand(0).isReg() &&
21842        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21843        MI->getOperand(1).isReg() &&
21844        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21845        MI->getOperand(2).isImm() &&
21846        MI->getOperand(2).getImm() == 31 &&
21847        MI->getOperand(3).isImm() &&
21848        MI->getOperand(3).getImm() == 1 &&
21849        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21850      // (SQINCH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21851      AsmString = "sqinch	$\x01, $\xFF\x02\x34";
21852      break;
21853    }
21854    if (MI->getNumOperands() == 4 &&
21855        MI->getOperand(0).isReg() &&
21856        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21857        MI->getOperand(1).isReg() &&
21858        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21859        MI->getOperand(3).isImm() &&
21860        MI->getOperand(3).getImm() == 1 &&
21861        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21862      // (SQINCH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21863      AsmString = "sqinch	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21864      break;
21865    }
21866    return false;
21867  case AArch64::SQINCH_ZPiI:
21868    if (MI->getNumOperands() == 4 &&
21869        MI->getOperand(0).isReg() &&
21870        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21871        MI->getOperand(2).isImm() &&
21872        MI->getOperand(2).getImm() == 31 &&
21873        MI->getOperand(3).isImm() &&
21874        MI->getOperand(3).getImm() == 1 &&
21875        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21876      // (SQINCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21877      AsmString = "sqinch	$\xFF\x01\x09";
21878      break;
21879    }
21880    if (MI->getNumOperands() == 4 &&
21881        MI->getOperand(0).isReg() &&
21882        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21883        MI->getOperand(3).isImm() &&
21884        MI->getOperand(3).getImm() == 1 &&
21885        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21886      // (SQINCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
21887      AsmString = "sqinch	$\xFF\x01\x09, $\xFF\x03\x0E";
21888      break;
21889    }
21890    return false;
21891  case AArch64::SQINCW_XPiI:
21892    if (MI->getNumOperands() == 4 &&
21893        MI->getOperand(0).isReg() &&
21894        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21895        MI->getOperand(2).isImm() &&
21896        MI->getOperand(2).getImm() == 31 &&
21897        MI->getOperand(3).isImm() &&
21898        MI->getOperand(3).getImm() == 1 &&
21899        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21900      // (SQINCW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21901      AsmString = "sqincw	$\x01";
21902      break;
21903    }
21904    if (MI->getNumOperands() == 4 &&
21905        MI->getOperand(0).isReg() &&
21906        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21907        MI->getOperand(3).isImm() &&
21908        MI->getOperand(3).getImm() == 1 &&
21909        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21910      // (SQINCW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21911      AsmString = "sqincw	$\x01, $\xFF\x03\x0E";
21912      break;
21913    }
21914    return false;
21915  case AArch64::SQINCW_XPiWdI:
21916    if (MI->getNumOperands() == 4 &&
21917        MI->getOperand(0).isReg() &&
21918        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21919        MI->getOperand(1).isReg() &&
21920        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21921        MI->getOperand(2).isImm() &&
21922        MI->getOperand(2).getImm() == 31 &&
21923        MI->getOperand(3).isImm() &&
21924        MI->getOperand(3).getImm() == 1 &&
21925        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21926      // (SQINCW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21927      AsmString = "sqincw	$\x01, $\xFF\x02\x34";
21928      break;
21929    }
21930    if (MI->getNumOperands() == 4 &&
21931        MI->getOperand(0).isReg() &&
21932        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21933        MI->getOperand(1).isReg() &&
21934        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21935        MI->getOperand(3).isImm() &&
21936        MI->getOperand(3).getImm() == 1 &&
21937        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21938      // (SQINCW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21939      AsmString = "sqincw	$\x01, $\xFF\x02\x34, $\xFF\x03\x0E";
21940      break;
21941    }
21942    return false;
21943  case AArch64::SQINCW_ZPiI:
21944    if (MI->getNumOperands() == 4 &&
21945        MI->getOperand(0).isReg() &&
21946        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21947        MI->getOperand(2).isImm() &&
21948        MI->getOperand(2).getImm() == 31 &&
21949        MI->getOperand(3).isImm() &&
21950        MI->getOperand(3).getImm() == 1 &&
21951        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21952      // (SQINCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21953      AsmString = "sqincw	$\xFF\x01\x0B";
21954      break;
21955    }
21956    if (MI->getNumOperands() == 4 &&
21957        MI->getOperand(0).isReg() &&
21958        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21959        MI->getOperand(3).isImm() &&
21960        MI->getOperand(3).getImm() == 1 &&
21961        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21962      // (SQINCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
21963      AsmString = "sqincw	$\xFF\x01\x0B, $\xFF\x03\x0E";
21964      break;
21965    }
21966    return false;
21967  case AArch64::SST1B_D_IMM:
21968    if (MI->getNumOperands() == 4 &&
21969        MI->getOperand(0).isReg() &&
21970        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21971        MI->getOperand(1).isReg() &&
21972        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21973        MI->getOperand(2).isReg() &&
21974        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21975        MI->getOperand(3).isImm() &&
21976        MI->getOperand(3).getImm() == 0 &&
21977        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21978      // (SST1B_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
21979      AsmString = "st1b	$\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
21980      break;
21981    }
21982    return false;
21983  case AArch64::SST1B_S_IMM:
21984    if (MI->getNumOperands() == 4 &&
21985        MI->getOperand(0).isReg() &&
21986        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21987        MI->getOperand(1).isReg() &&
21988        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21989        MI->getOperand(2).isReg() &&
21990        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21991        MI->getOperand(3).isImm() &&
21992        MI->getOperand(3).getImm() == 0 &&
21993        STI.getFeatureBits()[AArch64::FeatureSVE]) {
21994      // (SST1B_S_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
21995      AsmString = "st1b	$\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
21996      break;
21997    }
21998    return false;
21999  case AArch64::SST1D_IMM:
22000    if (MI->getNumOperands() == 4 &&
22001        MI->getOperand(0).isReg() &&
22002        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22003        MI->getOperand(1).isReg() &&
22004        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22005        MI->getOperand(2).isReg() &&
22006        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22007        MI->getOperand(3).isImm() &&
22008        MI->getOperand(3).getImm() == 0 &&
22009        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22010      // (SST1D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
22011      AsmString = "st1d	$\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
22012      break;
22013    }
22014    return false;
22015  case AArch64::SST1H_D_IMM:
22016    if (MI->getNumOperands() == 4 &&
22017        MI->getOperand(0).isReg() &&
22018        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22019        MI->getOperand(1).isReg() &&
22020        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22021        MI->getOperand(2).isReg() &&
22022        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22023        MI->getOperand(3).isImm() &&
22024        MI->getOperand(3).getImm() == 0 &&
22025        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22026      // (SST1H_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
22027      AsmString = "st1h	$\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
22028      break;
22029    }
22030    return false;
22031  case AArch64::SST1H_S_IMM:
22032    if (MI->getNumOperands() == 4 &&
22033        MI->getOperand(0).isReg() &&
22034        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22035        MI->getOperand(1).isReg() &&
22036        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22037        MI->getOperand(2).isReg() &&
22038        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22039        MI->getOperand(3).isImm() &&
22040        MI->getOperand(3).getImm() == 0 &&
22041        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22042      // (SST1H_S_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
22043      AsmString = "st1h	$\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
22044      break;
22045    }
22046    return false;
22047  case AArch64::SST1W_D_IMM:
22048    if (MI->getNumOperands() == 4 &&
22049        MI->getOperand(0).isReg() &&
22050        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22051        MI->getOperand(1).isReg() &&
22052        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22053        MI->getOperand(2).isReg() &&
22054        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22055        MI->getOperand(3).isImm() &&
22056        MI->getOperand(3).getImm() == 0 &&
22057        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22058      // (SST1W_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
22059      AsmString = "st1w	$\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
22060      break;
22061    }
22062    return false;
22063  case AArch64::SST1W_IMM:
22064    if (MI->getNumOperands() == 4 &&
22065        MI->getOperand(0).isReg() &&
22066        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22067        MI->getOperand(1).isReg() &&
22068        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22069        MI->getOperand(2).isReg() &&
22070        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22071        MI->getOperand(3).isImm() &&
22072        MI->getOperand(3).getImm() == 0 &&
22073        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22074      // (SST1W_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
22075      AsmString = "st1w	$\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
22076      break;
22077    }
22078    return false;
22079  case AArch64::ST1B_D_IMM:
22080    if (MI->getNumOperands() == 4 &&
22081        MI->getOperand(0).isReg() &&
22082        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22083        MI->getOperand(1).isReg() &&
22084        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22085        MI->getOperand(2).isReg() &&
22086        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22087        MI->getOperand(3).isImm() &&
22088        MI->getOperand(3).getImm() == 0 &&
22089        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22090      // (ST1B_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22091      AsmString = "st1b	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22092      break;
22093    }
22094    return false;
22095  case AArch64::ST1B_H_IMM:
22096    if (MI->getNumOperands() == 4 &&
22097        MI->getOperand(0).isReg() &&
22098        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22099        MI->getOperand(1).isReg() &&
22100        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22101        MI->getOperand(2).isReg() &&
22102        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22103        MI->getOperand(3).isImm() &&
22104        MI->getOperand(3).getImm() == 0 &&
22105        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22106      // (ST1B_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22107      AsmString = "st1b	$\xFF\x01\x23, $\xFF\x02\x07, [$\x03]";
22108      break;
22109    }
22110    return false;
22111  case AArch64::ST1B_IMM:
22112    if (MI->getNumOperands() == 4 &&
22113        MI->getOperand(0).isReg() &&
22114        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22115        MI->getOperand(1).isReg() &&
22116        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22117        MI->getOperand(2).isReg() &&
22118        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22119        MI->getOperand(3).isImm() &&
22120        MI->getOperand(3).getImm() == 0 &&
22121        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22122      // (ST1B_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22123      AsmString = "st1b	$\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
22124      break;
22125    }
22126    return false;
22127  case AArch64::ST1B_S_IMM:
22128    if (MI->getNumOperands() == 4 &&
22129        MI->getOperand(0).isReg() &&
22130        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22131        MI->getOperand(1).isReg() &&
22132        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22133        MI->getOperand(2).isReg() &&
22134        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22135        MI->getOperand(3).isImm() &&
22136        MI->getOperand(3).getImm() == 0 &&
22137        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22138      // (ST1B_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22139      AsmString = "st1b	$\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
22140      break;
22141    }
22142    return false;
22143  case AArch64::ST1D_IMM:
22144    if (MI->getNumOperands() == 4 &&
22145        MI->getOperand(0).isReg() &&
22146        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22147        MI->getOperand(1).isReg() &&
22148        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22149        MI->getOperand(2).isReg() &&
22150        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22151        MI->getOperand(3).isImm() &&
22152        MI->getOperand(3).getImm() == 0 &&
22153        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22154      // (ST1D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22155      AsmString = "st1d	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22156      break;
22157    }
22158    return false;
22159  case AArch64::ST1Fourv16b_POST:
22160    if (MI->getNumOperands() == 4 &&
22161        MI->getOperand(0).isReg() &&
22162        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22163        MI->getOperand(1).isReg() &&
22164        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22165        MI->getOperand(3).getReg() == AArch64::XZR &&
22166        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22167      // (ST1Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
22168      AsmString = "st1	$\xFF\x02\x25, [$\x01], #64";
22169      break;
22170    }
22171    return false;
22172  case AArch64::ST1Fourv1d_POST:
22173    if (MI->getNumOperands() == 4 &&
22174        MI->getOperand(0).isReg() &&
22175        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22176        MI->getOperand(1).isReg() &&
22177        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22178        MI->getOperand(3).getReg() == AArch64::XZR &&
22179        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22180      // (ST1Fourv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
22181      AsmString = "st1	$\xFF\x02\x26, [$\x01], #32";
22182      break;
22183    }
22184    return false;
22185  case AArch64::ST1Fourv2d_POST:
22186    if (MI->getNumOperands() == 4 &&
22187        MI->getOperand(0).isReg() &&
22188        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22189        MI->getOperand(1).isReg() &&
22190        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22191        MI->getOperand(3).getReg() == AArch64::XZR &&
22192        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22193      // (ST1Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
22194      AsmString = "st1	$\xFF\x02\x27, [$\x01], #64";
22195      break;
22196    }
22197    return false;
22198  case AArch64::ST1Fourv2s_POST:
22199    if (MI->getNumOperands() == 4 &&
22200        MI->getOperand(0).isReg() &&
22201        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22202        MI->getOperand(1).isReg() &&
22203        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22204        MI->getOperand(3).getReg() == AArch64::XZR &&
22205        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22206      // (ST1Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
22207      AsmString = "st1	$\xFF\x02\x28, [$\x01], #32";
22208      break;
22209    }
22210    return false;
22211  case AArch64::ST1Fourv4h_POST:
22212    if (MI->getNumOperands() == 4 &&
22213        MI->getOperand(0).isReg() &&
22214        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22215        MI->getOperand(1).isReg() &&
22216        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22217        MI->getOperand(3).getReg() == AArch64::XZR &&
22218        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22219      // (ST1Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
22220      AsmString = "st1	$\xFF\x02\x29, [$\x01], #32";
22221      break;
22222    }
22223    return false;
22224  case AArch64::ST1Fourv4s_POST:
22225    if (MI->getNumOperands() == 4 &&
22226        MI->getOperand(0).isReg() &&
22227        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22228        MI->getOperand(1).isReg() &&
22229        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22230        MI->getOperand(3).getReg() == AArch64::XZR &&
22231        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22232      // (ST1Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
22233      AsmString = "st1	$\xFF\x02\x2A, [$\x01], #64";
22234      break;
22235    }
22236    return false;
22237  case AArch64::ST1Fourv8b_POST:
22238    if (MI->getNumOperands() == 4 &&
22239        MI->getOperand(0).isReg() &&
22240        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22241        MI->getOperand(1).isReg() &&
22242        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22243        MI->getOperand(3).getReg() == AArch64::XZR &&
22244        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22245      // (ST1Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
22246      AsmString = "st1	$\xFF\x02\x2B, [$\x01], #32";
22247      break;
22248    }
22249    return false;
22250  case AArch64::ST1Fourv8h_POST:
22251    if (MI->getNumOperands() == 4 &&
22252        MI->getOperand(0).isReg() &&
22253        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22254        MI->getOperand(1).isReg() &&
22255        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22256        MI->getOperand(3).getReg() == AArch64::XZR &&
22257        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22258      // (ST1Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
22259      AsmString = "st1	$\xFF\x02\x2C, [$\x01], #64";
22260      break;
22261    }
22262    return false;
22263  case AArch64::ST1H_D_IMM:
22264    if (MI->getNumOperands() == 4 &&
22265        MI->getOperand(0).isReg() &&
22266        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22267        MI->getOperand(1).isReg() &&
22268        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22269        MI->getOperand(2).isReg() &&
22270        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22271        MI->getOperand(3).isImm() &&
22272        MI->getOperand(3).getImm() == 0 &&
22273        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22274      // (ST1H_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22275      AsmString = "st1h	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22276      break;
22277    }
22278    return false;
22279  case AArch64::ST1H_IMM:
22280    if (MI->getNumOperands() == 4 &&
22281        MI->getOperand(0).isReg() &&
22282        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22283        MI->getOperand(1).isReg() &&
22284        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22285        MI->getOperand(2).isReg() &&
22286        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22287        MI->getOperand(3).isImm() &&
22288        MI->getOperand(3).getImm() == 0 &&
22289        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22290      // (ST1H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22291      AsmString = "st1h	$\xFF\x01\x23, $\xFF\x02\x07, [$\x03]";
22292      break;
22293    }
22294    return false;
22295  case AArch64::ST1H_S_IMM:
22296    if (MI->getNumOperands() == 4 &&
22297        MI->getOperand(0).isReg() &&
22298        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22299        MI->getOperand(1).isReg() &&
22300        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22301        MI->getOperand(2).isReg() &&
22302        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22303        MI->getOperand(3).isImm() &&
22304        MI->getOperand(3).getImm() == 0 &&
22305        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22306      // (ST1H_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22307      AsmString = "st1h	$\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
22308      break;
22309    }
22310    return false;
22311  case AArch64::ST1Onev16b_POST:
22312    if (MI->getNumOperands() == 4 &&
22313        MI->getOperand(0).isReg() &&
22314        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22315        MI->getOperand(1).isReg() &&
22316        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22317        MI->getOperand(3).getReg() == AArch64::XZR &&
22318        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22319      // (ST1Onev16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
22320      AsmString = "st1	$\xFF\x02\x25, [$\x01], #16";
22321      break;
22322    }
22323    return false;
22324  case AArch64::ST1Onev1d_POST:
22325    if (MI->getNumOperands() == 4 &&
22326        MI->getOperand(0).isReg() &&
22327        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22328        MI->getOperand(1).isReg() &&
22329        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22330        MI->getOperand(3).getReg() == AArch64::XZR &&
22331        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22332      // (ST1Onev1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
22333      AsmString = "st1	$\xFF\x02\x26, [$\x01], #8";
22334      break;
22335    }
22336    return false;
22337  case AArch64::ST1Onev2d_POST:
22338    if (MI->getNumOperands() == 4 &&
22339        MI->getOperand(0).isReg() &&
22340        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22341        MI->getOperand(1).isReg() &&
22342        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22343        MI->getOperand(3).getReg() == AArch64::XZR &&
22344        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22345      // (ST1Onev2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
22346      AsmString = "st1	$\xFF\x02\x27, [$\x01], #16";
22347      break;
22348    }
22349    return false;
22350  case AArch64::ST1Onev2s_POST:
22351    if (MI->getNumOperands() == 4 &&
22352        MI->getOperand(0).isReg() &&
22353        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22354        MI->getOperand(1).isReg() &&
22355        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22356        MI->getOperand(3).getReg() == AArch64::XZR &&
22357        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22358      // (ST1Onev2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
22359      AsmString = "st1	$\xFF\x02\x28, [$\x01], #8";
22360      break;
22361    }
22362    return false;
22363  case AArch64::ST1Onev4h_POST:
22364    if (MI->getNumOperands() == 4 &&
22365        MI->getOperand(0).isReg() &&
22366        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22367        MI->getOperand(1).isReg() &&
22368        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22369        MI->getOperand(3).getReg() == AArch64::XZR &&
22370        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22371      // (ST1Onev4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
22372      AsmString = "st1	$\xFF\x02\x29, [$\x01], #8";
22373      break;
22374    }
22375    return false;
22376  case AArch64::ST1Onev4s_POST:
22377    if (MI->getNumOperands() == 4 &&
22378        MI->getOperand(0).isReg() &&
22379        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22380        MI->getOperand(1).isReg() &&
22381        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22382        MI->getOperand(3).getReg() == AArch64::XZR &&
22383        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22384      // (ST1Onev4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
22385      AsmString = "st1	$\xFF\x02\x2A, [$\x01], #16";
22386      break;
22387    }
22388    return false;
22389  case AArch64::ST1Onev8b_POST:
22390    if (MI->getNumOperands() == 4 &&
22391        MI->getOperand(0).isReg() &&
22392        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22393        MI->getOperand(1).isReg() &&
22394        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22395        MI->getOperand(3).getReg() == AArch64::XZR &&
22396        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22397      // (ST1Onev8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
22398      AsmString = "st1	$\xFF\x02\x2B, [$\x01], #8";
22399      break;
22400    }
22401    return false;
22402  case AArch64::ST1Onev8h_POST:
22403    if (MI->getNumOperands() == 4 &&
22404        MI->getOperand(0).isReg() &&
22405        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22406        MI->getOperand(1).isReg() &&
22407        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22408        MI->getOperand(3).getReg() == AArch64::XZR &&
22409        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22410      // (ST1Onev8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
22411      AsmString = "st1	$\xFF\x02\x2C, [$\x01], #16";
22412      break;
22413    }
22414    return false;
22415  case AArch64::ST1Threev16b_POST:
22416    if (MI->getNumOperands() == 4 &&
22417        MI->getOperand(0).isReg() &&
22418        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22419        MI->getOperand(1).isReg() &&
22420        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22421        MI->getOperand(3).getReg() == AArch64::XZR &&
22422        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22423      // (ST1Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
22424      AsmString = "st1	$\xFF\x02\x25, [$\x01], #48";
22425      break;
22426    }
22427    return false;
22428  case AArch64::ST1Threev1d_POST:
22429    if (MI->getNumOperands() == 4 &&
22430        MI->getOperand(0).isReg() &&
22431        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22432        MI->getOperand(1).isReg() &&
22433        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22434        MI->getOperand(3).getReg() == AArch64::XZR &&
22435        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22436      // (ST1Threev1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
22437      AsmString = "st1	$\xFF\x02\x26, [$\x01], #24";
22438      break;
22439    }
22440    return false;
22441  case AArch64::ST1Threev2d_POST:
22442    if (MI->getNumOperands() == 4 &&
22443        MI->getOperand(0).isReg() &&
22444        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22445        MI->getOperand(1).isReg() &&
22446        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22447        MI->getOperand(3).getReg() == AArch64::XZR &&
22448        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22449      // (ST1Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
22450      AsmString = "st1	$\xFF\x02\x27, [$\x01], #48";
22451      break;
22452    }
22453    return false;
22454  case AArch64::ST1Threev2s_POST:
22455    if (MI->getNumOperands() == 4 &&
22456        MI->getOperand(0).isReg() &&
22457        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22458        MI->getOperand(1).isReg() &&
22459        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22460        MI->getOperand(3).getReg() == AArch64::XZR &&
22461        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22462      // (ST1Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
22463      AsmString = "st1	$\xFF\x02\x28, [$\x01], #24";
22464      break;
22465    }
22466    return false;
22467  case AArch64::ST1Threev4h_POST:
22468    if (MI->getNumOperands() == 4 &&
22469        MI->getOperand(0).isReg() &&
22470        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22471        MI->getOperand(1).isReg() &&
22472        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22473        MI->getOperand(3).getReg() == AArch64::XZR &&
22474        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22475      // (ST1Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
22476      AsmString = "st1	$\xFF\x02\x29, [$\x01], #24";
22477      break;
22478    }
22479    return false;
22480  case AArch64::ST1Threev4s_POST:
22481    if (MI->getNumOperands() == 4 &&
22482        MI->getOperand(0).isReg() &&
22483        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22484        MI->getOperand(1).isReg() &&
22485        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22486        MI->getOperand(3).getReg() == AArch64::XZR &&
22487        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22488      // (ST1Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
22489      AsmString = "st1	$\xFF\x02\x2A, [$\x01], #48";
22490      break;
22491    }
22492    return false;
22493  case AArch64::ST1Threev8b_POST:
22494    if (MI->getNumOperands() == 4 &&
22495        MI->getOperand(0).isReg() &&
22496        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22497        MI->getOperand(1).isReg() &&
22498        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22499        MI->getOperand(3).getReg() == AArch64::XZR &&
22500        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22501      // (ST1Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
22502      AsmString = "st1	$\xFF\x02\x2B, [$\x01], #24";
22503      break;
22504    }
22505    return false;
22506  case AArch64::ST1Threev8h_POST:
22507    if (MI->getNumOperands() == 4 &&
22508        MI->getOperand(0).isReg() &&
22509        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22510        MI->getOperand(1).isReg() &&
22511        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22512        MI->getOperand(3).getReg() == AArch64::XZR &&
22513        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22514      // (ST1Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
22515      AsmString = "st1	$\xFF\x02\x2C, [$\x01], #48";
22516      break;
22517    }
22518    return false;
22519  case AArch64::ST1Twov16b_POST:
22520    if (MI->getNumOperands() == 4 &&
22521        MI->getOperand(0).isReg() &&
22522        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22523        MI->getOperand(1).isReg() &&
22524        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22525        MI->getOperand(3).getReg() == AArch64::XZR &&
22526        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22527      // (ST1Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
22528      AsmString = "st1	$\xFF\x02\x25, [$\x01], #32";
22529      break;
22530    }
22531    return false;
22532  case AArch64::ST1Twov1d_POST:
22533    if (MI->getNumOperands() == 4 &&
22534        MI->getOperand(0).isReg() &&
22535        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22536        MI->getOperand(1).isReg() &&
22537        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22538        MI->getOperand(3).getReg() == AArch64::XZR &&
22539        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22540      // (ST1Twov1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
22541      AsmString = "st1	$\xFF\x02\x26, [$\x01], #16";
22542      break;
22543    }
22544    return false;
22545  case AArch64::ST1Twov2d_POST:
22546    if (MI->getNumOperands() == 4 &&
22547        MI->getOperand(0).isReg() &&
22548        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22549        MI->getOperand(1).isReg() &&
22550        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22551        MI->getOperand(3).getReg() == AArch64::XZR &&
22552        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22553      // (ST1Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
22554      AsmString = "st1	$\xFF\x02\x27, [$\x01], #32";
22555      break;
22556    }
22557    return false;
22558  case AArch64::ST1Twov2s_POST:
22559    if (MI->getNumOperands() == 4 &&
22560        MI->getOperand(0).isReg() &&
22561        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22562        MI->getOperand(1).isReg() &&
22563        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22564        MI->getOperand(3).getReg() == AArch64::XZR &&
22565        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22566      // (ST1Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
22567      AsmString = "st1	$\xFF\x02\x28, [$\x01], #16";
22568      break;
22569    }
22570    return false;
22571  case AArch64::ST1Twov4h_POST:
22572    if (MI->getNumOperands() == 4 &&
22573        MI->getOperand(0).isReg() &&
22574        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22575        MI->getOperand(1).isReg() &&
22576        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22577        MI->getOperand(3).getReg() == AArch64::XZR &&
22578        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22579      // (ST1Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
22580      AsmString = "st1	$\xFF\x02\x29, [$\x01], #16";
22581      break;
22582    }
22583    return false;
22584  case AArch64::ST1Twov4s_POST:
22585    if (MI->getNumOperands() == 4 &&
22586        MI->getOperand(0).isReg() &&
22587        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22588        MI->getOperand(1).isReg() &&
22589        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22590        MI->getOperand(3).getReg() == AArch64::XZR &&
22591        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22592      // (ST1Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
22593      AsmString = "st1	$\xFF\x02\x2A, [$\x01], #32";
22594      break;
22595    }
22596    return false;
22597  case AArch64::ST1Twov8b_POST:
22598    if (MI->getNumOperands() == 4 &&
22599        MI->getOperand(0).isReg() &&
22600        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22601        MI->getOperand(1).isReg() &&
22602        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22603        MI->getOperand(3).getReg() == AArch64::XZR &&
22604        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22605      // (ST1Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
22606      AsmString = "st1	$\xFF\x02\x2B, [$\x01], #16";
22607      break;
22608    }
22609    return false;
22610  case AArch64::ST1Twov8h_POST:
22611    if (MI->getNumOperands() == 4 &&
22612        MI->getOperand(0).isReg() &&
22613        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22614        MI->getOperand(1).isReg() &&
22615        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22616        MI->getOperand(3).getReg() == AArch64::XZR &&
22617        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22618      // (ST1Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
22619      AsmString = "st1	$\xFF\x02\x2C, [$\x01], #32";
22620      break;
22621    }
22622    return false;
22623  case AArch64::ST1W_D_IMM:
22624    if (MI->getNumOperands() == 4 &&
22625        MI->getOperand(0).isReg() &&
22626        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22627        MI->getOperand(1).isReg() &&
22628        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22629        MI->getOperand(2).isReg() &&
22630        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22631        MI->getOperand(3).isImm() &&
22632        MI->getOperand(3).getImm() == 0 &&
22633        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22634      // (ST1W_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22635      AsmString = "st1w	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22636      break;
22637    }
22638    return false;
22639  case AArch64::ST1W_IMM:
22640    if (MI->getNumOperands() == 4 &&
22641        MI->getOperand(0).isReg() &&
22642        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22643        MI->getOperand(1).isReg() &&
22644        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22645        MI->getOperand(2).isReg() &&
22646        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22647        MI->getOperand(3).isImm() &&
22648        MI->getOperand(3).getImm() == 0 &&
22649        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22650      // (ST1W_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22651      AsmString = "st1w	$\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
22652      break;
22653    }
22654    return false;
22655  case AArch64::ST1i16_POST:
22656    if (MI->getNumOperands() == 5 &&
22657        MI->getOperand(0).isReg() &&
22658        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22659        MI->getOperand(1).isReg() &&
22660        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22661        MI->getOperand(4).getReg() == AArch64::XZR &&
22662        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22663      // (ST1i16_POST GPR64sp:$Rn, VecListOneh:$Vt, VectorIndexH:$idx, XZR)
22664      AsmString = "st1	$\xFF\x02\x2D$\xFF\x03\x19, [$\x01], #2";
22665      break;
22666    }
22667    return false;
22668  case AArch64::ST1i32_POST:
22669    if (MI->getNumOperands() == 5 &&
22670        MI->getOperand(0).isReg() &&
22671        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22672        MI->getOperand(1).isReg() &&
22673        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22674        MI->getOperand(4).getReg() == AArch64::XZR &&
22675        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22676      // (ST1i32_POST GPR64sp:$Rn, VecListOnes:$Vt, VectorIndexS:$idx, XZR)
22677      AsmString = "st1	$\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #4";
22678      break;
22679    }
22680    return false;
22681  case AArch64::ST1i64_POST:
22682    if (MI->getNumOperands() == 5 &&
22683        MI->getOperand(0).isReg() &&
22684        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22685        MI->getOperand(1).isReg() &&
22686        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22687        MI->getOperand(4).getReg() == AArch64::XZR &&
22688        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22689      // (ST1i64_POST GPR64sp:$Rn, VecListOned:$Vt, VectorIndexD:$idx, XZR)
22690      AsmString = "st1	$\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #8";
22691      break;
22692    }
22693    return false;
22694  case AArch64::ST1i8_POST:
22695    if (MI->getNumOperands() == 5 &&
22696        MI->getOperand(0).isReg() &&
22697        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22698        MI->getOperand(1).isReg() &&
22699        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22700        MI->getOperand(4).getReg() == AArch64::XZR &&
22701        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22702      // (ST1i8_POST GPR64sp:$Rn, VecListOneb:$Vt, VectorIndexB:$idx, XZR)
22703      AsmString = "st1	$\xFF\x02\x30$\xFF\x03\x19, [$\x01], #1";
22704      break;
22705    }
22706    return false;
22707  case AArch64::ST2B_IMM:
22708    if (MI->getNumOperands() == 4 &&
22709        MI->getOperand(0).isReg() &&
22710        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
22711        MI->getOperand(1).isReg() &&
22712        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22713        MI->getOperand(2).isReg() &&
22714        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22715        MI->getOperand(3).isImm() &&
22716        MI->getOperand(3).getImm() == 0 &&
22717        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22718      // (ST2B_IMM ZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22719      AsmString = "st2b	$\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
22720      break;
22721    }
22722    return false;
22723  case AArch64::ST2D_IMM:
22724    if (MI->getNumOperands() == 4 &&
22725        MI->getOperand(0).isReg() &&
22726        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
22727        MI->getOperand(1).isReg() &&
22728        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22729        MI->getOperand(2).isReg() &&
22730        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22731        MI->getOperand(3).isImm() &&
22732        MI->getOperand(3).getImm() == 0 &&
22733        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22734      // (ST2D_IMM ZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22735      AsmString = "st2d	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22736      break;
22737    }
22738    return false;
22739  case AArch64::ST2H_IMM:
22740    if (MI->getNumOperands() == 4 &&
22741        MI->getOperand(0).isReg() &&
22742        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
22743        MI->getOperand(1).isReg() &&
22744        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22745        MI->getOperand(2).isReg() &&
22746        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22747        MI->getOperand(3).isImm() &&
22748        MI->getOperand(3).getImm() == 0 &&
22749        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22750      // (ST2H_IMM ZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22751      AsmString = "st2h	$\xFF\x01\x23, $\xFF\x02\x07, [$\x03]";
22752      break;
22753    }
22754    return false;
22755  case AArch64::ST2Twov16b_POST:
22756    if (MI->getNumOperands() == 4 &&
22757        MI->getOperand(0).isReg() &&
22758        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22759        MI->getOperand(1).isReg() &&
22760        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22761        MI->getOperand(3).getReg() == AArch64::XZR &&
22762        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22763      // (ST2Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
22764      AsmString = "st2	$\xFF\x02\x25, [$\x01], #32";
22765      break;
22766    }
22767    return false;
22768  case AArch64::ST2Twov2d_POST:
22769    if (MI->getNumOperands() == 4 &&
22770        MI->getOperand(0).isReg() &&
22771        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22772        MI->getOperand(1).isReg() &&
22773        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22774        MI->getOperand(3).getReg() == AArch64::XZR &&
22775        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22776      // (ST2Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
22777      AsmString = "st2	$\xFF\x02\x27, [$\x01], #32";
22778      break;
22779    }
22780    return false;
22781  case AArch64::ST2Twov2s_POST:
22782    if (MI->getNumOperands() == 4 &&
22783        MI->getOperand(0).isReg() &&
22784        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22785        MI->getOperand(1).isReg() &&
22786        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22787        MI->getOperand(3).getReg() == AArch64::XZR &&
22788        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22789      // (ST2Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
22790      AsmString = "st2	$\xFF\x02\x28, [$\x01], #16";
22791      break;
22792    }
22793    return false;
22794  case AArch64::ST2Twov4h_POST:
22795    if (MI->getNumOperands() == 4 &&
22796        MI->getOperand(0).isReg() &&
22797        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22798        MI->getOperand(1).isReg() &&
22799        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22800        MI->getOperand(3).getReg() == AArch64::XZR &&
22801        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22802      // (ST2Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
22803      AsmString = "st2	$\xFF\x02\x29, [$\x01], #16";
22804      break;
22805    }
22806    return false;
22807  case AArch64::ST2Twov4s_POST:
22808    if (MI->getNumOperands() == 4 &&
22809        MI->getOperand(0).isReg() &&
22810        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22811        MI->getOperand(1).isReg() &&
22812        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22813        MI->getOperand(3).getReg() == AArch64::XZR &&
22814        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22815      // (ST2Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
22816      AsmString = "st2	$\xFF\x02\x2A, [$\x01], #32";
22817      break;
22818    }
22819    return false;
22820  case AArch64::ST2Twov8b_POST:
22821    if (MI->getNumOperands() == 4 &&
22822        MI->getOperand(0).isReg() &&
22823        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22824        MI->getOperand(1).isReg() &&
22825        MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22826        MI->getOperand(3).getReg() == AArch64::XZR &&
22827        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22828      // (ST2Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
22829      AsmString = "st2	$\xFF\x02\x2B, [$\x01], #16";
22830      break;
22831    }
22832    return false;
22833  case AArch64::ST2Twov8h_POST:
22834    if (MI->getNumOperands() == 4 &&
22835        MI->getOperand(0).isReg() &&
22836        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22837        MI->getOperand(1).isReg() &&
22838        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22839        MI->getOperand(3).getReg() == AArch64::XZR &&
22840        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22841      // (ST2Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
22842      AsmString = "st2	$\xFF\x02\x2C, [$\x01], #32";
22843      break;
22844    }
22845    return false;
22846  case AArch64::ST2W_IMM:
22847    if (MI->getNumOperands() == 4 &&
22848        MI->getOperand(0).isReg() &&
22849        MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
22850        MI->getOperand(1).isReg() &&
22851        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22852        MI->getOperand(2).isReg() &&
22853        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22854        MI->getOperand(3).isImm() &&
22855        MI->getOperand(3).getImm() == 0 &&
22856        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22857      // (ST2W_IMM ZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22858      AsmString = "st2w	$\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
22859      break;
22860    }
22861    return false;
22862  case AArch64::ST2i16_POST:
22863    if (MI->getNumOperands() == 5 &&
22864        MI->getOperand(0).isReg() &&
22865        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22866        MI->getOperand(1).isReg() &&
22867        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22868        MI->getOperand(4).getReg() == AArch64::XZR &&
22869        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22870      // (ST2i16_POST GPR64sp:$Rn, VecListTwoh:$Vt, VectorIndexH:$idx, XZR)
22871      AsmString = "st2	$\xFF\x02\x2D$\xFF\x03\x19, [$\x01], #4";
22872      break;
22873    }
22874    return false;
22875  case AArch64::ST2i32_POST:
22876    if (MI->getNumOperands() == 5 &&
22877        MI->getOperand(0).isReg() &&
22878        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22879        MI->getOperand(1).isReg() &&
22880        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22881        MI->getOperand(4).getReg() == AArch64::XZR &&
22882        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22883      // (ST2i32_POST GPR64sp:$Rn, VecListTwos:$Vt, VectorIndexS:$idx, XZR)
22884      AsmString = "st2	$\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #8";
22885      break;
22886    }
22887    return false;
22888  case AArch64::ST2i64_POST:
22889    if (MI->getNumOperands() == 5 &&
22890        MI->getOperand(0).isReg() &&
22891        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22892        MI->getOperand(1).isReg() &&
22893        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22894        MI->getOperand(4).getReg() == AArch64::XZR &&
22895        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22896      // (ST2i64_POST GPR64sp:$Rn, VecListTwod:$Vt, VectorIndexD:$idx, XZR)
22897      AsmString = "st2	$\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #16";
22898      break;
22899    }
22900    return false;
22901  case AArch64::ST2i8_POST:
22902    if (MI->getNumOperands() == 5 &&
22903        MI->getOperand(0).isReg() &&
22904        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22905        MI->getOperand(1).isReg() &&
22906        MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22907        MI->getOperand(4).getReg() == AArch64::XZR &&
22908        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22909      // (ST2i8_POST GPR64sp:$Rn, VecListTwob:$Vt, VectorIndexB:$idx, XZR)
22910      AsmString = "st2	$\xFF\x02\x30$\xFF\x03\x19, [$\x01], #2";
22911      break;
22912    }
22913    return false;
22914  case AArch64::ST3B_IMM:
22915    if (MI->getNumOperands() == 4 &&
22916        MI->getOperand(0).isReg() &&
22917        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
22918        MI->getOperand(1).isReg() &&
22919        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22920        MI->getOperand(2).isReg() &&
22921        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22922        MI->getOperand(3).isImm() &&
22923        MI->getOperand(3).getImm() == 0 &&
22924        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22925      // (ST3B_IMM ZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22926      AsmString = "st3b	$\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
22927      break;
22928    }
22929    return false;
22930  case AArch64::ST3D_IMM:
22931    if (MI->getNumOperands() == 4 &&
22932        MI->getOperand(0).isReg() &&
22933        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
22934        MI->getOperand(1).isReg() &&
22935        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22936        MI->getOperand(2).isReg() &&
22937        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22938        MI->getOperand(3).isImm() &&
22939        MI->getOperand(3).getImm() == 0 &&
22940        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22941      // (ST3D_IMM ZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22942      AsmString = "st3d	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22943      break;
22944    }
22945    return false;
22946  case AArch64::ST3H_IMM:
22947    if (MI->getNumOperands() == 4 &&
22948        MI->getOperand(0).isReg() &&
22949        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
22950        MI->getOperand(1).isReg() &&
22951        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22952        MI->getOperand(2).isReg() &&
22953        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22954        MI->getOperand(3).isImm() &&
22955        MI->getOperand(3).getImm() == 0 &&
22956        STI.getFeatureBits()[AArch64::FeatureSVE]) {
22957      // (ST3H_IMM ZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22958      AsmString = "st3h	$\xFF\x01\x23, $\xFF\x02\x07, [$\x03]";
22959      break;
22960    }
22961    return false;
22962  case AArch64::ST3Threev16b_POST:
22963    if (MI->getNumOperands() == 4 &&
22964        MI->getOperand(0).isReg() &&
22965        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22966        MI->getOperand(1).isReg() &&
22967        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22968        MI->getOperand(3).getReg() == AArch64::XZR &&
22969        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22970      // (ST3Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
22971      AsmString = "st3	$\xFF\x02\x25, [$\x01], #48";
22972      break;
22973    }
22974    return false;
22975  case AArch64::ST3Threev2d_POST:
22976    if (MI->getNumOperands() == 4 &&
22977        MI->getOperand(0).isReg() &&
22978        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22979        MI->getOperand(1).isReg() &&
22980        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22981        MI->getOperand(3).getReg() == AArch64::XZR &&
22982        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22983      // (ST3Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
22984      AsmString = "st3	$\xFF\x02\x27, [$\x01], #48";
22985      break;
22986    }
22987    return false;
22988  case AArch64::ST3Threev2s_POST:
22989    if (MI->getNumOperands() == 4 &&
22990        MI->getOperand(0).isReg() &&
22991        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22992        MI->getOperand(1).isReg() &&
22993        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22994        MI->getOperand(3).getReg() == AArch64::XZR &&
22995        STI.getFeatureBits()[AArch64::FeatureNEON]) {
22996      // (ST3Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
22997      AsmString = "st3	$\xFF\x02\x28, [$\x01], #24";
22998      break;
22999    }
23000    return false;
23001  case AArch64::ST3Threev4h_POST:
23002    if (MI->getNumOperands() == 4 &&
23003        MI->getOperand(0).isReg() &&
23004        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23005        MI->getOperand(1).isReg() &&
23006        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23007        MI->getOperand(3).getReg() == AArch64::XZR &&
23008        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23009      // (ST3Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
23010      AsmString = "st3	$\xFF\x02\x29, [$\x01], #24";
23011      break;
23012    }
23013    return false;
23014  case AArch64::ST3Threev4s_POST:
23015    if (MI->getNumOperands() == 4 &&
23016        MI->getOperand(0).isReg() &&
23017        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23018        MI->getOperand(1).isReg() &&
23019        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23020        MI->getOperand(3).getReg() == AArch64::XZR &&
23021        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23022      // (ST3Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
23023      AsmString = "st3	$\xFF\x02\x2A, [$\x01], #48";
23024      break;
23025    }
23026    return false;
23027  case AArch64::ST3Threev8b_POST:
23028    if (MI->getNumOperands() == 4 &&
23029        MI->getOperand(0).isReg() &&
23030        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23031        MI->getOperand(1).isReg() &&
23032        MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23033        MI->getOperand(3).getReg() == AArch64::XZR &&
23034        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23035      // (ST3Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
23036      AsmString = "st3	$\xFF\x02\x2B, [$\x01], #24";
23037      break;
23038    }
23039    return false;
23040  case AArch64::ST3Threev8h_POST:
23041    if (MI->getNumOperands() == 4 &&
23042        MI->getOperand(0).isReg() &&
23043        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23044        MI->getOperand(1).isReg() &&
23045        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23046        MI->getOperand(3).getReg() == AArch64::XZR &&
23047        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23048      // (ST3Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
23049      AsmString = "st3	$\xFF\x02\x2C, [$\x01], #48";
23050      break;
23051    }
23052    return false;
23053  case AArch64::ST3W_IMM:
23054    if (MI->getNumOperands() == 4 &&
23055        MI->getOperand(0).isReg() &&
23056        MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
23057        MI->getOperand(1).isReg() &&
23058        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23059        MI->getOperand(2).isReg() &&
23060        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23061        MI->getOperand(3).isImm() &&
23062        MI->getOperand(3).getImm() == 0 &&
23063        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23064      // (ST3W_IMM ZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23065      AsmString = "st3w	$\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
23066      break;
23067    }
23068    return false;
23069  case AArch64::ST3i16_POST:
23070    if (MI->getNumOperands() == 5 &&
23071        MI->getOperand(0).isReg() &&
23072        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23073        MI->getOperand(1).isReg() &&
23074        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23075        MI->getOperand(4).getReg() == AArch64::XZR &&
23076        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23077      // (ST3i16_POST GPR64sp:$Rn, VecListThreeh:$Vt, VectorIndexH:$idx, XZR)
23078      AsmString = "st3	$\xFF\x02\x2D$\xFF\x03\x19, [$\x01], #6";
23079      break;
23080    }
23081    return false;
23082  case AArch64::ST3i32_POST:
23083    if (MI->getNumOperands() == 5 &&
23084        MI->getOperand(0).isReg() &&
23085        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23086        MI->getOperand(1).isReg() &&
23087        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23088        MI->getOperand(4).getReg() == AArch64::XZR &&
23089        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23090      // (ST3i32_POST GPR64sp:$Rn, VecListThrees:$Vt, VectorIndexS:$idx, XZR)
23091      AsmString = "st3	$\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #12";
23092      break;
23093    }
23094    return false;
23095  case AArch64::ST3i64_POST:
23096    if (MI->getNumOperands() == 5 &&
23097        MI->getOperand(0).isReg() &&
23098        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23099        MI->getOperand(1).isReg() &&
23100        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23101        MI->getOperand(4).getReg() == AArch64::XZR &&
23102        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23103      // (ST3i64_POST GPR64sp:$Rn, VecListThreed:$Vt, VectorIndexD:$idx, XZR)
23104      AsmString = "st3	$\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #24";
23105      break;
23106    }
23107    return false;
23108  case AArch64::ST3i8_POST:
23109    if (MI->getNumOperands() == 5 &&
23110        MI->getOperand(0).isReg() &&
23111        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23112        MI->getOperand(1).isReg() &&
23113        MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23114        MI->getOperand(4).getReg() == AArch64::XZR &&
23115        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23116      // (ST3i8_POST GPR64sp:$Rn, VecListThreeb:$Vt, VectorIndexB:$idx, XZR)
23117      AsmString = "st3	$\xFF\x02\x30$\xFF\x03\x19, [$\x01], #3";
23118      break;
23119    }
23120    return false;
23121  case AArch64::ST4B_IMM:
23122    if (MI->getNumOperands() == 4 &&
23123        MI->getOperand(0).isReg() &&
23124        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23125        MI->getOperand(1).isReg() &&
23126        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23127        MI->getOperand(2).isReg() &&
23128        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23129        MI->getOperand(3).isImm() &&
23130        MI->getOperand(3).getImm() == 0 &&
23131        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23132      // (ST4B_IMM ZZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23133      AsmString = "st4b	$\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
23134      break;
23135    }
23136    return false;
23137  case AArch64::ST4D_IMM:
23138    if (MI->getNumOperands() == 4 &&
23139        MI->getOperand(0).isReg() &&
23140        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23141        MI->getOperand(1).isReg() &&
23142        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23143        MI->getOperand(2).isReg() &&
23144        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23145        MI->getOperand(3).isImm() &&
23146        MI->getOperand(3).getImm() == 0 &&
23147        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23148      // (ST4D_IMM ZZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23149      AsmString = "st4d	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
23150      break;
23151    }
23152    return false;
23153  case AArch64::ST4Fourv16b_POST:
23154    if (MI->getNumOperands() == 4 &&
23155        MI->getOperand(0).isReg() &&
23156        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23157        MI->getOperand(1).isReg() &&
23158        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23159        MI->getOperand(3).getReg() == AArch64::XZR &&
23160        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23161      // (ST4Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
23162      AsmString = "st4	$\xFF\x02\x25, [$\x01], #64";
23163      break;
23164    }
23165    return false;
23166  case AArch64::ST4Fourv2d_POST:
23167    if (MI->getNumOperands() == 4 &&
23168        MI->getOperand(0).isReg() &&
23169        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23170        MI->getOperand(1).isReg() &&
23171        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23172        MI->getOperand(3).getReg() == AArch64::XZR &&
23173        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23174      // (ST4Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
23175      AsmString = "st4	$\xFF\x02\x27, [$\x01], #64";
23176      break;
23177    }
23178    return false;
23179  case AArch64::ST4Fourv2s_POST:
23180    if (MI->getNumOperands() == 4 &&
23181        MI->getOperand(0).isReg() &&
23182        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23183        MI->getOperand(1).isReg() &&
23184        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23185        MI->getOperand(3).getReg() == AArch64::XZR &&
23186        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23187      // (ST4Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
23188      AsmString = "st4	$\xFF\x02\x28, [$\x01], #32";
23189      break;
23190    }
23191    return false;
23192  case AArch64::ST4Fourv4h_POST:
23193    if (MI->getNumOperands() == 4 &&
23194        MI->getOperand(0).isReg() &&
23195        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23196        MI->getOperand(1).isReg() &&
23197        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23198        MI->getOperand(3).getReg() == AArch64::XZR &&
23199        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23200      // (ST4Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
23201      AsmString = "st4	$\xFF\x02\x29, [$\x01], #32";
23202      break;
23203    }
23204    return false;
23205  case AArch64::ST4Fourv4s_POST:
23206    if (MI->getNumOperands() == 4 &&
23207        MI->getOperand(0).isReg() &&
23208        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23209        MI->getOperand(1).isReg() &&
23210        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23211        MI->getOperand(3).getReg() == AArch64::XZR &&
23212        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23213      // (ST4Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
23214      AsmString = "st4	$\xFF\x02\x2A, [$\x01], #64";
23215      break;
23216    }
23217    return false;
23218  case AArch64::ST4Fourv8b_POST:
23219    if (MI->getNumOperands() == 4 &&
23220        MI->getOperand(0).isReg() &&
23221        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23222        MI->getOperand(1).isReg() &&
23223        MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23224        MI->getOperand(3).getReg() == AArch64::XZR &&
23225        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23226      // (ST4Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
23227      AsmString = "st4	$\xFF\x02\x2B, [$\x01], #32";
23228      break;
23229    }
23230    return false;
23231  case AArch64::ST4Fourv8h_POST:
23232    if (MI->getNumOperands() == 4 &&
23233        MI->getOperand(0).isReg() &&
23234        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23235        MI->getOperand(1).isReg() &&
23236        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23237        MI->getOperand(3).getReg() == AArch64::XZR &&
23238        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23239      // (ST4Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
23240      AsmString = "st4	$\xFF\x02\x2C, [$\x01], #64";
23241      break;
23242    }
23243    return false;
23244  case AArch64::ST4H_IMM:
23245    if (MI->getNumOperands() == 4 &&
23246        MI->getOperand(0).isReg() &&
23247        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23248        MI->getOperand(1).isReg() &&
23249        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23250        MI->getOperand(2).isReg() &&
23251        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23252        MI->getOperand(3).isImm() &&
23253        MI->getOperand(3).getImm() == 0 &&
23254        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23255      // (ST4H_IMM ZZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23256      AsmString = "st4h	$\xFF\x01\x23, $\xFF\x02\x07, [$\x03]";
23257      break;
23258    }
23259    return false;
23260  case AArch64::ST4W_IMM:
23261    if (MI->getNumOperands() == 4 &&
23262        MI->getOperand(0).isReg() &&
23263        MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23264        MI->getOperand(1).isReg() &&
23265        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23266        MI->getOperand(2).isReg() &&
23267        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23268        MI->getOperand(3).isImm() &&
23269        MI->getOperand(3).getImm() == 0 &&
23270        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23271      // (ST4W_IMM ZZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23272      AsmString = "st4w	$\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
23273      break;
23274    }
23275    return false;
23276  case AArch64::ST4i16_POST:
23277    if (MI->getNumOperands() == 5 &&
23278        MI->getOperand(0).isReg() &&
23279        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23280        MI->getOperand(1).isReg() &&
23281        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23282        MI->getOperand(4).getReg() == AArch64::XZR &&
23283        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23284      // (ST4i16_POST GPR64sp:$Rn, VecListFourh:$Vt, VectorIndexH:$idx, XZR)
23285      AsmString = "st4	$\xFF\x02\x2D$\xFF\x03\x19, [$\x01], #8";
23286      break;
23287    }
23288    return false;
23289  case AArch64::ST4i32_POST:
23290    if (MI->getNumOperands() == 5 &&
23291        MI->getOperand(0).isReg() &&
23292        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23293        MI->getOperand(1).isReg() &&
23294        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23295        MI->getOperand(4).getReg() == AArch64::XZR &&
23296        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23297      // (ST4i32_POST GPR64sp:$Rn, VecListFours:$Vt, VectorIndexS:$idx, XZR)
23298      AsmString = "st4	$\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #16";
23299      break;
23300    }
23301    return false;
23302  case AArch64::ST4i64_POST:
23303    if (MI->getNumOperands() == 5 &&
23304        MI->getOperand(0).isReg() &&
23305        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23306        MI->getOperand(1).isReg() &&
23307        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23308        MI->getOperand(4).getReg() == AArch64::XZR &&
23309        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23310      // (ST4i64_POST GPR64sp:$Rn, VecListFourd:$Vt, VectorIndexD:$idx, XZR)
23311      AsmString = "st4	$\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #32";
23312      break;
23313    }
23314    return false;
23315  case AArch64::ST4i8_POST:
23316    if (MI->getNumOperands() == 5 &&
23317        MI->getOperand(0).isReg() &&
23318        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23319        MI->getOperand(1).isReg() &&
23320        MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23321        MI->getOperand(4).getReg() == AArch64::XZR &&
23322        STI.getFeatureBits()[AArch64::FeatureNEON]) {
23323      // (ST4i8_POST GPR64sp:$Rn, VecListFourb:$Vt, VectorIndexB:$idx, XZR)
23324      AsmString = "st4	$\xFF\x02\x30$\xFF\x03\x19, [$\x01], #4";
23325      break;
23326    }
23327    return false;
23328  case AArch64::STLURBi:
23329    if (MI->getNumOperands() == 3 &&
23330        MI->getOperand(0).isReg() &&
23331        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23332        MI->getOperand(1).isReg() &&
23333        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23334        MI->getOperand(2).isImm() &&
23335        MI->getOperand(2).getImm() == 0 &&
23336        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23337      // (STLURBi GPR32:$Rt, GPR64sp:$Rn, 0)
23338      AsmString = "stlurb	$\x01, [$\x02]";
23339      break;
23340    }
23341    return false;
23342  case AArch64::STLURHi:
23343    if (MI->getNumOperands() == 3 &&
23344        MI->getOperand(0).isReg() &&
23345        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23346        MI->getOperand(1).isReg() &&
23347        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23348        MI->getOperand(2).isImm() &&
23349        MI->getOperand(2).getImm() == 0 &&
23350        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23351      // (STLURHi GPR32:$Rt, GPR64sp:$Rn, 0)
23352      AsmString = "stlurh	$\x01, [$\x02]";
23353      break;
23354    }
23355    return false;
23356  case AArch64::STLURWi:
23357    if (MI->getNumOperands() == 3 &&
23358        MI->getOperand(0).isReg() &&
23359        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23360        MI->getOperand(1).isReg() &&
23361        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23362        MI->getOperand(2).isImm() &&
23363        MI->getOperand(2).getImm() == 0 &&
23364        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23365      // (STLURWi GPR32:$Rt, GPR64sp:$Rn, 0)
23366      AsmString = "stlur	$\x01, [$\x02]";
23367      break;
23368    }
23369    return false;
23370  case AArch64::STLURXi:
23371    if (MI->getNumOperands() == 3 &&
23372        MI->getOperand(0).isReg() &&
23373        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23374        MI->getOperand(1).isReg() &&
23375        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23376        MI->getOperand(2).isImm() &&
23377        MI->getOperand(2).getImm() == 0 &&
23378        STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23379      // (STLURXi GPR64:$Rt, GPR64sp:$Rn, 0)
23380      AsmString = "stlur	$\x01, [$\x02]";
23381      break;
23382    }
23383    return false;
23384  case AArch64::STNPDi:
23385    if (MI->getNumOperands() == 4 &&
23386        MI->getOperand(0).isReg() &&
23387        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23388        MI->getOperand(1).isReg() &&
23389        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23390        MI->getOperand(2).isReg() &&
23391        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23392        MI->getOperand(3).isImm() &&
23393        MI->getOperand(3).getImm() == 0) {
23394      // (STNPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
23395      AsmString = "stnp	$\x01, $\x02, [$\x03]";
23396      break;
23397    }
23398    return false;
23399  case AArch64::STNPQi:
23400    if (MI->getNumOperands() == 4 &&
23401        MI->getOperand(0).isReg() &&
23402        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
23403        MI->getOperand(1).isReg() &&
23404        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
23405        MI->getOperand(2).isReg() &&
23406        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23407        MI->getOperand(3).isImm() &&
23408        MI->getOperand(3).getImm() == 0) {
23409      // (STNPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
23410      AsmString = "stnp	$\x01, $\x02, [$\x03]";
23411      break;
23412    }
23413    return false;
23414  case AArch64::STNPSi:
23415    if (MI->getNumOperands() == 4 &&
23416        MI->getOperand(0).isReg() &&
23417        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23418        MI->getOperand(1).isReg() &&
23419        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23420        MI->getOperand(2).isReg() &&
23421        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23422        MI->getOperand(3).isImm() &&
23423        MI->getOperand(3).getImm() == 0) {
23424      // (STNPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
23425      AsmString = "stnp	$\x01, $\x02, [$\x03]";
23426      break;
23427    }
23428    return false;
23429  case AArch64::STNPWi:
23430    if (MI->getNumOperands() == 4 &&
23431        MI->getOperand(0).isReg() &&
23432        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23433        MI->getOperand(1).isReg() &&
23434        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23435        MI->getOperand(2).isReg() &&
23436        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23437        MI->getOperand(3).isImm() &&
23438        MI->getOperand(3).getImm() == 0) {
23439      // (STNPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
23440      AsmString = "stnp	$\x01, $\x02, [$\x03]";
23441      break;
23442    }
23443    return false;
23444  case AArch64::STNPXi:
23445    if (MI->getNumOperands() == 4 &&
23446        MI->getOperand(0).isReg() &&
23447        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23448        MI->getOperand(1).isReg() &&
23449        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23450        MI->getOperand(2).isReg() &&
23451        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23452        MI->getOperand(3).isImm() &&
23453        MI->getOperand(3).getImm() == 0) {
23454      // (STNPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
23455      AsmString = "stnp	$\x01, $\x02, [$\x03]";
23456      break;
23457    }
23458    return false;
23459  case AArch64::STNT1B_ZRI:
23460    if (MI->getNumOperands() == 4 &&
23461        MI->getOperand(0).isReg() &&
23462        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23463        MI->getOperand(1).isReg() &&
23464        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23465        MI->getOperand(2).isReg() &&
23466        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23467        MI->getOperand(3).isImm() &&
23468        MI->getOperand(3).getImm() == 0 &&
23469        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23470      // (STNT1B_ZRI Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23471      AsmString = "stnt1b	$\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
23472      break;
23473    }
23474    return false;
23475  case AArch64::STNT1D_ZRI:
23476    if (MI->getNumOperands() == 4 &&
23477        MI->getOperand(0).isReg() &&
23478        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23479        MI->getOperand(1).isReg() &&
23480        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23481        MI->getOperand(2).isReg() &&
23482        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23483        MI->getOperand(3).isImm() &&
23484        MI->getOperand(3).getImm() == 0 &&
23485        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23486      // (STNT1D_ZRI Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23487      AsmString = "stnt1d	$\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
23488      break;
23489    }
23490    return false;
23491  case AArch64::STNT1H_ZRI:
23492    if (MI->getNumOperands() == 4 &&
23493        MI->getOperand(0).isReg() &&
23494        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23495        MI->getOperand(1).isReg() &&
23496        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23497        MI->getOperand(2).isReg() &&
23498        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23499        MI->getOperand(3).isImm() &&
23500        MI->getOperand(3).getImm() == 0 &&
23501        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23502      // (STNT1H_ZRI Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23503      AsmString = "stnt1h	$\xFF\x01\x23, $\xFF\x02\x07, [$\x03]";
23504      break;
23505    }
23506    return false;
23507  case AArch64::STNT1W_ZRI:
23508    if (MI->getNumOperands() == 4 &&
23509        MI->getOperand(0).isReg() &&
23510        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23511        MI->getOperand(1).isReg() &&
23512        MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23513        MI->getOperand(2).isReg() &&
23514        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23515        MI->getOperand(3).isImm() &&
23516        MI->getOperand(3).getImm() == 0 &&
23517        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23518      // (STNT1W_ZRI Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23519      AsmString = "stnt1w	$\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
23520      break;
23521    }
23522    return false;
23523  case AArch64::STPDi:
23524    if (MI->getNumOperands() == 4 &&
23525        MI->getOperand(0).isReg() &&
23526        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23527        MI->getOperand(1).isReg() &&
23528        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23529        MI->getOperand(2).isReg() &&
23530        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23531        MI->getOperand(3).isImm() &&
23532        MI->getOperand(3).getImm() == 0) {
23533      // (STPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
23534      AsmString = "stp	$\x01, $\x02, [$\x03]";
23535      break;
23536    }
23537    return false;
23538  case AArch64::STPQi:
23539    if (MI->getNumOperands() == 4 &&
23540        MI->getOperand(0).isReg() &&
23541        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
23542        MI->getOperand(1).isReg() &&
23543        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
23544        MI->getOperand(2).isReg() &&
23545        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23546        MI->getOperand(3).isImm() &&
23547        MI->getOperand(3).getImm() == 0) {
23548      // (STPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
23549      AsmString = "stp	$\x01, $\x02, [$\x03]";
23550      break;
23551    }
23552    return false;
23553  case AArch64::STPSi:
23554    if (MI->getNumOperands() == 4 &&
23555        MI->getOperand(0).isReg() &&
23556        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23557        MI->getOperand(1).isReg() &&
23558        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23559        MI->getOperand(2).isReg() &&
23560        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23561        MI->getOperand(3).isImm() &&
23562        MI->getOperand(3).getImm() == 0) {
23563      // (STPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
23564      AsmString = "stp	$\x01, $\x02, [$\x03]";
23565      break;
23566    }
23567    return false;
23568  case AArch64::STPWi:
23569    if (MI->getNumOperands() == 4 &&
23570        MI->getOperand(0).isReg() &&
23571        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23572        MI->getOperand(1).isReg() &&
23573        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23574        MI->getOperand(2).isReg() &&
23575        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23576        MI->getOperand(3).isImm() &&
23577        MI->getOperand(3).getImm() == 0) {
23578      // (STPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
23579      AsmString = "stp	$\x01, $\x02, [$\x03]";
23580      break;
23581    }
23582    return false;
23583  case AArch64::STPXi:
23584    if (MI->getNumOperands() == 4 &&
23585        MI->getOperand(0).isReg() &&
23586        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23587        MI->getOperand(1).isReg() &&
23588        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23589        MI->getOperand(2).isReg() &&
23590        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23591        MI->getOperand(3).isImm() &&
23592        MI->getOperand(3).getImm() == 0) {
23593      // (STPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
23594      AsmString = "stp	$\x01, $\x02, [$\x03]";
23595      break;
23596    }
23597    return false;
23598  case AArch64::STRBBroX:
23599    if (MI->getNumOperands() == 5 &&
23600        MI->getOperand(0).isReg() &&
23601        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23602        MI->getOperand(1).isReg() &&
23603        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23604        MI->getOperand(2).isReg() &&
23605        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23606        MI->getOperand(3).isImm() &&
23607        MI->getOperand(3).getImm() == 0 &&
23608        MI->getOperand(4).isImm() &&
23609        MI->getOperand(4).getImm() == 0) {
23610      // (STRBBroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23611      AsmString = "strb	$\x01, [$\x02, $\x03]";
23612      break;
23613    }
23614    return false;
23615  case AArch64::STRBBui:
23616    if (MI->getNumOperands() == 3 &&
23617        MI->getOperand(0).isReg() &&
23618        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23619        MI->getOperand(1).isReg() &&
23620        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23621        MI->getOperand(2).isImm() &&
23622        MI->getOperand(2).getImm() == 0) {
23623      // (STRBBui GPR32z:$Rt, GPR64sp:$Rn, 0)
23624      AsmString = "strb	$\x01, [$\x02]";
23625      break;
23626    }
23627    return false;
23628  case AArch64::STRBroX:
23629    if (MI->getNumOperands() == 5 &&
23630        MI->getOperand(0).isReg() &&
23631        MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
23632        MI->getOperand(1).isReg() &&
23633        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23634        MI->getOperand(2).isReg() &&
23635        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23636        MI->getOperand(3).isImm() &&
23637        MI->getOperand(3).getImm() == 0 &&
23638        MI->getOperand(4).isImm() &&
23639        MI->getOperand(4).getImm() == 0) {
23640      // (STRBroX FPR8Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23641      AsmString = "str	$\x01, [$\x02, $\x03]";
23642      break;
23643    }
23644    return false;
23645  case AArch64::STRBui:
23646    if (MI->getNumOperands() == 3 &&
23647        MI->getOperand(0).isReg() &&
23648        MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
23649        MI->getOperand(1).isReg() &&
23650        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23651        MI->getOperand(2).isImm() &&
23652        MI->getOperand(2).getImm() == 0) {
23653      // (STRBui FPR8Op:$Rt, GPR64sp:$Rn, 0)
23654      AsmString = "str	$\x01, [$\x02]";
23655      break;
23656    }
23657    return false;
23658  case AArch64::STRDroX:
23659    if (MI->getNumOperands() == 5 &&
23660        MI->getOperand(0).isReg() &&
23661        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23662        MI->getOperand(1).isReg() &&
23663        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23664        MI->getOperand(2).isReg() &&
23665        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23666        MI->getOperand(3).isImm() &&
23667        MI->getOperand(3).getImm() == 0 &&
23668        MI->getOperand(4).isImm() &&
23669        MI->getOperand(4).getImm() == 0) {
23670      // (STRDroX FPR64Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23671      AsmString = "str	$\x01, [$\x02, $\x03]";
23672      break;
23673    }
23674    return false;
23675  case AArch64::STRDui:
23676    if (MI->getNumOperands() == 3 &&
23677        MI->getOperand(0).isReg() &&
23678        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23679        MI->getOperand(1).isReg() &&
23680        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23681        MI->getOperand(2).isImm() &&
23682        MI->getOperand(2).getImm() == 0) {
23683      // (STRDui FPR64Op:$Rt, GPR64sp:$Rn, 0)
23684      AsmString = "str	$\x01, [$\x02]";
23685      break;
23686    }
23687    return false;
23688  case AArch64::STRHHroX:
23689    if (MI->getNumOperands() == 5 &&
23690        MI->getOperand(0).isReg() &&
23691        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23692        MI->getOperand(1).isReg() &&
23693        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23694        MI->getOperand(2).isReg() &&
23695        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23696        MI->getOperand(3).isImm() &&
23697        MI->getOperand(3).getImm() == 0 &&
23698        MI->getOperand(4).isImm() &&
23699        MI->getOperand(4).getImm() == 0) {
23700      // (STRHHroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23701      AsmString = "strh	$\x01, [$\x02, $\x03]";
23702      break;
23703    }
23704    return false;
23705  case AArch64::STRHHui:
23706    if (MI->getNumOperands() == 3 &&
23707        MI->getOperand(0).isReg() &&
23708        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23709        MI->getOperand(1).isReg() &&
23710        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23711        MI->getOperand(2).isImm() &&
23712        MI->getOperand(2).getImm() == 0) {
23713      // (STRHHui GPR32z:$Rt, GPR64sp:$Rn, 0)
23714      AsmString = "strh	$\x01, [$\x02]";
23715      break;
23716    }
23717    return false;
23718  case AArch64::STRHroX:
23719    if (MI->getNumOperands() == 5 &&
23720        MI->getOperand(0).isReg() &&
23721        MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
23722        MI->getOperand(1).isReg() &&
23723        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23724        MI->getOperand(2).isReg() &&
23725        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23726        MI->getOperand(3).isImm() &&
23727        MI->getOperand(3).getImm() == 0 &&
23728        MI->getOperand(4).isImm() &&
23729        MI->getOperand(4).getImm() == 0) {
23730      // (STRHroX FPR16Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23731      AsmString = "str	$\x01, [$\x02, $\x03]";
23732      break;
23733    }
23734    return false;
23735  case AArch64::STRHui:
23736    if (MI->getNumOperands() == 3 &&
23737        MI->getOperand(0).isReg() &&
23738        MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
23739        MI->getOperand(1).isReg() &&
23740        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23741        MI->getOperand(2).isImm() &&
23742        MI->getOperand(2).getImm() == 0) {
23743      // (STRHui FPR16Op:$Rt, GPR64sp:$Rn, 0)
23744      AsmString = "str	$\x01, [$\x02]";
23745      break;
23746    }
23747    return false;
23748  case AArch64::STRQroX:
23749    if (MI->getNumOperands() == 5 &&
23750        MI->getOperand(0).isReg() &&
23751        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
23752        MI->getOperand(1).isReg() &&
23753        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23754        MI->getOperand(2).isReg() &&
23755        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23756        MI->getOperand(3).isImm() &&
23757        MI->getOperand(3).getImm() == 0 &&
23758        MI->getOperand(4).isImm() &&
23759        MI->getOperand(4).getImm() == 0) {
23760      // (STRQroX FPR128Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23761      AsmString = "str	$\x01, [$\x02, $\x03]";
23762      break;
23763    }
23764    return false;
23765  case AArch64::STRQui:
23766    if (MI->getNumOperands() == 3 &&
23767        MI->getOperand(0).isReg() &&
23768        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
23769        MI->getOperand(1).isReg() &&
23770        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23771        MI->getOperand(2).isImm() &&
23772        MI->getOperand(2).getImm() == 0) {
23773      // (STRQui FPR128Op:$Rt, GPR64sp:$Rn, 0)
23774      AsmString = "str	$\x01, [$\x02]";
23775      break;
23776    }
23777    return false;
23778  case AArch64::STRSroX:
23779    if (MI->getNumOperands() == 5 &&
23780        MI->getOperand(0).isReg() &&
23781        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23782        MI->getOperand(1).isReg() &&
23783        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23784        MI->getOperand(2).isReg() &&
23785        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23786        MI->getOperand(3).isImm() &&
23787        MI->getOperand(3).getImm() == 0 &&
23788        MI->getOperand(4).isImm() &&
23789        MI->getOperand(4).getImm() == 0) {
23790      // (STRSroX FPR32Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23791      AsmString = "str	$\x01, [$\x02, $\x03]";
23792      break;
23793    }
23794    return false;
23795  case AArch64::STRSui:
23796    if (MI->getNumOperands() == 3 &&
23797        MI->getOperand(0).isReg() &&
23798        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23799        MI->getOperand(1).isReg() &&
23800        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23801        MI->getOperand(2).isImm() &&
23802        MI->getOperand(2).getImm() == 0) {
23803      // (STRSui FPR32Op:$Rt, GPR64sp:$Rn, 0)
23804      AsmString = "str	$\x01, [$\x02]";
23805      break;
23806    }
23807    return false;
23808  case AArch64::STRWroX:
23809    if (MI->getNumOperands() == 5 &&
23810        MI->getOperand(0).isReg() &&
23811        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23812        MI->getOperand(1).isReg() &&
23813        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23814        MI->getOperand(2).isReg() &&
23815        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23816        MI->getOperand(3).isImm() &&
23817        MI->getOperand(3).getImm() == 0 &&
23818        MI->getOperand(4).isImm() &&
23819        MI->getOperand(4).getImm() == 0) {
23820      // (STRWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23821      AsmString = "str	$\x01, [$\x02, $\x03]";
23822      break;
23823    }
23824    return false;
23825  case AArch64::STRWui:
23826    if (MI->getNumOperands() == 3 &&
23827        MI->getOperand(0).isReg() &&
23828        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23829        MI->getOperand(1).isReg() &&
23830        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23831        MI->getOperand(2).isImm() &&
23832        MI->getOperand(2).getImm() == 0) {
23833      // (STRWui GPR32z:$Rt, GPR64sp:$Rn, 0)
23834      AsmString = "str	$\x01, [$\x02]";
23835      break;
23836    }
23837    return false;
23838  case AArch64::STRXroX:
23839    if (MI->getNumOperands() == 5 &&
23840        MI->getOperand(0).isReg() &&
23841        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23842        MI->getOperand(1).isReg() &&
23843        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23844        MI->getOperand(2).isReg() &&
23845        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23846        MI->getOperand(3).isImm() &&
23847        MI->getOperand(3).getImm() == 0 &&
23848        MI->getOperand(4).isImm() &&
23849        MI->getOperand(4).getImm() == 0) {
23850      // (STRXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23851      AsmString = "str	$\x01, [$\x02, $\x03]";
23852      break;
23853    }
23854    return false;
23855  case AArch64::STRXui:
23856    if (MI->getNumOperands() == 3 &&
23857        MI->getOperand(0).isReg() &&
23858        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23859        MI->getOperand(1).isReg() &&
23860        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23861        MI->getOperand(2).isImm() &&
23862        MI->getOperand(2).getImm() == 0) {
23863      // (STRXui GPR64z:$Rt, GPR64sp:$Rn, 0)
23864      AsmString = "str	$\x01, [$\x02]";
23865      break;
23866    }
23867    return false;
23868  case AArch64::STR_PXI:
23869    if (MI->getNumOperands() == 3 &&
23870        MI->getOperand(0).isReg() &&
23871        MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23872        MI->getOperand(1).isReg() &&
23873        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23874        MI->getOperand(2).isImm() &&
23875        MI->getOperand(2).getImm() == 0 &&
23876        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23877      // (STR_PXI PPRAny:$Pt, GPR64sp:$Rn, 0)
23878      AsmString = "str	$\xFF\x01\x07, [$\x02]";
23879      break;
23880    }
23881    return false;
23882  case AArch64::STR_ZXI:
23883    if (MI->getNumOperands() == 3 &&
23884        MI->getOperand(0).isReg() &&
23885        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23886        MI->getOperand(1).isReg() &&
23887        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23888        MI->getOperand(2).isImm() &&
23889        MI->getOperand(2).getImm() == 0 &&
23890        STI.getFeatureBits()[AArch64::FeatureSVE]) {
23891      // (STR_ZXI ZPRAny:$Zt, GPR64sp:$Rn, 0)
23892      AsmString = "str	$\xFF\x01\x07, [$\x02]";
23893      break;
23894    }
23895    return false;
23896  case AArch64::STTRBi:
23897    if (MI->getNumOperands() == 3 &&
23898        MI->getOperand(0).isReg() &&
23899        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23900        MI->getOperand(1).isReg() &&
23901        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23902        MI->getOperand(2).isImm() &&
23903        MI->getOperand(2).getImm() == 0) {
23904      // (STTRBi GPR32:$Rt, GPR64sp:$Rn, 0)
23905      AsmString = "sttrb	$\x01, [$\x02]";
23906      break;
23907    }
23908    return false;
23909  case AArch64::STTRHi:
23910    if (MI->getNumOperands() == 3 &&
23911        MI->getOperand(0).isReg() &&
23912        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23913        MI->getOperand(1).isReg() &&
23914        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23915        MI->getOperand(2).isImm() &&
23916        MI->getOperand(2).getImm() == 0) {
23917      // (STTRHi GPR32:$Rt, GPR64sp:$Rn, 0)
23918      AsmString = "sttrh	$\x01, [$\x02]";
23919      break;
23920    }
23921    return false;
23922  case AArch64::STTRWi:
23923    if (MI->getNumOperands() == 3 &&
23924        MI->getOperand(0).isReg() &&
23925        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23926        MI->getOperand(1).isReg() &&
23927        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23928        MI->getOperand(2).isImm() &&
23929        MI->getOperand(2).getImm() == 0) {
23930      // (STTRWi GPR32:$Rt, GPR64sp:$Rn, 0)
23931      AsmString = "sttr	$\x01, [$\x02]";
23932      break;
23933    }
23934    return false;
23935  case AArch64::STTRXi:
23936    if (MI->getNumOperands() == 3 &&
23937        MI->getOperand(0).isReg() &&
23938        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23939        MI->getOperand(1).isReg() &&
23940        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23941        MI->getOperand(2).isImm() &&
23942        MI->getOperand(2).getImm() == 0) {
23943      // (STTRXi GPR64:$Rt, GPR64sp:$Rn, 0)
23944      AsmString = "sttr	$\x01, [$\x02]";
23945      break;
23946    }
23947    return false;
23948  case AArch64::STURBBi:
23949    if (MI->getNumOperands() == 3 &&
23950        MI->getOperand(0).isReg() &&
23951        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23952        MI->getOperand(1).isReg() &&
23953        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23954        MI->getOperand(2).isImm() &&
23955        MI->getOperand(2).getImm() == 0) {
23956      // (STURBBi GPR32z:$Rt, GPR64sp:$Rn, 0)
23957      AsmString = "sturb	$\x01, [$\x02]";
23958      break;
23959    }
23960    return false;
23961  case AArch64::STURBi:
23962    if (MI->getNumOperands() == 3 &&
23963        MI->getOperand(0).isReg() &&
23964        MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
23965        MI->getOperand(1).isReg() &&
23966        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23967        MI->getOperand(2).isImm() &&
23968        MI->getOperand(2).getImm() == 0) {
23969      // (STURBi FPR8Op:$Rt, GPR64sp:$Rn, 0)
23970      AsmString = "stur	$\x01, [$\x02]";
23971      break;
23972    }
23973    return false;
23974  case AArch64::STURDi:
23975    if (MI->getNumOperands() == 3 &&
23976        MI->getOperand(0).isReg() &&
23977        MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23978        MI->getOperand(1).isReg() &&
23979        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23980        MI->getOperand(2).isImm() &&
23981        MI->getOperand(2).getImm() == 0) {
23982      // (STURDi FPR64Op:$Rt, GPR64sp:$Rn, 0)
23983      AsmString = "stur	$\x01, [$\x02]";
23984      break;
23985    }
23986    return false;
23987  case AArch64::STURHHi:
23988    if (MI->getNumOperands() == 3 &&
23989        MI->getOperand(0).isReg() &&
23990        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23991        MI->getOperand(1).isReg() &&
23992        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23993        MI->getOperand(2).isImm() &&
23994        MI->getOperand(2).getImm() == 0) {
23995      // (STURHHi GPR32z:$Rt, GPR64sp:$Rn, 0)
23996      AsmString = "sturh	$\x01, [$\x02]";
23997      break;
23998    }
23999    return false;
24000  case AArch64::STURHi:
24001    if (MI->getNumOperands() == 3 &&
24002        MI->getOperand(0).isReg() &&
24003        MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
24004        MI->getOperand(1).isReg() &&
24005        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24006        MI->getOperand(2).isImm() &&
24007        MI->getOperand(2).getImm() == 0) {
24008      // (STURHi FPR16Op:$Rt, GPR64sp:$Rn, 0)
24009      AsmString = "stur	$\x01, [$\x02]";
24010      break;
24011    }
24012    return false;
24013  case AArch64::STURQi:
24014    if (MI->getNumOperands() == 3 &&
24015        MI->getOperand(0).isReg() &&
24016        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
24017        MI->getOperand(1).isReg() &&
24018        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24019        MI->getOperand(2).isImm() &&
24020        MI->getOperand(2).getImm() == 0) {
24021      // (STURQi FPR128Op:$Rt, GPR64sp:$Rn, 0)
24022      AsmString = "stur	$\x01, [$\x02]";
24023      break;
24024    }
24025    return false;
24026  case AArch64::STURSi:
24027    if (MI->getNumOperands() == 3 &&
24028        MI->getOperand(0).isReg() &&
24029        MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24030        MI->getOperand(1).isReg() &&
24031        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24032        MI->getOperand(2).isImm() &&
24033        MI->getOperand(2).getImm() == 0) {
24034      // (STURSi FPR32Op:$Rt, GPR64sp:$Rn, 0)
24035      AsmString = "stur	$\x01, [$\x02]";
24036      break;
24037    }
24038    return false;
24039  case AArch64::STURWi:
24040    if (MI->getNumOperands() == 3 &&
24041        MI->getOperand(0).isReg() &&
24042        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24043        MI->getOperand(1).isReg() &&
24044        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24045        MI->getOperand(2).isImm() &&
24046        MI->getOperand(2).getImm() == 0) {
24047      // (STURWi GPR32z:$Rt, GPR64sp:$Rn, 0)
24048      AsmString = "stur	$\x01, [$\x02]";
24049      break;
24050    }
24051    return false;
24052  case AArch64::STURXi:
24053    if (MI->getNumOperands() == 3 &&
24054        MI->getOperand(0).isReg() &&
24055        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24056        MI->getOperand(1).isReg() &&
24057        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24058        MI->getOperand(2).isImm() &&
24059        MI->getOperand(2).getImm() == 0) {
24060      // (STURXi GPR64z:$Rt, GPR64sp:$Rn, 0)
24061      AsmString = "stur	$\x01, [$\x02]";
24062      break;
24063    }
24064    return false;
24065  case AArch64::SUBSWri:
24066    if (MI->getNumOperands() == 4 &&
24067        MI->getOperand(0).getReg() == AArch64::WZR &&
24068        MI->getOperand(1).isReg() &&
24069        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg())) {
24070      // (SUBSWri WZR, GPR32sp:$src, addsub_shifted_imm32:$imm)
24071      AsmString = "cmp	$\x02, $\xFF\x03\x01";
24072      break;
24073    }
24074    return false;
24075  case AArch64::SUBSWrs:
24076    if (MI->getNumOperands() == 4 &&
24077        MI->getOperand(0).getReg() == AArch64::WZR &&
24078        MI->getOperand(1).isReg() &&
24079        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24080        MI->getOperand(2).isReg() &&
24081        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24082        MI->getOperand(3).isImm() &&
24083        MI->getOperand(3).getImm() == 0) {
24084      // (SUBSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
24085      AsmString = "cmp	$\x02, $\x03";
24086      break;
24087    }
24088    if (MI->getNumOperands() == 4 &&
24089        MI->getOperand(0).getReg() == AArch64::WZR &&
24090        MI->getOperand(1).isReg() &&
24091        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24092        MI->getOperand(2).isReg() &&
24093        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24094      // (SUBSWrs WZR, GPR32:$src1, GPR32:$src2, arith_shift32:$sh)
24095      AsmString = "cmp	$\x02, $\x03$\xFF\x04\x02";
24096      break;
24097    }
24098    if (MI->getNumOperands() == 4 &&
24099        MI->getOperand(0).isReg() &&
24100        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24101        MI->getOperand(1).getReg() == AArch64::WZR &&
24102        MI->getOperand(2).isReg() &&
24103        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24104        MI->getOperand(3).isImm() &&
24105        MI->getOperand(3).getImm() == 0) {
24106      // (SUBSWrs GPR32:$dst, WZR, GPR32:$src, 0)
24107      AsmString = "negs $\x01, $\x03";
24108      break;
24109    }
24110    if (MI->getNumOperands() == 4 &&
24111        MI->getOperand(0).isReg() &&
24112        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24113        MI->getOperand(1).getReg() == AArch64::WZR &&
24114        MI->getOperand(2).isReg() &&
24115        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24116      // (SUBSWrs GPR32:$dst, WZR, GPR32:$src, arith_shift32:$shift)
24117      AsmString = "negs $\x01, $\x03$\xFF\x04\x02";
24118      break;
24119    }
24120    if (MI->getNumOperands() == 4 &&
24121        MI->getOperand(0).isReg() &&
24122        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24123        MI->getOperand(1).isReg() &&
24124        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24125        MI->getOperand(2).isReg() &&
24126        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24127        MI->getOperand(3).isImm() &&
24128        MI->getOperand(3).getImm() == 0) {
24129      // (SUBSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
24130      AsmString = "subs	$\x01, $\x02, $\x03";
24131      break;
24132    }
24133    return false;
24134  case AArch64::SUBSWrx:
24135    if (MI->getNumOperands() == 4 &&
24136        MI->getOperand(0).getReg() == AArch64::WZR &&
24137        MI->getOperand(1).isReg() &&
24138        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24139        MI->getOperand(2).isReg() &&
24140        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24141        MI->getOperand(3).isImm() &&
24142        MI->getOperand(3).getImm() == 16) {
24143      // (SUBSWrx WZR, GPR32sponly:$src1, GPR32:$src2, 16)
24144      AsmString = "cmp	$\x02, $\x03";
24145      break;
24146    }
24147    if (MI->getNumOperands() == 4 &&
24148        MI->getOperand(0).getReg() == AArch64::WZR &&
24149        MI->getOperand(1).isReg() &&
24150        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
24151        MI->getOperand(2).isReg() &&
24152        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24153      // (SUBSWrx WZR, GPR32sp:$src1, GPR32:$src2, arith_extend:$sh)
24154      AsmString = "cmp	$\x02, $\x03$\xFF\x04\x03";
24155      break;
24156    }
24157    if (MI->getNumOperands() == 4 &&
24158        MI->getOperand(0).isReg() &&
24159        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24160        MI->getOperand(1).isReg() &&
24161        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24162        MI->getOperand(2).isReg() &&
24163        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24164        MI->getOperand(3).isImm() &&
24165        MI->getOperand(3).getImm() == 16) {
24166      // (SUBSWrx GPR32:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
24167      AsmString = "subs	$\x01, $\x02, $\x03";
24168      break;
24169    }
24170    return false;
24171  case AArch64::SUBSXri:
24172    if (MI->getNumOperands() == 4 &&
24173        MI->getOperand(0).getReg() == AArch64::XZR &&
24174        MI->getOperand(1).isReg() &&
24175        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg())) {
24176      // (SUBSXri XZR, GPR64sp:$src, addsub_shifted_imm64:$imm)
24177      AsmString = "cmp	$\x02, $\xFF\x03\x01";
24178      break;
24179    }
24180    return false;
24181  case AArch64::SUBSXrs:
24182    if (MI->getNumOperands() == 4 &&
24183        MI->getOperand(0).getReg() == AArch64::XZR &&
24184        MI->getOperand(1).isReg() &&
24185        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24186        MI->getOperand(2).isReg() &&
24187        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24188        MI->getOperand(3).isImm() &&
24189        MI->getOperand(3).getImm() == 0) {
24190      // (SUBSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
24191      AsmString = "cmp	$\x02, $\x03";
24192      break;
24193    }
24194    if (MI->getNumOperands() == 4 &&
24195        MI->getOperand(0).getReg() == AArch64::XZR &&
24196        MI->getOperand(1).isReg() &&
24197        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24198        MI->getOperand(2).isReg() &&
24199        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24200      // (SUBSXrs XZR, GPR64:$src1, GPR64:$src2, arith_shift64:$sh)
24201      AsmString = "cmp	$\x02, $\x03$\xFF\x04\x02";
24202      break;
24203    }
24204    if (MI->getNumOperands() == 4 &&
24205        MI->getOperand(0).isReg() &&
24206        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24207        MI->getOperand(1).getReg() == AArch64::XZR &&
24208        MI->getOperand(2).isReg() &&
24209        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24210        MI->getOperand(3).isImm() &&
24211        MI->getOperand(3).getImm() == 0) {
24212      // (SUBSXrs GPR64:$dst, XZR, GPR64:$src, 0)
24213      AsmString = "negs $\x01, $\x03";
24214      break;
24215    }
24216    if (MI->getNumOperands() == 4 &&
24217        MI->getOperand(0).isReg() &&
24218        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24219        MI->getOperand(1).getReg() == AArch64::XZR &&
24220        MI->getOperand(2).isReg() &&
24221        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24222      // (SUBSXrs GPR64:$dst, XZR, GPR64:$src, arith_shift64:$shift)
24223      AsmString = "negs $\x01, $\x03$\xFF\x04\x02";
24224      break;
24225    }
24226    if (MI->getNumOperands() == 4 &&
24227        MI->getOperand(0).isReg() &&
24228        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24229        MI->getOperand(1).isReg() &&
24230        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24231        MI->getOperand(2).isReg() &&
24232        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24233        MI->getOperand(3).isImm() &&
24234        MI->getOperand(3).getImm() == 0) {
24235      // (SUBSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
24236      AsmString = "subs	$\x01, $\x02, $\x03";
24237      break;
24238    }
24239    return false;
24240  case AArch64::SUBSXrx:
24241    if (MI->getNumOperands() == 4 &&
24242        MI->getOperand(0).getReg() == AArch64::XZR &&
24243        MI->getOperand(1).isReg() &&
24244        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24245        MI->getOperand(2).isReg() &&
24246        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24247      // (SUBSXrx XZR, GPR64sp:$src1, GPR32:$src2, arith_extend:$sh)
24248      AsmString = "cmp	$\x02, $\x03$\xFF\x04\x03";
24249      break;
24250    }
24251    return false;
24252  case AArch64::SUBSXrx64:
24253    if (MI->getNumOperands() == 4 &&
24254        MI->getOperand(0).getReg() == AArch64::XZR &&
24255        MI->getOperand(1).isReg() &&
24256        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24257        MI->getOperand(2).isReg() &&
24258        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24259        MI->getOperand(3).isImm() &&
24260        MI->getOperand(3).getImm() == 24) {
24261      // (SUBSXrx64 XZR, GPR64sponly:$src1, GPR64:$src2, 24)
24262      AsmString = "cmp	$\x02, $\x03";
24263      break;
24264    }
24265    if (MI->getNumOperands() == 4 &&
24266        MI->getOperand(0).getReg() == AArch64::XZR &&
24267        MI->getOperand(1).isReg() &&
24268        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24269        MI->getOperand(2).isReg() &&
24270        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24271      // (SUBSXrx64 XZR, GPR64sp:$src1, GPR64:$src2, arith_extendlsl64:$sh)
24272      AsmString = "cmp	$\x02, $\x03$\xFF\x04\x03";
24273      break;
24274    }
24275    if (MI->getNumOperands() == 4 &&
24276        MI->getOperand(0).isReg() &&
24277        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24278        MI->getOperand(1).isReg() &&
24279        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24280        MI->getOperand(2).isReg() &&
24281        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24282        MI->getOperand(3).isImm() &&
24283        MI->getOperand(3).getImm() == 24) {
24284      // (SUBSXrx64 GPR64:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
24285      AsmString = "subs	$\x01, $\x02, $\x03";
24286      break;
24287    }
24288    return false;
24289  case AArch64::SUBWrs:
24290    if (MI->getNumOperands() == 4 &&
24291        MI->getOperand(0).isReg() &&
24292        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24293        MI->getOperand(1).getReg() == AArch64::WZR &&
24294        MI->getOperand(2).isReg() &&
24295        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24296        MI->getOperand(3).isImm() &&
24297        MI->getOperand(3).getImm() == 0) {
24298      // (SUBWrs GPR32:$dst, WZR, GPR32:$src, 0)
24299      AsmString = "neg $\x01, $\x03";
24300      break;
24301    }
24302    if (MI->getNumOperands() == 4 &&
24303        MI->getOperand(0).isReg() &&
24304        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24305        MI->getOperand(1).getReg() == AArch64::WZR &&
24306        MI->getOperand(2).isReg() &&
24307        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24308      // (SUBWrs GPR32:$dst, WZR, GPR32:$src, arith_shift32:$shift)
24309      AsmString = "neg $\x01, $\x03$\xFF\x04\x02";
24310      break;
24311    }
24312    if (MI->getNumOperands() == 4 &&
24313        MI->getOperand(0).isReg() &&
24314        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24315        MI->getOperand(1).isReg() &&
24316        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24317        MI->getOperand(2).isReg() &&
24318        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24319        MI->getOperand(3).isImm() &&
24320        MI->getOperand(3).getImm() == 0) {
24321      // (SUBWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
24322      AsmString = "sub	$\x01, $\x02, $\x03";
24323      break;
24324    }
24325    return false;
24326  case AArch64::SUBWrx:
24327    if (MI->getNumOperands() == 4 &&
24328        MI->getOperand(0).isReg() &&
24329        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
24330        MI->getOperand(1).isReg() &&
24331        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
24332        MI->getOperand(2).isReg() &&
24333        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24334        MI->getOperand(3).isImm() &&
24335        MI->getOperand(3).getImm() == 16) {
24336      // (SUBWrx GPR32sponly:$dst, GPR32sp:$src1, GPR32:$src2, 16)
24337      AsmString = "sub	$\x01, $\x02, $\x03";
24338      break;
24339    }
24340    if (MI->getNumOperands() == 4 &&
24341        MI->getOperand(0).isReg() &&
24342        MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
24343        MI->getOperand(1).isReg() &&
24344        MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24345        MI->getOperand(2).isReg() &&
24346        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24347        MI->getOperand(3).isImm() &&
24348        MI->getOperand(3).getImm() == 16) {
24349      // (SUBWrx GPR32sp:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
24350      AsmString = "sub	$\x01, $\x02, $\x03";
24351      break;
24352    }
24353    return false;
24354  case AArch64::SUBXrs:
24355    if (MI->getNumOperands() == 4 &&
24356        MI->getOperand(0).isReg() &&
24357        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24358        MI->getOperand(1).getReg() == AArch64::XZR &&
24359        MI->getOperand(2).isReg() &&
24360        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24361        MI->getOperand(3).isImm() &&
24362        MI->getOperand(3).getImm() == 0) {
24363      // (SUBXrs GPR64:$dst, XZR, GPR64:$src, 0)
24364      AsmString = "neg $\x01, $\x03";
24365      break;
24366    }
24367    if (MI->getNumOperands() == 4 &&
24368        MI->getOperand(0).isReg() &&
24369        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24370        MI->getOperand(1).getReg() == AArch64::XZR &&
24371        MI->getOperand(2).isReg() &&
24372        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24373      // (SUBXrs GPR64:$dst, XZR, GPR64:$src, arith_shift64:$shift)
24374      AsmString = "neg $\x01, $\x03$\xFF\x04\x02";
24375      break;
24376    }
24377    if (MI->getNumOperands() == 4 &&
24378        MI->getOperand(0).isReg() &&
24379        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24380        MI->getOperand(1).isReg() &&
24381        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24382        MI->getOperand(2).isReg() &&
24383        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24384        MI->getOperand(3).isImm() &&
24385        MI->getOperand(3).getImm() == 0) {
24386      // (SUBXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
24387      AsmString = "sub	$\x01, $\x02, $\x03";
24388      break;
24389    }
24390    return false;
24391  case AArch64::SUBXrx64:
24392    if (MI->getNumOperands() == 4 &&
24393        MI->getOperand(0).isReg() &&
24394        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
24395        MI->getOperand(1).isReg() &&
24396        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24397        MI->getOperand(2).isReg() &&
24398        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24399        MI->getOperand(3).isImm() &&
24400        MI->getOperand(3).getImm() == 24) {
24401      // (SUBXrx64 GPR64sponly:$dst, GPR64sp:$src1, GPR64:$src2, 24)
24402      AsmString = "sub	$\x01, $\x02, $\x03";
24403      break;
24404    }
24405    if (MI->getNumOperands() == 4 &&
24406        MI->getOperand(0).isReg() &&
24407        MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
24408        MI->getOperand(1).isReg() &&
24409        MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24410        MI->getOperand(2).isReg() &&
24411        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24412        MI->getOperand(3).isImm() &&
24413        MI->getOperand(3).getImm() == 24) {
24414      // (SUBXrx64 GPR64sp:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
24415      AsmString = "sub	$\x01, $\x02, $\x03";
24416      break;
24417    }
24418    return false;
24419  case AArch64::SYSxt:
24420    if (MI->getNumOperands() == 5 &&
24421        MI->getOperand(4).getReg() == AArch64::XZR) {
24422      // (SYSxt imm0_7:$op1, sys_cr_op:$Cn, sys_cr_op:$Cm, imm0_7:$op2, XZR)
24423      AsmString = "sys $\x01, $\xFF\x02\x35, $\xFF\x03\x35, $\x04";
24424      break;
24425    }
24426    return false;
24427  case AArch64::UBFMWri:
24428    if (MI->getNumOperands() == 4 &&
24429        MI->getOperand(0).isReg() &&
24430        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24431        MI->getOperand(1).isReg() &&
24432        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24433        MI->getOperand(3).isImm() &&
24434        MI->getOperand(3).getImm() == 31) {
24435      // (UBFMWri GPR32:$dst, GPR32:$src, imm0_31:$shift, 31)
24436      AsmString = "lsr $\x01, $\x02, $\x03";
24437      break;
24438    }
24439    if (MI->getNumOperands() == 4 &&
24440        MI->getOperand(0).isReg() &&
24441        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24442        MI->getOperand(1).isReg() &&
24443        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24444        MI->getOperand(2).isImm() &&
24445        MI->getOperand(2).getImm() == 0 &&
24446        MI->getOperand(3).isImm() &&
24447        MI->getOperand(3).getImm() == 7) {
24448      // (UBFMWri GPR32:$dst, GPR32:$src, 0, 7)
24449      AsmString = "uxtb $\x01, $\x02";
24450      break;
24451    }
24452    if (MI->getNumOperands() == 4 &&
24453        MI->getOperand(0).isReg() &&
24454        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24455        MI->getOperand(1).isReg() &&
24456        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24457        MI->getOperand(2).isImm() &&
24458        MI->getOperand(2).getImm() == 0 &&
24459        MI->getOperand(3).isImm() &&
24460        MI->getOperand(3).getImm() == 15) {
24461      // (UBFMWri GPR32:$dst, GPR32:$src, 0, 15)
24462      AsmString = "uxth $\x01, $\x02";
24463      break;
24464    }
24465    return false;
24466  case AArch64::UBFMXri:
24467    if (MI->getNumOperands() == 4 &&
24468        MI->getOperand(0).isReg() &&
24469        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24470        MI->getOperand(1).isReg() &&
24471        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24472        MI->getOperand(3).isImm() &&
24473        MI->getOperand(3).getImm() == 63) {
24474      // (UBFMXri GPR64:$dst, GPR64:$src, imm0_63:$shift, 63)
24475      AsmString = "lsr $\x01, $\x02, $\x03";
24476      break;
24477    }
24478    if (MI->getNumOperands() == 4 &&
24479        MI->getOperand(0).isReg() &&
24480        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24481        MI->getOperand(1).isReg() &&
24482        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24483        MI->getOperand(2).isImm() &&
24484        MI->getOperand(2).getImm() == 0 &&
24485        MI->getOperand(3).isImm() &&
24486        MI->getOperand(3).getImm() == 7) {
24487      // (UBFMXri GPR64:$dst, GPR64:$src, 0, 7)
24488      AsmString = "uxtb $\x01, $\x02";
24489      break;
24490    }
24491    if (MI->getNumOperands() == 4 &&
24492        MI->getOperand(0).isReg() &&
24493        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24494        MI->getOperand(1).isReg() &&
24495        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24496        MI->getOperand(2).isImm() &&
24497        MI->getOperand(2).getImm() == 0 &&
24498        MI->getOperand(3).isImm() &&
24499        MI->getOperand(3).getImm() == 15) {
24500      // (UBFMXri GPR64:$dst, GPR64:$src, 0, 15)
24501      AsmString = "uxth $\x01, $\x02";
24502      break;
24503    }
24504    if (MI->getNumOperands() == 4 &&
24505        MI->getOperand(0).isReg() &&
24506        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24507        MI->getOperand(1).isReg() &&
24508        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24509        MI->getOperand(2).isImm() &&
24510        MI->getOperand(2).getImm() == 0 &&
24511        MI->getOperand(3).isImm() &&
24512        MI->getOperand(3).getImm() == 31) {
24513      // (UBFMXri GPR64:$dst, GPR64:$src, 0, 31)
24514      AsmString = "uxtw $\x01, $\x02";
24515      break;
24516    }
24517    return false;
24518  case AArch64::UMADDLrrr:
24519    if (MI->getNumOperands() == 4 &&
24520        MI->getOperand(0).isReg() &&
24521        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24522        MI->getOperand(1).isReg() &&
24523        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24524        MI->getOperand(2).isReg() &&
24525        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24526        MI->getOperand(3).getReg() == AArch64::XZR) {
24527      // (UMADDLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
24528      AsmString = "umull	$\x01, $\x02, $\x03";
24529      break;
24530    }
24531    return false;
24532  case AArch64::UMOVvi32:
24533    if (MI->getNumOperands() == 3 &&
24534        MI->getOperand(0).isReg() &&
24535        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24536        MI->getOperand(1).isReg() &&
24537        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
24538        STI.getFeatureBits()[AArch64::FeatureNEON]) {
24539      // (UMOVvi32 GPR32:$dst, V128:$src, VectorIndexS:$idx)
24540      AsmString = "mov.s	$\x01, $\xFF\x02\x0C$\xFF\x03\x19";
24541      break;
24542    }
24543    return false;
24544  case AArch64::UMOVvi64:
24545    if (MI->getNumOperands() == 3 &&
24546        MI->getOperand(0).isReg() &&
24547        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24548        MI->getOperand(1).isReg() &&
24549        MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
24550        STI.getFeatureBits()[AArch64::FeatureNEON]) {
24551      // (UMOVvi64 GPR64:$dst, V128:$src, VectorIndexD:$idx)
24552      AsmString = "mov.d	$\x01, $\xFF\x02\x0C$\xFF\x03\x19";
24553      break;
24554    }
24555    return false;
24556  case AArch64::UMSUBLrrr:
24557    if (MI->getNumOperands() == 4 &&
24558        MI->getOperand(0).isReg() &&
24559        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24560        MI->getOperand(1).isReg() &&
24561        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24562        MI->getOperand(2).isReg() &&
24563        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24564        MI->getOperand(3).getReg() == AArch64::XZR) {
24565      // (UMSUBLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
24566      AsmString = "umnegl	$\x01, $\x02, $\x03";
24567      break;
24568    }
24569    return false;
24570  case AArch64::UQDECB_WPiI:
24571    if (MI->getNumOperands() == 4 &&
24572        MI->getOperand(0).isReg() &&
24573        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24574        MI->getOperand(2).isImm() &&
24575        MI->getOperand(2).getImm() == 31 &&
24576        MI->getOperand(3).isImm() &&
24577        MI->getOperand(3).getImm() == 1 &&
24578        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24579      // (UQDECB_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24580      AsmString = "uqdecb	$\x01";
24581      break;
24582    }
24583    if (MI->getNumOperands() == 4 &&
24584        MI->getOperand(0).isReg() &&
24585        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24586        MI->getOperand(3).isImm() &&
24587        MI->getOperand(3).getImm() == 1 &&
24588        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24589      // (UQDECB_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24590      AsmString = "uqdecb	$\x01, $\xFF\x03\x0E";
24591      break;
24592    }
24593    return false;
24594  case AArch64::UQDECB_XPiI:
24595    if (MI->getNumOperands() == 4 &&
24596        MI->getOperand(0).isReg() &&
24597        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24598        MI->getOperand(2).isImm() &&
24599        MI->getOperand(2).getImm() == 31 &&
24600        MI->getOperand(3).isImm() &&
24601        MI->getOperand(3).getImm() == 1 &&
24602        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24603      // (UQDECB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24604      AsmString = "uqdecb	$\x01";
24605      break;
24606    }
24607    if (MI->getNumOperands() == 4 &&
24608        MI->getOperand(0).isReg() &&
24609        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24610        MI->getOperand(3).isImm() &&
24611        MI->getOperand(3).getImm() == 1 &&
24612        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24613      // (UQDECB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24614      AsmString = "uqdecb	$\x01, $\xFF\x03\x0E";
24615      break;
24616    }
24617    return false;
24618  case AArch64::UQDECD_WPiI:
24619    if (MI->getNumOperands() == 4 &&
24620        MI->getOperand(0).isReg() &&
24621        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24622        MI->getOperand(2).isImm() &&
24623        MI->getOperand(2).getImm() == 31 &&
24624        MI->getOperand(3).isImm() &&
24625        MI->getOperand(3).getImm() == 1 &&
24626        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24627      // (UQDECD_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24628      AsmString = "uqdecd	$\x01";
24629      break;
24630    }
24631    if (MI->getNumOperands() == 4 &&
24632        MI->getOperand(0).isReg() &&
24633        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24634        MI->getOperand(3).isImm() &&
24635        MI->getOperand(3).getImm() == 1 &&
24636        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24637      // (UQDECD_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24638      AsmString = "uqdecd	$\x01, $\xFF\x03\x0E";
24639      break;
24640    }
24641    return false;
24642  case AArch64::UQDECD_XPiI:
24643    if (MI->getNumOperands() == 4 &&
24644        MI->getOperand(0).isReg() &&
24645        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24646        MI->getOperand(2).isImm() &&
24647        MI->getOperand(2).getImm() == 31 &&
24648        MI->getOperand(3).isImm() &&
24649        MI->getOperand(3).getImm() == 1 &&
24650        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24651      // (UQDECD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24652      AsmString = "uqdecd	$\x01";
24653      break;
24654    }
24655    if (MI->getNumOperands() == 4 &&
24656        MI->getOperand(0).isReg() &&
24657        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24658        MI->getOperand(3).isImm() &&
24659        MI->getOperand(3).getImm() == 1 &&
24660        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24661      // (UQDECD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24662      AsmString = "uqdecd	$\x01, $\xFF\x03\x0E";
24663      break;
24664    }
24665    return false;
24666  case AArch64::UQDECD_ZPiI:
24667    if (MI->getNumOperands() == 4 &&
24668        MI->getOperand(0).isReg() &&
24669        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24670        MI->getOperand(2).isImm() &&
24671        MI->getOperand(2).getImm() == 31 &&
24672        MI->getOperand(3).isImm() &&
24673        MI->getOperand(3).getImm() == 1 &&
24674        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24675      // (UQDECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
24676      AsmString = "uqdecd	$\xFF\x01\x10";
24677      break;
24678    }
24679    if (MI->getNumOperands() == 4 &&
24680        MI->getOperand(0).isReg() &&
24681        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24682        MI->getOperand(3).isImm() &&
24683        MI->getOperand(3).getImm() == 1 &&
24684        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24685      // (UQDECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
24686      AsmString = "uqdecd	$\xFF\x01\x10, $\xFF\x03\x0E";
24687      break;
24688    }
24689    return false;
24690  case AArch64::UQDECH_WPiI:
24691    if (MI->getNumOperands() == 4 &&
24692        MI->getOperand(0).isReg() &&
24693        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24694        MI->getOperand(2).isImm() &&
24695        MI->getOperand(2).getImm() == 31 &&
24696        MI->getOperand(3).isImm() &&
24697        MI->getOperand(3).getImm() == 1 &&
24698        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24699      // (UQDECH_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24700      AsmString = "uqdech	$\x01";
24701      break;
24702    }
24703    if (MI->getNumOperands() == 4 &&
24704        MI->getOperand(0).isReg() &&
24705        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24706        MI->getOperand(3).isImm() &&
24707        MI->getOperand(3).getImm() == 1 &&
24708        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24709      // (UQDECH_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24710      AsmString = "uqdech	$\x01, $\xFF\x03\x0E";
24711      break;
24712    }
24713    return false;
24714  case AArch64::UQDECH_XPiI:
24715    if (MI->getNumOperands() == 4 &&
24716        MI->getOperand(0).isReg() &&
24717        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24718        MI->getOperand(2).isImm() &&
24719        MI->getOperand(2).getImm() == 31 &&
24720        MI->getOperand(3).isImm() &&
24721        MI->getOperand(3).getImm() == 1 &&
24722        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24723      // (UQDECH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24724      AsmString = "uqdech	$\x01";
24725      break;
24726    }
24727    if (MI->getNumOperands() == 4 &&
24728        MI->getOperand(0).isReg() &&
24729        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24730        MI->getOperand(3).isImm() &&
24731        MI->getOperand(3).getImm() == 1 &&
24732        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24733      // (UQDECH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24734      AsmString = "uqdech	$\x01, $\xFF\x03\x0E";
24735      break;
24736    }
24737    return false;
24738  case AArch64::UQDECH_ZPiI:
24739    if (MI->getNumOperands() == 4 &&
24740        MI->getOperand(0).isReg() &&
24741        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24742        MI->getOperand(2).isImm() &&
24743        MI->getOperand(2).getImm() == 31 &&
24744        MI->getOperand(3).isImm() &&
24745        MI->getOperand(3).getImm() == 1 &&
24746        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24747      // (UQDECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
24748      AsmString = "uqdech	$\xFF\x01\x09";
24749      break;
24750    }
24751    if (MI->getNumOperands() == 4 &&
24752        MI->getOperand(0).isReg() &&
24753        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24754        MI->getOperand(3).isImm() &&
24755        MI->getOperand(3).getImm() == 1 &&
24756        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24757      // (UQDECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
24758      AsmString = "uqdech	$\xFF\x01\x09, $\xFF\x03\x0E";
24759      break;
24760    }
24761    return false;
24762  case AArch64::UQDECW_WPiI:
24763    if (MI->getNumOperands() == 4 &&
24764        MI->getOperand(0).isReg() &&
24765        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24766        MI->getOperand(2).isImm() &&
24767        MI->getOperand(2).getImm() == 31 &&
24768        MI->getOperand(3).isImm() &&
24769        MI->getOperand(3).getImm() == 1 &&
24770        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24771      // (UQDECW_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24772      AsmString = "uqdecw	$\x01";
24773      break;
24774    }
24775    if (MI->getNumOperands() == 4 &&
24776        MI->getOperand(0).isReg() &&
24777        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24778        MI->getOperand(3).isImm() &&
24779        MI->getOperand(3).getImm() == 1 &&
24780        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24781      // (UQDECW_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24782      AsmString = "uqdecw	$\x01, $\xFF\x03\x0E";
24783      break;
24784    }
24785    return false;
24786  case AArch64::UQDECW_XPiI:
24787    if (MI->getNumOperands() == 4 &&
24788        MI->getOperand(0).isReg() &&
24789        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24790        MI->getOperand(2).isImm() &&
24791        MI->getOperand(2).getImm() == 31 &&
24792        MI->getOperand(3).isImm() &&
24793        MI->getOperand(3).getImm() == 1 &&
24794        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24795      // (UQDECW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24796      AsmString = "uqdecw	$\x01";
24797      break;
24798    }
24799    if (MI->getNumOperands() == 4 &&
24800        MI->getOperand(0).isReg() &&
24801        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24802        MI->getOperand(3).isImm() &&
24803        MI->getOperand(3).getImm() == 1 &&
24804        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24805      // (UQDECW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24806      AsmString = "uqdecw	$\x01, $\xFF\x03\x0E";
24807      break;
24808    }
24809    return false;
24810  case AArch64::UQDECW_ZPiI:
24811    if (MI->getNumOperands() == 4 &&
24812        MI->getOperand(0).isReg() &&
24813        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24814        MI->getOperand(2).isImm() &&
24815        MI->getOperand(2).getImm() == 31 &&
24816        MI->getOperand(3).isImm() &&
24817        MI->getOperand(3).getImm() == 1 &&
24818        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24819      // (UQDECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
24820      AsmString = "uqdecw	$\xFF\x01\x0B";
24821      break;
24822    }
24823    if (MI->getNumOperands() == 4 &&
24824        MI->getOperand(0).isReg() &&
24825        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24826        MI->getOperand(3).isImm() &&
24827        MI->getOperand(3).getImm() == 1 &&
24828        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24829      // (UQDECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
24830      AsmString = "uqdecw	$\xFF\x01\x0B, $\xFF\x03\x0E";
24831      break;
24832    }
24833    return false;
24834  case AArch64::UQINCB_WPiI:
24835    if (MI->getNumOperands() == 4 &&
24836        MI->getOperand(0).isReg() &&
24837        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24838        MI->getOperand(2).isImm() &&
24839        MI->getOperand(2).getImm() == 31 &&
24840        MI->getOperand(3).isImm() &&
24841        MI->getOperand(3).getImm() == 1 &&
24842        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24843      // (UQINCB_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24844      AsmString = "uqincb	$\x01";
24845      break;
24846    }
24847    if (MI->getNumOperands() == 4 &&
24848        MI->getOperand(0).isReg() &&
24849        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24850        MI->getOperand(3).isImm() &&
24851        MI->getOperand(3).getImm() == 1 &&
24852        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24853      // (UQINCB_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24854      AsmString = "uqincb	$\x01, $\xFF\x03\x0E";
24855      break;
24856    }
24857    return false;
24858  case AArch64::UQINCB_XPiI:
24859    if (MI->getNumOperands() == 4 &&
24860        MI->getOperand(0).isReg() &&
24861        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24862        MI->getOperand(2).isImm() &&
24863        MI->getOperand(2).getImm() == 31 &&
24864        MI->getOperand(3).isImm() &&
24865        MI->getOperand(3).getImm() == 1 &&
24866        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24867      // (UQINCB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24868      AsmString = "uqincb	$\x01";
24869      break;
24870    }
24871    if (MI->getNumOperands() == 4 &&
24872        MI->getOperand(0).isReg() &&
24873        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24874        MI->getOperand(3).isImm() &&
24875        MI->getOperand(3).getImm() == 1 &&
24876        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24877      // (UQINCB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24878      AsmString = "uqincb	$\x01, $\xFF\x03\x0E";
24879      break;
24880    }
24881    return false;
24882  case AArch64::UQINCD_WPiI:
24883    if (MI->getNumOperands() == 4 &&
24884        MI->getOperand(0).isReg() &&
24885        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24886        MI->getOperand(2).isImm() &&
24887        MI->getOperand(2).getImm() == 31 &&
24888        MI->getOperand(3).isImm() &&
24889        MI->getOperand(3).getImm() == 1 &&
24890        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24891      // (UQINCD_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24892      AsmString = "uqincd	$\x01";
24893      break;
24894    }
24895    if (MI->getNumOperands() == 4 &&
24896        MI->getOperand(0).isReg() &&
24897        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24898        MI->getOperand(3).isImm() &&
24899        MI->getOperand(3).getImm() == 1 &&
24900        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24901      // (UQINCD_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24902      AsmString = "uqincd	$\x01, $\xFF\x03\x0E";
24903      break;
24904    }
24905    return false;
24906  case AArch64::UQINCD_XPiI:
24907    if (MI->getNumOperands() == 4 &&
24908        MI->getOperand(0).isReg() &&
24909        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24910        MI->getOperand(2).isImm() &&
24911        MI->getOperand(2).getImm() == 31 &&
24912        MI->getOperand(3).isImm() &&
24913        MI->getOperand(3).getImm() == 1 &&
24914        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24915      // (UQINCD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24916      AsmString = "uqincd	$\x01";
24917      break;
24918    }
24919    if (MI->getNumOperands() == 4 &&
24920        MI->getOperand(0).isReg() &&
24921        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24922        MI->getOperand(3).isImm() &&
24923        MI->getOperand(3).getImm() == 1 &&
24924        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24925      // (UQINCD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24926      AsmString = "uqincd	$\x01, $\xFF\x03\x0E";
24927      break;
24928    }
24929    return false;
24930  case AArch64::UQINCD_ZPiI:
24931    if (MI->getNumOperands() == 4 &&
24932        MI->getOperand(0).isReg() &&
24933        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24934        MI->getOperand(2).isImm() &&
24935        MI->getOperand(2).getImm() == 31 &&
24936        MI->getOperand(3).isImm() &&
24937        MI->getOperand(3).getImm() == 1 &&
24938        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24939      // (UQINCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
24940      AsmString = "uqincd	$\xFF\x01\x10";
24941      break;
24942    }
24943    if (MI->getNumOperands() == 4 &&
24944        MI->getOperand(0).isReg() &&
24945        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24946        MI->getOperand(3).isImm() &&
24947        MI->getOperand(3).getImm() == 1 &&
24948        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24949      // (UQINCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
24950      AsmString = "uqincd	$\xFF\x01\x10, $\xFF\x03\x0E";
24951      break;
24952    }
24953    return false;
24954  case AArch64::UQINCH_WPiI:
24955    if (MI->getNumOperands() == 4 &&
24956        MI->getOperand(0).isReg() &&
24957        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24958        MI->getOperand(2).isImm() &&
24959        MI->getOperand(2).getImm() == 31 &&
24960        MI->getOperand(3).isImm() &&
24961        MI->getOperand(3).getImm() == 1 &&
24962        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24963      // (UQINCH_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24964      AsmString = "uqinch	$\x01";
24965      break;
24966    }
24967    if (MI->getNumOperands() == 4 &&
24968        MI->getOperand(0).isReg() &&
24969        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24970        MI->getOperand(3).isImm() &&
24971        MI->getOperand(3).getImm() == 1 &&
24972        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24973      // (UQINCH_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24974      AsmString = "uqinch	$\x01, $\xFF\x03\x0E";
24975      break;
24976    }
24977    return false;
24978  case AArch64::UQINCH_XPiI:
24979    if (MI->getNumOperands() == 4 &&
24980        MI->getOperand(0).isReg() &&
24981        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24982        MI->getOperand(2).isImm() &&
24983        MI->getOperand(2).getImm() == 31 &&
24984        MI->getOperand(3).isImm() &&
24985        MI->getOperand(3).getImm() == 1 &&
24986        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24987      // (UQINCH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24988      AsmString = "uqinch	$\x01";
24989      break;
24990    }
24991    if (MI->getNumOperands() == 4 &&
24992        MI->getOperand(0).isReg() &&
24993        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24994        MI->getOperand(3).isImm() &&
24995        MI->getOperand(3).getImm() == 1 &&
24996        STI.getFeatureBits()[AArch64::FeatureSVE]) {
24997      // (UQINCH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24998      AsmString = "uqinch	$\x01, $\xFF\x03\x0E";
24999      break;
25000    }
25001    return false;
25002  case AArch64::UQINCH_ZPiI:
25003    if (MI->getNumOperands() == 4 &&
25004        MI->getOperand(0).isReg() &&
25005        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25006        MI->getOperand(2).isImm() &&
25007        MI->getOperand(2).getImm() == 31 &&
25008        MI->getOperand(3).isImm() &&
25009        MI->getOperand(3).getImm() == 1 &&
25010        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25011      // (UQINCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25012      AsmString = "uqinch	$\xFF\x01\x09";
25013      break;
25014    }
25015    if (MI->getNumOperands() == 4 &&
25016        MI->getOperand(0).isReg() &&
25017        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25018        MI->getOperand(3).isImm() &&
25019        MI->getOperand(3).getImm() == 1 &&
25020        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25021      // (UQINCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
25022      AsmString = "uqinch	$\xFF\x01\x09, $\xFF\x03\x0E";
25023      break;
25024    }
25025    return false;
25026  case AArch64::UQINCW_WPiI:
25027    if (MI->getNumOperands() == 4 &&
25028        MI->getOperand(0).isReg() &&
25029        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25030        MI->getOperand(2).isImm() &&
25031        MI->getOperand(2).getImm() == 31 &&
25032        MI->getOperand(3).isImm() &&
25033        MI->getOperand(3).getImm() == 1 &&
25034        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25035      // (UQINCW_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25036      AsmString = "uqincw	$\x01";
25037      break;
25038    }
25039    if (MI->getNumOperands() == 4 &&
25040        MI->getOperand(0).isReg() &&
25041        MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25042        MI->getOperand(3).isImm() &&
25043        MI->getOperand(3).getImm() == 1 &&
25044        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25045      // (UQINCW_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
25046      AsmString = "uqincw	$\x01, $\xFF\x03\x0E";
25047      break;
25048    }
25049    return false;
25050  case AArch64::UQINCW_XPiI:
25051    if (MI->getNumOperands() == 4 &&
25052        MI->getOperand(0).isReg() &&
25053        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25054        MI->getOperand(2).isImm() &&
25055        MI->getOperand(2).getImm() == 31 &&
25056        MI->getOperand(3).isImm() &&
25057        MI->getOperand(3).getImm() == 1 &&
25058        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25059      // (UQINCW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25060      AsmString = "uqincw	$\x01";
25061      break;
25062    }
25063    if (MI->getNumOperands() == 4 &&
25064        MI->getOperand(0).isReg() &&
25065        MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25066        MI->getOperand(3).isImm() &&
25067        MI->getOperand(3).getImm() == 1 &&
25068        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25069      // (UQINCW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
25070      AsmString = "uqincw	$\x01, $\xFF\x03\x0E";
25071      break;
25072    }
25073    return false;
25074  case AArch64::UQINCW_ZPiI:
25075    if (MI->getNumOperands() == 4 &&
25076        MI->getOperand(0).isReg() &&
25077        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25078        MI->getOperand(2).isImm() &&
25079        MI->getOperand(2).getImm() == 31 &&
25080        MI->getOperand(3).isImm() &&
25081        MI->getOperand(3).getImm() == 1 &&
25082        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25083      // (UQINCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25084      AsmString = "uqincw	$\xFF\x01\x0B";
25085      break;
25086    }
25087    if (MI->getNumOperands() == 4 &&
25088        MI->getOperand(0).isReg() &&
25089        MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25090        MI->getOperand(3).isImm() &&
25091        MI->getOperand(3).getImm() == 1 &&
25092        STI.getFeatureBits()[AArch64::FeatureSVE]) {
25093      // (UQINCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
25094      AsmString = "uqincw	$\xFF\x01\x0B, $\xFF\x03\x0E";
25095      break;
25096    }
25097    return false;
25098  }
25099
25100  unsigned I = 0;
25101  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
25102         AsmString[I] != '$' && AsmString[I] != '\0')
25103    ++I;
25104  OS << '\t' << StringRef(AsmString, I);
25105  if (AsmString[I] != '\0') {
25106    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
25107      OS << '\t';
25108      ++I;
25109    }
25110    do {
25111      if (AsmString[I] == '$') {
25112        ++I;
25113        if (AsmString[I] == (char)0xff) {
25114          ++I;
25115          int OpIdx = AsmString[I++] - 1;
25116          int PrintMethodIdx = AsmString[I++] - 1;
25117          printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, STI, OS);
25118        } else
25119          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
25120      } else {
25121        OS << AsmString[I++];
25122      }
25123    } while (AsmString[I] != '\0');
25124  }
25125
25126  return true;
25127}
25128
25129void AArch64AppleInstPrinter::printCustomAliasOperand(
25130         const MCInst *MI, unsigned OpIdx,
25131         unsigned PrintMethodIdx,
25132         const MCSubtargetInfo &STI,
25133         raw_ostream &OS) {
25134  switch (PrintMethodIdx) {
25135  default:
25136    llvm_unreachable("Unknown PrintMethod kind");
25137    break;
25138  case 0:
25139    printAddSubImm(MI, OpIdx, STI, OS);
25140    break;
25141  case 1:
25142    printShifter(MI, OpIdx, STI, OS);
25143    break;
25144  case 2:
25145    printArithExtend(MI, OpIdx, STI, OS);
25146    break;
25147  case 3:
25148    printLogicalImm<int32_t>(MI, OpIdx, STI, OS);
25149    break;
25150  case 4:
25151    printLogicalImm<int64_t>(MI, OpIdx, STI, OS);
25152    break;
25153  case 5:
25154    printSVERegOp<'b'>(MI, OpIdx, STI, OS);
25155    break;
25156  case 6:
25157    printSVERegOp<>(MI, OpIdx, STI, OS);
25158    break;
25159  case 7:
25160    printLogicalImm<int8_t>(MI, OpIdx, STI, OS);
25161    break;
25162  case 8:
25163    printSVERegOp<'h'>(MI, OpIdx, STI, OS);
25164    break;
25165  case 9:
25166    printLogicalImm<int16_t>(MI, OpIdx, STI, OS);
25167    break;
25168  case 10:
25169    printSVERegOp<'s'>(MI, OpIdx, STI, OS);
25170    break;
25171  case 11:
25172    printVRegOperand(MI, OpIdx, STI, OS);
25173    break;
25174  case 12:
25175    printImm(MI, OpIdx, STI, OS);
25176    break;
25177  case 13:
25178    printSVEPattern(MI, OpIdx, STI, OS);
25179    break;
25180  case 14:
25181    printImm8OptLsl<int8_t>(MI, OpIdx, STI, OS);
25182    break;
25183  case 15:
25184    printSVERegOp<'d'>(MI, OpIdx, STI, OS);
25185    break;
25186  case 16:
25187    printImm8OptLsl<int64_t>(MI, OpIdx, STI, OS);
25188    break;
25189  case 17:
25190    printImm8OptLsl<int16_t>(MI, OpIdx, STI, OS);
25191    break;
25192  case 18:
25193    printImm8OptLsl<int32_t>(MI, OpIdx, STI, OS);
25194    break;
25195  case 19:
25196    printInverseCondCode(MI, OpIdx, STI, OS);
25197    break;
25198  case 20:
25199    printSVELogicalImm<int16_t>(MI, OpIdx, STI, OS);
25200    break;
25201  case 21:
25202    printSVELogicalImm<int32_t>(MI, OpIdx, STI, OS);
25203    break;
25204  case 22:
25205    printSVELogicalImm<int64_t>(MI, OpIdx, STI, OS);
25206    break;
25207  case 23:
25208    printZPRasFPR<8>(MI, OpIdx, STI, OS);
25209    break;
25210  case 24:
25211    printVectorIndex(MI, OpIdx, STI, OS);
25212    break;
25213  case 25:
25214    printZPRasFPR<64>(MI, OpIdx, STI, OS);
25215    break;
25216  case 26:
25217    printZPRasFPR<16>(MI, OpIdx, STI, OS);
25218    break;
25219  case 27:
25220    printSVERegOp<'q'>(MI, OpIdx, STI, OS);
25221    break;
25222  case 28:
25223    printZPRasFPR<128>(MI, OpIdx, STI, OS);
25224    break;
25225  case 29:
25226    printZPRasFPR<32>(MI, OpIdx, STI, OS);
25227    break;
25228  case 30:
25229    printFPImmOperand(MI, OpIdx, STI, OS);
25230    break;
25231  case 31:
25232    printTypedVectorList<0,'d'>(MI, OpIdx, STI, OS);
25233    break;
25234  case 32:
25235    printTypedVectorList<0,'s'>(MI, OpIdx, STI, OS);
25236    break;
25237  case 33:
25238    printPSBHintOp(MI, OpIdx, STI, OS);
25239    break;
25240  case 34:
25241    printTypedVectorList<0,'h'>(MI, OpIdx, STI, OS);
25242    break;
25243  case 35:
25244    printTypedVectorList<0,'b'>(MI, OpIdx, STI, OS);
25245    break;
25246  case 36:
25247    printTypedVectorList<16, 'b'>(MI, OpIdx, STI, OS);
25248    break;
25249  case 37:
25250    printTypedVectorList<1, 'd'>(MI, OpIdx, STI, OS);
25251    break;
25252  case 38:
25253    printTypedVectorList<2, 'd'>(MI, OpIdx, STI, OS);
25254    break;
25255  case 39:
25256    printTypedVectorList<2, 's'>(MI, OpIdx, STI, OS);
25257    break;
25258  case 40:
25259    printTypedVectorList<4, 'h'>(MI, OpIdx, STI, OS);
25260    break;
25261  case 41:
25262    printTypedVectorList<4, 's'>(MI, OpIdx, STI, OS);
25263    break;
25264  case 42:
25265    printTypedVectorList<8, 'b'>(MI, OpIdx, STI, OS);
25266    break;
25267  case 43:
25268    printTypedVectorList<8, 'h'>(MI, OpIdx, STI, OS);
25269    break;
25270  case 44:
25271    printTypedVectorList<0, 'h'>(MI, OpIdx, STI, OS);
25272    break;
25273  case 45:
25274    printTypedVectorList<0, 's'>(MI, OpIdx, STI, OS);
25275    break;
25276  case 46:
25277    printTypedVectorList<0, 'd'>(MI, OpIdx, STI, OS);
25278    break;
25279  case 47:
25280    printTypedVectorList<0, 'b'>(MI, OpIdx, STI, OS);
25281    break;
25282  case 48:
25283    printImmHex(MI, OpIdx, STI, OS);
25284    break;
25285  case 49:
25286    printPrefetchOp<true>(MI, OpIdx, STI, OS);
25287    break;
25288  case 50:
25289    printPrefetchOp(MI, OpIdx, STI, OS);
25290    break;
25291  case 51:
25292    printGPR64as32(MI, OpIdx, STI, OS);
25293    break;
25294  case 52:
25295    printSysCROperand(MI, OpIdx, STI, OS);
25296    break;
25297  }
25298}
25299
25300static bool AArch64AppleInstPrinterValidateMCOperand(const MCOperand &MCOp,
25301                  const MCSubtargetInfo &STI,
25302                  unsigned PredicateIndex) {
25303  switch (PredicateIndex) {
25304  default:
25305    llvm_unreachable("Unknown MCOperandPredicate kind");
25306    break;
25307  case 1: {
25308
25309    if (!MCOp.isImm())
25310      return false;
25311    int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25312    return AArch64_AM::isSVEMaskOfIdenticalElements<int8_t>(Val);
25313
25314    }
25315  case 2: {
25316
25317    if (!MCOp.isImm())
25318      return false;
25319    int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25320    return AArch64_AM::isSVEMaskOfIdenticalElements<int16_t>(Val);
25321
25322    }
25323  case 3: {
25324
25325    if (!MCOp.isImm())
25326      return false;
25327    int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25328    return AArch64_AM::isSVEMaskOfIdenticalElements<int32_t>(Val);
25329
25330    }
25331  case 4: {
25332
25333    return MCOp.isImm() &&
25334           MCOp.getImm() != AArch64CC::AL &&
25335           MCOp.getImm() != AArch64CC::NV;
25336
25337    }
25338  case 5: {
25339
25340    if (!MCOp.isImm())
25341      return false;
25342    int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25343    return AArch64_AM::isSVEMaskOfIdenticalElements<int16_t>(Val) &&
25344           AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
25345
25346    }
25347  case 6: {
25348
25349    if (!MCOp.isImm())
25350      return false;
25351    int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25352    return AArch64_AM::isSVEMaskOfIdenticalElements<int32_t>(Val) &&
25353           AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
25354
25355    }
25356  case 7: {
25357
25358    if (!MCOp.isImm())
25359      return false;
25360    int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25361    return AArch64_AM::isSVEMaskOfIdenticalElements<int64_t>(Val) &&
25362           AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
25363
25364    }
25365  case 8: {
25366
25367    // Check, if operand is valid, to fix exhaustive aliasing in disassembly.
25368    // "psb" is an alias to "hint" only for certain values of CRm:Op2 fields.
25369    if (!MCOp.isImm())
25370      return false;
25371    return AArch64PSBHint::lookupPSBByEncoding(MCOp.getImm()) != nullptr;
25372
25373    }
25374  }
25375}
25376
25377#endif // PRINT_ALIAS_INSTR
25378