Searched refs:DST0 (Results 1 – 6 of 6) sorted by relevance
| /external/mesa3d/src/mesa/x86/ |
| D | x86_xform3.S | 45 #define DST0 REGOFF(0, EDI) macro
151 FSTP_S( DST0 ) /* F5 F7 F6 */
232 FSTP_S( DST0 ) /* F5 F6 */
327 FSTP_S( DST0 ) /* F6 F5 */
401 FSTP_S( DST0 ) /* F5 F6 */
478 FSTP_S( DST0 ) /* F5 */
549 FSTP_S( DST0 ) /* F5 */
614 MOV_L( EBX, DST0 )
624 FSTP_S( DST0 )
|
| D | x86_xform2.S | 45 #define DST0 REGOFF(0, EDI) macro
135 FSTP_S( DST0 ) /* F5 F7 F6 */
201 FSTP_S( DST0 ) /* F1 */
284 FSTP_S( DST0 ) /* F6 F5 */
354 FSTP_S( DST0 ) /* F5 */
429 FSTP_S( DST0 ) /* F5 */
494 FSTP_S( DST0 ) /* F5 */
554 MOV_L( EBX, DST0 )
|
| D | x86_xform4.S | 45 #define DST0 REGOFF(0, EDI) macro
158 FSTP_S( DST0 ) /* F6 F5 F7 */
241 FSTP_S( DST0 ) /* F5 F6 */
344 FSTP_S( DST0 ) /* F5 F6 */
425 FSTP_S( DST0 ) /* F5 F6 */
510 FSTP_S( DST0 ) /* F5 */
588 FSTP_S( DST0 ) /* F5 */
652 MOV_L( EBX, DST0 )
|
| D | x86_cliptest.S | 40 #define DST0 REGOFF(0, EDI) macro
218 MOV_L( CONST(0), DST0 )
237 FSTP_S( DST0 ) /* F1 F2 F3 */
|
| /external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/AMDGPU/ |
| D | sdwa-peephole.ll | 37 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
39 ; NOSDWA: v_mul_u32_u24_e32 v{{[0-9]+}}, v[[DST0]], v[[DST1]]
70 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
72 ; NOSDWA: v_mul_u32_u24_e32 v[[DST_MUL:[0-9]+]], v[[DST0]], v[[DST1]]
170 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
172 ; NOSDWA: v_mul_f16_e32 v[[DST_MUL:[0-9]+]], v[[DST0]], v[[DST1]]
364 ; NOSDWA: v_lshrrev_b32_e32 v[[DST0:[0-9]+]], 16, v{{[0-9]+}}
366 ; NOSDWA: v_mac_f16_e32 v[[DST_MAC:[0-9]+]], v[[DST0]], v[[DST1]]
|
| /external/webp/src/dsp/ |
| D | rescaler_neon.c | 28 #define LOAD_32x8(SRC, DST0, DST1) \ argument
29 LOAD_32x4(SRC + 0, DST0); \
|