Home
last modified time | relevance | path

Searched refs:IEN (Results 1 – 25 of 37) sorted by relevance

12

/external/u-boot/board/gumstix/duovero/
Dduovero_mux_data.h14 {SDMMC1_CMD, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M0)}, /* sdmmc1_cmd */
15 {SDMMC1_DAT0, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M0)}, /* sdmmc1_dat0 */
16 {SDMMC1_DAT1, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M0)}, /* sdmmc1_dat1 */
17 {SDMMC1_DAT2, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M0)}, /* sdmmc1_dat2 */
18 {SDMMC1_DAT3, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M0)}, /* sdmmc1_dat3 */
19 {I2C1_SCL, (PTU | IEN | M0)}, /* i2c1_scl */
20 {I2C1_SDA, (PTU | IEN | M0)}, /* i2c1_sda */
21 {I2C2_SCL, (PTU | IEN | M0)}, /* i2c2_scl */
22 {I2C2_SDA, (PTU | IEN | M0)}, /* i2c2_sda */
23 {I2C3_SCL, (PTU | IEN | M0)}, /* i2c3_scl */
[all …]
/external/u-boot/board/overo/
Dcommon.c43 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
44 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
45 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
46 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
47 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
48 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
49 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
50 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
51 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
52 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/htkw/mcx/
Dmcx.h29 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
30 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
31 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/logicpd/omap3som/
Domap3logic.h48 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in set_muxconf_regs()
49 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in set_muxconf_regs()
50 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in set_muxconf_regs()
51 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in set_muxconf_regs()
52 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in set_muxconf_regs()
53 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in set_muxconf_regs()
54 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in set_muxconf_regs()
55 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in set_muxconf_regs()
56 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); /*SDRC_D8*/ in set_muxconf_regs()
57 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); /*SDRC_D9*/ in set_muxconf_regs()
[all …]
/external/u-boot/board/lg/sniper/
Dsniper.h15 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* sdrc_d0 */\
16 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* sdrc_d1 */\
17 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* sdrc_d2 */\
18 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* sdrc_d3 */\
19 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* sdrc_d4 */\
20 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* sdrc_d5 */\
21 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* sdrc_d6 */\
22 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* sdrc_d7 */\
23 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* sdrc_d8 */\
24 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* sdrc_d9 */\
[all …]
/external/u-boot/board/technexion/tao3530/
Dtao3530.h31 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/8dtech/eco5pk/
Deco5pk.h33 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/ti/evm/
Devm.h50 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
51 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
52 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
53 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
54 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
55 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
56 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
57 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
58 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
59 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/technexion/twister/
Dtwister.h43 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
51 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
52 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/logicpd/am3517evm/
Dam3517evm.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/nokia/rx51/
Drx51.h36 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
37 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
38 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
39 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
40 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
41 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
42 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
43 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
44 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
45 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/pandora/
Dpandora.h27 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
28 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
29 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
30 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
31 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
32 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
33 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
34 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
35 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
36 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/teejet/mt_ventoux/
Dmt_ventoux.h41 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/quipos/cairo/
Dcairo.h28 MUX_VAL(CONTROL_PADCONF_GPIO112, (IEN | PTD | EN | M7)) \
29 MUX_VAL(CONTROL_PADCONF_GPIO113, (IEN | PTD | EN | M7)) \
30 MUX_VAL(CONTROL_PADCONF_GPIO114, (IEN | PTD | EN | M7)) \
31 MUX_VAL(CONTROL_PADCONF_GPIO115, (IEN | PTD | EN | M7)) \
32 MUX_VAL(CONTROL_PADCONF_GPIO126, (IEN | PTD | EN | M7)) \
33 MUX_VAL(CONTROL_PADCONF_GPIO127, (IEN | PTD | EN | M7)) \
34 MUX_VAL(CONTROL_PADCONF_GPIO128, (IEN | PTD | EN | M7)) \
35 MUX_VAL(CONTROL_PADCONF_GPIO129, (IEN | PTD | EN | M7)) \
37 MUX_VAL(CONTROL_PADCONF_CAM_D1, (IEN | DIS | SB_HIZ | M4)) \
38 MUX_VAL(CONTROL_PADCONF_CAM_D2, (IEN | DIS | SB_HIZ | M7)) \
[all …]
/external/u-boot/board/corscience/tricorder/
Dtricorder.h31 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
32 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
33 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
34 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
35 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
36 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
37 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
38 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
39 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
40 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/timll/devkit8000/
Ddevkit8000.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/ti/beagle/
Dbeagle.h40 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
41 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
42 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
43 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
44 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
45 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
46 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
47 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
48 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
49 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/ti/am3517crane/
Dam3517crane.h33 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0))\
34 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0))\
35 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0))\
36 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0))\
37 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0))\
38 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0))\
39 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0))\
40 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0))\
41 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0))\
42 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0))\
[all …]
/external/u-boot/board/ti/panda/
Dpanda_mux_data.h17 {GPMC_AD0, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat0 */
18 {GPMC_AD1, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat1 */
19 {GPMC_AD2, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat2 */
20 {GPMC_AD3, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat3 */
21 {GPMC_AD4, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat4 */
22 {GPMC_AD5, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat5 */
23 {GPMC_AD6, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat6 */
24 {GPMC_AD7, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_dat7 */
25 {GPMC_NOE, (PTU | IEN | OFF_EN | OFF_OUT_PTD | M1)}, /* sdmmc2_clk */
26 {GPMC_NWE, (PTU | IEN | OFF_EN | OFF_PD | OFF_IN | M1)}, /* sdmmc2_cmd */
[all …]
/external/u-boot/board/compulab/cm_t3517/
Dmux.c16 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
17 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
18 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
19 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
20 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
21 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
22 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
23 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
24 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
25 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
[all …]
/external/u-boot/board/isee/igep00x0/
Digep00x0.h20 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* SDRC_D0 */\
21 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* SDRC_D1 */\
22 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* SDRC_D2 */\
23 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* SDRC_D3 */\
24 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* SDRC_D4 */\
25 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* SDRC_D5 */\
26 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* SDRC_D6 */\
27 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* SDRC_D7 */\
28 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* SDRC_D8 */\
29 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* SDRC_D9 */\
[all …]
/external/u-boot/board/ti/omap5_uevm/
Dmux_data.h15 {EMMC_CLK, (PTU | IEN | M0)}, /* EMMC_CLK */
16 {EMMC_CMD, (PTU | IEN | M0)}, /* EMMC_CMD */
17 {EMMC_DATA0, (PTU | IEN | M0)}, /* EMMC_DATA0 */
18 {EMMC_DATA1, (PTU | IEN | M0)}, /* EMMC_DATA1 */
19 {EMMC_DATA2, (PTU | IEN | M0)}, /* EMMC_DATA2 */
20 {EMMC_DATA3, (PTU | IEN | M0)}, /* EMMC_DATA3 */
21 {EMMC_DATA4, (PTU | IEN | M0)}, /* EMMC_DATA4 */
22 {EMMC_DATA5, (PTU | IEN | M0)}, /* EMMC_DATA5 */
23 {EMMC_DATA6, (PTU | IEN | M0)}, /* EMMC_DATA6 */
24 {EMMC_DATA7, (PTU | IEN | M0)}, /* EMMC_DATA7 */
[all …]
/external/u-boot/board/logicpd/zoom1/
Dzoom1.h38 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
39 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
40 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
41 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
42 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
43 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
44 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
45 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
46 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
47 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/amazon/kc1/
Dkc1.h21 { GPMC_AD0, (IEN | PTU | M1) }, /* sdmmc2_dat0 */
22 { GPMC_AD1, (IEN | PTU | M1) }, /* sdmmc2_dat1 */
23 { GPMC_AD2, (IEN | PTU | M1) }, /* sdmmc2_dat2 */
24 { GPMC_AD3, (IEN | PTU | M1) }, /* sdmmc2_dat3 */
25 { GPMC_AD4, (IEN | PTU | M1) }, /* sdmmc2_dat4 */
26 { GPMC_AD5, (IEN | PTU | M1) }, /* sdmmc2_dat5 */
27 { GPMC_AD6, (IEN | PTU | M1) }, /* sdmmc2_dat6 */
28 { GPMC_AD7, (IEN | PTU | M1) }, /* sdmmc2_dat7 */
29 { GPMC_NOE, (IEN | PTU | M1) }, /* sdmmc2_clk */
30 { GPMC_NWE, (IEN | PTU | M1) }, /* sdmmc2_cmd */
[all …]
/external/u-boot/board/compulab/cm_t54/
Dmux.c18 {SDCARD_CLK, (PTU | IEN | M0)}, /* SDCARD_CLK */
19 {SDCARD_CMD, (PTU | IEN | M0)}, /* SDCARD_CMD */
20 {SDCARD_DATA0, (PTU | IEN | M0)}, /* SDCARD_DATA0 */
21 {SDCARD_DATA1, (PTU | IEN | M0)}, /* SDCARD_DATA1 */
22 {SDCARD_DATA2, (PTU | IEN | M0)}, /* SDCARD_DATA2 */
23 {SDCARD_DATA3, (PTU | IEN | M0)}, /* SDCARD_DATA3 */
26 {TIMER5_PWM_EVT, (PTU | IEN | M6)}, /* GPIO8_228 */
27 {TIMER6_PWM_EVT, (PTU | IEN | M6)}, /* GPIO8_229 */
30 {EMMC_CLK, (PTU | IEN | M0)}, /* EMMC_CLK */
31 {EMMC_CMD, (PTU | IEN | M0)}, /* EMMC_CMD */
[all …]

12