Home
last modified time | relevance | path

Searched refs:MUX_VAL (Results 1 – 25 of 26) sorted by relevance

12

/external/u-boot/board/quipos/cairo/
Dcairo.h28 MUX_VAL(CONTROL_PADCONF_GPIO112, (IEN | PTD | EN | M7)) \
29 MUX_VAL(CONTROL_PADCONF_GPIO113, (IEN | PTD | EN | M7)) \
30 MUX_VAL(CONTROL_PADCONF_GPIO114, (IEN | PTD | EN | M7)) \
31 MUX_VAL(CONTROL_PADCONF_GPIO115, (IEN | PTD | EN | M7)) \
32 MUX_VAL(CONTROL_PADCONF_GPIO126, (IEN | PTD | EN | M7)) \
33 MUX_VAL(CONTROL_PADCONF_GPIO127, (IEN | PTD | EN | M7)) \
34 MUX_VAL(CONTROL_PADCONF_GPIO128, (IEN | PTD | EN | M7)) \
35 MUX_VAL(CONTROL_PADCONF_GPIO129, (IEN | PTD | EN | M7)) \
36 MUX_VAL(CONTROL_PADCONF_CAM_D0, (IDIS | PTD | EN | SB_LOW | SB_PD | M4)) \
37 MUX_VAL(CONTROL_PADCONF_CAM_D1, (IEN | DIS | SB_HIZ | M4)) \
[all …]
/external/u-boot/board/lg/sniper/
Dsniper.h15 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* sdrc_d0 */\
16 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* sdrc_d1 */\
17 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* sdrc_d2 */\
18 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* sdrc_d3 */\
19 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* sdrc_d4 */\
20 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* sdrc_d5 */\
21 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* sdrc_d6 */\
22 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* sdrc_d7 */\
23 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* sdrc_d8 */\
24 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* sdrc_d9 */\
[all …]
/external/u-boot/board/technexion/twister/
Dtwister.h43 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
51 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
52 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/technexion/tao3530/
Dtao3530.h31 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
Dtao3530.c35 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M4)); in tao3530_revision()
42 MUX_VAL(CP(SYS_CLKREQ), (IEN | PTU | EN | M4)); in tao3530_revision()
59 MUX_VAL(CP(SYS_CLKREQ), (IEN | PTU | EN | M0)); in tao3530_revision()
62 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | EN | M0)); in tao3530_revision()
/external/u-boot/board/nokia/rx51/
Drx51.h36 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
37 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
38 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
39 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
40 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
41 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
42 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
43 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
44 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
45 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/ti/evm/
Devm.h50 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
51 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
52 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
53 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
54 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
55 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
56 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
57 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
58 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
59 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/htkw/mcx/
Dmcx.h29 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
30 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
31 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/8dtech/eco5pk/
Deco5pk.h33 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/logicpd/am3517evm/
Dam3517evm.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/external/u-boot/board/ti/am3517crane/
Dam3517crane.h33 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0))\
34 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0))\
35 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0))\
36 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0))\
37 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0))\
38 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0))\
39 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0))\
40 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0))\
41 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0))\
42 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0))\
[all …]
/external/u-boot/board/corscience/tricorder/
Dtricorder.h31 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
32 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
33 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
34 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
35 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
36 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
37 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
38 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
39 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
40 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/timll/devkit8000/
Ddevkit8000.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/pandora/
Dpandora.h27 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
28 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
29 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
30 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
31 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
32 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
33 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
34 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
35 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
36 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/logicpd/omap3som/
Domap3logic.h48 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in set_muxconf_regs()
49 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in set_muxconf_regs()
50 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in set_muxconf_regs()
51 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in set_muxconf_regs()
52 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in set_muxconf_regs()
53 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in set_muxconf_regs()
54 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in set_muxconf_regs()
55 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in set_muxconf_regs()
56 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); /*SDRC_D8*/ in set_muxconf_regs()
57 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); /*SDRC_D9*/ in set_muxconf_regs()
[all …]
Domap3logic.c258 MUX_VAL(CP(HSUSB0_DATA5), (IEN | PTD | DIS | M4)); in board_late_init()
293 MUX_VAL(CP(HSUSB0_DATA5), (IEN | PTD | DIS | M0)); in board_late_init()
/external/u-boot/board/teejet/mt_ventoux/
Dmt_ventoux.h41 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
Dmt_ventoux.c232 MUX_VAL(CP(MCBSP3_DX), (IEN | PTU | EN | M4)) in board_init()
234 MUX_VAL(CP(MCBSP3_DR), (IEN | PTU | EN | M4)) in board_init()
/external/u-boot/board/ti/beagle/
Dbeagle.h40 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
41 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
42 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
43 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
44 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
45 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
46 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
47 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
48 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
49 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/external/u-boot/board/overo/
Dcommon.c43 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
44 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
45 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
46 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
47 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
48 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
49 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
50 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
51 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
52 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
Dovero.h40 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
41 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
42 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M0)) /*GPMC_nCS5*/\
43 MUX_VAL(CP(GPMC_NCS6), (IEN | PTD | DIS | M0)) /*GPMC_nCS6*/\
44 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) /*GPIO_63*/\
46 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) /*GPIO_64*/\
48 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | DIS | M4)) /*GPIO_65*/\
50 MUX_VAL(CP(DSS_PCLK), (IDIS | PTD | DIS | M0)) /*DSS_PCLK*/\
51 MUX_VAL(CP(DSS_HSYNC), (IDIS | PTD | DIS | M0)) /*DSS_HSYNC*/\
52 MUX_VAL(CP(DSS_VSYNC), (IDIS | PTD | DIS | M0)) /*DSS_VSYNC*/\
[all …]
/external/u-boot/board/compulab/cm_t3517/
Dmux.c16 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
17 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
18 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
19 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
20 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
21 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
22 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
23 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
24 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
25 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
[all …]
/external/u-boot/board/compulab/cm_t35/
Dcm_t35.c128 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in cm_t3x_set_common_muxconf()
129 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in cm_t3x_set_common_muxconf()
130 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in cm_t3x_set_common_muxconf()
131 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in cm_t3x_set_common_muxconf()
132 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in cm_t3x_set_common_muxconf()
133 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in cm_t3x_set_common_muxconf()
134 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in cm_t3x_set_common_muxconf()
135 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in cm_t3x_set_common_muxconf()
136 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); /*SDRC_D8*/ in cm_t3x_set_common_muxconf()
137 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); /*SDRC_D9*/ in cm_t3x_set_common_muxconf()
[all …]
/external/u-boot/board/isee/igep00x0/
Digep00x0.h20 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* SDRC_D0 */\
21 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* SDRC_D1 */\
22 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* SDRC_D2 */\
23 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* SDRC_D3 */\
24 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* SDRC_D4 */\
25 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* SDRC_D5 */\
26 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* SDRC_D6 */\
27 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* SDRC_D7 */\
28 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* SDRC_D8 */\
29 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* SDRC_D9 */\
[all …]
/external/u-boot/board/logicpd/zoom1/
Dzoom1.h38 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
39 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
40 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
41 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
42 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
43 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
44 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
45 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
46 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
47 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]

12