Home
last modified time | relevance | path

Searched refs:mul6 (Results 1 – 25 of 61) sorted by relevance

123

/external/llvm/test/Transforms/BBVectorize/
Dloop1.ll24 %mul6 = fmul double %0, %add5
25 %add7 = fadd double %add, %mul6
52 ; CHECK: %mul6.v.i0.2 = insertelement <2 x double> %add5.v.i1.1, double %mul8, i32 1
53 ; CHECK: %mul6 = fmul <2 x double> %mul6.v.i0.2, %add5
54 ; CHECK: %mul6.v.r1 = extractelement <2 x double> %mul6, i32 0
55 ; CHECK: %mul6.v.r2 = extractelement <2 x double> %mul6, i32 1
56 ; CHECK: %add7 = fadd double %add, %mul6.v.r1
57 ; CHECK: %add12 = fadd double %add7, %mul6.v.r2
77 ; CHECK-UNRL: %mul6 = fmul <2 x double> %2, %add5
78 ; CHECK-UNRL: %add7 = fadd <2 x double> %add, %mul6
/external/swiftshader/third_party/llvm-7.0/llvm/test/Transforms/GVNHoist/
Dhoist-convergent.ll24 %mul6 = call float @convergent_func(float %sub5, float %div)
28 %tmax.0 = phi float [ %mul2, %if.then ], [ %mul6, %if.else ]
54 %mul6 = call float @func(float %sub5, float %div) #0
58 %tmax.0 = phi float [ %mul2, %if.then ], [ %mul6, %if.else ]
80 %mul6 = call float @func(float %sub5, float %div)
84 %tmax.0 = phi float [ %mul2, %if.then ], [ %mul6, %if.else ]
Dhoist.ll33 %mul6 = fmul float %sub5, %div
37 %tmax.0 = phi float [ %mul2, %if.then ], [ %mul6, %if.else ]
82 %mul6 = fmul float %sub5, %div
86 %tmax.0 = phi float [ %mul2, %if.then ], [ %mul6, %if.else ]
134 %mul6 = fmul float %sub5, %div
138 %tmax.0 = phi float [ %mul2, %if.then ], [ %mul6, %if.else ]
181 %mul6 = fmul float %sub5, %div
185 %tmax.0 = phi float [ %mul2, %if.then ], [ %mul6, %if.else ]
299 %mul6 = fmul float %sub5, %div
301 %x = fadd float %p1, %mul6
[all …]
Dhoist-newgvn.ll39 %mul6 = fmul float %sub5, %div
44 %p2 = phi float [ %mul6, %if.then ], [ 0.000000e+00, %entry ]
84 %mul6 = fmul float %sub5, %div
99 %p2 = phi float [ %mul6, %if.then ], [ %mul13, %if.else ]
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/AArch64/
Dpostra-mi-sched.ll26 %mul6 = mul i32 %mul5, %add4
28 %factor18 = mul i32 %mul7, %mul6
29 %add9 = add i32 %factor18, %mul6
/external/llvm/test/CodeGen/AArch64/
Dpostra-mi-sched.ll26 %mul6 = mul i32 %mul5, %add4
28 %factor18 = mul i32 %mul7, %mul6
29 %add9 = add i32 %factor18, %mul6
/external/llvm/test/Transforms/BBVectorize/X86/
Dloop1.ll24 %mul6 = fmul double %0, %add5
25 %add7 = fadd double %add, %mul6
51 ; CHECK-UNRL: %mul6 = fmul <2 x double> %2, %add5
52 ; CHECK-UNRL: %add7 = fadd <2 x double> %add, %mul6
/external/swiftshader/third_party/llvm-7.0/llvm/test/Transforms/SLPVectorizer/X86/
Dcycle_dup.ll41 %b.027 = phi i32 [ %mul6, %for.body ], [ %2, %entry ]
46 %mul6 = mul nsw i32 %b.027, 12
54 %b.0.lcssa = phi i32 [ %2, %entry ], [ %mul6, %for.body ]
/external/llvm/test/Transforms/SLPVectorizer/X86/
Dcycle_dup.ll41 %b.027 = phi i32 [ %mul6, %for.body ], [ %2, %entry ]
46 %mul6 = mul nsw i32 %b.027, 12
54 %b.0.lcssa = phi i32 [ %2, %entry ], [ %mul6, %for.body ]
Dcse.ll65 %mul6 = fmul double %conv, %mul4
66 %add7 = fadd double %mul6, 2.000000e+00
158 %mul6 = fmul double %conv, %mul4
159 %add7 = fadd double %mul6, 6.000000e+00
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/ARM/
Davoid-cpsr-rmw.ll44 %mul6 = mul i32 %mul5, %3
45 store i32 %mul6, i32* %ptr2.addr.08, align 4
77 %mul6 = mul i32 %mul5, %3
78 store i32 %mul6, i32* %ptr2.addr.08, align 4
/external/llvm/test/CodeGen/ARM/
Davoid-cpsr-rmw.ll44 %mul6 = mul i32 %mul5, %3
45 store i32 %mul6, i32* %ptr2.addr.08, align 4
77 %mul6 = mul i32 %mul5, %3
78 store i32 %mul6, i32* %ptr2.addr.08, align 4
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/X86/
Dpr33954.ll73 %mul6 = mul nsw i32 %mul, %4
77 %cmp13 = icmp sgt i32 %mul12, %mul6
78 %cond = select i1 %cmp13, i32 %mul6, i32 0
/external/swiftshader/third_party/llvm-7.0/llvm/test/Transforms/LoopVectorize/PowerPC/
Dagg-interleave-a2.ll25 %mul6 = fmul double %1, 3.000000e+00
26 %mul9 = fmul double %1, %mul6
/external/llvm/test/Transforms/LoopVectorize/PowerPC/
Dagg-interleave-a2.ll25 %mul6 = fmul double %1, 3.000000e+00
26 %mul9 = fmul double %1, %mul6
/external/swiftshader/third_party/llvm-7.0/llvm/test/Analysis/DependenceAnalysis/
DGCD.ll39 %mul6 = shl nsw i64 %j.02, 3
40 %add = add nsw i64 %mul5, %mul6
92 %mul6 = shl nsw i64 %j.02, 3
93 %add = add nsw i64 %mul5, %mul6
147 %mul6 = shl nsw i64 %j.02, 3
148 %add7 = add nsw i64 %mul5, %mul6
250 %mul6 = mul nsw i64 %M, 9
251 %mul7 = mul nsw i64 %mul6, %N
312 %mul6 = mul nsw i64 %M, 9
313 %mul7 = mul nsw i64 %mul6, %N
[all …]
/external/swiftshader/third_party/llvm-7.0/llvm/test/Transforms/LoadStoreVectorizer/AMDGPU/
Dcomplex-index.ll24 %mul6 = shl nuw nsw i64 %div, 3
25 %add7 = add nuw i64 %mul5, %mul6
/external/swiftshader/third_party/llvm-7.0/llvm/test/Analysis/CostModel/X86/
Dinterleaved-load-float.ll39 %mul6 = fmul fast float %2, %k
42 %add9 = fadd fast float %3, %mul6
124 %mul6 = fmul fast float %2, %k
127 %add9 = fadd fast float %3, %mul6
/external/swiftshader/third_party/llvm-7.0/llvm/test/Transforms/LoopVectorize/X86/
Dmul_slm_16bit.ll62 %mul6 = mul nsw i32 -120, %conv4
63 %sum4 = add i32 %sum3, %mul6
131 %mul6 = mul nsw i32 -32000, %conv4
132 %sum4 = add i32 %sum3, %mul6
/external/llvm/test/Analysis/DependenceAnalysis/
DGCD.ll49 %mul6 = shl nsw i64 %j.02, 3
50 %add = add nsw i64 %mul5, %mul6
110 %mul6 = shl nsw i64 %j.02, 3
111 %add = add nsw i64 %mul5, %mul6
173 %mul6 = shl nsw i64 %j.02, 3
174 %add7 = add nsw i64 %mul5, %mul6
292 %mul6 = mul nsw i64 %M, 9
293 %mul7 = mul nsw i64 %mul6, %N
362 %mul6 = mul nsw i64 %M, 9
363 %mul7 = mul nsw i64 %mul6, %N
[all …]
/external/swiftshader/third_party/llvm-7.0/llvm/test/Transforms/InstCombine/
Dpr25342.ll27 %mul6.i = fmul float %0, %3
28 %add.i4 = fadd float %mul5.i, %mul6.i
/external/llvm/test/CodeGen/SystemZ/
Dfp-mul-01.ll112 %mul6 = fmul float %mul5, %val6
113 %mul7 = fmul float %mul6, %val7
Dfp-mul-03.ll114 %mul6 = fmul double %mul5, %val6
115 %mul7 = fmul double %mul6, %val7
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/SystemZ/
Dfp-mul-03.ll114 %mul6 = fmul double %mul5, %val6
115 %mul7 = fmul double %mul6, %val7
Dfp-mul-01.ll114 %mul6 = fmul float %mul5, %val6
115 %mul7 = fmul float %mul6, %val7

123