Home
last modified time | relevance | path

Searched refs:s_add_i32 (Results 1 – 25 of 66) sorted by relevance

123

/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/AMDGPU/
Dadd.ll6 ; FUNC-LABEL: {{^}}s_add_i32:
9 ; GCN: s_add_i32 s[[REG:[0-9]+]], {{s[0-9]+, s[0-9]+}}
12 define amdgpu_kernel void @s_add_i32(i32 addrspace(1)* %out, i32 addrspace(1)* %in) #0 {
25 ; GCN: s_add_i32 s{{[0-9]+, s[0-9]+, s[0-9]+}}
26 ; GCN: s_add_i32 s{{[0-9]+, s[0-9]+, s[0-9]+}}
42 ; GCN: s_add_i32 s{{[0-9]+, s[0-9]+, s[0-9]+}}
43 ; GCN: s_add_i32 s{{[0-9]+, s[0-9]+, s[0-9]+}}
44 ; GCN: s_add_i32 s{{[0-9]+, s[0-9]+, s[0-9]+}}
45 ; GCN: s_add_i32 s{{[0-9]+, s[0-9]+, s[0-9]+}}
65 ; GCN: s_add_i32
[all …]
Dgep-address-space.ll18 ; CI: s_add_i32
27 ; SI: s_add_i32
28 ; SI: s_add_i32
29 ; SI: s_add_i32
30 ; SI: s_add_i32
56 ; SI: s_add_i32
57 ; SI: s_add_i32
D32-bit-local-address-space.ll24 ; SI: s_add_i32 [[SPTR:s[0-9]]]
48 ; SI: s_add_i32 [[SPTR:s[0-9]]], s{{[0-9]+}}, 0x10004
72 ; SI-NEXT: s_add_i32
111 ; SI: s_add_i32 [[SADDR:s[0-9]+]],
132 ; SI: s_add_i32 [[SPTR:s[0-9]]], s{{[0-9]+}}, 0x10004
Dearly-if-convert.ll186 ; GCN: s_add_i32
248 ; GCN: s_add_i32 [[ADD:s[0-9]+]], [[VAL]], [[VAL]]
316 ; GCN: s_add_i32
317 ; GCN: s_add_i32
318 ; GCN: s_add_i32
319 ; GCN: s_add_i32
341 ; GCN: s_add_i32
342 ; GCN: s_add_i32
343 ; GCN: s_add_i32
344 ; GCN: s_add_i32
Dsminmax.ll8 ; GCN: s_add_i32
58 ; GCN: s_add_i32
59 ; GCN: s_add_i32
115 ; GCN: s_add_i32
116 ; GCN: s_add_i32
117 ; GCN: s_add_i32
118 ; GCN: s_add_i32
Dindirect-addressing-si.ll78 ; MOVREL: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
97 ; MOVREL: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
126 ; MOVREL: s_add_i32 m0, [[READLANE]], 0xfffffe0
205 ; MOVREL: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
225 ; MOVREL: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
253 ; MOVREL: s_add_i32 m0, [[READLANE]], 0xfffffe00
287 ; MOVREL: s_add_i32 m0, [[READLANE]], -16
290 ; IDXMODE: s_add_i32 [[ADD_IDX:s[0-9]+]], [[READLANE]], -16
488 ; MOVREL: s_add_i32 m0, [[ARG]], -16
496 ; IDXMODE: s_add_i32 [[ARG]], [[ARG]], -16
[all …]
Ds_addk_i32.ll19 ; SI-DAG: s_add_i32 {{s[0-9]+}}, {{s[0-9]+}}, [[K]]
20 ; SI-DAG: s_add_i32 {{s[0-9]+}}, {{s[0-9]+}}, [[K]]
96 ; SI: s_add_i32 {{s[0-9]+}}, {{s[0-9]+}}, 0x8000{{$}}
Dsgpr-control-flow.ll52 ; SI: s_add_i32 s{{[0-9]+}}, [[LOAD0]], [[LOAD1]]
79 ; SI: s_add_i32 [[SGPR:s[0-9]+]]
80 ; SI-NOT: s_add_i32 [[SGPR]]
Dadd.v2i16.ll30 ; VI: s_add_i32
31 ; VI: s_add_i32
44 ; VI: s_add_i32
45 ; VI: s_add_i32
57 ; VI: s_add_i32
58 ; VI: s_add_i32
Dwiden-smrd-loads.ll46 ; GCN: s_add_i32 [[ADD:s[0-9]+]], [[VAL]], 34
74 ; SI: s_add_i32
81 ; VI: s_add_i32
Dshl_add_constant.ll59 ; SI: s_add_i32 [[RESULT:s[0-9]+]], [[SHL3]], s[[Y]]
74 ; SI: s_add_i32 [[TMP:s[0-9]+]], s[[Y]], [[SHL3]]
Dcf-loop-on-constant.ll102 ; GCN: s_add_i32 s{{[0-9]+}}, s{{[0-9]+}}, 0x80
103 ; GCN: s_add_i32 s{{[0-9]+}}, s{{[0-9]+}}, 4
Dlocal-64.ll52 ; CI-DAG: s_add_i32 [[ADDR:s[0-9]+]], s{{[0-9]+}}, 0x10000
53 ; VI-DAG: s_add_i32 [[ADDR:s[0-9]+]], s{{[0-9]+}}, 0x10000
54 ; GFX9-DAG: s_add_i32 [[ADDR:s[0-9]+]], s{{[0-9]+}}, 0x10000
Dimmv216.ll413 ; GFX9: s_add_i32 [[VAL:s[0-9]+]], s4, -1
418 ; VI: s_add_i32 [[ADD:s[0-9]+]], [[VAL]], -1{{$}}
430 ; GFX9: s_add_i32 [[VAL:s[0-9]+]], s4, 0xfffefffe
435 ; VI: s_add_i32 [[ADD:s[0-9]+]], [[VAL]], 0xfffefffe{{$}}
447 ; GFX9: s_add_i32 [[VAL:s[0-9]+]], s4, 0xfff0fff0
453 ; VI: s_add_i32 [[ADD:s[0-9]+]], [[VAL]], 0xfff0fff0{{$}}
/external/llvm/test/CodeGen/AMDGPU/
Dadd.ll66 ; SI: s_add_i32
67 ; SI: s_add_i32
68 ; SI: s_add_i32
69 ; SI: s_add_i32
70 ; SI: s_add_i32
71 ; SI: s_add_i32
72 ; SI: s_add_i32
73 ; SI: s_add_i32
99 ; SI: s_add_i32
100 ; SI: s_add_i32
[all …]
Dgep-address-space.ll18 ; CI: s_add_i32
27 ; SI: s_add_i32
28 ; SI: s_add_i32
29 ; SI: s_add_i32
30 ; SI: s_add_i32
56 ; SI: s_add_i32
57 ; SI: s_add_i32
D32-bit-local-address-space.ll24 ; SI: s_add_i32 [[SPTR:s[0-9]]]
48 ; SI: s_add_i32 [[SPTR:s[0-9]]], s{{[0-9]+}}, 0x10004
72 ; SI-NEXT: s_add_i32
111 ; SI: s_add_i32 [[SADDR:s[0-9]+]],
132 ; SI: s_add_i32 [[SPTR:s[0-9]]], s{{[0-9]+}}, 0x10004
Dsminmax.ll7 ; GCN: s_add_i32
38 ; GCN: s_add_i32
39 ; GCN: s_add_i32
89 ; GCN: s_add_i32
90 ; GCN: s_add_i32
91 ; GCN: s_add_i32
92 ; GCN: s_add_i32
Ds_addk_i32.ll19 ; SI-DAG: s_add_i32 {{s[0-9]+}}, {{s[0-9]+}}, [[K]]
20 ; SI-DAG: s_add_i32 {{s[0-9]+}}, {{s[0-9]+}}, [[K]]
87 ; SI: s_add_i32 {{s[0-9]+}}, {{s[0-9]+}}, 0x8000{{$}}
Dshl_add_constant.ll60 ; SI: s_add_i32 [[RESULT:s[0-9]+]], [[SHL3]], [[Y]]
76 ; SI: s_add_i32 [[TMP:s[0-9]+]], [[Y]], [[SHL3]]
77 ; SI: s_add_i32 [[RESULT:s[0-9]+]], [[TMP]], 0x3d8
Dindirect-addressing-si.ll59 ; CHECK: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
71 ; CHECK: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
85 ; CHECK: s_add_i32 m0, m0, 0xfffffe{{[0-9a-z]+}}
143 ; CHECK: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
158 ; CHECK: s_add_i32 m0, s{{[0-9]+}}, 0xfffffe{{[0-9a-z]+}}
171 ; CHECK: s_add_i32 m0, m0, 0xfffffe{{[0-9a-z]+}}
186 ; CHECK: s_add_i32 m0, m0, -{{[0-9]+}}
399 ; CHECK-DAG: s_add_i32 m0, [[ARG]], -16
402 ; CHECK: s_add_i32 m0, [[ARG]], -14
443 ; CHECK: s_add_i32 m0, [[IDX]], 4
Dsgpr-control-flow.ll38 ; SI: s_add_i32 [[SGPR:s[0-9]+]]
39 ; SI-NOT: s_add_i32 [[SGPR]]
/external/llvm/test/MC/AMDGPU/
Dout-of-range-registers.s4 s_add_i32 s104, s0, s1 label
7 s_add_i32 s105, s0, s1 label
Dsop2.s13 s_add_i32 s1, s2, s3 label
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AMDGPU/
Dout-of-range-registers.s4 s_add_i32 s104, s0, s1 label
7 s_add_i32 s105, s0, s1 label

123