Searched refs:v_add_f32_e32 (Results 1 – 25 of 52) sorted by relevance
123
29 ; GCN-SLOWFMA: v_add_f32_e3230 ; GCN-SLOWFMA: v_add_f32_e3280 ; GCN-FLUSH: v_add_f32_e32 v{{[0-9]+}}, [[U]], [[Z]]84 ; GCN-FASTFMA: v_add_f32_e32 v{{[0-9]+}}, [[FMA1]], [[Z]]88 ; GCN-SLOWFMA: v_add_f32_e3289 ; GCN-SLOWFMA: v_add_f32_e32113 ; GCN-FLUSH: v_add_f32_e32 v{{[0-9]+}}, [[Z]], [[U]]117 ; GCN-FASTFMA: v_add_f32_e32 v{{[0-9]+}}, [[Z]], [[FMA1]]121 ; GCN-SLOWFMA: v_add_f32_e32122 ; GCN-SLOWFMA: v_add_f32_e32[all …]
9 ; SI: v_add_f32_e32 v[[R_F32:[0-9]+]], v[[A_F32]], v[[B_F32]]29 ; SI: v_add_f32_e32 v[[R_F32:[0-9]+]], 1.0, v[[B_F32]]47 ; SI: v_add_f32_e32 v[[R_F32:[0-9]+]], 2.0, v[[A_F32]]75 ; SI-DAG: v_add_f32_e32 v[[R_F32_0:[0-9]+]], v[[A_F32_0]], v[[B_F32_0]]76 ; SI-DAG: v_add_f32_e32 v[[R_F32_1:[0-9]+]], v[[A_F32_1]], v[[B_F32_1]]108 ; SI-DAG: v_add_f32_e32 v[[R_F32_0:[0-9]+]], 1.0, v[[B_F32_0]]110 ; SI-DAG: v_add_f32_e32 v[[R_F32_1:[0-9]+]], 2.0, v[[B_F32_1]]139 ; SI-DAG: v_add_f32_e32 v[[R_F32_0:[0-9]+]], 2.0, v[[A_F32_0]]141 ; SI-DAG: v_add_f32_e32 v[[R_F32_1:[0-9]+]], 1.0, v[[A_F32_1]]
7 ; GCN: v_add_f32_e32 [[ADD:v[0-9]+]], 1.0, [[A]]{{$}}23 ; GCN: v_add_f32_e32 [[ADD:v[0-9]+]], 1.0, [[A]]{{$}}38 ; GCN: v_add_f32_e32 [[ADD:v[0-9]+]], 1.0, v0{{$}}75 ; GCN: v_add_f32_e32 [[ADD:v[0-9]+]], 1.0, v0{{$}}122 ; GCN: v_add_f32_e32 [[ADD:v[0-9]+]], 1.0, v0{{$}}144 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[CLAMP]], [[CLAMP]]{{$}}154 ; GCN: v_add_f32_e32 [[X:v[0-9]+]], 1.0, v0166 ; GCN: v_add_f32_e32 [[X:v[0-9]+]], 1.0, v0177 ; GCN: v_add_f32_e32 [[X:v[0-9]+]], 1.0, v0201 ; GCN: v_add_f32_e32 [[ADD:v[0-9]+]], 1.0, v0{{$}}[all …]
38 ; GCN-DENORM-SLOWFMA: v_add_f32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}55 ; GCN-DENORM-SLOWFMA-CONTRACT: v_add_f32_e3258 ; GCN-DENORM-STRICT: v_add_f32_e3281 ; GCN-DENORM-SLOWFMA: v_add_f32_e32 [[TMP:v[0-9]+]], [[R1]], [[R1]]82 ; GCN-DENORM-SLOWFMA: v_add_f32_e32 [[RESULT:v[0-9]+]], [[TMP]], [[R2]]112 ; GCN-DENORM-SLOWFMA: v_add_f32_e32 [[TMP:v[0-9]+]], [[R1]], [[R1]]113 ; GCN-DENORM-SLOWFMA: v_add_f32_e32 [[RESULT:v[0-9]+]], [[TMP]], [[R2]]142 ; GCN-DENORM-SLOWFMA-CONTRACT: v_add_f32_e32 [[TMP:v[0-9]+]], [[R1]], [[R1]]143 ; GCN-DENORM-SLOWFMA-CONTRACT: v_add_f32_e32 [[RESULT:v[0-9]+]], [[TMP]], [[R2]]145 ; GCN-DENORM-STRICT: v_add_f32_e32 [[TMP:v[0-9]+]], [[R1]], [[R1]][all …]
5 ; GCN: v_add_f32_e32 v0,15 ; GCN: v_add_f32_e32 v0,28 ; GCN: v_add_f32_e32 v0,41 ; GCN: v_add_f32_e32 v0,
26 ; SI: v_add_f32_e32 v0, 1.0, v038 ; SI: v_add_f32_e32 v0, 1.0, v048 ; GCN: v_add_f32_e32 v0, 4.0, v055 ; GCN: v_add_f32_e32 v0, 4.0, v0
10 ; SI: v_add_f32_e32 [[RESULT:v[0-9]+]], [[SREGB]], [[VREGA]]15 ; VI: v_add_f32_e32 [[RESULT:v[0-9]+]], [[SREGA]], [[VREGB]]
41 ; CI-DAG: v_add_f32_e32 v[[ADD0:[0-9]+]], v[[REG_X]], v[[REG_Z]]42 ; CI-DAG: v_add_f32_e32 v[[ADD1:[0-9]+]], v[[REG_Y]], v[[REG_W]]43 ; CI: v_add_f32_e32 v[[ADD2:[0-9]+]], v[[ADD0]], v[[ADD1]]67 ; CI-DAG: v_add_f32_e32 v[[ADD0:[0-9]+]], v[[REG_X]], v[[REG_Z]]68 ; CI-DAG: v_add_f32_e32 v[[ADD1:[0-9]+]], v[[ADD0]], v[[REG_Y]]
106 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[Z]]125 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[Y]]157 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[X]]174 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[Y]]194 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[Y]]344 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[Z]]417 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[X]]434 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[X]]520 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[Z]]543 ; GCN: v_add_f32_e32 v{{[0-9]+}}, [[SELECT]], [[Z]][all …]
48 ; SI: v_add_f32_e32 v[[R_F32:[0-9]+]], -2.0, v[[A_F32]]149 ; SI-DAG: v_add_f32_e32 v[[R_F32_0:[0-9]+]], -2.0, v[[A_F32_0]]151 ; SI-DAG: v_add_f32_e32 v[[R_F32_1:[0-9]+]], -1.0, v[[A_F32_1]]
119 ;CHECK: v_add_f32_e32135 ;CHECK: v_add_f32_e32153 ;CHECK: v_add_f32_e32189 ;CHECK: v_add_f32_e32191 ;CHECK: v_add_f32_e32218 ;CHECK: v_add_f32_e32247 ;CHECK: v_add_f32_e32273 ;CHECK: v_add_f32_e32597 ; CHECK: v_add_f32_e32 v0,616 ; CHECK: v_add_f32_e32 [[CTR]], 2.0, [[CTR]]
391 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], 1.0, [[VX:v[0-9]]]407 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], 1.0, [[VX:v[0-9]]]423 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], -1.0, [[VX:v[0-9]]]439 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], -1.0, [[VX:v[0-9]]]519 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], -1.0, [[VX:v[0-9]]]535 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], -1.0, [[VX:v[0-9]]]551 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], 1.0, [[VX:v[0-9]]]567 ; SI-NOFMA: v_add_f32_e32 [[VS:v[0-9]]], 1.0, [[VX:v[0-9]]]
37 ; SI: v_add_f32_e32 v{{[0-9]+}}, 0x44800000
42 ; GCN: v_add_f32_e32
30 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[RESULT:v[0-9]+]], [[TMP]], [[C]]65 ; SI-DENORM-SLOWFMAF-DAG: v_add_f32_e32 [[RESULT0:v[0-9]+]], [[TMP]], [[C]]66 ; SI-DENORM-SLOWFMAF-DAG: v_add_f32_e32 [[RESULT1:v[0-9]+]], [[TMP]], [[D]]106 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[RESULT:v[0-9]+]], [[C]], [[TMP]]498 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[TMP2:v[0-9]+]], [[TMP1]], [[TMP0]]549 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[TMP2:v[0-9]+]], [[TMP1]], [[TMP0]]
14 ; GCN: v_add_f32_e32 [[RESULT:v[0-9]+]], v[[LO_VREG]], v[[HI_VREG]]36 ; GCN: v_add_f32_e32 [[RESULT:v[0-9]+]], v[[LO_VREG]], v[[HI_VREG]]59 ; GCN: v_add_f32_e32 [[RESULT:v[0-9]+]], v[[LO_VREG]], v[[HI_VREG]]
9 ; GCN: v_add_f32_e32 [[ADD:v[0-9]+]], [[VAL]], [[VAL]]31 ; GCN-DAG: v_add_f32_e32 [[ADD:v[0-9]+]], [[VAL]], [[VAL]]273 ; GCN: v_add_f32_e32
176 ; GFX9: v_add_f32_e32190 ; GFX9: v_add_f32_e32204 ; GFX9: v_add_f32_e32
41 ; CI-DAG: v_add_f32_e32 v[[ADD0:[0-9]+]], v[[REG_Z]], v[[REG_X]]42 ; CI-DAG: v_add_f32_e32 v[[ADD1:[0-9]+]], v[[REG_W]], v[[REG_Y]]43 ; CI: v_add_f32_e32 v[[ADD2:[0-9]+]], v[[ADD1]], v[[ADD0]]67 ; CI-DAG: v_add_f32_e32 v[[ADD0:[0-9]+]], v[[REG_Z]], v[[REG_X]]68 ; CI-DAG: v_add_f32_e32 v[[ADD1:[0-9]+]], v[[REG_Y]], v[[ADD0]]
12 ; GCN: v_add_f32_e32 [[RESULT:v[0-9]+]], [[SREGA]], [[VREGB]]
10 ; SI: v_add_f32_e32 [[RESULT:v[0-9]+]], v[[HI_VREG]], v[[LO_VREG]]29 ; SI: v_add_f32_e32 [[RESULT:v[0-9]+]], v[[HI_VREG]], v[[LO_VREG]]49 ; SI: v_add_f32_e32 [[RESULT:v[0-9]+]], v[[LO_VREG]], v[[HI_VREG]]
14 ; SI: v_add_f32_e32 [[RESULT:v[0-9]+]], [[SEL]], [[TRUNC]]
30 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[RESULT:v[0-9]+]], [[C]], [[TMP]]65 ; SI-DENORM-SLOWFMAF-DAG: v_add_f32_e32 [[RESULT0:v[0-9]+]], [[C]], [[TMP]]66 ; SI-DENORM-SLOWFMAF-DAG: v_add_f32_e32 [[RESULT1:v[0-9]+]], [[D]], [[TMP]]106 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[RESULT:v[0-9]+]], [[TMP]], [[C]]496 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[TMP2:v[0-9]+]], [[TMP0]], [[TMP1]]543 ; SI-DENORM-SLOWFMAF: v_add_f32_e32 [[TMP2:v[0-9]+]], [[TMP0]], [[TMP1]]
19 v_add_f32_e32 v1, v2, v3 label