Lines Matching refs:u16
99 vmull.u16 q12, d28, d0[0]
101 vmull.u16 q13, d29, d0[0]
103 vmull.u16 q14, d30, d0[0]
105 vmull.u16 q15, d31, d0[0]
128 vmlal.u16 q12, d20, \dreg
130 vmlal.u16 q13, d21, \dreg
131 vmlal.u16 q14, d22, \dreg
132 vmlal.u16 q15, d23, \dreg
154 vmlal.u16 q12, d20, \dreg
156 vmlal.u16 q13, d21, \dreg
158 vmlal.u16 q14, d22, \dreg
160 vmlal.u16 q15, d23, \dreg
271 vmull.u16 q14, d18, d0[0]
272 vmull.u16 q15, d19, d0[0]
285 108: vmlal.u16 q14, d16, d2[0]
286 vmlal.u16 q15, d17, d2[0]
287 vmlal.u16 q14, d20, d2[0]
288 vmlal.u16 q15, d21, d2[0]
289 107: vext.u16 q12, q8, q9, #1
290 vext.u16 q13, q9, q10, #7
291 vmlal.u16 q14, d24, d1[3]
292 vmlal.u16 q15, d25, d1[3]
293 vmlal.u16 q14, d26, d1[3]
294 vmlal.u16 q15, d27, d1[3]
295 106: vext.u16 q12, q8, q9, #2
296 vext.u16 q13, q9, q10, #6
297 vmlal.u16 q14, d24, d1[2]
298 vmlal.u16 q15, d25, d1[2]
299 vmlal.u16 q14, d26, d1[2]
300 vmlal.u16 q15, d27, d1[2]
301 105: vext.u16 q12, q8, q9, #3
302 vext.u16 q13, q9, q10, #5
303 vmlal.u16 q14, d24, d1[1]
304 vmlal.u16 q15, d25, d1[1]
305 vmlal.u16 q14, d26, d1[1]
306 vmlal.u16 q15, d27, d1[1]
309 vmlal.u16 q14, d17, d1[0]
310 vmlal.u16 q15, d18, d1[0]
311 vmlal.u16 q14, d19, d1[0]
312 vmlal.u16 q15, d20, d1[0]
313 103: vext.u16 q12, q8, q9, #5
314 vext.u16 q13, q9, q10, #3
315 vmlal.u16 q14, d24, d0[3]
316 vmlal.u16 q15, d25, d0[3]
317 vmlal.u16 q14, d26, d0[3]
318 vmlal.u16 q15, d27, d0[3]
319 102: vext.u16 q12, q8, q9, #6
320 vext.u16 q13, q9, q10, #2
321 vmlal.u16 q14, d24, d0[2]
322 vmlal.u16 q15, d25, d0[2]
323 vmlal.u16 q14, d26, d0[2]
324 vmlal.u16 q15, d27, d0[2]
325 101: vext.u16 q12, q8, q9, #7
326 vext.u16 q13, q9, q10, #1
327 vmlal.u16 q14, d24, d0[1]
328 vmlal.u16 q15, d25, d0[1]
329 vmlal.u16 q14, d26, d0[1]
330 vmlal.u16 q15, d27, d0[1]
334 vqrshrn.u16 d31, q14, #FRACTION_BITS
342 vmull.u16 q14, d16, d0[0]
343 vmull.u16 q15, d17, d0[0]
366 vmlal.u16 q14, d12, d4[0]
367 vmlal.u16 q15, d13, d4[0]
368 vmlal.u16 q14, d20, d4[0]
369 vmlal.u16 q15, d21, d4[0]
370 115: vext.u16 q12, q6, q7, #1
371 vext.u16 q13, q9, q10, #7
372 vmlal.u16 q14, d24, d3[3]
373 vmlal.u16 q15, d25, d3[3]
374 vmlal.u16 q14, d26, d3[3]
375 vmlal.u16 q15, d27, d3[3]
376 114: vext.u16 q12, q6, q7, #2
377 vext.u16 q13, q9, q10, #6
378 vmlal.u16 q14, d24, d3[2]
379 vmlal.u16 q15, d25, d3[2]
380 vmlal.u16 q14, d26, d3[2]
381 vmlal.u16 q15, d27, d3[2]
382 113: vext.u16 q12, q6, q7, #3
383 vext.u16 q13, q9, q10, #5
384 vmlal.u16 q14, d24, d3[1]
385 vmlal.u16 q15, d25, d3[1]
386 vmlal.u16 q14, d26, d3[1]
387 vmlal.u16 q15, d27, d3[1]
390 vmlal.u16 q14, d13, d3[0]
391 vmlal.u16 q15, d14, d3[0]
392 vmlal.u16 q14, d19, d3[0]
393 vmlal.u16 q15, d20, d3[0]
394 111: vext.u16 q12, q6, q7, #5
395 vext.u16 q13, q9, q10, #3
396 vmlal.u16 q14, d24, d2[3]
397 vmlal.u16 q15, d25, d2[3]
398 vmlal.u16 q14, d26, d2[3]
399 vmlal.u16 q15, d27, d2[3]
400 110: vext.u16 q12, q6, q7, #6
401 vext.u16 q13, q9, q10, #2
402 vmlal.u16 q14, d24, d2[2]
403 vmlal.u16 q15, d25, d2[2]
404 vmlal.u16 q14, d26, d2[2]
405 vmlal.u16 q15, d27, d2[2]
406 109: vext.u16 q12, q6, q7, #7
407 vext.u16 q13, q9, q10, #1
408 vmlal.u16 q14, d24, d2[1]
409 vmlal.u16 q15, d25, d2[1]
410 vmlal.u16 q14, d26, d2[1]
411 vmlal.u16 q15, d27, d2[1]
414 vmlal.u16 q14, d14, d2[0]
415 vmlal.u16 q15, d15, d2[0]
416 vmlal.u16 q14, d18, d2[0]
417 vmlal.u16 q15, d19, d2[0]
418 107: vext.u16 q12, q7, q8, #1
419 vext.u16 q13, q8, q9, #7
420 vmlal.u16 q14, d24, d1[3]
421 vmlal.u16 q15, d25, d1[3]
422 vmlal.u16 q14, d26, d1[3]
423 vmlal.u16 q15, d27, d1[3]
424 106: vext.u16 q12, q7, q8, #2
425 vext.u16 q13, q8, q9, #6
426 vmlal.u16 q14, d24, d1[2]
427 vmlal.u16 q15, d25, d1[2]
428 vmlal.u16 q14, d26, d1[2]
429 vmlal.u16 q15, d27, d1[2]
430 105: vext.u16 q12, q7, q8, #3
431 vext.u16 q13, q8, q9, #5
432 vmlal.u16 q14, d24, d1[1]
433 vmlal.u16 q15, d25, d1[1]
434 vmlal.u16 q14, d26, d1[1]
435 vmlal.u16 q15, d27, d1[1]
438 vmlal.u16 q14, d15, d1[0]
439 vmlal.u16 q15, d16, d1[0]
440 vmlal.u16 q14, d17, d1[0]
441 vmlal.u16 q15, d18, d1[0]
442 103: vext.u16 q12, q7, q8, #5
443 vext.u16 q13, q8, q9, #3
444 vmlal.u16 q14, d24, d0[3]
445 vmlal.u16 q15, d25, d0[3]
446 vmlal.u16 q14, d26, d0[3]
447 vmlal.u16 q15, d27, d0[3]
448 102: vext.u16 q12, q7, q8, #6
449 vext.u16 q13, q8, q9, #2
450 vmlal.u16 q14, d24, d0[2]
451 vmlal.u16 q15, d25, d0[2]
452 vmlal.u16 q14, d26, d0[2]
453 vmlal.u16 q15, d27, d0[2]
454 101: vext.u16 q12, q7, q8, #7
455 vext.u16 q13, q8, q9, #1
456 vmlal.u16 q14, d24, d0[1]
457 vmlal.u16 q15, d25, d0[1]
458 vmlal.u16 q14, d26, d0[1]
459 vmlal.u16 q15, d27, d0[1]
463 vqrshrn.u16 d31, q14, #FRACTION_BITS
473 vext.u16 q12, q6, q7, #7
474 vmull.u16 q14, d24, d0[0]
475 vmull.u16 q15, d25, d0[0]
505 125: vext.u16 q12, q3, q4, #6
506 vext.u16 q13, q10, q11, #0
507 vmlal.u16 q14, d24, d6[1]
508 vmlal.u16 q15, d25, d6[1]
509 vmlal.u16 q14, d26, d6[1]
510 vmlal.u16 q15, d27, d6[1]
511 124: vext.u16 q12, q3, q4, #7
512 vext.u16 q13, q9, q10, #7
513 vmlal.u16 q14, d24, d6[0]
514 vmlal.u16 q15, d25, d6[0]
515 vmlal.u16 q14, d26, d6[0]
516 vmlal.u16 q15, d27, d6[0]
517 123: vext.u16 q12, q4, q5, #0
518 vext.u16 q13, q9, q10, #6
519 vmlal.u16 q14, d24, d5[3]
520 vmlal.u16 q15, d25, d5[3]
521 vmlal.u16 q14, d26, d5[3]
522 vmlal.u16 q15, d27, d5[3]
523 122: vext.u16 q12, q4, q5, #1
524 vext.u16 q13, q9, q10, #5
525 vmlal.u16 q14, d24, d5[2]
526 vmlal.u16 q15, d25, d5[2]
527 vmlal.u16 q14, d26, d5[2]
528 vmlal.u16 q15, d27, d5[2]
529 121: vext.u16 q12, q4, q5, #2
530 vext.u16 q13, q9, q10, #4
531 vmlal.u16 q14, d24, d5[1]
532 vmlal.u16 q15, d25, d5[1]
533 vmlal.u16 q14, d26, d5[1]
534 vmlal.u16 q15, d27, d5[1]
535 120: vext.u16 q12, q4, q5, #3
536 vext.u16 q13, q9, q10, #3
537 vmlal.u16 q14, d24, d5[0]
538 vmlal.u16 q15, d25, d5[0]
539 vmlal.u16 q14, d26, d5[0]
540 vmlal.u16 q15, d27, d5[0]
541 119: vext.u16 q12, q4, q5, #4
542 vext.u16 q13, q9, q10, #2
543 vmlal.u16 q14, d24, d4[3]
544 vmlal.u16 q15, d25, d4[3]
545 vmlal.u16 q14, d26, d4[3]
546 vmlal.u16 q15, d27, d4[3]
547 118: vext.u16 q12, q4, q5, #5
548 vext.u16 q13, q9, q10, #1
549 vmlal.u16 q14, d24, d4[2]
550 vmlal.u16 q15, d25, d4[2]
551 vmlal.u16 q14, d26, d4[2]
552 vmlal.u16 q15, d27, d4[2]
553 117: vext.u16 q12, q4, q5, #6
554 vext.u16 q13, q9, q10, #0
555 vmlal.u16 q14, d24, d4[1]
556 vmlal.u16 q15, d25, d4[1]
557 vmlal.u16 q14, d26, d4[1]
558 vmlal.u16 q15, d27, d4[1]
559 116: vext.u16 q12, q4, q5, #7
560 vext.u16 q13, q8, q9, #7
561 vmlal.u16 q14, d24, d4[0]
562 vmlal.u16 q15, d25, d4[0]
563 vmlal.u16 q14, d26, d4[0]
564 vmlal.u16 q15, d27, d4[0]
565 115: vext.u16 q12, q5, q6, #0
566 vext.u16 q13, q8, q9, #6
567 vmlal.u16 q14, d24, d3[3]
568 vmlal.u16 q15, d25, d3[3]
569 vmlal.u16 q14, d26, d3[3]
570 vmlal.u16 q15, d27, d3[3]
571 114: vext.u16 q12, q5, q6, #1
572 vext.u16 q13, q8, q9, #5
573 vmlal.u16 q14, d24, d3[2]
574 vmlal.u16 q15, d25, d3[2]
575 vmlal.u16 q14, d26, d3[2]
576 vmlal.u16 q15, d27, d3[2]
577 113: vext.u16 q12, q5, q6, #2
578 vext.u16 q13, q8, q9, #4
579 vmlal.u16 q14, d24, d3[1]
580 vmlal.u16 q15, d25, d3[1]
581 vmlal.u16 q14, d26, d3[1]
582 vmlal.u16 q15, d27, d3[1]
583 112: vext.u16 q12, q5, q6, #3
584 vext.u16 q13, q8, q9, #3
585 vmlal.u16 q14, d24, d3[0]
586 vmlal.u16 q15, d25, d3[0]
587 vmlal.u16 q14, d26, d3[0]
588 vmlal.u16 q15, d27, d3[0]
589 111: vext.u16 q12, q5, q6, #4
590 vext.u16 q13, q8, q9, #2
591 vmlal.u16 q14, d24, d2[3]
592 vmlal.u16 q15, d25, d2[3]
593 vmlal.u16 q14, d26, d2[3]
594 vmlal.u16 q15, d27, d2[3]
595 110: vext.u16 q12, q5, q6, #5
596 vext.u16 q13, q8, q9, #1
597 vmlal.u16 q14, d24, d2[2]
598 vmlal.u16 q15, d25, d2[2]
599 vmlal.u16 q14, d26, d2[2]
600 vmlal.u16 q15, d27, d2[2]
601 109: vext.u16 q12, q5, q6, #6
602 vext.u16 q13, q8, q9, #0
603 vmlal.u16 q14, d24, d2[1]
604 vmlal.u16 q15, d25, d2[1]
605 vmlal.u16 q14, d26, d2[1]
606 vmlal.u16 q15, d27, d2[1]
607 108: vext.u16 q12, q5, q6, #7
608 vext.u16 q13, q7, q8, #7
609 vmlal.u16 q14, d24, d2[0]
610 vmlal.u16 q15, d25, d2[0]
611 vmlal.u16 q14, d26, d2[0]
612 vmlal.u16 q15, d27, d2[0]
613 107: vext.u16 q12, q6, q7, #0
614 vext.u16 q13, q7, q8, #6
615 vmlal.u16 q14, d24, d1[3]
616 vmlal.u16 q15, d25, d1[3]
617 vmlal.u16 q14, d26, d1[3]
618 vmlal.u16 q15, d27, d1[3]
619 106: vext.u16 q12, q6, q7, #1
620 vext.u16 q13, q7, q8, #5
621 vmlal.u16 q14, d24, d1[2]
622 vmlal.u16 q15, d25, d1[2]
623 vmlal.u16 q14, d26, d1[2]
624 vmlal.u16 q15, d27, d1[2]
625 105: vext.u16 q12, q6, q7, #2
626 vext.u16 q13, q7, q8, #4
627 vmlal.u16 q14, d24, d1[1]
628 vmlal.u16 q15, d25, d1[1]
629 vmlal.u16 q14, d26, d1[1]
630 vmlal.u16 q15, d27, d1[1]
631 104: vext.u16 q12, q6, q7, #3
632 vext.u16 q13, q7, q8, #3
633 vmlal.u16 q14, d24, d1[0]
634 vmlal.u16 q15, d25, d1[0]
635 vmlal.u16 q14, d26, d1[0]
636 vmlal.u16 q15, d27, d1[0]
637 103: vext.u16 q12, q6, q7, #4
638 vext.u16 q13, q7, q8, #2
639 vmlal.u16 q14, d24, d0[3]
640 vmlal.u16 q15, d25, d0[3]
641 vmlal.u16 q14, d26, d0[3]
642 vmlal.u16 q15, d27, d0[3]
643 102: vext.u16 q12, q6, q7, #5
644 vext.u16 q13, q7, q8, #1
645 vmlal.u16 q14, d24, d0[2]
646 vmlal.u16 q15, d25, d0[2]
647 vmlal.u16 q14, d26, d0[2]
648 vmlal.u16 q15, d27, d0[2]
649 101: vext.u16 q12, q6, q7, #6
650 vext.u16 q13, q7, q8, #0
651 vmlal.u16 q14, d24, d0[1]
652 vmlal.u16 q15, d25, d0[1]
653 vmlal.u16 q14, d26, d0[1]
654 vmlal.u16 q15, d27, d0[1]
658 vqrshrn.u16 d31, q14, #FRACTION_BITS
672 vmull.u16 q14, d14, d0[0]
673 vmull.u16 q15, d15, d0[0]
684 106: vmlal.u16 q14, d8, d1[2]
685 vmlal.u16 q15, d9, d1[2]
686 vmlal.u16 q14, d20, d1[2]
687 vmlal.u16 q15, d21, d1[2]
688 105: vmlal.u16 q14, d9, d1[1]
689 vmlal.u16 q15, d10, d1[1]
690 vmlal.u16 q14, d19, d1[1]
691 vmlal.u16 q15, d20, d1[1]
692 104: vmlal.u16 q14, d10, d1[0]
693 vmlal.u16 q15, d11, d1[0]
694 vmlal.u16 q14, d18, d1[0]
695 vmlal.u16 q15, d19, d1[0]
696 103: vmlal.u16 q14, d11, d0[3]
697 vmlal.u16 q15, d12, d0[3]
698 vmlal.u16 q14, d17, d0[3]
699 vmlal.u16 q15, d18, d0[3]
700 102: vmlal.u16 q14, d12, d0[2]
701 vmlal.u16 q15, d13, d0[2]
702 vmlal.u16 q14, d16, d0[2]
703 vmlal.u16 q15, d17, d0[2]
704 101: vmlal.u16 q14, d13, d0[1]
705 vmlal.u16 q15, d14, d0[1]
706 vmlal.u16 q14, d15, d0[1]
707 vmlal.u16 q15, d16, d0[1]
711 vqrshrn.u16 d31, q14, #FRACTION_BITS
723 vmull.u16 q14, d8, d0[0]
724 vmull.u16 q15, d9, d0[0]
743 vld1.u16 {d24,d25}, [r12:128]
744 vmlal.u16 q14, d24, d3[0]
745 vmlal.u16 q15, d25, d3[0]
746 vmlal.u16 q14, d20, d3[0]
747 vmlal.u16 q15, d21, d3[0]
750 vld1.u16 {d24}, [r12:64]!
752 vld1.u16 {d25}, [r12:64]
753 vmlal.u16 q14, d24, d2[3]
754 vmlal.u16 q15, d25, d2[3]
755 vmlal.u16 q14, d19, d2[3]
756 vmlal.u16 q15, d20, d2[3]
759 vld1.u16 {d24,d25}, [r12:128]
760 vmlal.u16 q14, d24, d2[2]
761 vmlal.u16 q15, d25, d2[2]
762 vmlal.u16 q14, d18, d2[2]
763 vmlal.u16 q15, d19, d2[2]
766 vld1.u16 {d24}, [r12:64]!
768 vld1.u16 {d25}, [r12:64]
769 vmlal.u16 q14, d24, d2[1]
770 vmlal.u16 q15, d25, d2[1]
771 vmlal.u16 q14, d17, d2[1]
772 vmlal.u16 q15, d18, d2[1]
775 vld1.u16 {d24,d25}, [r12:128]
776 vmlal.u16 q14, d24, d2[0]
777 vmlal.u16 q15, d25, d2[0]
778 vmlal.u16 q14, d16, d2[0]
779 vmlal.u16 q15, d17, d2[0]
782 vld1.u16 {d24}, [r12:64]!
784 vld1.u16 {d25}, [r12:64]
785 vmlal.u16 q14, d24, d1[3]
786 vmlal.u16 q15, d25, d1[3]
787 vmlal.u16 q14, d15, d1[3]
788 vmlal.u16 q15, d16, d1[3]
791 vld1.u16 {d24,d25}, [r12:128]
792 vmlal.u16 q14, d24, d1[2]
793 vmlal.u16 q15, d25, d1[2]
794 vmlal.u16 q14, d14, d1[2]
795 vmlal.u16 q15, d15, d1[2]
798 vld1.u16 {d24}, [r12:64]!
800 vld1.u16 {d25}, [r12:64]
801 vmlal.u16 q14, d24, d1[1]
802 vmlal.u16 q15, d25, d1[1]
803 vmlal.u16 q14, d13, d1[1]
804 vmlal.u16 q15, d14, d1[1]
807 vld1.u16 {d24,d25}, [r12:128]
808 vmlal.u16 q14, d24, d1[0]
809 vmlal.u16 q15, d25, d1[0]
810 vmlal.u16 q14, d12, d1[0]
811 vmlal.u16 q15, d13, d1[0]
814 vld1.u16 {d24}, [r12:64]!
816 vld1.u16 {d25}, [r12:64]
817 vmlal.u16 q14, d24, d0[3]
818 vmlal.u16 q15, d25, d0[3]
819 vmlal.u16 q14, d11, d0[3]
820 vmlal.u16 q15, d12, d0[3]
823 vld1.u16 {d24,d25}, [r12:128]
824 vmlal.u16 q14, d24, d0[2]
825 vmlal.u16 q15, d25, d0[2]
826 vmlal.u16 q14, d10, d0[2]
827 vmlal.u16 q15, d11, d0[2]
830 vld1.u16 {d24}, [r12:64]
831 vmlal.u16 q14, d24, d0[1]
832 vmlal.u16 q15, d8, d0[1]
833 vmlal.u16 q14, d9, d0[1]
834 vmlal.u16 q15, d10, d0[1]
838 vqrshrn.u16 d31, q14, #FRACTION_BITS
854 vld1.u16 {d24}, [r12:64]!
856 vld1.u16 {d25}, [r12:64]
857 vmull.u16 q14, d24, d0[0]
858 vmull.u16 q15, d25, d0[0]
890 vld1.u16 {d24,d25}, [r12:128]
891 vmlal.u16 q14, d24, d6[1]
892 vmlal.u16 q15, d25, d6[1]
893 vmlal.u16 q14, d20, d6[1]
894 vmlal.u16 q15, d21, d6[1]
897 vld1.u16 {d24}, [r12:64]!
899 vld1.u16 {d25}, [r12]
900 vmlal.u16 q14, d24, d6[0]
901 vmlal.u16 q15, d25, d6[0]
902 vmlal.u16 q14, d19, d6[0]
903 vmlal.u16 q15, d20, d6[0]
906 vld1.u16 {d24,d25}, [r12:128]
907 vmlal.u16 q14, d24, d5[3]
908 vmlal.u16 q15, d25, d5[3]
909 vmlal.u16 q14, d18, d5[3]
910 vmlal.u16 q15, d19, d5[3]
913 vld1.u16 {d24}, [r12:64]!
915 vld1.u16 {d25}, [r12]
916 vmlal.u16 q14, d24, d5[2]
917 vmlal.u16 q15, d25, d5[2]
918 vmlal.u16 q14, d17, d5[2]
919 vmlal.u16 q15, d18, d5[2]
922 vld1.u16 {d24,d25}, [r12:128]
923 vmlal.u16 q14, d24, d5[1]
924 vmlal.u16 q15, d25, d5[1]
925 vmlal.u16 q14, d16, d5[1]
926 vmlal.u16 q15, d17, d5[1]
929 vld1.u16 {d24}, [r12:64]!
931 vld1.u16 {d25}, [r12]
932 vmlal.u16 q14, d24, d5[0]
933 vmlal.u16 q15, d25, d5[0]
934 vmlal.u16 q14, d15, d5[0]
935 vmlal.u16 q15, d16, d5[0]
938 vld1.u16 {d24,d25}, [r12:128]
939 vmlal.u16 q14, d24, d4[3]
940 vmlal.u16 q15, d25, d4[3]
941 vmlal.u16 q14, d14, d4[3]
942 vmlal.u16 q15, d15, d4[3]
945 vld1.u16 {d24}, [r12:64]!
947 vld1.u16 {d25}, [r12]
948 vmlal.u16 q14, d24, d4[2]
949 vmlal.u16 q15, d25, d4[2]
950 vmlal.u16 q14, d13, d4[2]
951 vmlal.u16 q15, d14, d4[2]
954 vld1.u16 {d24,d25}, [r12:128]
955 vmlal.u16 q14, d24, d4[1]
956 vmlal.u16 q15, d25, d4[1]
957 vmlal.u16 q14, d12, d4[1]
958 vmlal.u16 q15, d13, d4[1]
961 vld1.u16 {d24}, [r12:64]!
963 vld1.u16 {d25}, [r12]
964 vmlal.u16 q14, d24, d4[0]
965 vmlal.u16 q15, d25, d4[0]
966 vmlal.u16 q14, d11, d4[0]
967 vmlal.u16 q15, d12, d4[0]
970 vld1.u16 {d24,d25}, [r12:128]
971 vmlal.u16 q14, d24, d3[3]
972 vmlal.u16 q15, d25, d3[3]
973 vmlal.u16 q14, d10, d3[3]
974 vmlal.u16 q15, d11, d3[3]
977 vld1.u16 {d24}, [r12:64]!
979 vld1.u16 {d25}, [r12]
980 vmlal.u16 q14, d24, d3[2]
981 vmlal.u16 q15, d25, d3[2]
982 vmlal.u16 q14, d9, d3[2]
983 vmlal.u16 q15, d10, d3[2]
986 vld1.u16 {d24,d25}, [r12:128]
987 vmlal.u16 q14, d24, d3[1]
988 vmlal.u16 q15, d25, d3[1]
989 vmlal.u16 q14, d8, d3[1]
990 vmlal.u16 q15, d9, d3[1]
993 vld1.u16 {d24}, [r12:64]!
995 vld1.u16 {d25}, [r12]
998 vld1.u16 {d26}, [r12:64]
999 vmlal.u16 q14, d24, d3[0]
1000 vmlal.u16 q15, d25, d3[0]
1001 vmlal.u16 q14, d26, d3[0] @ Could be d7, without the load, right?
1002 vmlal.u16 q15, d8, d3[0]
1005 vld1.u16 {d24,d25}, [r12:128]
1008 vld1.u16 {d26,d27}, [r12:128]
1009 vmlal.u16 q14, d24, d2[3]
1010 vmlal.u16 q15, d25, d2[3]
1011 vmlal.u16 q14, d26, d2[3]
1012 vmlal.u16 q15, d27, d2[3]
1015 vld1.u16 {d24}, [r12:64]!
1017 vld1.u16 {d25}, [r12]
1020 vld1.u16 {d26}, [r12:64]!
1022 vld1.u16 {d27}, [r12:64]
1023 vmlal.u16 q14, d24, d2[2]
1024 vmlal.u16 q15, d25, d2[2]
1025 vmlal.u16 q14, d26, d2[2]
1026 vmlal.u16 q15, d27, d2[2]
1029 vld1.u16 {d24,d25}, [r12:128]
1032 vld1.u16 {d26,d27}, [r12:128]
1033 vmlal.u16 q14, d24, d2[1]
1034 vmlal.u16 q15, d25, d2[1]
1035 vmlal.u16 q14, d26, d2[1]
1036 vmlal.u16 q15, d27, d2[1]
1039 vld1.u16 {d24}, [r12:64]!
1041 vld1.u16 {d25}, [r12]
1044 vld1.u16 {d26}, [r12:64]!
1046 vld1.u16 {d27}, [r12:64]
1047 vmlal.u16 q14, d24, d2[0]
1048 vmlal.u16 q15, d25, d2[0]
1049 vmlal.u16 q14, d26, d2[0]
1050 vmlal.u16 q15, d27, d2[0]
1053 vld1.u16 {d24,d25}, [r12:128]
1056 vld1.u16 {d26,d27}, [r12:128]
1057 vmlal.u16 q14, d24, d1[3]
1058 vmlal.u16 q15, d25, d1[3]
1059 vmlal.u16 q14, d26, d1[3]
1060 vmlal.u16 q15, d27, d1[3]
1063 vld1.u16 {d24}, [r12:64]!
1065 vld1.u16 {d25}, [r12]
1068 vld1.u16 {d26}, [r12:64]!
1070 vld1.u16 {d27}, [r12:64]
1071 vmlal.u16 q14, d24, d1[2]
1072 vmlal.u16 q15, d25, d1[2]
1073 vmlal.u16 q14, d26, d1[2]
1074 vmlal.u16 q15, d27, d1[2]
1077 vld1.u16 {d24,d25}, [r12:128]
1080 vld1.u16 {d26,d27}, [r12:128]
1081 vmlal.u16 q14, d24, d1[1]
1082 vmlal.u16 q15, d25, d1[1]
1083 vmlal.u16 q14, d26, d1[1]
1084 vmlal.u16 q15, d27, d1[1]
1087 vld1.u16 {d24}, [r12:64]!
1089 vld1.u16 {d25}, [r12]
1092 vld1.u16 {d26}, [r12:64]!
1094 vld1.u16 {d27}, [r12:64]
1095 vmlal.u16 q14, d24, d1[0]
1096 vmlal.u16 q15, d25, d1[0]
1097 vmlal.u16 q14, d26, d1[0]
1098 vmlal.u16 q15, d27, d1[0]
1101 vld1.u16 {d24,d25}, [r12:128]
1104 vld1.u16 {d26,d27}, [r12:128]
1105 vmlal.u16 q14, d24, d0[3]
1106 vmlal.u16 q15, d25, d0[3]
1107 vmlal.u16 q14, d26, d0[3]
1108 vmlal.u16 q15, d27, d0[3]
1111 vld1.u16 {d24}, [r12:64]!
1113 vld1.u16 {d25}, [r12]
1116 vld1.u16 {d26}, [r12:64]!
1118 vld1.u16 {d27}, [r12:64]
1119 vmlal.u16 q14, d24, d0[2]
1120 vmlal.u16 q15, d25, d0[2]
1121 vmlal.u16 q14, d26, d0[2]
1122 vmlal.u16 q15, d27, d0[2]
1125 vld1.u16 {d24,d25}, [r12:128]!
1127 vld1.u16 {d26,d27}, [r12:128]
1128 vmlal.u16 q14, d24, d0[1]
1129 vmlal.u16 q15, d25, d0[1]
1130 vmlal.u16 q14, d26, d0[1]
1131 vmlal.u16 q15, d27, d0[1]
1135 vqrshrn.u16 d31, q14, #FRACTION_BITS
1169 vdup.u16 q8, d20[0]
1170 vdup.u16 q9, d20[0]
1176 vst1.u16 {q10,q11}, [sp]
1179 vst1.u16 {q8,q9}, [sp]
1180 vld1.u16 {q10,q11}, [r12]
1188 vmov.u16 d16, d20
1189 vmov.u16 d17, d20
1190 vmov.u16 d18, d20
1191 vmov.u16 d19, d20
1197 vst1.u16 {q10-q11}, [sp]
1200 vst1.u16 {q8,q9}, [sp]
1201 vld1.u16 {q10,q11}, [r12]
1220 vdup.u16 q12, d23[3]
1221 vdup.u16 q13, d23[3]
1225 vst1.u16 {q12,q13}, [sp]
1228 vst1.u16 {q10,q11}, [sp]
1229 vld1.u16 {q10,q11}, [r12]
1233 vdup.u16 q12, d23[3]
1234 vdup.u16 q13, d23[3]
1245 vmov.u16 d24, d23
1246 vmov.u16 d25, d23
1247 vmov.u16 d26, d23
1248 vmov.u16 d27, d23
1252 vst1.u16 {q12-q13}, [sp]
1255 vst1.u16 {q10,q11}, [sp]
1256 vld1.u16 {q10,q11}, [r12]
1260 vmov.u16 d24, d23
1261 vmov.u16 d25, d23
1262 vmov.u16 d26, d23
1263 vmov.u16 d27, d23
1280 vst1.u16 {q10,q11}, [sp]
1282 vld1.u16 {d24[],d25[]}, [r12]
1283 vld1.u16 {d26[],d27[]}, [r12]
1284 vst1.u16 {q12,q13}, [r12]
1285 vld1.u16 {q10,q11}, [sp]
1288 1: vdup.u16 q12, d23[3]
1289 vdup.u16 q13, d23[3]
1298 vst1.u16 {q10,q11}, [sp]
1304 vst1.u16 {q12,q13}, [r12]
1305 vld1.u16 {q10,q11}, [sp]
1308 1: vmov.u16 d24, d23
1309 vmov.u16 d25, d23
1310 vmov.u16 d26, d23
1311 vmov.u16 d27, d23
1332 vst1.u16 {\sra,\srb}, [r9:128]!
1336 vmov.u16 \rb, \srb_hi
1340 vmov.u16 \ra, \sra
1343 vmov.u16 \rb, \srb
1648 vdup.u16 q10, d19[3]
1649 vdup.u16 q11, d19[3]
1669 vdup.u16 q11, d23[3]
1688 vst1.u16 {d31[0]}, [r0]!
1763 vld1.u16 {d0,d1,d2,d3}, [r12]!
1764 vld1.u16 {d4,d5,d6}, [r12]!
1812 vld1.u16 {d0,d1,d2,d3}, [r12]!
1813 vld1.u16 {d4,d5,d6}, [r12]!