Lines Matching refs:SEXT
15 // CHECK: %[[SEXT:.*]] = llvm.sext %{{.*}} : !llvm.i16 to !llvm.i32
16 // CHECK: llvm.ashr %{{.*}}, %[[SEXT]] : !llvm.i32
33 // CHECK: %[[SEXT:.*]] = llvm.sext %{{.*}} : !llvm.vec<4 x i32> to !llvm.vec<4 x i64>
34 // CHECK: llvm.ashr %{{.*}}, %[[SEXT]] : !llvm.vec<4 x i64>
55 // CHECK: %[[SEXT:.*]] = llvm.sext %{{.*}} : !llvm.i16 to !llvm.i32
56 // CHECK: llvm.lshr %{{.*}}, %[[SEXT]] : !llvm.i32
73 // CHECK: %[[SEXT:.*]] = llvm.sext %{{.*}} : !llvm.vec<4 x i32> to !llvm.vec<4 x i64>
74 // CHECK: llvm.lshr %{{.*}}, %[[SEXT]] : !llvm.vec<4 x i64>
95 // CHECK: %[[SEXT:.*]] = llvm.sext %{{.*}} : !llvm.i16 to !llvm.i32
96 // CHECK: llvm.shl %{{.*}}, %[[SEXT]] : !llvm.i32
113 // CHECK: %[[SEXT:.*]] = llvm.sext %{{.*}} : !llvm.vec<4 x i32> to !llvm.vec<4 x i64>
114 // CHECK: llvm.shl %{{.*}}, %[[SEXT]] : !llvm.vec<4 x i64>