Lines Matching refs:lanes0
494 unsigned lanes0 = lanes0_temp; in pan_pack_add_isub_v2u16() local
495 assert(lanes0 < 2); in pan_pack_add_isub_v2u16()
509 if (((lanes0 == 0) || (lanes0 == 1)) && ((lanes1 == 0) || (lanes1 == 1))) { in pan_pack_add_isub_v2u16()
521 if (lanes0 == 0) derived_10 = 0; in pan_pack_add_isub_v2u16()
522 else if (lanes0 == 1) derived_10 = 1; in pan_pack_add_isub_v2u16()
526 } else if ((lanes0 == 0) && ((lanes1 == 2) || (lanes1 == 3))) { in pan_pack_add_isub_v2u16()
538 } else if ((lanes0 == 0) && ((lanes1 == 4) || (lanes1 == 5))) { in pan_pack_add_isub_v2u16()
2068 unsigned lanes0 = lanes0_temp; in pan_pack_add_isub_v4u8() local
2069 assert(lanes0 < 8); in pan_pack_add_isub_v4u8()
2084 if ((lanes0 == 0) && (lanes1 == 0)) { in pan_pack_add_isub_v4u8()
2091 … } else if ((lanes0 == 0) && ((lanes1 == 1) || (lanes1 == 2) || (lanes1 == 3) || (lanes1 == 4))) { in pan_pack_add_isub_v4u8()
2105 } else if ((lanes0 == 0) && ((lanes1 == 5) || (lanes1 == 6))) { in pan_pack_add_isub_v4u8()
2781 unsigned lanes0 = lanes0_temp; in pan_pack_add_iadd_v4s8() local
2782 assert(lanes0 < 8); in pan_pack_add_iadd_v4s8()
2797 if ((lanes0 == 0) && (lanes1 == 0)) { in pan_pack_add_iadd_v4s8()
2799 … } else if ((lanes0 == 0) && ((lanes1 == 1) || (lanes1 == 2) || (lanes1 == 3) || (lanes1 == 4))) { in pan_pack_add_iadd_v4s8()
2808 } else if ((lanes0 == 0) && ((lanes1 == 5) || (lanes1 == 6))) { in pan_pack_add_iadd_v4s8()
3097 unsigned lanes0 = lanes0_temp; in pan_pack_add_iadd_v2u16() local
3098 assert(lanes0 < 2); in pan_pack_add_iadd_v2u16()
3112 if (((lanes0 == 0) || (lanes0 == 1)) && ((lanes1 == 0) || (lanes1 == 1))) { in pan_pack_add_iadd_v2u16()
3124 if (lanes0 == 0) derived_10 = 0; in pan_pack_add_iadd_v2u16()
3125 else if (lanes0 == 1) derived_10 = 1; in pan_pack_add_iadd_v2u16()
3129 } else if ((lanes0 == 0) && ((lanes1 == 2) || (lanes1 == 3))) { in pan_pack_add_iadd_v2u16()
3141 } else if ((lanes0 == 0) && ((lanes1 == 4) || (lanes1 == 5))) { in pan_pack_add_iadd_v2u16()
3242 unsigned lanes0 = lanes0_temp; in pan_pack_add_isub_v2s16() local
3243 assert(lanes0 < 2); in pan_pack_add_isub_v2s16()
3257 if (((lanes0 == 0) || (lanes0 == 1)) && ((lanes1 == 0) || (lanes1 == 1))) { in pan_pack_add_isub_v2s16()
3264 if (lanes0 == 0) derived_10 = 0; in pan_pack_add_isub_v2s16()
3265 else if (lanes0 == 1) derived_10 = 1; in pan_pack_add_isub_v2s16()
3269 } else if ((lanes0 == 0) && ((lanes1 == 2) || (lanes1 == 3))) { in pan_pack_add_isub_v2s16()
3276 } else if ((lanes0 == 0) && ((lanes1 == 4) || (lanes1 == 5))) { in pan_pack_add_isub_v2s16()
5879 unsigned lanes0 = lanes0_temp; in pan_pack_add_iadd_v2s16() local
5880 assert(lanes0 < 2); in pan_pack_add_iadd_v2s16()
5894 if (((lanes0 == 0) || (lanes0 == 1)) && ((lanes1 == 0) || (lanes1 == 1))) { in pan_pack_add_iadd_v2s16()
5901 if (lanes0 == 0) derived_10 = 0; in pan_pack_add_iadd_v2s16()
5902 else if (lanes0 == 1) derived_10 = 1; in pan_pack_add_iadd_v2s16()
5906 } else if ((lanes0 == 0) && ((lanes1 == 2) || (lanes1 == 3))) { in pan_pack_add_iadd_v2s16()
5913 } else if ((lanes0 == 0) && ((lanes1 == 4) || (lanes1 == 5))) { in pan_pack_add_iadd_v2s16()
7258 unsigned lanes0 = lanes0_temp; in pan_pack_add_isub_v4s8() local
7259 assert(lanes0 < 8); in pan_pack_add_isub_v4s8()
7274 if ((lanes0 == 0) && (lanes1 == 0)) { in pan_pack_add_isub_v4s8()
7276 … } else if ((lanes0 == 0) && ((lanes1 == 1) || (lanes1 == 2) || (lanes1 == 3) || (lanes1 == 4))) { in pan_pack_add_isub_v4s8()
7285 } else if ((lanes0 == 0) && ((lanes1 == 5) || (lanes1 == 6))) { in pan_pack_add_isub_v4s8()
7662 unsigned lanes0 = lanes0_temp; in pan_pack_add_iadd_v4u8() local
7663 assert(lanes0 < 8); in pan_pack_add_iadd_v4u8()
7678 if ((lanes0 == 0) && (lanes1 == 0)) { in pan_pack_add_iadd_v4u8()
7685 … } else if ((lanes0 == 0) && ((lanes1 == 1) || (lanes1 == 2) || (lanes1 == 3) || (lanes1 == 4))) { in pan_pack_add_iadd_v4u8()
7699 } else if ((lanes0 == 0) && ((lanes1 == 5) || (lanes1 == 6))) { in pan_pack_add_iadd_v4u8()