Home
last modified time | relevance | path

Searched refs:STORE_RAW (Results 1 – 25 of 61) sorted by relevance

123

/external/llvm-project/llvm/test/CodeGen/AMDGPU/
Dfmaxnum.r600.ll4 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
13 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
23 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
35 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
36 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
52 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
53 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
54 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT3:T[0-9]+]]
55 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT4:T[0-9]+]]
79 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
[all …]
Dfminnum.r600.ll4 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
13 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
23 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
35 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
36 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
52 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
53 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
54 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT3:T[0-9]+]]
55 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT4:T[0-9]+]]
79 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
[all …]
Dfceil.ll14 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
25 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
39 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT1:T[0-9]+]]{{\.[XYZW]}}
40 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT2:T[0-9]+]]{{\.[XYZW]}}
55 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
75 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT1:T[0-9]+]]{{\.[XYZW]}}
76 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT2:T[0-9]+]]{{\.[XYZW]}}
108 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT1:T[0-9]+]]{{\.[XYZW]}}
109 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT2:T[0-9]+]]{{\.[XYZW]}}
110 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT3:T[0-9]+]]{{\.[XYZW]}}
[all …]
Dstore-global.ll85 ; EG: MEM_RAT_CACHELESS STORE_RAW
132 ; EG: MEM_RAT_CACHELESS STORE_RAW
149 ; EG-NOT: MEM_RAT_CACHELESS STORE_RAW
169 ; EG: MEM_RAT_CACHELESS STORE_RAW
188 ; EG-NOT: MEM_RAT_CACHELESS STORE_RAW
213 ; EG-NOT: MEM_RAT_CACHELESS STORE_RAW
232 ; EG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+\.X, T[0-9]+\.X}}, 1
245 ; EG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XY
260 ; EG: MEM_RAT_CACHELESS STORE_RAW
283 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW {{T[0-9]+\.[XYZW]}}, {{T[0-9]+\.[XYZW]}},
[all …]
Dselect.ll11 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.X
12 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.X
13 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XY
14 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XY
15 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XYZW
16 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XYZW
Dimage-resource-id.ll6 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
20 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
36 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
50 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
66 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
81 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
96 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
111 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
128 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
143 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
[all …]
Dr600.work-item-intrinsics.ll5 ; EG: MEM_RAT_CACHELESS STORE_RAW T1.X
14 ; EG: MEM_RAT_CACHELESS STORE_RAW [[REG:T[0-9]+]].X
24 ; EG: MEM_RAT_CACHELESS STORE_RAW [[REG:T[0-9]+]].X
34 ; EG: MEM_RAT_CACHELESS STORE_RAW T0.X
43 ; EG: MEM_RAT_CACHELESS STORE_RAW [[REG:T[0-9]+]].X
53 ; EG: MEM_RAT_CACHELESS STORE_RAW [[REG:T[0-9]+]].X
64 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+.[XYZW]]], [[PTR:T[0-9]+.[XYZW]]]
Dimage-attributes.ll8 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
21 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
38 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
51 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
68 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
85 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
98 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
115 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
128 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
147 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
Damdgpu.work-item-intrinsics.deprecated.ll13 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
28 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
43 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
58 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
73 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
88 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
103 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
118 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
133 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
Dcttz_zero_undef.ll20 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
33 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
50 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
70 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
110 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
123 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
161 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
190 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
204 ; EG: MEM_RAT_CACHELESS STORE_RAW
219 ; EG: MEM_RAT_CACHELESS STORE_RAW
[all …]
Dsampler-resource-id.ll4 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
16 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
28 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
Dr600.bitcast.ll12 ; EG-NEXT: MEM_RAT_CACHELESS STORE_RAW T0.XYZW, T1.X, 1
35 ; EG-NEXT: MEM_RAT_CACHELESS STORE_RAW T0.X, T1.X, 1
57 ; EG-NEXT: MEM_RAT_CACHELESS STORE_RAW T0.X, T1.X, 1
79 ; EG-NEXT: MEM_RAT_CACHELESS STORE_RAW T0.X, T1.X, 1
101 ; EG-NEXT: MEM_RAT_CACHELESS STORE_RAW T0.X, T1.X, 1
123 ; EG-NEXT: MEM_RAT_CACHELESS STORE_RAW T0.X, T1.X, 1
188 ; EG-NEXT: MEM_RAT_CACHELESS STORE_RAW T0.XY, T1.X, 1
/external/llvm/test/CodeGen/AMDGPU/
Dfmaxnum.ll15 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
27 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
42 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
63 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
64 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
97 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
98 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
99 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT3:T[0-9]+]]
100 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT4:T[0-9]+]]
128 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
[all …]
Dfminnum.ll14 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
26 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
41 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+]]
62 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
63 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
96 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT1:T[0-9]+]]
97 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT2:T[0-9]+]]
98 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT3:T[0-9]+]]
99 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT4:T[0-9]+]]
127 ; EG: MEM_RAT_CACHELESS STORE_RAW [[OUT:T[0-9]+\.[XYZW]]]
[all …]
Dfceil.ll14 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
25 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
39 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT1:T[0-9]+]]{{\.[XYZW]}}
40 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT2:T[0-9]+]]{{\.[XYZW]}}
55 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
75 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT1:T[0-9]+]]{{\.[XYZW]}}
76 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT2:T[0-9]+]]{{\.[XYZW]}}
108 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT1:T[0-9]+]]{{\.[XYZW]}}
109 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT2:T[0-9]+]]{{\.[XYZW]}}
110 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT3:T[0-9]+]]{{\.[XYZW]}}
[all …]
Dselect.ll11 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.X
12 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.X
13 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XY
14 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XY
15 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XYZW
16 ; EG-DAG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XYZW
Dimage-resource-id.ll6 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
20 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
36 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
50 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
66 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
81 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
96 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
111 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
128 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
143 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
[all …]
Dr600.work-item-intrinsics.ll4 ; EG: MEM_RAT_CACHELESS STORE_RAW T1.X
13 ; EG: MEM_RAT_CACHELESS STORE_RAW T1.Y
22 ; EG: MEM_RAT_CACHELESS STORE_RAW T1.Z
31 ; EG: MEM_RAT_CACHELESS STORE_RAW T0.X
40 ; EG: MEM_RAT_CACHELESS STORE_RAW T0.Y
49 ; EG: MEM_RAT_CACHELESS STORE_RAW T0.Z
86 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
Dimage-attributes.ll8 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
21 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
38 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
51 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
68 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
85 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
98 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
115 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
128 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
147 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
Damdgpu.work-item-intrinsics.deprecated.ll13 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
28 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
43 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
58 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
73 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
88 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
103 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
118 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
133 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
148 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
Dcttz_zero_undef.ll15 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
28 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+\.[XYZW]]]
43 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
61 ; EG: MEM_RAT_CACHELESS STORE_RAW [[RESULT:T[0-9]+]]{{\.[XYZW]}}
Dsampler-resource-id.ll4 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
16 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
28 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
Dstore.ll114 ; EG: MEM_RAT_CACHELESS STORE_RAW
127 ; EG: MEM_RAT_CACHELESS STORE_RAW
141 ; EG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+\.X, T[0-9]+\.X}}, 1
153 ; MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XYZW
165 ; EG: MEM_RAT_CACHELESS STORE_RAW
180 ; EG: MEM_RAT_CACHELESS STORE_RAW
181 ; EG-NOT: MEM_RAT_CACHELESS STORE_RAW
347 ; EG: MEM_RAT_CACHELESS STORE_RAW
366 ; EG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+}}.XYZW, T{{[0-9]+}}.X, 1
Dstore.r600.ll7 ; EG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+\.XYZW, T[0-9]+\.X}}, 1
17 ; EG: MEM_RAT_CACHELESS STORE_RAW T{{[0-9]+\.XYZW, T[0-9]+\.X}}, 1
Dllvm.r600.read.workdim.ll4 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]
24 ; EG: MEM_RAT_CACHELESS STORE_RAW [[VAL:T[0-9]+\.X]]

123