Home
last modified time | relevance | path

Searched refs:d10 (Results 1 – 25 of 542) sorted by relevance

12345678910>>...22

/external/llvm-project/llvm/test/MC/ARM/
Dvpush-vpop.s6 vpush {d8, d9, d10, d11, d12}
8 vpop {d8, d9, d10, d11, d12}
11 vpush.s8 {d8, d9, d10, d11, d12}
13 vpop.f32 {d8, d9, d10, d11, d12}
16 @ CHECK-THUMB: vpush {d8, d9, d10, d11, d12} @ encoding: [0x2d,0xed,0x0a,0x8b]
18 @ CHECK-THUMB: vpop {d8, d9, d10, d11, d12} @ encoding: [0xbd,0xec,0x0a,0x8b]
21 @ CHECK-ARM: vpush {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0x2d,0xed]
23 @ CHECK-ARM: vpop {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0xbd,0xec]
26 @ CHECK-THUMB: vpush {d8, d9, d10, d11, d12} @ encoding: [0x2d,0xed,0x0a,0x8b]
28 @ CHECK-THUMB: vpop {d8, d9, d10, d11, d12} @ encoding: [0xbd,0xec,0x0a,0x8b]
[all …]
Deh-directive-integrated-test.s40 .vsave {d8, d9, d10, d11, d12}
41 vpush {d8, d9, d10, d11, d12}
45 vpop {d8, d9, d10, d11, d12}
74 .vsave {d8, d9, d10, d11, d12}
75 vpush {d8, d9, d10, d11, d12}
79 vpop {d8, d9, d10, d11, d12}
/external/llvm/test/MC/ARM/
Dvpush-vpop.s6 vpush {d8, d9, d10, d11, d12}
8 vpop {d8, d9, d10, d11, d12}
11 vpush.s8 {d8, d9, d10, d11, d12}
13 vpop.f32 {d8, d9, d10, d11, d12}
16 @ CHECK-THUMB: vpush {d8, d9, d10, d11, d12} @ encoding: [0x2d,0xed,0x0a,0x8b]
18 @ CHECK-THUMB: vpop {d8, d9, d10, d11, d12} @ encoding: [0xbd,0xec,0x0a,0x8b]
21 @ CHECK-ARM: vpush {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0x2d,0xed]
23 @ CHECK-ARM: vpop {d8, d9, d10, d11, d12} @ encoding: [0x0a,0x8b,0xbd,0xec]
26 @ CHECK-THUMB: vpush {d8, d9, d10, d11, d12} @ encoding: [0x2d,0xed,0x0a,0x8b]
28 @ CHECK-THUMB: vpop {d8, d9, d10, d11, d12} @ encoding: [0xbd,0xec,0x0a,0x8b]
[all …]
Deh-directive-integrated-test.s40 .vsave {d8, d9, d10, d11, d12}
41 vpush {d8, d9, d10, d11, d12}
45 vpop {d8, d9, d10, d11, d12}
74 .vsave {d8, d9, d10, d11, d12}
75 vpush {d8, d9, d10, d11, d12}
79 vpop {d8, d9, d10, d11, d12}
/external/libhevc/common/arm/
Dihevc_itrans_recon_32x32.s212 vld1.16 d10,[r0],r6
231 vmull.s16 q10,d10,d0[0]
235 vmull.s16 q11,d10,d0[0]
238 vmull.s16 q8,d10,d0[0]
241 vmull.s16 q9,d10,d0[0]
281 vld1.16 d10,[r0],r6
301 vmlal.s16 q10,d10,d2[0]
305 vmlal.s16 q11,d10,d6[0]
308 vmlsl.s16 q8,d10,d6[0]
311 vmlsl.s16 q9,d10,d2[0]
[all …]
Dihevc_intra_pred_luma_vert.s210 vmov.i64 d10, #0x00000000000000ff
224 vbsl d10, d25, d16
235 vst1.8 {d10,d11}, [r5], r3
253 vmov.i64 d10, #0x00000000000000ff
265 vbsl d10, d25, d16
270 vst1.8 {d10,d11}, [r5], r3
275 vmov.i64 d10, #0x00000000000000ff
295 vbsl d10, d25, d16
300 vst1.8 {d10,d11}, [r5], r3
317 vmov.i64 d10, #0x00000000000000ff
[all …]
Dihevc_itrans_recon_16x16.s223 vld1.16 d10,[r0],r6
237 @ d10 =r0
258 vmull.s16 q6,d10,d0[0]
260 vmull.s16 q7,d10,d0[0]
262 vmull.s16 q8,d10,d0[0]
264 vmull.s16 q9,d10,d0[0]
306 vld1.16 d10,[r0],r6
345 vmlal.s16 q6,d10,d0[0]
353 vmlsl.s16 q7,d10,d0[0]
359 vmlsl.s16 q8,d10,d0[0]
[all …]
/external/llvm/test/MC/AArch64/
Dneon-scalar-shift-imm.s15 ushr d10, d17, #18
57 ursra d18, d10, #13
64 shl d7, d10, #12
110 sri d10, d12, #14
117 sli d10, d14, #12
126 sqshrn s18, d10, #31
159 uqrshrn s10, d10, #25
/external/capstone/suite/MC/AArch64/
Dneon-scalar-shift-imm.s.cs3 0x2a,0x06,0x6e,0x7f = ushr d10, d17, #18
9 0x52,0x35,0x73,0x7f = ursra d18, d10, #13
10 0x47,0x55,0x4c,0x5f = shl d7, d10, #12
23 0x8a,0x45,0x72,0x7f = sri d10, d12, #14
24 0xca,0x55,0x4c,0x7f = sli d10, d14, #12
27 0x52,0x95,0x21,0x5f = sqshrn s18, d10, #31
36 0x4a,0x9d,0x27,0x7f = uqrshrn s10, d10, #25
/external/llvm-project/llvm/test/MC/AArch64/
Dneon-scalar-shift-imm.s15 ushr d10, d17, #18
57 ursra d18, d10, #13
64 shl d7, d10, #12
110 sri d10, d12, #14
117 sli d10, d14, #12
126 sqshrn s18, d10, #31
159 uqrshrn s10, d10, #25
Dseh-packed-unwind.s342 stp d10, d11, [sp, #96]
343 .seh_save_fregp d10, 96
359 ldp d10, d11, [sp, #96]
360 .seh_save_fregp d10, 96
385 str d10, [sp, #40]
386 .seh_save_freg d10, 40
394 ldr d10, [sp, #40]
395 .seh_save_freg d10, 40
412 stp d10, d11, [sp, #24]
413 .seh_save_fregp d10, 24
[all …]
/external/vixl/examples/aarch32/
Dpi.cc50 __ Vmov(I64, d10, 0); // d10 = 0.0; in GenerateApproximatePi()
63 __ Vadd(F64, d10, d10, d6); in GenerateApproximatePi()
77 __ Vadd(F64, d10, d10, d12); in GenerateApproximatePi()
79 __ Vsub(F64, d10, d10, d11); in GenerateApproximatePi()
80 __ Vmul(F64, d0, d10, d4); in GenerateApproximatePi()
/external/llvm-project/llvm/test/tools/llvm-mca/ARM/
Dcortex-a57-neon-instructions.s935 vst1.8 {d8, d9, d10}, [r4]!
936 vst1.16 {d8, d9, d10}, [r4]!
937 vst1.32 {d8, d9, d10}, [r4]!
938 vst1.64 {d8, d9, d10}, [r4]!
939 vst1.8 {d8, d9, d10}, [r4], r6
940 vst1.16 {d8, d9, d10}, [r4], r6
941 vst1.32 {d8, d9, d10}, [r4], r6
942 vst1.64 {d8, d9, d10}, [r4], r6
943 vst1.8 {d8, d9, d10, d11}, [r4]!
944 vst1.16 {d8, d9, d10, d11}, [r4]!
[all …]
/external/capstone/suite/MC/ARM/
Dvpush-vpop.s.cs2 0x0a,0x8b,0x2d,0xed = vpush {d8, d9, d10, d11, d12}
4 0x0a,0x8b,0xbd,0xec = vpop {d8, d9, d10, d11, d12}
6 0x0a,0x8b,0x2d,0xed = vpush {d8, d9, d10, d11, d12}
8 0x0a,0x8b,0xbd,0xec = vpop {d8, d9, d10, d11, d12}
Dvpush-vpop-thumb.s.cs2 0x2d,0xed,0x0a,0x8b = vpush {d8, d9, d10, d11, d12}
4 0xbd,0xec,0x0a,0x8b = vpop {d8, d9, d10, d11, d12}
6 0x2d,0xed,0x0a,0x8b = vpush {d8, d9, d10, d11, d12}
8 0xbd,0xec,0x0a,0x8b = vpop {d8, d9, d10, d11, d12}
/external/libvpx/libvpx/vp8/common/arm/neon/
Dshortidct4x4llm_neon.c28 int16x4_t d2, d3, d4, d5, d10, d11, d12, d13; in vp8_short_idct4x4llm_neon() local
53 d10 = vqsub_s16(vget_low_s16(q3s16), vget_high_s16(q4s16)); // c1 in vp8_short_idct4x4llm_neon()
57 d3 = vqadd_s16(d13, d10); in vp8_short_idct4x4llm_neon()
58 d4 = vqsub_s16(d13, d10); in vp8_short_idct4x4llm_neon()
82 d10 = vqsub_s16(vget_low_s16(q3s16), vget_high_s16(q4s16)); // c1 in vp8_short_idct4x4llm_neon()
86 d3 = vqadd_s16(d13, d10); in vp8_short_idct4x4llm_neon()
87 d4 = vqsub_s16(d13, d10); in vp8_short_idct4x4llm_neon()
Ddequant_idct_neon.c26 int16x4_t d2, d3, d4, d5, d10, d11, d12, d13; in vp8_dequant_idct_add_neon() local
73 d10 = vqsub_s16(vget_low_s16(q3), vget_high_s16(q4)); in vp8_dequant_idct_add_neon()
77 d3 = vqadd_s16(d13, d10); in vp8_dequant_idct_add_neon()
78 d4 = vqsub_s16(d13, d10); in vp8_dequant_idct_add_neon()
101 d10 = vqsub_s16(vget_low_s16(q3), vget_high_s16(q4)); in vp8_dequant_idct_add_neon()
105 d3 = vqadd_s16(d13, d10); in vp8_dequant_idct_add_neon()
106 d4 = vqsub_s16(d13, d10); in vp8_dequant_idct_add_neon()
/external/llvm/test/CodeGen/Thumb2/
Daligned-spill.ll17 …tail call void asm sideeffect "", "~{d8},~{d9},~{d10},~{d11},~{d12},~{d13},~{d14},~{d15}"() nounwi…
29 ; NEON: vst1.64 {d8, d9, d10, d11}, [r4:128]!
39 ; NEON: vld1.64 {d8, d9, d10, d11}, [r[[R4]]:128]!
50 tail call void asm sideeffect "", "~{d8},~{d9},~{d10},~{d11},~{d12},~{d13},~{d14}"() nounwind
60 ; NEON: vst1.64 {d8, d9, d10, d11}, [r4:128]!
64 ; NEON: vld1.64 {d8, d9, d10, d11},
74 tail call void asm sideeffect "", "~{d8},~{d9},~{d10},~{d12},~{d13},~{d14},~{d15}"() nounwind
88 ; NEON: vstr d10, [r4, #16]
91 ; NEON: vldr d10, [{{.*}}, #16]
/external/llvm-project/llvm/test/CodeGen/Thumb2/
Daligned-spill.ll17 …tail call void asm sideeffect "", "~{d8},~{d9},~{d10},~{d11},~{d12},~{d13},~{d14},~{d15}"() nounwi…
29 ; NEON: vst1.64 {d8, d9, d10, d11}, [r4:128]!
39 ; NEON: vld1.64 {d8, d9, d10, d11}, [r[[R4]]:128]!
50 tail call void asm sideeffect "", "~{d8},~{d9},~{d10},~{d11},~{d12},~{d13},~{d14}"() nounwind
60 ; NEON: vst1.64 {d8, d9, d10, d11}, [r4:128]!
64 ; NEON: vld1.64 {d8, d9, d10, d11},
74 tail call void asm sideeffect "", "~{d8},~{d9},~{d10},~{d12},~{d13},~{d14},~{d15}"() nounwind
88 ; NEON: vstr d10, [r4, #16]
91 ; NEON: vldr d10, [{{.*}}, #16]
/external/vixl/test/aarch32/
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-a32.cc117 {{F32, d10, d8, d14}, false, al, "F32 d10 d8 d14", "F32_d10_d8_d14"},
122 {{F32, d15, d10, d12}, false, al, "F32 d15 d10 d12", "F32_d15_d10_d12"},
138 {{F32, d19, d10, d4}, false, al, "F32 d19 d10 d4", "F32_d19_d10_d4"},
162 {{F32, d23, d31, d10}, false, al, "F32 d23 d31 d10", "F32_d23_d31_d10"},
168 {{F32, d20, d10, d2}, false, al, "F32 d20 d10 d2", "F32_d20_d10_d2"},
173 {{F32, d18, d8, d10}, false, al, "F32 d18 d8 d10", "F32_d18_d8_d10"},
188 {{F32, d4, d10, d9}, false, al, "F32 d4 d10 d9", "F32_d4_d10_d9"},
191 {{F32, d11, d7, d10}, false, al, "F32 d11 d7 d10", "F32_d11_d7_d10"},
192 {{F32, d17, d3, d10}, false, al, "F32 d17 d3 d10", "F32_d17_d3_d10"},
194 {{F32, d9, d22, d10}, false, al, "F32 d9 d22 d10", "F32_d9_d22_d10"},
[all …]
Dtest-assembler-cond-dt-drt-drd-drn-drm-float-f32-only-t32.cc117 {{F32, d10, d8, d14}, false, al, "F32 d10 d8 d14", "F32_d10_d8_d14"},
122 {{F32, d15, d10, d12}, false, al, "F32 d15 d10 d12", "F32_d15_d10_d12"},
138 {{F32, d19, d10, d4}, false, al, "F32 d19 d10 d4", "F32_d19_d10_d4"},
162 {{F32, d23, d31, d10}, false, al, "F32 d23 d31 d10", "F32_d23_d31_d10"},
168 {{F32, d20, d10, d2}, false, al, "F32 d20 d10 d2", "F32_d20_d10_d2"},
173 {{F32, d18, d8, d10}, false, al, "F32 d18 d8 d10", "F32_d18_d8_d10"},
188 {{F32, d4, d10, d9}, false, al, "F32 d4 d10 d9", "F32_d4_d10_d9"},
191 {{F32, d11, d7, d10}, false, al, "F32 d11 d7 d10", "F32_d11_d7_d10"},
192 {{F32, d17, d3, d10}, false, al, "F32 d17 d3 d10", "F32_d17_d3_d10"},
194 {{F32, d9, d22, d10}, false, al, "F32 d9 d22 d10", "F32_d9_d22_d10"},
[all …]
Dtest-simulator-cond-dt-drt-drd-drn-drm-float-f64-a32.cc432 {{F64, d28, d10, d8},
472 {{F64, d21, d8, d10},
492 {{F64, d30, d29, d10},
572 {{F64, d29, d10, d21},
672 {{F64, d10, d31, d13},
697 {{F64, d25, d26, d10},
727 {{F64, d2, d5, d10},
897 {{F64, d10, d1, d1},
922 {{F64, d20, d10, d10},
942 {{F64, d15, d10, d10},
[all …]
Dtest-simulator-cond-dt-drt-drd-drn-drm-float-f64-t32.cc432 {{F64, d28, d10, d8},
472 {{F64, d21, d8, d10},
492 {{F64, d30, d29, d10},
572 {{F64, d29, d10, d21},
672 {{F64, d10, d31, d13},
697 {{F64, d25, d26, d10},
727 {{F64, d2, d5, d10},
897 {{F64, d10, d1, d1},
922 {{F64, d20, d10, d10},
942 {{F64, d15, d10, d10},
[all …]
/external/llvm-project/llvm/test/CodeGen/AArch64/
Darm64-register-pairing.ll10 ; CHECK: stp d11, d10, [sp, #32]
24 ; CHECK: ldp d11, d10, [sp, #32]
30 ; CHECK-NOTMACHO: stp d10, d8, [sp, #16]
38 ; CHECK-NOTMACHO: ldp d10, d8, [sp, #16]
40 …call void asm sideeffect "mov x0, #42", "~{x0},~{x19},~{x21},~{x23},~{x25},~{x27},~{d8},~{d10},~{d…
48 ; CHECK: stp d11, d10, [sp, #32]
62 ; CHECK: ldp d11, d10, [sp, #32]
/external/llvm/test/CodeGen/AArch64/
Darm64-register-pairing.ll10 ; CHECK: stp d11, d10, [sp, #32]
24 ; CHECK: ldp d11, d10, [sp, #32]
30 ; CHECK-NOTMACHO: stp d10, d8, [sp, #16]
38 ; CHECK-NOTMACHO: ldp d10, d8, [sp, #16]
40 …call void asm sideeffect "mov x0, #42", "~{x0},~{x19},~{x21},~{x23},~{x25},~{x27},~{d8},~{d10},~{d…
48 ; CHECK: stp d11, d10, [sp, #32]
62 ; CHECK: ldp d11, d10, [sp, #32]

12345678910>>...22