Home
last modified time | relevance | path

Searched refs:v_or_b32_e32 (Results 1 – 25 of 160) sorted by relevance

1234567

/external/llvm/test/CodeGen/AMDGPU/
Ds_movk_i32.ll7 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
8 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
20 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
21 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
33 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
34 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 64, v[[HI_VREG]]
46 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
47 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
59 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
60 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
[all …]
Dor.ll10 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
11 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
27 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
28 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
29 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
30 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
49 ; SI: v_or_b32_e32 v{{[0-9]}}
66 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0xffff, v{{[0-9]+}}
75 ; SI: v_or_b32_e32 v{{[0-9]+}}, 4, v{{[0-9]+}}
95 ; SI: v_or_b32_e32 v{{[0-9]}}
[all …]
Dfneg-fabs.f64.ll48 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
62 ; GCN-DAG: v_or_b32_e32 v[[HI_V:[0-9]+]], s[[HI_X]], [[IMMREG]]
75 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
76 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
87 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
88 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
89 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
90 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
Dfneg-fabs.ll70 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0x80000000, v{{[0-9]+}}
85 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0x80000000, v{{[0-9]+}}
86 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0x80000000, v{{[0-9]+}}
95 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0x80000000, v{{[0-9]+}}
96 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0x80000000, v{{[0-9]+}}
97 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0x80000000, v{{[0-9]+}}
98 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0x80000000, v{{[0-9]+}}
Dsalu-to-valu.ll132 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
133 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
152 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
153 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
154 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
155 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
182 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
183 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
184 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
185 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
[all …]
/external/llvm-project/llvm/test/CodeGen/AMDGPU/
Ds_movk_i32.ll7 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
8 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
21 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
22 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
35 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
36 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 64, v[[HI_VREG]]
49 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
50 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
63 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, [[LO_S_IMM]], v[[LO_VREG]]
64 ; SI-DAG: v_or_b32_e32 {{v[0-9]+}}, 1, v[[HI_VREG]]
[all …]
Dbitreverse.ll257 ; SI-NEXT: v_or_b32_e32 v2, v2, v0
258 ; SI-NEXT: v_or_b32_e32 v3, v3, v1
267 ; SI-NEXT: v_or_b32_e32 v2, v2, v0
268 ; SI-NEXT: v_or_b32_e32 v3, v3, v1
278 ; SI-NEXT: v_or_b32_e32 v0, v2, v0
279 ; SI-NEXT: v_or_b32_e32 v1, v3, v1
300 ; FLAT-NEXT: v_or_b32_e32 v2, v2, v0
301 ; FLAT-NEXT: v_or_b32_e32 v3, v3, v1
310 ; FLAT-NEXT: v_or_b32_e32 v2, v2, v0
311 ; FLAT-NEXT: v_or_b32_e32 v3, v3, v1
[all …]
Dor3.ll13 ; VI-NEXT: v_or_b32_e32 v0, v0, v1
14 ; VI-NEXT: v_or_b32_e32 v0, v0, v2
33 ; TODO: with reassociation it is possible to replace a v_or_b32_e32 with an s_or_b32
37 ; VI-NEXT: v_or_b32_e32 v0, s2, v0
38 ; VI-NEXT: v_or_b32_e32 v0, s3, v0
43 ; GFX9-NEXT: v_or_b32_e32 v0, s2, v0
44 ; GFX9-NEXT: v_or_b32_e32 v0, s3, v0
60 ; VI-NEXT: v_or_b32_e32 v1, v1, v2
61 ; VI-NEXT: v_or_b32_e32 v0, v0, v1
82 ; VI-NEXT: v_or_b32_e32 v0, s2, v0
[all …]
Dload-local.128.ll94 ; GFX7-NEXT: v_or_b32_e32 v4, v4, v6
98 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
100 ; GFX7-NEXT: v_or_b32_e32 v7, v7, v8
102 ; GFX7-NEXT: v_or_b32_e32 v3, v3, v5
104 ; GFX7-NEXT: v_or_b32_e32 v4, v4, v7
105 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v3
119 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v8
123 ; GFX7-NEXT: v_or_b32_e32 v0, v9, v0
125 ; GFX7-NEXT: v_or_b32_e32 v3, v3, v5
126 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v0
[all …]
Dor.ll10 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
11 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
27 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
28 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
29 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
30 ; SI: v_or_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
49 ; SI: v_or_b32_e32 v{{[0-9]}}
135 ; SI: v_or_b32_e32 v{{[0-9]+}}, 0xffff, v{{[0-9]+}}
144 ; SI: v_or_b32_e32 v{{[0-9]+}}, 4, v{{[0-9]+}}
164 ; SI: v_or_b32_e32 v{{[0-9]}}
[all …]
Dload-local.96.ll84 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
86 ; GFX7-NEXT: v_or_b32_e32 v4, v4, v5
88 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v4
97 ; GFX7-NEXT: v_or_b32_e32 v3, v3, v6
101 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v4
104 ; GFX7-NEXT: v_or_b32_e32 v7, v7, v8
106 ; GFX7-NEXT: v_or_b32_e32 v3, v3, v7
108 ; GFX7-NEXT: v_or_b32_e32 v0, v5, v0
110 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v0
135 ; GFX6-NEXT: v_or_b32_e32 v1, v1, v2
[all …]
Dfneg-fabs.f64.ll48 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
61 ; GCN-DAG: v_or_b32_e32 v[[HI_V:[0-9]+]], s[[HI_X]], [[IMMREG]]
74 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
75 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
86 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
87 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
88 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
89 ; GCN: v_or_b32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[IMMREG]]
Dshl_or.ll14 ; VI-NEXT: v_or_b32_e32 v0, v0, v2
36 ; VI-NEXT: v_or_b32_e32 v0, s0, v0
42 ; GFX9-NEXT: v_or_b32_e32 v0, s0, v0
59 ; VI-NEXT: v_or_b32_e32 v0, v2, v0
81 ; VI-NEXT: v_or_b32_e32 v0, v0, v1
103 ; VI-NEXT: v_or_b32_e32 v0, 6, v0
125 ; VI-NEXT: v_or_b32_e32 v0, v0, v1
147 ; VI-NEXT: v_or_b32_e32 v0, s0, v0
169 ; VI-NEXT: v_or_b32_e32 v0, s2, v0
Dfshr.ll511 ; SI-NEXT: v_or_b32_e32 v2, 16, v2
525 ; VI-NEXT: v_or_b32_e32 v0, v0, v1
537 ; GFX9-NEXT: v_or_b32_e32 v0, v0, v1
552 ; SI-NEXT: v_or_b32_e32 v5, 16, v5
555 ; SI-NEXT: v_or_b32_e32 v3, 16, v4
560 ; SI-NEXT: v_or_b32_e32 v0, v0, v1
582 ; VI-NEXT: v_or_b32_e32 v0, v0, v1
596 ; GFX9-NEXT: v_or_b32_e32 v0, v0, v1
611 ; SI-NEXT: v_or_b32_e32 v7, 16, v7
614 ; SI-NEXT: v_or_b32_e32 v4, 16, v6
[all …]
Dsalu-to-valu.ll132 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
133 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
152 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
153 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
154 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
155 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
180 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
181 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
182 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
183 ; GCN-NOHSA: v_or_b32_e32 {{v[0-9]+}}, {{s[0-9]+}}, {{v[0-9]+}}
[all …]
Dand_or.ll14 ; VI-NEXT: v_or_b32_e32 v0, v0, v2
37 ; VI-NEXT: v_or_b32_e32 v0, s3, v0
43 ; GFX9-NEXT: v_or_b32_e32 v0, s3, v0
60 ; VI-NEXT: v_or_b32_e32 v0, s2, v0
82 ; VI-NEXT: v_or_b32_e32 v0, v0, v1
104 ; VI-NEXT: v_or_b32_e32 v0, 0x808, v0
127 ; VI-NEXT: v_or_b32_e32 v0, 1, v0
Dshift-i128.ll12 ; GCN-NEXT: v_or_b32_e32 v7, v5, v7
14 ; GCN-NEXT: v_or_b32_e32 v8, v6, v8
37 ; GCN-NEXT: v_or_b32_e32 v7, v5, v7
39 ; GCN-NEXT: v_or_b32_e32 v8, v6, v8
63 ; GCN-NEXT: v_or_b32_e32 v7, v5, v7
65 ; GCN-NEXT: v_or_b32_e32 v8, v6, v8
306 ; GCN-NEXT: v_or_b32_e32 v11, v9, v11
308 ; GCN-NEXT: v_or_b32_e32 v10, v8, v10
309 ; GCN-NEXT: v_or_b32_e32 v19, v19, v17
310 ; GCN-NEXT: v_or_b32_e32 v18, v18, v16
[all …]
Dscalar_to_vector.ll108 ; SI-NEXT: v_or_b32_e32 v0, v1, v0
111 ; SI-NEXT: v_or_b32_e32 v1, v1, v2
113 ; SI-NEXT: v_or_b32_e32 v1, v1, v2
114 ; SI-NEXT: v_or_b32_e32 v0, v0, v2
125 ; VI-NEXT: v_or_b32_e32 v0, v1, v0
128 ; VI-NEXT: v_or_b32_e32 v1, v1, v2
150 ; SI-NEXT: v_or_b32_e32 v0, v1, v0
153 ; SI-NEXT: v_or_b32_e32 v1, v1, v2
155 ; SI-NEXT: v_or_b32_e32 v1, v1, v2
156 ; SI-NEXT: v_or_b32_e32 v0, v0, v2
[all …]
Dcallee-special-input-vgprs.ll157 ; FIXEDABI: v_or_b32_e32 [[TMP2:v[0-9]+]], v0, [[TMP1]]
158 ; FIXEDABI: v_or_b32_e32 v31, [[TMP2]], [[TMP0]]
181 ; FIXEDABI: v_or_b32_e32 [[TMP2:v[0-9]+]], v0, [[TMP1]]
182 ; FIXEDABI: v_or_b32_e32 v31, [[TMP2]], [[TMP0]]
194 ; VARABI: v_or_b32_e32 v0, v0, [[IDY]]
200 ; FIXEDABI: v_or_b32_e32 [[TMP2:v[0-9]+]], v0, [[TMP1]]
201 ; FIXEDABI: v_or_b32_e32 v31, [[TMP2]], [[TMP0]]
213 ; VARABI: v_or_b32_e32 v0, v0, [[IDZ]]
220 ; FIXEDABI: v_or_b32_e32 [[TMP2:v[0-9]+]], v0, [[TMP1]]
221 ; FIXEDABI: v_or_b32_e32 v31, [[TMP2]], [[TMP0]]
[all …]
/external/llvm-project/llvm/test/CodeGen/AMDGPU/GlobalISel/
Dload-unaligned.ll34 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
38 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
43 ; GFX7-NEXT: v_or_b32_e32 v4, v1, v2
48 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
52 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
56 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
69 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v5
73 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v5
79 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v5
82 ; GFX7-NEXT: v_or_b32_e32 v5, v5, v6
[all …]
Dinsertelement.i8.ll65 ; GFX7-NEXT: v_or_b32_e32 v0, v1, v0
129 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
194 ; GFX7-NEXT: v_or_b32_e32 v0, v1, v0
262 ; GFX7-NEXT: v_or_b32_e32 v0, v1, v0
327 ; GFX7-NEXT: v_or_b32_e32 v0, v1, v0
391 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
452 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
513 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
634 ; GFX8-NEXT: v_or_b32_e32 v0, v0, v6
635 ; GFX8-NEXT: v_or_b32_e32 v0, v0, v4
[all …]
Dextractelement.i8.ll68 ; GFX8-NEXT: v_or_b32_e32 v0, v0, v2
69 ; GFX8-NEXT: v_or_b32_e32 v0, v0, v3
91 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
93 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v2
94 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v3
139 ; GFX8-NEXT: v_or_b32_e32 v0, v0, v3
140 ; GFX8-NEXT: v_or_b32_e32 v0, v0, v4
164 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v2
166 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v3
167 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v4
[all …]
Dload-local.128.ll110 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
114 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
119 ; GFX7-NEXT: v_or_b32_e32 v4, v1, v2
124 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
128 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
132 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v2
145 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v5
149 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v5
155 ; GFX7-NEXT: v_or_b32_e32 v2, v2, v5
158 ; GFX7-NEXT: v_or_b32_e32 v5, v5, v6
[all …]
Dload-local.96.ll98 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
103 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
109 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
112 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v4
116 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v4
120 ; GFX7-NEXT: v_or_b32_e32 v1, v1, v4
130 ; GFX7-NEXT: v_or_b32_e32 v4, v4, v5
136 ; GFX7-NEXT: v_or_b32_e32 v4, v4, v5
138 ; GFX7-NEXT: v_or_b32_e32 v2, v4, v2
187 ; GFX7-NEXT: v_or_b32_e32 v0, v0, v1
[all …]
Dorn2.ll57 ; GCN-NEXT: v_or_b32_e32 v0, v0, v1
68 ; GCN-NEXT: v_or_b32_e32 v0, s2, v0
80 ; GCN-NEXT: v_or_b32_e32 v0, s0, v0
143 ; GCN-NEXT: v_or_b32_e32 v0, v0, v2
144 ; GCN-NEXT: v_or_b32_e32 v1, v1, v3
156 ; GCN-NEXT: v_or_b32_e32 v0, s2, v0
157 ; GCN-NEXT: v_or_b32_e32 v1, s3, v1
169 ; GCN-NEXT: v_or_b32_e32 v0, s0, v0
170 ; GCN-NEXT: v_or_b32_e32 v1, s1, v1
250 ; GCN-NEXT: v_or_b32_e32 v0, v0, v1
[all …]

1234567