Lines Matching refs:__u32
14 __u32 major_version;
15 __u32 minor_version;
28 __u32 ring_size;
29 __u32 gpu_id;
30 __u32 queue_type;
31 __u32 queue_percentage;
32 __u32 queue_priority;
33 __u32 queue_id;
37 __u32 ctx_save_restore_size;
38 __u32 ctl_stack_size;
41 __u32 queue_id;
42 __u32 pad;
46 __u32 queue_id;
47 __u32 ring_size;
48 __u32 queue_percentage;
49 __u32 queue_priority;
52 __u32 queue_id;
53 __u32 num_cu_mask;
58 __u32 ctl_stack_used_size;
59 __u32 save_area_used_size;
60 __u32 queue_id;
61 __u32 pad;
65 __u32 gpu_id;
66 __u32 pad;
76 __u32 gpu_id;
77 __u32 location_id;
78 __u32 vendor_id;
79 __u32 device_id;
80 __u32 revision_id;
81 __u32 subsystem_vendor_id;
82 __u32 subsystem_device_id;
83 __u32 fw_version;
84 __u32 gfx_target_version;
85 __u32 simd_count;
86 __u32 max_waves_per_simd;
87 __u32 array_count;
88 __u32 simd_arrays_per_engine;
89 __u32 num_xcc;
90 __u32 capability;
91 __u32 debug_prop;
98 __u32 gpu_id;
99 __u32 default_policy;
100 __u32 alternate_policy;
101 __u32 pad;
108 __u32 gpu_id;
109 __u32 pad;
118 __u32 gpu_id;
119 __u32 pad;
124 __u32 num_of_nodes;
125 __u32 pad;
129 __u32 num_of_nodes;
130 __u32 pad;
136 __u32 gpu_id;
137 __u32 pad;
140 __u32 gpu_id;
141 __u32 pad;
145 __u32 gpu_id;
146 __u32 buf_size_in_bytes;
150 __u32 gpu_id;
151 __u32 buf_size_in_bytes;
177 __u32 event_trigger_data;
178 __u32 event_type;
179 __u32 auto_reset;
180 __u32 node_id;
181 __u32 event_id;
182 __u32 event_slot_index;
185 __u32 event_id;
186 __u32 pad;
189 __u32 event_id;
190 __u32 pad;
193 __u32 event_id;
194 __u32 pad;
197 __u32 NotPresent;
198 __u32 ReadOnly;
199 __u32 NoExecute;
200 __u32 imprecise;
205 __u32 gpu_id;
206 __u32 ErrorType;
209 __u32 reset_type;
210 __u32 reset_cause;
211 __u32 memory_lost;
212 __u32 gpu_id;
224 __u32 event_id;
225 __u32 pad;
229 __u32 num_events;
230 __u32 wait_for_all;
231 __u32 timeout;
232 __u32 wait_result;
236 __u32 gpu_id;
237 __u32 pad;
242 __u32 num_tile_configs;
243 __u32 num_macro_tile_configs;
244 __u32 gpu_id;
245 __u32 gb_addr_config;
246 __u32 num_banks;
247 __u32 num_ranks;
252 __u32 gpu_id;
253 __u32 pad;
256 __u32 drm_fd;
257 __u32 gpu_id;
277 __u32 gpu_id;
278 __u32 flags;
286 __u32 n_devices;
287 __u32 n_success;
292 __u32 n_devices;
293 __u32 n_success;
296 __u32 queue_id;
297 __u32 num_gws;
298 __u32 first_gws;
299 __u32 pad;
304 __u32 metadata_size;
305 __u32 gpu_id;
306 __u32 flags;
307 __u32 dmabuf_fd;
312 __u32 gpu_id;
313 __u32 dmabuf_fd;
317 __u32 flags;
318 __u32 dmabuf_fd;
357 __u32 gpuid;
358 __u32 anon_fd;
372 __u32 num_devices;
373 __u32 num_bos;
374 __u32 num_objects;
375 __u32 pid;
376 __u32 op;
379 __u32 user_gpu_id;
380 __u32 actual_gpu_id;
381 __u32 drm_fd;
382 __u32 pad;
389 __u32 gpu_id;
390 __u32 alloc_flags;
391 __u32 dmabuf_fd;
392 __u32 pad;
425 __u32 type;
426 __u32 value;
431 __u32 op;
432 __u32 nattr;
514 __u32 runtime_state;
515 __u32 ttmp_setup;
521 __u32 mode_mask;
522 __u32 capabilities_mask;
530 __u32 queue_id;
531 __u32 gpu_id;
532 __u32 ring_size;
533 __u32 queue_type;
534 __u32 ctx_save_restore_area_size;
535 __u32 reserved;
543 __u32 control_stack_offset;
544 __u32 control_stack_size;
545 __u32 wave_state_offset;
546 __u32 wave_state_size;
548 __u32 debug_offset;
549 __u32 debug_size;
551 __u32 err_event_id;
552 __u32 reserved1;
574 __u32 rinfo_size;
575 __u32 dbg_fd;
579 __u32 gpu_id;
580 __u32 queue_id;
586 __u32 override_mode;
587 __u32 enable_mask;
588 __u32 support_request_mask;
589 __u32 pad;
592 __u32 launch_mode;
593 __u32 pad;
598 __u32 num_queues;
599 __u32 grace_period;
603 __u32 num_queues;
604 __u32 pad;
608 __u32 mode;
609 __u32 mask;
610 __u32 gpu_id;
611 __u32 id;
614 __u32 gpu_id;
615 __u32 id;
618 __u32 flags;
619 __u32 pad;
623 __u32 gpu_id;
624 __u32 queue_id;
628 __u32 info_size;
629 __u32 source_id;
630 __u32 exception_code;
631 __u32 clear_exception;
636 __u32 num_queues;
637 __u32 entry_size;
642 __u32 num_devices;
643 __u32 entry_size;
646 __u32 pid;
647 __u32 op;