Lines Matching refs:d3
180 vertfetch_clamped 15, d3[3]
181 vertfetch_clamped 14, d3[2]
182 vertfetch_clamped 13, d3[1]
183 vertfetch_clamped 12, d3[0]
215 vertfetch_noclamp 15, d3[3]
216 vertfetch_noclamp 14, d3[2]
217 vertfetch_noclamp 13, d3[1]
218 vertfetch_noclamp 12, d3[0]
372 vmlal.u16 q14, d24, d3[3]
373 vmlal.u16 q15, d25, d3[3]
374 vmlal.u16 q14, d26, d3[3]
375 vmlal.u16 q15, d27, d3[3]
378 vmlal.u16 q14, d24, d3[2]
379 vmlal.u16 q15, d25, d3[2]
380 vmlal.u16 q14, d26, d3[2]
381 vmlal.u16 q15, d27, d3[2]
384 vmlal.u16 q14, d24, d3[1]
385 vmlal.u16 q15, d25, d3[1]
386 vmlal.u16 q14, d26, d3[1]
387 vmlal.u16 q15, d27, d3[1]
390 vmlal.u16 q14, d13, d3[0]
391 vmlal.u16 q15, d14, d3[0]
392 vmlal.u16 q14, d19, d3[0]
393 vmlal.u16 q15, d20, d3[0]
567 vmlal.u16 q14, d24, d3[3]
568 vmlal.u16 q15, d25, d3[3]
569 vmlal.u16 q14, d26, d3[3]
570 vmlal.u16 q15, d27, d3[3]
573 vmlal.u16 q14, d24, d3[2]
574 vmlal.u16 q15, d25, d3[2]
575 vmlal.u16 q14, d26, d3[2]
576 vmlal.u16 q15, d27, d3[2]
579 vmlal.u16 q14, d24, d3[1]
580 vmlal.u16 q15, d25, d3[1]
581 vmlal.u16 q14, d26, d3[1]
582 vmlal.u16 q15, d27, d3[1]
585 vmlal.u16 q14, d24, d3[0]
586 vmlal.u16 q15, d25, d3[0]
587 vmlal.u16 q14, d26, d3[0]
588 vmlal.u16 q15, d27, d3[0]
744 vmlal.u16 q14, d24, d3[0]
745 vmlal.u16 q15, d25, d3[0]
746 vmlal.u16 q14, d20, d3[0]
747 vmlal.u16 q15, d21, d3[0]
971 vmlal.u16 q14, d24, d3[3]
972 vmlal.u16 q15, d25, d3[3]
973 vmlal.u16 q14, d10, d3[3]
974 vmlal.u16 q15, d11, d3[3]
980 vmlal.u16 q14, d24, d3[2]
981 vmlal.u16 q15, d25, d3[2]
982 vmlal.u16 q14, d9, d3[2]
983 vmlal.u16 q15, d10, d3[2]
987 vmlal.u16 q14, d24, d3[1]
988 vmlal.u16 q15, d25, d3[1]
989 vmlal.u16 q14, d8, d3[1]
990 vmlal.u16 q15, d9, d3[1]
999 vmlal.u16 q14, d24, d3[0]
1000 vmlal.u16 q15, d25, d3[0]
1001 vmlal.u16 q14, d26, d3[0] @ Could be d7, without the load, right?
1002 vmlal.u16 q15, d8, d3[0]
1763 vld1.u16 {d0,d1,d2,d3}, [r12]!
1812 vld1.u16 {d0,d1,d2,d3}, [r12]!