Lines Matching refs:Rx

1024 // memd(Rx++#s4:3)=Rtt
1025 // memd(Rx++#s4:3:circ(Mu))=Rtt
1026 // memd(Rx++I:circ(Mu))=Rtt
1027 // memd(Rx++Mu)=Rtt
1028 // memd(Rx++Mu:brev)=Rtt
1105 // mem[bhw](Rx++#s4:3)=#s8
1106 // if ([!]Pv[.new]) mem[bhw](Rx++#s4:3)=#s6
1182 // memb(Rx++#s4:0:circ(Mu))=Rt
1183 // memb(Rx++I:circ(Mu))=Rt
1184 // memb(Rx++Mu)=Rt
1185 // memb(Rx++Mu:brev)=Rt
1196 // memh(Rx++#s4:1:circ(Mu))=Rt.H
1197 // memh(Rx++#s4:1:circ(Mu))=Rt
1198 // memh(Rx++I:circ(Mu))=Rt.H
1199 // memh(Rx++I:circ(Mu))=Rt
1200 // memh(Rx++Mu)=Rt.H
1201 // memh(Rx++Mu)=Rt
1202 // memh(Rx++Mu:brev)=Rt.H
1203 // memh(Rx++Mu:brev)=Rt
1211 // if ([!]Pv[.new]) memh(Rx++#s4:1)=Rt.H
1217 // memw(Rx++#s4:2)=Rt
1218 // memw(Rx++#s4:2:circ(Mu))=Rt
1219 // memw(Rx++I:circ(Mu))=Rt
1220 // memw(Rx++Mu)=Rt
1221 // memw(Rx++Mu:brev)=Rt
1381 // mem[bhwd](Rx++#s4:[0123])=Nt.new
1414 // if([!]Pv[.new]) mem[bhwd](Rx++#s4:[0123])=Nt.new
1509 // memb(Rx++#s4:0:circ(Mu))=Nt.new
1510 // memb(Rx++I:circ(Mu))=Nt.new
1511 // memb(Rx++Mu:brev)=Nt.new
1512 // memh(Rx++#s4:1:circ(Mu))=Nt.new
1513 // memh(Rx++I:circ(Mu))=Nt.new
1514 // memh(Rx++Mu)=Nt.new
1515 // memh(Rx++Mu:brev)=Nt.new
1517 // memw(Rx++#s4:2:circ(Mu))=Nt.new
1518 // memw(Rx++I:circ(Mu))=Nt.new
1519 // memw(Rx++Mu)=Nt.new
1520 // memw(Rx++Mu:brev)=Nt.new
2090 // Compound or-and -- Rx=or(Ru,and(Rx,#s10))
2094   ALU64Inst<(outs IntRegs:$Rx),
2096   "$Rx = or($Ru, and($_src_, #$s10))" ,
2097   [(set (i32 IntRegs:$Rx),
2099   "$_src_ = $Rx", ALU64_tc_2_SLOT23> {
2100     bits<5> Rx;
2107     let Inst{20-16} = Rx;
2194 // Rx[&|]=xor(Rs,Rt)
2198 // Rx[&|^]=or(Rs,Rt)
2205 // Rx[&|^]=and(Rs,Rt)
2212 // Rx[&|^]=and(Rs,~Rt)
2239   : MInst_acc <(outs IntRegs:$Rx),
2241   "$Rx |= "#mnemonic#"($Rs, #$s10)",
2242   [(set (i32 IntRegs:$Rx), (or (i32 IntRegs:$src1),
2244   "$src1 = $Rx", ALU64_tc_2_SLOT23>, ImmRegRel {
2245     bits<5> Rx;
2256     let Inst{4-0}   = Rx;
2483 // Rx=add(Ru,mpyi(Rx,Rs))
2485 def M4_mpyrr_addr: MInst_acc <(outs IntRegs:$Rx),
2487   "$Rx = add($Ru, mpyi($_src_, $Rs))",
2488   [(set (i32 IntRegs:$Rx), (add (i32 IntRegs:$Ru),
2490   "$_src_ = $Rx", M_tc_3x_SLOT23>, ImmRegRel {
2491     bits<5> Rx;
2498     let Inst{12-8} = Rx;
2603 // Rx=add(#u8,asl(Rx,#U5))  Rx=add(#u8,lsr(Rx,#U5))
2604 // Rx=sub(#u8,asl(Rx,#U5))  Rx=sub(#u8,lsr(Rx,#U5))
2605 // Rx=and(#u8,asl(Rx,#U5))  Rx=and(#u8,lsr(Rx,#U5))
2606 // Rx=or(#u8,asl(Rx,#U5))   Rx=or(#u8,lsr(Rx,#U5))
2611   : MInst_acc<(outs IntRegs:$Rd), (ins u8Ext:$u8, IntRegs:$Rx, u5Imm:$U5),
2612       "$Rd = "#MnOp#"(#$u8, "#MnSh#"($Rx, #$U5))",
2614             (Op (Sh I32:$Rx, u5ImmPred:$U5), u32ImmPred:$u8))],
2615       "$Rd = $Rx", Itin> {
2619   bits<5> Rx;
3704 // Rx=mem[bhwd](##global)
3706 // if ([!]Pv[.new]) Rx=mem[bhwd](##global)