Lines Matching refs:R0

28 ; MIPS32-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
29 ; MIPS32-EL:     lwr $[[R0]], 0($[[R1]])
31 ; MIPS32-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
32 ; MIPS32-EB:     lwr $[[R0]], 3($[[R1]])
37 ; MIPS64-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
38 ; MIPS64-EL:     lwr $[[R0]], 0($[[R1]])
40 ; MIPS64-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
41 ; MIPS64-EB:     lwr $[[R0]], 3($[[R1]])
54 ; MIPS32-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
55 ; MIPS32-EL:     swr $[[R0]], 0($[[R1]])
57 ; MIPS32-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
58 ; MIPS32-EB:     swr $[[R0]], 3($[[R1]])
63 ; MIPS64-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
64 ; MIPS64-EL:     swr $[[R0]], 0($[[R1]])
66 ; MIPS64-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
67 ; MIPS64-EB:     swr $[[R0]], 3($[[R1]])
94 ; MIPS64-EL:     ldl $[[R0:[0-9]+]], 7($[[R1:[0-9]+]])
95 ; MIPS64-EL:     ldr $[[R0]], 0($[[R1]])
97 ; MIPS64-EB:     ldl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
98 ; MIPS64-EB:     ldr $[[R0]], 7($[[R1]])
111 ; MIPS32-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
112 ; MIPS32-EL:     lwr $[[R0]], 0($[[R1]])
114 ; MIPS32-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
115 ; MIPS32-EB:     lwr $[[R0]], 3($[[R1]])
123 ; MIPS64-EL:     lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
124 ; MIPS64-EL:     lwr $[[R0]], 0($[[R1]])
126 ; MIPS64-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
127 ; MIPS64-EB:     lwr $[[R0]], 3($[[R1]])
155 ; MIPS64-EL-DAG: lwl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
156 ; MIPS64-EL-DAG: lwr $[[R0]], 0($[[R1]])
160 ; MIPS64-EL-DAG: and    ${{[0-9]+}}, $[[R0]], $[[R4]]
162 ; MIPS64-EB:     lwl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
163 ; MIPS64-EB:     lwr $[[R0]], 3($[[R1]])
191 ; MIPS64-EL:     sdl $[[R0:[0-9]+]], 7($[[R1:[0-9]+]])
192 ; MIPS64-EL:     sdr $[[R0]], 0($[[R1]])
194 ; MIPS64-EB:     sdl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
195 ; MIPS64-EB:     sdr $[[R0]], 7($[[R1]])
208 ; MIPS32-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
209 ; MIPS32-EL:     swr $[[R0]], 0($[[R1]])
211 ; MIPS32-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
212 ; MIPS32-EB:     swr $[[R0]], 3($[[R1]])
217 ; MIPS64-EL:     swl $[[R0:[0-9]+]], 3($[[R1:[0-9]+]])
218 ; MIPS64-EL:     swr $[[R0]], 0($[[R1]])
220 ; MIPS64-EB:     swl $[[R0:[0-9]+]], 0($[[R1:[0-9]+]])
221 ; MIPS64-EB:     swr $[[R0]], 3($[[R1]])