Lines Matching refs:MIPS32

1 …c -march=mips -mattr=+msa,+fp64 < %s | FileCheck -check-prefix=MIPS32-AE -check-prefix=MIPS32-BE %s
2 …-march=mipsel -mattr=+msa,+fp64 < %s | FileCheck -check-prefix=MIPS32-AE -check-prefix=MIPS32-LE %s
5   ; MIPS32-AE: loadstore_v16i8_near:
9   ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 0($sp)
11   ; MIPS32-AE: st.b [[R1]], 0($sp)
14   ; MIPS32-AE: .size loadstore_v16i8_near
18   ; MIPS32-AE: loadstore_v16i8_just_under_simm10:
24   ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 496($sp)
26   ; MIPS32-AE: st.b [[R1]], 496($sp)
29   ; MIPS32-AE: .size loadstore_v16i8_just_under_simm10
33   ; MIPS32-AE: loadstore_v16i8_just_over_simm10:
39   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 512
40   ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 0([[BASE]])
42   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 512
43   ; MIPS32-AE: st.b [[R1]], 0([[BASE]])
46   ; MIPS32-AE: .size loadstore_v16i8_just_over_simm10
50   ; MIPS32-AE: loadstore_v16i8_just_under_simm16:
56   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
57   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
58   ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 0([[BASE]])
60   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
61   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
62   ; MIPS32-AE: st.b [[R1]], 0([[BASE]])
65   ; MIPS32-AE: .size loadstore_v16i8_just_under_simm16
69   ; MIPS32-AE: loadstore_v16i8_just_over_simm16:
75   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
76   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
77   ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 0([[BASE]])
79   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
80   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
81   ; MIPS32-AE: st.b [[R1]], 0([[BASE]])
84   ; MIPS32-AE: .size loadstore_v16i8_just_over_simm16
88   ; MIPS32-AE: loadstore_v8i16_near:
92   ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 0($sp)
94   ; MIPS32-AE: st.h [[R1]], 0($sp)
97   ; MIPS32-AE: .size loadstore_v8i16_near
101   ; MIPS32-AE: loadstore_v8i16_unaligned:
110   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1
111   ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 0([[BASE]])
113   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1
114   ; MIPS32-AE: st.h [[R1]], 0([[BASE]])
117   ; MIPS32-AE: .size loadstore_v8i16_unaligned
121   ; MIPS32-AE: loadstore_v8i16_just_under_simm10:
127   ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 1008($sp)
129   ; MIPS32-AE: st.h [[R1]], 1008($sp)
132   ; MIPS32-AE: .size loadstore_v8i16_just_under_simm10
136   ; MIPS32-AE: loadstore_v8i16_just_over_simm10:
142   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1024
143   ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 0([[BASE]])
145   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1024
146   ; MIPS32-AE: st.h [[R1]], 0([[BASE]])
149   ; MIPS32-AE: .size loadstore_v8i16_just_over_simm10
153   ; MIPS32-AE: loadstore_v8i16_just_under_simm16:
159   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
160   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
161   ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 0([[BASE]])
163   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
164   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
165   ; MIPS32-AE: st.h [[R1]], 0([[BASE]])
168   ; MIPS32-AE: .size loadstore_v8i16_just_under_simm16
172   ; MIPS32-AE: loadstore_v8i16_just_over_simm16:
178   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
179   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
180   ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 0([[BASE]])
182   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
183   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
184   ; MIPS32-AE: st.h [[R1]], 0([[BASE]])
187   ; MIPS32-AE: .size loadstore_v8i16_just_over_simm16
191   ; MIPS32-AE: loadstore_v4i32_near:
195   ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0($sp)
197   ; MIPS32-AE: st.w [[R1]], 0($sp)
200   ; MIPS32-AE: .size loadstore_v4i32_near
204   ; MIPS32-AE: loadstore_v4i32_unaligned:
213   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1
214   ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[BASE]])
216   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1
217   ; MIPS32-AE: st.w [[R1]], 0([[BASE]])
220   ; MIPS32-AE: .size loadstore_v4i32_unaligned
224   ; MIPS32-AE: loadstore_v4i32_just_under_simm10:
230   ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 2032($sp)
232   ; MIPS32-AE: st.w [[R1]], 2032($sp)
235   ; MIPS32-AE: .size loadstore_v4i32_just_under_simm10
239   ; MIPS32-AE: loadstore_v4i32_just_over_simm10:
245   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 2048
246   ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[BASE]])
248   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 2048
249   ; MIPS32-AE: st.w [[R1]], 0([[BASE]])
252   ; MIPS32-AE: .size loadstore_v4i32_just_over_simm10
256   ; MIPS32-AE: loadstore_v4i32_just_under_simm16:
262   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
263   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
264   ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[BASE]])
266   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
267   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
268   ; MIPS32-AE: st.w [[R1]], 0([[BASE]])
271   ; MIPS32-AE: .size loadstore_v4i32_just_under_simm16
275   ; MIPS32-AE: loadstore_v4i32_just_over_simm16:
281   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
282   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
283   ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[BASE]])
285   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
286   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
287   ; MIPS32-AE: st.w [[R1]], 0([[BASE]])
290   ; MIPS32-AE: .size loadstore_v4i32_just_over_simm16
294   ; MIPS32-AE: loadstore_v2i64_near:
298   ; MIPS32-AE: ld.d [[R1:\$w[0-9]+]], 0($sp)
300   ; MIPS32-AE: st.d [[R1]], 0($sp)
303   ; MIPS32-AE: .size loadstore_v2i64_near
307   ; MIPS32-AE: loadstore_v2i64_unaligned:
316   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1
317   ; MIPS32-AE: ld.d [[R1:\$w[0-9]+]], 0([[BASE]])
319   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 1
320   ; MIPS32-AE: st.d [[R1]], 0([[BASE]])
323   ; MIPS32-AE: .size loadstore_v2i64_unaligned
327   ; MIPS32-AE: loadstore_v2i64_just_under_simm10:
333   ; MIPS32-AE: ld.d [[R1:\$w[0-9]+]], 4080($sp)
335   ; MIPS32-AE: st.d [[R1]], 4080($sp)
338   ; MIPS32-AE: .size loadstore_v2i64_just_under_simm10
342   ; MIPS32-AE: loadstore_v2i64_just_over_simm10:
348   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 4096
349   ; MIPS32-AE: ld.d [[R1:\$w[0-9]+]], 0([[BASE]])
351   ; MIPS32-AE: addiu [[BASE:\$([0-9]+|gp)]], $sp, 4096
352   ; MIPS32-AE: st.d [[R1]], 0([[BASE]])
355   ; MIPS32-AE: .size loadstore_v2i64_just_over_simm10
359   ; MIPS32-AE: loadstore_v2i64_just_under_simm16:
365   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
366   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
367   ; MIPS32-AE: ld.d [[R1:\$w[0-9]+]], 0([[BASE]])
369   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
370   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
371   ; MIPS32-AE: st.d [[R1]], 0([[BASE]])
374   ; MIPS32-AE: .size loadstore_v2i64_just_under_simm16
378   ; MIPS32-AE: loadstore_v2i64_just_over_simm16:
384   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
385   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
386   ; MIPS32-AE: ld.d [[R1:\$w[0-9]+]], 0([[BASE]])
388   ; MIPS32-AE: ori [[R2:\$([0-9]+|gp)]], $zero, 32768
389   ; MIPS32-AE: addu [[BASE:\$([0-9]+|gp)]], $sp, [[R2]]
390   ; MIPS32-AE: st.d [[R1]], 0([[BASE]])
393   ; MIPS32-AE: .size loadstore_v2i64_just_over_simm16