Lines Matching refs:u16
88 vmull.u16 q12, d28, d0[0]
90 vmull.u16 q13, d29, d0[0]
92 vmull.u16 q14, d30, d0[0]
94 vmull.u16 q15, d31, d0[0]
121 vmlal.u16 q12, d20, d\dreg[\lane]
123 vmlal.u16 q13, d21, d\dreg[\lane]
125 vmlal.u16 q14, d22, d\dreg[\lane]
127 vmlal.u16 q15, d23, d\dreg[\lane]
173 vmull.u16 q14, d18, d0[0]
174 vmull.u16 q15, d19, d0[0]
187 108: vmlal.u16 q14, d16, d2[0]
188 vmlal.u16 q15, d17, d2[0]
189 vmlal.u16 q14, d20, d2[0]
190 vmlal.u16 q15, d21, d2[0]
191 107: vext.u16 q12, q8, q9, #1
192 vext.u16 q13, q9, q10, #7
193 vmlal.u16 q14, d24, d1[3]
194 vmlal.u16 q15, d25, d1[3]
195 vmlal.u16 q14, d26, d1[3]
196 vmlal.u16 q15, d27, d1[3]
197 106: vext.u16 q12, q8, q9, #2
198 vext.u16 q13, q9, q10, #6
199 vmlal.u16 q14, d24, d1[2]
200 vmlal.u16 q15, d25, d1[2]
201 vmlal.u16 q14, d26, d1[2]
202 vmlal.u16 q15, d27, d1[2]
203 105: vext.u16 q12, q8, q9, #3
204 vext.u16 q13, q9, q10, #5
205 vmlal.u16 q14, d24, d1[1]
206 vmlal.u16 q15, d25, d1[1]
207 vmlal.u16 q14, d26, d1[1]
208 vmlal.u16 q15, d27, d1[1]
211 vmlal.u16 q14, d17, d1[0]
212 vmlal.u16 q15, d18, d1[0]
213 vmlal.u16 q14, d19, d1[0]
214 vmlal.u16 q15, d20, d1[0]
215 103: vext.u16 q12, q8, q9, #5
216 vext.u16 q13, q9, q10, #3
217 vmlal.u16 q14, d24, d0[3]
218 vmlal.u16 q15, d25, d0[3]
219 vmlal.u16 q14, d26, d0[3]
220 vmlal.u16 q15, d27, d0[3]
221 102: vext.u16 q12, q8, q9, #6
222 vext.u16 q13, q9, q10, #2
223 vmlal.u16 q14, d24, d0[2]
224 vmlal.u16 q15, d25, d0[2]
225 vmlal.u16 q14, d26, d0[2]
226 vmlal.u16 q15, d27, d0[2]
227 101: vext.u16 q12, q8, q9, #7
228 vext.u16 q13, q9, q10, #1
229 vmlal.u16 q14, d24, d0[1]
230 vmlal.u16 q15, d25, d0[1]
231 vmlal.u16 q14, d26, d0[1]
232 vmlal.u16 q15, d27, d0[1]
236 vqrshrn.u16 d31, q14, #FRACTION_BITS
244 vmull.u16 q14, d16, d0[0]
245 vmull.u16 q15, d17, d0[0]
268 vmlal.u16 q14, d12, d4[0]
269 vmlal.u16 q15, d13, d4[0]
270 vmlal.u16 q14, d20, d4[0]
271 vmlal.u16 q15, d21, d4[0]
272 115: vext.u16 q12, q6, q7, #1
273 vext.u16 q13, q9, q10, #7
274 vmlal.u16 q14, d24, d3[3]
275 vmlal.u16 q15, d25, d3[3]
276 vmlal.u16 q14, d26, d3[3]
277 vmlal.u16 q15, d27, d3[3]
278 114: vext.u16 q12, q6, q7, #2
279 vext.u16 q13, q9, q10, #6
280 vmlal.u16 q14, d24, d3[2]
281 vmlal.u16 q15, d25, d3[2]
282 vmlal.u16 q14, d26, d3[2]
283 vmlal.u16 q15, d27, d3[2]
284 113: vext.u16 q12, q6, q7, #3
285 vext.u16 q13, q9, q10, #5
286 vmlal.u16 q14, d24, d3[1]
287 vmlal.u16 q15, d25, d3[1]
288 vmlal.u16 q14, d26, d3[1]
289 vmlal.u16 q15, d27, d3[1]
292 vmlal.u16 q14, d13, d3[0]
293 vmlal.u16 q15, d14, d3[0]
294 vmlal.u16 q14, d19, d3[0]
295 vmlal.u16 q15, d20, d3[0]
296 111: vext.u16 q12, q6, q7, #5
297 vext.u16 q13, q9, q10, #3
298 vmlal.u16 q14, d24, d2[3]
299 vmlal.u16 q15, d25, d2[3]
300 vmlal.u16 q14, d26, d2[3]
301 vmlal.u16 q15, d27, d2[3]
302 110: vext.u16 q12, q6, q7, #6
303 vext.u16 q13, q9, q10, #2
304 vmlal.u16 q14, d24, d2[2]
305 vmlal.u16 q15, d25, d2[2]
306 vmlal.u16 q14, d26, d2[2]
307 vmlal.u16 q15, d27, d2[2]
308 109: vext.u16 q12, q6, q7, #7
309 vext.u16 q13, q9, q10, #1
310 vmlal.u16 q14, d24, d2[1]
311 vmlal.u16 q15, d25, d2[1]
312 vmlal.u16 q14, d26, d2[1]
313 vmlal.u16 q15, d27, d2[1]
316 vmlal.u16 q14, d14, d2[0]
317 vmlal.u16 q15, d15, d2[0]
318 vmlal.u16 q14, d18, d2[0]
319 vmlal.u16 q15, d19, d2[0]
320 107: vext.u16 q12, q7, q8, #1
321 vext.u16 q13, q8, q9, #7
322 vmlal.u16 q14, d24, d1[3]
323 vmlal.u16 q15, d25, d1[3]
324 vmlal.u16 q14, d26, d1[3]
325 vmlal.u16 q15, d27, d1[3]
326 106: vext.u16 q12, q7, q8, #2
327 vext.u16 q13, q8, q9, #6
328 vmlal.u16 q14, d24, d1[2]
329 vmlal.u16 q15, d25, d1[2]
330 vmlal.u16 q14, d26, d1[2]
331 vmlal.u16 q15, d27, d1[2]
332 105: vext.u16 q12, q7, q8, #3
333 vext.u16 q13, q8, q9, #5
334 vmlal.u16 q14, d24, d1[1]
335 vmlal.u16 q15, d25, d1[1]
336 vmlal.u16 q14, d26, d1[1]
337 vmlal.u16 q15, d27, d1[1]
340 vmlal.u16 q14, d15, d1[0]
341 vmlal.u16 q15, d16, d1[0]
342 vmlal.u16 q14, d17, d1[0]
343 vmlal.u16 q15, d18, d1[0]
344 103: vext.u16 q12, q7, q8, #5
345 vext.u16 q13, q8, q9, #3
346 vmlal.u16 q14, d24, d0[3]
347 vmlal.u16 q15, d25, d0[3]
348 vmlal.u16 q14, d26, d0[3]
349 vmlal.u16 q15, d27, d0[3]
350 102: vext.u16 q12, q7, q8, #6
351 vext.u16 q13, q8, q9, #2
352 vmlal.u16 q14, d24, d0[2]
353 vmlal.u16 q15, d25, d0[2]
354 vmlal.u16 q14, d26, d0[2]
355 vmlal.u16 q15, d27, d0[2]
356 101: vext.u16 q12, q7, q8, #7
357 vext.u16 q13, q8, q9, #1
358 vmlal.u16 q14, d24, d0[1]
359 vmlal.u16 q15, d25, d0[1]
360 vmlal.u16 q14, d26, d0[1]
361 vmlal.u16 q15, d27, d0[1]
365 vqrshrn.u16 d31, q14, #FRACTION_BITS
375 vext.u16 q12, q6, q7, #7
376 vmull.u16 q14, d24, d0[0]
377 vmull.u16 q15, d25, d0[0]
407 125: vext.u16 q12, q3, q4, #6
408 vext.u16 q13, q10, q11, #0
409 vmlal.u16 q14, d24, d6[1]
410 vmlal.u16 q15, d25, d6[1]
411 vmlal.u16 q14, d26, d6[1]
412 vmlal.u16 q15, d27, d6[1]
413 124: vext.u16 q12, q3, q4, #7
414 vext.u16 q13, q9, q10, #7
415 vmlal.u16 q14, d24, d6[0]
416 vmlal.u16 q15, d25, d6[0]
417 vmlal.u16 q14, d26, d6[0]
418 vmlal.u16 q15, d27, d6[0]
419 123: vext.u16 q12, q4, q5, #0
420 vext.u16 q13, q9, q10, #6
421 vmlal.u16 q14, d24, d5[3]
422 vmlal.u16 q15, d25, d5[3]
423 vmlal.u16 q14, d26, d5[3]
424 vmlal.u16 q15, d27, d5[3]
425 122: vext.u16 q12, q4, q5, #1
426 vext.u16 q13, q9, q10, #5
427 vmlal.u16 q14, d24, d5[2]
428 vmlal.u16 q15, d25, d5[2]
429 vmlal.u16 q14, d26, d5[2]
430 vmlal.u16 q15, d27, d5[2]
431 121: vext.u16 q12, q4, q5, #2
432 vext.u16 q13, q9, q10, #4
433 vmlal.u16 q14, d24, d5[1]
434 vmlal.u16 q15, d25, d5[1]
435 vmlal.u16 q14, d26, d5[1]
436 vmlal.u16 q15, d27, d5[1]
437 120: vext.u16 q12, q4, q5, #3
438 vext.u16 q13, q9, q10, #3
439 vmlal.u16 q14, d24, d5[0]
440 vmlal.u16 q15, d25, d5[0]
441 vmlal.u16 q14, d26, d5[0]
442 vmlal.u16 q15, d27, d5[0]
443 119: vext.u16 q12, q4, q5, #4
444 vext.u16 q13, q9, q10, #2
445 vmlal.u16 q14, d24, d4[3]
446 vmlal.u16 q15, d25, d4[3]
447 vmlal.u16 q14, d26, d4[3]
448 vmlal.u16 q15, d27, d4[3]
449 118: vext.u16 q12, q4, q5, #5
450 vext.u16 q13, q9, q10, #1
451 vmlal.u16 q14, d24, d4[2]
452 vmlal.u16 q15, d25, d4[2]
453 vmlal.u16 q14, d26, d4[2]
454 vmlal.u16 q15, d27, d4[2]
455 117: vext.u16 q12, q4, q5, #6
456 vext.u16 q13, q9, q10, #0
457 vmlal.u16 q14, d24, d4[1]
458 vmlal.u16 q15, d25, d4[1]
459 vmlal.u16 q14, d26, d4[1]
460 vmlal.u16 q15, d27, d4[1]
461 116: vext.u16 q12, q4, q5, #7
462 vext.u16 q13, q8, q9, #7
463 vmlal.u16 q14, d24, d4[0]
464 vmlal.u16 q15, d25, d4[0]
465 vmlal.u16 q14, d26, d4[0]
466 vmlal.u16 q15, d27, d4[0]
467 115: vext.u16 q12, q5, q6, #0
468 vext.u16 q13, q8, q9, #6
469 vmlal.u16 q14, d24, d3[3]
470 vmlal.u16 q15, d25, d3[3]
471 vmlal.u16 q14, d26, d3[3]
472 vmlal.u16 q15, d27, d3[3]
473 114: vext.u16 q12, q5, q6, #1
474 vext.u16 q13, q8, q9, #5
475 vmlal.u16 q14, d24, d3[2]
476 vmlal.u16 q15, d25, d3[2]
477 vmlal.u16 q14, d26, d3[2]
478 vmlal.u16 q15, d27, d3[2]
479 113: vext.u16 q12, q5, q6, #2
480 vext.u16 q13, q8, q9, #4
481 vmlal.u16 q14, d24, d3[1]
482 vmlal.u16 q15, d25, d3[1]
483 vmlal.u16 q14, d26, d3[1]
484 vmlal.u16 q15, d27, d3[1]
485 112: vext.u16 q12, q5, q6, #3
486 vext.u16 q13, q8, q9, #3
487 vmlal.u16 q14, d24, d3[0]
488 vmlal.u16 q15, d25, d3[0]
489 vmlal.u16 q14, d26, d3[0]
490 vmlal.u16 q15, d27, d3[0]
491 111: vext.u16 q12, q5, q6, #4
492 vext.u16 q13, q8, q9, #2
493 vmlal.u16 q14, d24, d2[3]
494 vmlal.u16 q15, d25, d2[3]
495 vmlal.u16 q14, d26, d2[3]
496 vmlal.u16 q15, d27, d2[3]
497 110: vext.u16 q12, q5, q6, #5
498 vext.u16 q13, q8, q9, #1
499 vmlal.u16 q14, d24, d2[2]
500 vmlal.u16 q15, d25, d2[2]
501 vmlal.u16 q14, d26, d2[2]
502 vmlal.u16 q15, d27, d2[2]
503 109: vext.u16 q12, q5, q6, #6
504 vext.u16 q13, q8, q9, #0
505 vmlal.u16 q14, d24, d2[1]
506 vmlal.u16 q15, d25, d2[1]
507 vmlal.u16 q14, d26, d2[1]
508 vmlal.u16 q15, d27, d2[1]
509 108: vext.u16 q12, q5, q6, #7
510 vext.u16 q13, q7, q8, #7
511 vmlal.u16 q14, d24, d2[0]
512 vmlal.u16 q15, d25, d2[0]
513 vmlal.u16 q14, d26, d2[0]
514 vmlal.u16 q15, d27, d2[0]
515 107: vext.u16 q12, q6, q7, #0
516 vext.u16 q13, q7, q8, #6
517 vmlal.u16 q14, d24, d1[3]
518 vmlal.u16 q15, d25, d1[3]
519 vmlal.u16 q14, d26, d1[3]
520 vmlal.u16 q15, d27, d1[3]
521 106: vext.u16 q12, q6, q7, #1
522 vext.u16 q13, q7, q8, #5
523 vmlal.u16 q14, d24, d1[2]
524 vmlal.u16 q15, d25, d1[2]
525 vmlal.u16 q14, d26, d1[2]
526 vmlal.u16 q15, d27, d1[2]
527 105: vext.u16 q12, q6, q7, #2
528 vext.u16 q13, q7, q8, #4
529 vmlal.u16 q14, d24, d1[1]
530 vmlal.u16 q15, d25, d1[1]
531 vmlal.u16 q14, d26, d1[1]
532 vmlal.u16 q15, d27, d1[1]
533 104: vext.u16 q12, q6, q7, #3
534 vext.u16 q13, q7, q8, #3
535 vmlal.u16 q14, d24, d1[0]
536 vmlal.u16 q15, d25, d1[0]
537 vmlal.u16 q14, d26, d1[0]
538 vmlal.u16 q15, d27, d1[0]
539 103: vext.u16 q12, q6, q7, #4
540 vext.u16 q13, q7, q8, #2
541 vmlal.u16 q14, d24, d0[3]
542 vmlal.u16 q15, d25, d0[3]
543 vmlal.u16 q14, d26, d0[3]
544 vmlal.u16 q15, d27, d0[3]
545 102: vext.u16 q12, q6, q7, #5
546 vext.u16 q13, q7, q8, #1
547 vmlal.u16 q14, d24, d0[2]
548 vmlal.u16 q15, d25, d0[2]
549 vmlal.u16 q14, d26, d0[2]
550 vmlal.u16 q15, d27, d0[2]
551 101: vext.u16 q12, q6, q7, #6
552 vext.u16 q13, q7, q8, #0
553 vmlal.u16 q14, d24, d0[1]
554 vmlal.u16 q15, d25, d0[1]
555 vmlal.u16 q14, d26, d0[1]
556 vmlal.u16 q15, d27, d0[1]
560 vqrshrn.u16 d31, q14, #FRACTION_BITS
574 vmull.u16 q14, d14, d0[0]
575 vmull.u16 q15, d15, d0[0]
586 106: vmlal.u16 q14, d8, d1[2]
587 vmlal.u16 q15, d9, d1[2]
588 vmlal.u16 q14, d20, d1[2]
589 vmlal.u16 q15, d21, d1[2]
590 105: vmlal.u16 q14, d9, d1[1]
591 vmlal.u16 q15, d10, d1[1]
592 vmlal.u16 q14, d19, d1[1]
593 vmlal.u16 q15, d20, d1[1]
594 104: vmlal.u16 q14, d10, d1[0]
595 vmlal.u16 q15, d11, d1[0]
596 vmlal.u16 q14, d18, d1[0]
597 vmlal.u16 q15, d19, d1[0]
598 103: vmlal.u16 q14, d11, d0[3]
599 vmlal.u16 q15, d12, d0[3]
600 vmlal.u16 q14, d17, d0[3]
601 vmlal.u16 q15, d18, d0[3]
602 102: vmlal.u16 q14, d12, d0[2]
603 vmlal.u16 q15, d13, d0[2]
604 vmlal.u16 q14, d16, d0[2]
605 vmlal.u16 q15, d17, d0[2]
606 101: vmlal.u16 q14, d13, d0[1]
607 vmlal.u16 q15, d14, d0[1]
608 vmlal.u16 q14, d15, d0[1]
609 vmlal.u16 q15, d16, d0[1]
613 vqrshrn.u16 d31, q14, #FRACTION_BITS
625 vmull.u16 q14, d8, d0[0]
626 vmull.u16 q15, d9, d0[0]
645 vld1.u16 {d24,d25}, [r12:128]
646 vmlal.u16 q14, d24, d3[0]
647 vmlal.u16 q15, d25, d3[0]
648 vmlal.u16 q14, d20, d3[0]
649 vmlal.u16 q15, d21, d3[0]
652 vld1.u16 {d24}, [r12:64]!
654 vld1.u16 {d25}, [r12:64]
655 vmlal.u16 q14, d24, d2[3]
656 vmlal.u16 q15, d25, d2[3]
657 vmlal.u16 q14, d19, d2[3]
658 vmlal.u16 q15, d20, d2[3]
661 vld1.u16 {d24,d25}, [r12:128]
662 vmlal.u16 q14, d24, d2[2]
663 vmlal.u16 q15, d25, d2[2]
664 vmlal.u16 q14, d18, d2[2]
665 vmlal.u16 q15, d19, d2[2]
668 vld1.u16 {d24}, [r12:64]!
670 vld1.u16 {d25}, [r12:64]
671 vmlal.u16 q14, d24, d2[1]
672 vmlal.u16 q15, d25, d2[1]
673 vmlal.u16 q14, d17, d2[1]
674 vmlal.u16 q15, d18, d2[1]
677 vld1.u16 {d24,d25}, [r12:128]
678 vmlal.u16 q14, d24, d2[0]
679 vmlal.u16 q15, d25, d2[0]
680 vmlal.u16 q14, d16, d2[0]
681 vmlal.u16 q15, d17, d2[0]
684 vld1.u16 {d24}, [r12:64]!
686 vld1.u16 {d25}, [r12:64]
687 vmlal.u16 q14, d24, d1[3]
688 vmlal.u16 q15, d25, d1[3]
689 vmlal.u16 q14, d15, d1[3]
690 vmlal.u16 q15, d16, d1[3]
693 vld1.u16 {d24,d25}, [r12:128]
694 vmlal.u16 q14, d24, d1[2]
695 vmlal.u16 q15, d25, d1[2]
696 vmlal.u16 q14, d14, d1[2]
697 vmlal.u16 q15, d15, d1[2]
700 vld1.u16 {d24}, [r12:64]!
702 vld1.u16 {d25}, [r12:64]
703 vmlal.u16 q14, d24, d1[1]
704 vmlal.u16 q15, d25, d1[1]
705 vmlal.u16 q14, d13, d1[1]
706 vmlal.u16 q15, d14, d1[1]
709 vld1.u16 {d24,d25}, [r12:128]
710 vmlal.u16 q14, d24, d1[0]
711 vmlal.u16 q15, d25, d1[0]
712 vmlal.u16 q14, d12, d1[0]
713 vmlal.u16 q15, d13, d1[0]
716 vld1.u16 {d24}, [r12:64]!
718 vld1.u16 {d25}, [r12:64]
719 vmlal.u16 q14, d24, d0[3]
720 vmlal.u16 q15, d25, d0[3]
721 vmlal.u16 q14, d11, d0[3]
722 vmlal.u16 q15, d12, d0[3]
725 vld1.u16 {d24,d25}, [r12:128]
726 vmlal.u16 q14, d24, d0[2]
727 vmlal.u16 q15, d25, d0[2]
728 vmlal.u16 q14, d10, d0[2]
729 vmlal.u16 q15, d11, d0[2]
732 vld1.u16 {d24}, [r12:64]
733 vmlal.u16 q14, d24, d0[1]
734 vmlal.u16 q15, d8, d0[1]
735 vmlal.u16 q14, d9, d0[1]
736 vmlal.u16 q15, d10, d0[1]
740 vqrshrn.u16 d31, q14, #FRACTION_BITS
756 vld1.u16 {d24}, [r12:64]!
758 vld1.u16 {d25}, [r12:64]
759 vmull.u16 q14, d24, d0[0]
760 vmull.u16 q15, d25, d0[0]
792 vld1.u16 {d24,d25}, [r12:128]
793 vmlal.u16 q14, d24, d6[1]
794 vmlal.u16 q15, d25, d6[1]
795 vmlal.u16 q14, d20, d6[1]
796 vmlal.u16 q15, d21, d6[1]
799 vld1.u16 {d24}, [r12:64]!
801 vld1.u16 {d25}, [r12]
802 vmlal.u16 q14, d24, d6[0]
803 vmlal.u16 q15, d25, d6[0]
804 vmlal.u16 q14, d19, d6[0]
805 vmlal.u16 q15, d20, d6[0]
808 vld1.u16 {d24,d25}, [r12:128]
809 vmlal.u16 q14, d24, d5[3]
810 vmlal.u16 q15, d25, d5[3]
811 vmlal.u16 q14, d18, d5[3]
812 vmlal.u16 q15, d19, d5[3]
815 vld1.u16 {d24}, [r12:64]!
817 vld1.u16 {d25}, [r12]
818 vmlal.u16 q14, d24, d5[2]
819 vmlal.u16 q15, d25, d5[2]
820 vmlal.u16 q14, d17, d5[2]
821 vmlal.u16 q15, d18, d5[2]
824 vld1.u16 {d24,d25}, [r12:128]
825 vmlal.u16 q14, d24, d5[1]
826 vmlal.u16 q15, d25, d5[1]
827 vmlal.u16 q14, d16, d5[1]
828 vmlal.u16 q15, d17, d5[1]
831 vld1.u16 {d24}, [r12:64]!
833 vld1.u16 {d25}, [r12]
834 vmlal.u16 q14, d24, d5[0]
835 vmlal.u16 q15, d25, d5[0]
836 vmlal.u16 q14, d15, d5[0]
837 vmlal.u16 q15, d16, d5[0]
840 vld1.u16 {d24,d25}, [r12:128]
841 vmlal.u16 q14, d24, d4[3]
842 vmlal.u16 q15, d25, d4[3]
843 vmlal.u16 q14, d14, d4[3]
844 vmlal.u16 q15, d15, d4[3]
847 vld1.u16 {d24}, [r12:64]!
849 vld1.u16 {d25}, [r12]
850 vmlal.u16 q14, d24, d4[2]
851 vmlal.u16 q15, d25, d4[2]
852 vmlal.u16 q14, d13, d4[2]
853 vmlal.u16 q15, d14, d4[2]
856 vld1.u16 {d24,d25}, [r12:128]
857 vmlal.u16 q14, d24, d4[1]
858 vmlal.u16 q15, d25, d4[1]
859 vmlal.u16 q14, d12, d4[1]
860 vmlal.u16 q15, d13, d4[1]
863 vld1.u16 {d24}, [r12:64]!
865 vld1.u16 {d25}, [r12]
866 vmlal.u16 q14, d24, d4[0]
867 vmlal.u16 q15, d25, d4[0]
868 vmlal.u16 q14, d11, d4[0]
869 vmlal.u16 q15, d12, d4[0]
872 vld1.u16 {d24,d25}, [r12:128]
873 vmlal.u16 q14, d24, d3[3]
874 vmlal.u16 q15, d25, d3[3]
875 vmlal.u16 q14, d10, d3[3]
876 vmlal.u16 q15, d11, d3[3]
879 vld1.u16 {d24}, [r12:64]!
881 vld1.u16 {d25}, [r12]
882 vmlal.u16 q14, d24, d3[2]
883 vmlal.u16 q15, d25, d3[2]
884 vmlal.u16 q14, d9, d3[2]
885 vmlal.u16 q15, d10, d3[2]
888 vld1.u16 {d24,d25}, [r12:128]
889 vmlal.u16 q14, d24, d3[1]
890 vmlal.u16 q15, d25, d3[1]
891 vmlal.u16 q14, d8, d3[1]
892 vmlal.u16 q15, d9, d3[1]
895 vld1.u16 {d24}, [r12:64]!
897 vld1.u16 {d25}, [r12]
900 vld1.u16 {d26}, [r12:64]
901 vmlal.u16 q14, d24, d3[0]
902 vmlal.u16 q15, d25, d3[0]
903 vmlal.u16 q14, d26, d3[0] @ Could be d7, without the load, right?
904 vmlal.u16 q15, d8, d3[0]
907 vld1.u16 {d24,d25}, [r12:128]
910 vld1.u16 {d26,d27}, [r12:128]
911 vmlal.u16 q14, d24, d2[3]
912 vmlal.u16 q15, d25, d2[3]
913 vmlal.u16 q14, d26, d2[3]
914 vmlal.u16 q15, d27, d2[3]
917 vld1.u16 {d24}, [r12:64]!
919 vld1.u16 {d25}, [r12]
922 vld1.u16 {d26}, [r12:64]!
924 vld1.u16 {d27}, [r12:64]
925 vmlal.u16 q14, d24, d2[2]
926 vmlal.u16 q15, d25, d2[2]
927 vmlal.u16 q14, d26, d2[2]
928 vmlal.u16 q15, d27, d2[2]
931 vld1.u16 {d24,d25}, [r12:128]
934 vld1.u16 {d26,d27}, [r12:128]
935 vmlal.u16 q14, d24, d2[1]
936 vmlal.u16 q15, d25, d2[1]
937 vmlal.u16 q14, d26, d2[1]
938 vmlal.u16 q15, d27, d2[1]
941 vld1.u16 {d24}, [r12:64]!
943 vld1.u16 {d25}, [r12]
946 vld1.u16 {d26}, [r12:64]!
948 vld1.u16 {d27}, [r12:64]
949 vmlal.u16 q14, d24, d2[0]
950 vmlal.u16 q15, d25, d2[0]
951 vmlal.u16 q14, d26, d2[0]
952 vmlal.u16 q15, d27, d2[0]
955 vld1.u16 {d24,d25}, [r12:128]
958 vld1.u16 {d26,d27}, [r12:128]
959 vmlal.u16 q14, d24, d1[3]
960 vmlal.u16 q15, d25, d1[3]
961 vmlal.u16 q14, d26, d1[3]
962 vmlal.u16 q15, d27, d1[3]
965 vld1.u16 {d24}, [r12:64]!
967 vld1.u16 {d25}, [r12]
970 vld1.u16 {d26}, [r12:64]!
972 vld1.u16 {d27}, [r12:64]
973 vmlal.u16 q14, d24, d1[2]
974 vmlal.u16 q15, d25, d1[2]
975 vmlal.u16 q14, d26, d1[2]
976 vmlal.u16 q15, d27, d1[2]
979 vld1.u16 {d24,d25}, [r12:128]
982 vld1.u16 {d26,d27}, [r12:128]
983 vmlal.u16 q14, d24, d1[1]
984 vmlal.u16 q15, d25, d1[1]
985 vmlal.u16 q14, d26, d1[1]
986 vmlal.u16 q15, d27, d1[1]
989 vld1.u16 {d24}, [r12:64]!
991 vld1.u16 {d25}, [r12]
994 vld1.u16 {d26}, [r12:64]!
996 vld1.u16 {d27}, [r12:64]
997 vmlal.u16 q14, d24, d1[0]
998 vmlal.u16 q15, d25, d1[0]
999 vmlal.u16 q14, d26, d1[0]
1000 vmlal.u16 q15, d27, d1[0]
1003 vld1.u16 {d24,d25}, [r12:128]
1006 vld1.u16 {d26,d27}, [r12:128]
1007 vmlal.u16 q14, d24, d0[3]
1008 vmlal.u16 q15, d25, d0[3]
1009 vmlal.u16 q14, d26, d0[3]
1010 vmlal.u16 q15, d27, d0[3]
1013 vld1.u16 {d24}, [r12:64]!
1015 vld1.u16 {d25}, [r12]
1018 vld1.u16 {d26}, [r12:64]!
1020 vld1.u16 {d27}, [r12:64]
1021 vmlal.u16 q14, d24, d0[2]
1022 vmlal.u16 q15, d25, d0[2]
1023 vmlal.u16 q14, d26, d0[2]
1024 vmlal.u16 q15, d27, d0[2]
1027 vld1.u16 {d24,d25}, [r12:128]!
1029 vld1.u16 {d26,d27}, [r12:128]
1030 vmlal.u16 q14, d24, d0[1]
1031 vmlal.u16 q15, d25, d0[1]
1032 vmlal.u16 q14, d26, d0[1]
1033 vmlal.u16 q15, d27, d0[1]
1037 vqrshrn.u16 d31, q14, #FRACTION_BITS
1073 vst1.u16 {q10,q11}, [sp]
1075 vld1.u16 {d24[]}, [r12]
1076 vld1.u16 {d25[]}, [r12]
1077 vst1.u16 {q12}, [r12]!
1078 vst1.u16 {q12}, [r12]
1079 vld1.u16 {q10,q11}, [sp]
1082 1: vdup.u16 q12, d23[3]
1091 vst1.u16 {q10,q11}, [sp]
1095 vst1.u16 {q12}, [r12]!
1096 vst1.u16 {q12}, [r12]
1097 vld1.u16 {q10,q11}, [sp]
1100 1: vmov.u16 d24, d23
1101 vmov.u16 d25, d23
1111 vst1.u16 {\qsa}, [r9:128]!
1112 vst1.u16 {\qsb}, [r9:128]!
1114 vst1.u16 {\qsa,\qsb}, [r9:256]!
1117 vmov.u16 \qa, \qsa
1118 vmov.u16 \qb, \qsb
1120 vmov.u16 \qb, \qsb_hi
1189 vdup.u16 q9, d20[0]
1191 vmov.u16 d18, d20
1192 vmov.u16 d19, d20
1197 vst1.u16 {q10,q11}, [sp]
1200 vst1.u16 {q9}, [sp]
1202 vst1.u16 {q9}, [sp]
1203 vld1.u16 {q10,q11}, [r12]
1296 vdup.u16 q10, d19[3]
1297 vdup.u16 q11, d19[3]
1311 vdup.u16 q12, d23[3]
1323 vext.u16 q10, q10, q11, #4
1324 vext.u16 q11, q11, q12, #4
1327 vext.u16 q10, q10, q11, #2
1328 vext.u16 q11, q11, q12, #2
1331 vext.u16 q10, q10, q11, #1
1332 vext.u16 q11, q11, q12, #1
1337 vdup.u16 q11, d23[3]
1352 vst1.u16 {d31[0]}, [r0]!
1440 vld1.u16 {d0,d1,d2,d3}, [r12]!
1441 vld1.u16 {d4,d5,d6}, [r12]!
1496 vld1.u16 {d0,d1,d2,d3}, [r12]!
1497 vld1.u16 {d4,d5,d6}, [r12]!