Home
last modified time | relevance | path

Searched refs:vmls (Results 1 – 24 of 24) sorted by relevance

/external/llvm/test/MC/ARM/
Dneon-mul-accum-encoding.s54 vmls.i8 d16, d18, d17
55 vmls.i16 d16, d18, d17
56 vmls.i32 d16, d18, d17
57 vmls.f32 d16, d18, d17
58 vmls.i8 q9, q8, q10
59 vmls.i16 q9, q8, q10
60 vmls.i32 q9, q8, q10
61 vmls.f32 q9, q8, q10
62 vmls.i16 q4, q12, d6[2]
64 @ CHECK: vmls.i8 d16, d18, d17 @ encoding: [0xa1,0x09,0x42,0xf3]
[all …]
Dneont2-mul-accum-encoding.s58 vmls.i8 d16, d18, d17
59 vmls.i16 d16, d18, d17
60 vmls.i32 d16, d18, d17
61 vmls.f32 d16, d18, d17
62 vmls.i8 q9, q8, q10
63 vmls.i16 q9, q8, q10
64 vmls.i32 q9, q8, q10
65 vmls.f32 q9, q8, q10
66 vmls.i16 q4, q12, d6[2]
68 @ CHECK: vmls.i8 d16, d18, d17 @ encoding: [0x42,0xff,0xa1,0x09]
[all …]
Dsimple-fp-encoding.s102 vmls.f64 d16, d18, d17
103 vmls.f32 s1, s2, s0
105 @ CHECK: vmls.f64 d16, d18, d17 @ encoding: [0xe1,0x0b,0x42,0xee]
106 @ CHECK: vmls.f32 s1, s2, s0 @ encoding: [0x40,0x0a,0x41,0xee]
Dsingle-precision-fp.s22 vmls.f64 d8, d7, d6
32 @ CHECK-ERRORS-NEXT: vmls.f64 d8, d7, d6
/external/libavc/common/arm/
Dih264_inter_pred_filters_luma_vert_a9q.s138 vmls.u16 q7, q8, q12 @ temp -= temp2 * 5
142 vmls.u16 q10, q13, q12 @ temp4 -= temp5 * 5
149 vmls.u16 q8, q9, q12
157 vmls.u16 q7, q13, q12
163 vmls.u16 q9, q10, q12
171 vmls.u16 q8, q13, q12
178 vmls.u16 q7, q10, q12
181 vmls.u16 q9, q13, q12
218 vmls.u16 q4, q5, q12 @ temp -= temp2 * 5
224 vmls.u16 q8, q9, q12
[all …]
Dih264_inter_pred_luma_vert_qpel_a9q.s145 vmls.u16 q7, q8, q12 @ temp -= temp2 * 5
149 vmls.u16 q10, q13, q12 @ temp4 -= temp5 * 5
156 vmls.u16 q8, q9, q12
166 vmls.u16 q7, q13, q12
172 vmls.u16 q9, q10, q12
182 vmls.u16 q8, q13, q12
189 vmls.u16 q7, q10, q12
192 vmls.u16 q9, q13, q12
233 vmls.u16 q4, q5, q12 @ temp -= temp2 * 5
239 vmls.u16 q8, q9, q12
[all …]
Dih264_inter_pred_luma_horz_hpel_vert_qpel_a9q.s163 vmls.u16 q3, q4, q12
177 vmls.u16 q4, q5, q12
191 vmls.u16 q5, q6, q12
205 vmls.u16 q6, q7, q12
219 vmls.u16 q7, q8, q12
236 vmls.u16 q8, q9, q12
266 vmls.u16 q10, q1, q12
305 vmls.u16 q4, q1, q12
341 vmls.u16 q14, q1, q12
391 vmls.u16 q3, q4, q12
[all …]
Dih264_inter_pred_luma_horz_qpel_vert_hpel_a9q.s176 vmls.u16 q9, q11, q15
178 vmls.u16 q10, q13, q15
181 vmls.u16 q11, q13, q15
253 vmls.u16 q9, q11, q15
255 vmls.u16 q10, q13, q15
258 vmls.u16 q11, q13, q15
337 vmls.u16 q6, q8, q12
340 vmls.u16 q7, q11, q12
350 vmls.u16 q14, q9, q12
367 vmls.u16 q7, q8, q12
[all …]
Dih264_inter_pred_luma_horz_hpel_vert_hpel_a9q.s149 vmls.s16 q12, q11, d1[0] @ temp -= temp2 * 5
154 vmls.s16 q13, q10, d1[0] @ temp -= temp2 * 5
158 vmls.s16 q14, q10, d1[0] @ temp -= temp2 * 5
209 vmls.s16 q12, q11, d1[0] @ temp -= temp2 * 5
214 vmls.s16 q13, q10, d1[0] @ temp -= temp2 * 5
217 vmls.s16 q14, q10, d1[0] @ temp -= temp2 * 5
282 vmls.s16 q12, q11, d1[0] @ temp -= temp2 * 5
285 vmls.s16 q13, q15, d1[0] @ temp -= temp2 * 5
314 vmls.s16 q12, q11, d1[0] @ temp -= temp2 * 5
317 vmls.s16 q13, q15, d1[0] @ temp -= temp2 * 5
[all …]
/external/llvm/test/CodeGen/ARM/
Dfnmacs.ll8 ; VFP2: vmls.f32
11 ; NEON: vmls.f32
24 ; VFP2: vmls.f64
27 ; NEON: vmls.f64
Dvmls.ll5 ;CHECK: vmls.i8
16 ;CHECK: vmls.i16
27 ;CHECK: vmls.i32
38 ;CHECK: vmls.f32
49 ;CHECK: vmls.i8
60 ;CHECK: vmls.i16
71 ;CHECK: vmls.i32
82 ;CHECK: vmls.f32
Dfmacs.ll55 ; It's possible to make use of fp vmla / vmls on Cortex-A9.
/external/llvm/test/MC/Disassembler/ARM/
Dfp-encoding.txt94 # CHECK: vmls.f64 d16, d18, d17
97 # CHECK: vmls.f32 s1, s2, s0
Dneont2.txt622 # CHECK: vmls.i8 d16, d18, d17
624 # CHECK: vmls.i16 d16, d18, d17
626 # CHECK: vmls.i32 d16, d18, d17
628 # CHECK: vmls.f32 d16, d18, d17
630 # CHECK: vmls.i8 q9, q8, q10
632 # CHECK: vmls.i16 q9, q8, q10
634 # CHECK: vmls.i32 q9, q8, q10
636 # CHECK: vmls.f32 q9, q8, q10
Dneon.txt725 # CHECK: vmls.i8 d16, d18, d17
727 # CHECK: vmls.i16 d16, d18, d17
729 # CHECK: vmls.i32 d16, d18, d17
731 # CHECK: vmls.f32 d16, d18, d17
733 # CHECK: vmls.i8 q9, q8, q10
735 # CHECK: vmls.i16 q9, q8, q10
737 # CHECK: vmls.i32 q9, q8, q10
739 # CHECK: vmls.f32 q9, q8, q10
/external/v8/test/cctest/
Dtest-disasm-arm.cc580 COMPARE(vmls(d2, d1, d0), in TEST()
582 COMPARE(vmls(d6, d4, d5, cc), in TEST()
Dtest-assembler-arm.cc252 __ vmls(d5, d5, d6);
/external/v8/src/compiler/arm/
Dcode-generator-arm.cc300 __ vmls(i.OutputDoubleRegister(), i.InputDoubleRegister(1), in AssembleArchInstruction() local
/external/v8/src/arm/
Dassembler-arm.h1250 void vmls(const DwVfpRegister dst,
Dassembler-arm.cc2977 void Assembler::vmls(const DwVfpRegister dst, in vmls() function in v8::internal::Assembler
Dlithium-codegen-arm.cc1464 __ vmls(minuend, multiplier, multiplicand); in DoMultiplySubD() local
/external/clang/include/clang/Basic/
Darm_neon.td513 def VMLS : IOpInst<"vmls", "dddd", "csifUcUsUiQcQsQiQfQUcQUsQUi", OP_MLS>;
867 def MLS : IOpInst<"vmls", "dddd", "dQd", OP_MLS>;
/external/llvm/lib/Target/ARM/
DARMInstrVFP.td1364 IIC_fpMAC64, "vmls", ".f64\t$Dd, $Dn, $Dm",
1372 IIC_fpMAC32, "vmls", ".f32\t$Sd, $Sn, $Sm",
DARMInstrNEON.td4486 IIC_VMACi16Q, IIC_VMACi32Q, "vmls", "i", sub>;
4487 def VMLSfd : N3VDMulOp<0, 0, 0b10, 0b1101, 1, IIC_VMACD, "vmls", "f32",
4490 def VMLSfq : N3VQMulOp<0, 0, 0b10, 0b1101, 1, IIC_VMACQ, "vmls", "f32",
4494 IIC_VMACi16Q, IIC_VMACi32Q, "vmls", "i", sub>;
4495 def VMLSslfd : N3VDMulOpSL<0b10, 0b0101, IIC_VMACD, "vmls", "f32",
4498 def VMLSslfq : N3VQMulOpSL<0b10, 0b0101, IIC_VMACQ, "vmls", "f32",