Lines Matching full:d1
51 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
53 ; CHECK: vneg.s8 [[D3:d[0-9]+]], [[D1]]
54 ; CHECK: vand [[D1]], [[D1]], [[D3]]
55 ; CHECK: vsub.i8 [[D1]], [[D1]], [[D2]]
56 ; CHECK: vcnt.8 [[D1]], [[D1]]
57 ; CHECK: vstr [[D1]], [r0]
66 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
72 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]
97 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
99 ; CHECK: vneg.s16 [[D3:d[0-9]+]], [[D1]]
100 ; CHECK: vand [[D1]], [[D1]], [[D3]]
101 ; CHECK: vsub.i16 [[D1]], [[D1]], [[D2]]
102 ; CHECK: vcnt.8 [[D1]], [[D1]]
103 ; CHECK: vpaddl.u8 [[D1]], [[D1]]
104 ; CHECK: vstr [[D1]], [r0]
113 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
120 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]
137 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
139 ; CHECK: vneg.s32 [[D3:d[0-9]+]], [[D1]]
140 ; CHECK: vand [[D1]], [[D1]], [[D3]]
141 ; CHECK: vsub.i32 [[D1]], [[D1]], [[D2]]
142 ; CHECK: vcnt.8 [[D1]], [[D1]]
143 ; CHECK: vpaddl.u8 [[D1]], [[D1]]
144 ; CHECK: vpaddl.u16 [[D1]], [[D1]]
145 ; CHECK: vstr [[D1]], [r0]
154 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
162 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]
171 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
174 ; CHECK: vsub.i64 [[D2]], [[D2]], [[D1]]
175 ; CHECK: vand [[D1]], [[D1]], [[D2]]
176 ; CHECK: vadd.i64 [[D1]], [[D1]], [[D3]]
177 ; CHECK: vcnt.8 [[D1]], [[D1]]
178 ; CHECK: vpaddl.u8 [[D1]], [[D1]]
179 ; CHECK: vpaddl.u16 [[D1]], [[D1]]
180 ; CHECK: vpaddl.u32 [[D1]], [[D1]]
181 ; CHECK: vstr [[D1]], [r0]
190 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
200 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]
235 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
237 ; CHECK: vneg.s8 [[D3:d[0-9]+]], [[D1]]
238 ; CHECK: vand [[D1]], [[D1]], [[D3]]
239 ; CHECK: vsub.i8 [[D1]], [[D1]], [[D2]]
240 ; CHECK: vcnt.8 [[D1]], [[D1]]
241 ; CHECK: vstr [[D1]], [r0]
250 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
256 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]
281 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
282 ; CHECK: vneg.s16 [[D2:d[0-9]+]], [[D1]]
283 ; CHECK: vand [[D1]], [[D1]], [[D2]]
285 ; CHECK: vclz.i16 [[D1]], [[D1]]
286 ; CHECK: vsub.i16 [[D1]], [[D3]], [[D1]]
287 ; CHECK: vstr [[D1]], [r0]
296 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
302 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]
319 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
320 ; CHECK: vneg.s32 [[D2:d[0-9]+]], [[D1]]
321 ; CHECK: vand [[D1]], [[D1]], [[D2]]
323 ; CHECK: vclz.i32 [[D1]], [[D1]]
324 ; CHECK: vsub.i32 [[D1]], [[D3]], [[D1]]
325 ; CHECK: vstr [[D1]], [r0]
334 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
340 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]
349 ; CHECK: vldr [[D1:d[0-9]+]], [r0]
352 ; CHECK: vsub.i64 [[D2]], [[D2]], [[D1]]
353 ; CHECK: vand [[D1]], [[D1]], [[D2]]
354 ; CHECK: vadd.i64 [[D1]], [[D1]], [[D3]]
355 ; CHECK: vcnt.8 [[D1]], [[D1]]
356 ; CHECK: vpaddl.u8 [[D1]], [[D1]]
357 ; CHECK: vpaddl.u16 [[D1]], [[D1]]
358 ; CHECK: vpaddl.u32 [[D1]], [[D1]]
359 ; CHECK: vstr [[D1]], [r0]
368 ; CHECK: vld1.64 {[[D1:d[0-9]+]], [[D2:d[0-9]+]]}, [r0]
378 ; CHECK: vst1.64 {[[D1]], [[D2]]}, [r0]