Lines Matching refs:tmp3

8 	%tmp3 = add <8 x i8> %tmp1, %tmp2
9 	ret <8 x i8> %tmp3
17 	%tmp3 = add <4 x i16> %tmp1, %tmp2
18 	ret <4 x i16> %tmp3
26 	%tmp3 = add <2 x i32> %tmp1, %tmp2
27 	ret <2 x i32> %tmp3
35 	%tmp3 = add <1 x i64> %tmp1, %tmp2
36 	ret <1 x i64> %tmp3
44 	%tmp3 = fadd <2 x float> %tmp1, %tmp2
45 	ret <2 x float> %tmp3
53 	%tmp3 = add <16 x i8> %tmp1, %tmp2
54 	ret <16 x i8> %tmp3
62 	%tmp3 = add <8 x i16> %tmp1, %tmp2
63 	ret <8 x i16> %tmp3
71 	%tmp3 = add <4 x i32> %tmp1, %tmp2
72 	ret <4 x i32> %tmp3
80 	%tmp3 = add <2 x i64> %tmp1, %tmp2
81 	ret <2 x i64> %tmp3
89 	%tmp3 = fadd <4 x float> %tmp1, %tmp2
90 	ret <4 x float> %tmp3
98 	%tmp3 = call <8 x i8> @llvm.arm.neon.vraddhn.v8i8(<8 x i16> %tmp1, <8 x i16> %tmp2)
99 	ret <8 x i8> %tmp3
107 	%tmp3 = call <4 x i16> @llvm.arm.neon.vraddhn.v4i16(<4 x i32> %tmp1, <4 x i32> %tmp2)
108 	ret <4 x i16> %tmp3
116 	%tmp3 = call <2 x i32> @llvm.arm.neon.vraddhn.v2i32(<2 x i64> %tmp1, <2 x i64> %tmp2)
117 	ret <2 x i32> %tmp3
156 	%tmp3 = sext <8 x i8> %tmp1 to <8 x i16>
158 	%tmp5 = add <8 x i16> %tmp3, %tmp4
167 	%tmp3 = sext <4 x i16> %tmp1 to <4 x i32>
169 	%tmp5 = add <4 x i32> %tmp3, %tmp4
178 	%tmp3 = sext <2 x i32> %tmp1 to <2 x i64>
180 	%tmp5 = add <2 x i64> %tmp3, %tmp4
189 	%tmp3 = zext <8 x i8> %tmp1 to <8 x i16>
191 	%tmp5 = add <8 x i16> %tmp3, %tmp4
200 	%tmp3 = zext <4 x i16> %tmp1 to <4 x i32>
202 	%tmp5 = add <4 x i32> %tmp3, %tmp4
211 	%tmp3 = zext <2 x i32> %tmp1 to <2 x i64>
213 	%tmp5 = add <2 x i64> %tmp3, %tmp4
222 	%tmp3 = sext <8 x i8> %tmp2 to <8 x i16>
223 	%tmp4 = add <8 x i16> %tmp1, %tmp3
232 	%tmp3 = sext <4 x i16> %tmp2 to <4 x i32>
233 	%tmp4 = add <4 x i32> %tmp1, %tmp3
242 	%tmp3 = sext <2 x i32> %tmp2 to <2 x i64>
243 	%tmp4 = add <2 x i64> %tmp1, %tmp3
252 	%tmp3 = zext <8 x i8> %tmp2 to <8 x i16>
253 	%tmp4 = add <8 x i16> %tmp1, %tmp3
262 	%tmp3 = zext <4 x i16> %tmp2 to <4 x i32>
263 	%tmp4 = add <4 x i32> %tmp1, %tmp3
272 	%tmp3 = zext <2 x i32> %tmp2 to <2 x i64>
273 	%tmp4 = add <2 x i64> %tmp1, %tmp3