Lines Matching refs:V
14 #define TARGET_ARCH_OPCODE_LIST(V) \ argument
15 V(ArmAdd) \
16 V(ArmAnd) \
17 V(ArmBic) \
18 V(ArmClz) \
19 V(ArmCmp) \
20 V(ArmCmn) \
21 V(ArmTst) \
22 V(ArmTeq) \
23 V(ArmOrr) \
24 V(ArmEor) \
25 V(ArmSub) \
26 V(ArmRsb) \
27 V(ArmMul) \
28 V(ArmMla) \
29 V(ArmMls) \
30 V(ArmSmmul) \
31 V(ArmSmmla) \
32 V(ArmUmull) \
33 V(ArmSdiv) \
34 V(ArmUdiv) \
35 V(ArmMov) \
36 V(ArmMvn) \
37 V(ArmBfc) \
38 V(ArmUbfx) \
39 V(ArmSxtb) \
40 V(ArmSxth) \
41 V(ArmSxtab) \
42 V(ArmSxtah) \
43 V(ArmUxtb) \
44 V(ArmUxth) \
45 V(ArmUxtab) \
46 V(ArmUxtah) \
47 V(ArmVcmpF32) \
48 V(ArmVaddF32) \
49 V(ArmVsubF32) \
50 V(ArmVmulF32) \
51 V(ArmVmlaF32) \
52 V(ArmVmlsF32) \
53 V(ArmVdivF32) \
54 V(ArmVabsF32) \
55 V(ArmVnegF32) \
56 V(ArmVsqrtF32) \
57 V(ArmVcmpF64) \
58 V(ArmVaddF64) \
59 V(ArmVsubF64) \
60 V(ArmVmulF64) \
61 V(ArmVmlaF64) \
62 V(ArmVmlsF64) \
63 V(ArmVdivF64) \
64 V(ArmVmodF64) \
65 V(ArmVabsF64) \
66 V(ArmVnegF64) \
67 V(ArmVsqrtF64) \
68 V(ArmVrintmF32) \
69 V(ArmVrintmF64) \
70 V(ArmVrintpF32) \
71 V(ArmVrintpF64) \
72 V(ArmVrintzF32) \
73 V(ArmVrintzF64) \
74 V(ArmVrintaF64) \
75 V(ArmVrintnF32) \
76 V(ArmVrintnF64) \
77 V(ArmVcvtF32F64) \
78 V(ArmVcvtF64F32) \
79 V(ArmVcvtF64S32) \
80 V(ArmVcvtF64U32) \
81 V(ArmVcvtS32F64) \
82 V(ArmVcvtU32F64) \
83 V(ArmVmovLowU32F64) \
84 V(ArmVmovLowF64U32) \
85 V(ArmVmovHighU32F64) \
86 V(ArmVmovHighF64U32) \
87 V(ArmVmovF64U32U32) \
88 V(ArmVldrF32) \
89 V(ArmVstrF32) \
90 V(ArmVldrF64) \
91 V(ArmVstrF64) \
92 V(ArmLdrb) \
93 V(ArmLdrsb) \
94 V(ArmStrb) \
95 V(ArmLdrh) \
96 V(ArmLdrsh) \
97 V(ArmStrh) \
98 V(ArmLdr) \
99 V(ArmStr) \
100 V(ArmPush) \
101 V(ArmPoke)
108 #define TARGET_ADDRESSING_MODE_LIST(V) \ argument
109 V(Offset_RI) /* [%r0 + K] */ \
110 V(Offset_RR) /* [%r0 + %r1] */ \
111 V(Operand2_I) /* K */ \
112 V(Operand2_R) /* %r0 */ \
113 V(Operand2_R_ASR_I) /* %r0 ASR K */ \
114 V(Operand2_R_LSL_I) /* %r0 LSL K */ \
115 V(Operand2_R_LSR_I) /* %r0 LSR K */ \
116 V(Operand2_R_ROR_I) /* %r0 ROR K */ \
117 V(Operand2_R_ASR_R) /* %r0 ASR %r1 */ \
118 V(Operand2_R_LSL_R) /* %r0 LSL %r1 */ \
119 V(Operand2_R_LSR_R) /* %r0 LSR %r1 */ \
120 V(Operand2_R_ROR_R) /* %r0 ROR %r1 */