1 /* 2 * Copyright (c) 2011 Intel Corporation. All Rights Reserved. 3 * Copyright (c) Imagination Technologies Limited, UK 4 * 5 * Permission is hereby granted, free of charge, to any person obtaining a 6 * copy of this software and associated documentation files (the 7 * "Software"), to deal in the Software without restriction, including 8 * without limitation the rights to use, copy, modify, merge, publish, 9 * distribute, sub license, and/or sell copies of the Software, and to 10 * permit persons to whom the Software is furnished to do so, subject to 11 * the following conditions: 12 * 13 * The above copyright notice and this permission notice (including the 14 * next paragraph) shall be included in all copies or substantial portions 15 * of the Software. 16 * 17 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS 18 * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF 19 * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. 20 * IN NO EVENT SHALL PRECISION INSIGHT AND/OR ITS SUPPLIERS BE LIABLE FOR 21 * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, 22 * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE 23 * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE. 24 */ 25 26 27 /****************************************************************************** 28 29 @File msvdx_vec_vc1_reg_io2.h 30 31 @Title MSVDX Offsets 32 33 @Platform </b>\n 34 35 @Description </b>\n This file contains the MSVDX_VEC_VC1_REG_IO2_H Defintions. 36 37 ******************************************************************************/ 38 #if !defined (__MSVDX_VEC_VC1_REG_IO2_H__) 39 #define __MSVDX_VEC_VC1_REG_IO2_H__ 40 41 #ifdef __cplusplus 42 extern "C" { 43 #endif 44 45 46 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_OFFSET (0x0400) 47 48 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_SPS0 VC1_FE_SYNCMARKER 49 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_SYNCMARKER_MASK (0x00000004) 50 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_SYNCMARKER_LSBMASK (0x00000001) 51 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_SYNCMARKER_SHIFT (2) 52 53 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_SPS0 VC1_FE_VSTRANSFORM 54 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_VSTRANSFORM_MASK (0x00000002) 55 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_VSTRANSFORM_LSBMASK (0x00000001) 56 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_VSTRANSFORM_SHIFT (1) 57 58 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_SPS0 VC1_FE_INTERLACE 59 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_INTERLACE_MASK (0x00000001) 60 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_INTERLACE_LSBMASK (0x00000001) 61 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_SPS0_VC1_FE_INTERLACE_SHIFT (0) 62 63 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_OFFSET (0x0404) 64 65 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS0 VC1_FE_PIC_WIDTH_IN_MBS_LESS1 66 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PIC_WIDTH_IN_MBS_LESS1_MASK (0x03F80000) 67 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PIC_WIDTH_IN_MBS_LESS1_LSBMASK (0x0000007F) 68 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PIC_WIDTH_IN_MBS_LESS1_SHIFT (19) 69 70 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS0 VC1_FE_PIC_HEIGHT_IN_MBS_LESS1 71 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PIC_HEIGHT_IN_MBS_LESS1_MASK (0x0007F000) 72 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PIC_HEIGHT_IN_MBS_LESS1_LSBMASK (0x0000007F) 73 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PIC_HEIGHT_IN_MBS_LESS1_SHIFT (12) 74 75 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS0 VC1_FE_FIRST_MB_IN_SLICE_Y 76 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_FIRST_MB_IN_SLICE_Y_MASK (0x00000FE0) 77 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_FIRST_MB_IN_SLICE_Y_LSBMASK (0x0000007F) 78 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_FIRST_MB_IN_SLICE_Y_SHIFT (5) 79 80 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS0 VC1_FE_PTYPE 81 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PTYPE_MASK (0x0000001C) 82 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PTYPE_LSBMASK (0x00000007) 83 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_PTYPE_SHIFT (2) 84 85 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS0 VC1_FE_FCM 86 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_FCM_MASK (0x00000003) 87 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_FCM_LSBMASK (0x00000003) 88 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS0_VC1_FE_FCM_SHIFT (0) 89 90 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_OFFSET (0x0408) 91 92 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_BP_FORMAT 93 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BP_FORMAT_MASK (0x20000000) 94 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BP_FORMAT_LSBMASK (0x00000001) 95 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BP_FORMAT_SHIFT (29) 96 97 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_BP_PRESENT 98 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BP_PRESENT_MASK (0x1C000000) 99 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BP_PRESENT_LSBMASK (0x00000007) 100 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BP_PRESENT_SHIFT (26) 101 102 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_RAWCODINGFLAG 103 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_RAWCODINGFLAG_MASK (0x03F80000) 104 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_RAWCODINGFLAG_LSBMASK (0x0000007F) 105 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_RAWCODINGFLAG_SHIFT (19) 106 107 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_MVMODE 108 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_MVMODE_MASK (0x00070000) 109 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_MVMODE_LSBMASK (0x00000007) 110 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_MVMODE_SHIFT (16) 111 112 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_MVMODE2 113 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_MVMODE2_MASK (0x00006000) 114 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_MVMODE2_LSBMASK (0x00000003) 115 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_MVMODE2_SHIFT (13) 116 117 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_TTMBF 118 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_TTMBF_MASK (0x00001000) 119 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_TTMBF_LSBMASK (0x00000001) 120 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_TTMBF_SHIFT (12) 121 122 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_TTFRM 123 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_TTFRM_MASK (0x00000C00) 124 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_TTFRM_LSBMASK (0x00000003) 125 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_TTFRM_SHIFT (10) 126 127 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_BFRACTION 128 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BFRACTION_MASK (0x000003E0) 129 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BFRACTION_LSBMASK (0x0000001F) 130 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_BFRACTION_SHIFT (5) 131 132 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_CONDOVER 133 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_CONDOVER_MASK (0x0000000C) 134 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_CONDOVER_LSBMASK (0x00000003) 135 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_CONDOVER_SHIFT (2) 136 137 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_EXTEND_X 138 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_EXTEND_X_MASK (0x00000002) 139 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_EXTEND_X_LSBMASK (0x00000001) 140 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_EXTEND_X_SHIFT (1) 141 142 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS1 VC1_FE_EXTEND_Y 143 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_EXTEND_Y_MASK (0x00000001) 144 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_EXTEND_Y_LSBMASK (0x00000001) 145 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS1_VC1_FE_EXTEND_Y_SHIFT (0) 146 147 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_OFFSET (0x040C) 148 149 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_DQXBEDGE 150 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQXBEDGE_MASK (0x03000000) 151 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQXBEDGE_LSBMASK (0x00000003) 152 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQXBEDGE_SHIFT (24) 153 154 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_DQUANT 155 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANT_MASK (0x00C00000) 156 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANT_LSBMASK (0x00000003) 157 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANT_SHIFT (22) 158 159 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_VOPDQUANT_PRESENT 160 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_VOPDQUANT_PRESENT_MASK (0x00200000) 161 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_VOPDQUANT_PRESENT_LSBMASK (0x00000001) 162 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_VOPDQUANT_PRESENT_SHIFT (21) 163 164 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_PQUANT 165 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_PQUANT_MASK (0x001F0000) 166 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_PQUANT_LSBMASK (0x0000001F) 167 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_PQUANT_SHIFT (16) 168 169 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_HALFQP 170 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_HALFQP_MASK (0x00008000) 171 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_HALFQP_LSBMASK (0x00000001) 172 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_HALFQP_SHIFT (15) 173 174 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_DQUANTFRM 175 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANTFRM_MASK (0x00004000) 176 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANTFRM_LSBMASK (0x00000001) 177 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANTFRM_SHIFT (14) 178 179 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_DQUANT_INFRAME 180 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANT_INFRAME_MASK (0x00002000) 181 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANT_INFRAME_LSBMASK (0x00000001) 182 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQUANT_INFRAME_SHIFT (13) 183 184 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_ALTPQUANT 185 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_ALTPQUANT_MASK (0x00001F00) 186 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_ALTPQUANT_LSBMASK (0x0000001F) 187 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_ALTPQUANT_SHIFT (8) 188 189 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_DQPROFILE 190 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQPROFILE_MASK (0x000000C0) 191 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQPROFILE_LSBMASK (0x00000003) 192 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQPROFILE_SHIFT (6) 193 194 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_DQBILEVEL 195 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQBILEVEL_MASK (0x00000020) 196 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQBILEVEL_LSBMASK (0x00000001) 197 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_DQBILEVEL_SHIFT (5) 198 199 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_PQINDEX_GT8 200 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_PQINDEX_GT8_MASK (0x00000010) 201 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_PQINDEX_GT8_LSBMASK (0x00000001) 202 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_PQINDEX_GT8_SHIFT (4) 203 204 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_TRANSACFRM 205 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_TRANSACFRM_MASK (0x0000000C) 206 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_TRANSACFRM_LSBMASK (0x00000003) 207 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_TRANSACFRM_SHIFT (2) 208 209 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS2 VC1_FE_TRANSACFRM2 210 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_TRANSACFRM2_MASK (0x00000003) 211 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_TRANSACFRM2_LSBMASK (0x00000003) 212 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS2_VC1_FE_TRANSACFRM2_SHIFT (0) 213 214 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_OFFSET (0x0410) 215 216 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE0 VC1_FE_MVD_LITE_ENABLE 217 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_MVD_LITE_ENABLE_MASK (0x40000000) 218 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_MVD_LITE_ENABLE_LSBMASK (0x00000001) 219 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_MVD_LITE_ENABLE_SHIFT (30) 220 221 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE0 VC1_FE_PULLBACK_X 222 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_PULLBACK_X_MASK (0x3FFF0000) 223 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_PULLBACK_X_LSBMASK (0x00003FFF) 224 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_PULLBACK_X_SHIFT (16) 225 226 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE0 VC1_FE_PULLBACK_Y 227 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_PULLBACK_Y_MASK (0x00003FFF) 228 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_PULLBACK_Y_LSBMASK (0x00003FFF) 229 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE0_VC1_FE_PULLBACK_Y_SHIFT (0) 230 231 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_OFFSET (0x0414) 232 233 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_TFF 234 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_TFF_MASK (0x40000000) 235 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_TFF_LSBMASK (0x00000001) 236 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_TFF_SHIFT (30) 237 238 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_SCAN_INDEX 239 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_SCAN_INDEX_MASK (0x38000000) 240 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_SCAN_INDEX_LSBMASK (0x00000007) 241 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_SCAN_INDEX_SHIFT (27) 242 243 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_REFDIST 244 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_REFDIST_MASK (0x07C00000) 245 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_REFDIST_LSBMASK (0x0000001F) 246 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_REFDIST_SHIFT (22) 247 248 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_NUMREF 249 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_NUMREF_MASK (0x00200000) 250 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_NUMREF_LSBMASK (0x00000001) 251 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_NUMREF_SHIFT (21) 252 253 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_REFFIELD 254 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_REFFIELD_MASK (0x00100000) 255 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_REFFIELD_LSBMASK (0x00000001) 256 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_REFFIELD_SHIFT (20) 257 258 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_MVRANGE 259 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_MVRANGE_MASK (0x000C0000) 260 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_MVRANGE_LSBMASK (0x00000003) 261 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_MVRANGE_SHIFT (18) 262 263 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_HALFPEL_FLAG 264 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_HALFPEL_FLAG_MASK (0x00020000) 265 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_HALFPEL_FLAG_LSBMASK (0x00000001) 266 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_HALFPEL_FLAG_SHIFT (17) 267 268 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_BOTTOM_FIELD_FLAG 269 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_BOTTOM_FIELD_FLAG_MASK (0x00010000) 270 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_BOTTOM_FIELD_FLAG_LSBMASK (0x00000001) 271 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_BOTTOM_FIELD_FLAG_SHIFT (16) 272 273 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_MVD_LITE1 VC1_FE_ADVANCED_PROFILE 274 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_ADVANCED_PROFILE_MASK (0x00008000) 275 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_ADVANCED_PROFILE_LSBMASK (0x00000001) 276 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_MVD_LITE1_VC1_FE_ADVANCED_PROFILE_SHIFT (15) 277 278 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR0_OFFSET (0x0418) 279 280 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_BITPLANES_BASE_ADDR0 VC1_FE_BITPLANES_BASE_ADDR0 281 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR0_VC1_FE_BITPLANES_BASE_ADDR0_MASK (0xFFFFF000) 282 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR0_VC1_FE_BITPLANES_BASE_ADDR0_LSBMASK (0x000FFFFF) 283 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR0_VC1_FE_BITPLANES_BASE_ADDR0_SHIFT (12) 284 285 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR1_OFFSET (0x041C) 286 287 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_BITPLANES_BASE_ADDR1 VC1_FE_BITPLANES_BASE_ADDR1 288 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR1_VC1_FE_BITPLANES_BASE_ADDR1_MASK (0xFFFFF000) 289 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR1_VC1_FE_BITPLANES_BASE_ADDR1_LSBMASK (0x000FFFFF) 290 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR1_VC1_FE_BITPLANES_BASE_ADDR1_SHIFT (12) 291 292 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR2_OFFSET (0x0420) 293 294 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_BITPLANES_BASE_ADDR2 VC1_FE_BITPLANES_BASE_ADDR2 295 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR2_VC1_FE_BITPLANES_BASE_ADDR2_MASK (0xFFFFF000) 296 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR2_VC1_FE_BITPLANES_BASE_ADDR2_LSBMASK (0x000FFFFF) 297 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_BITPLANES_BASE_ADDR2_VC1_FE_BITPLANES_BASE_ADDR2_SHIFT (12) 298 299 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS3_OFFSET (0x0424) 300 301 // MSVDX_VEC_VC1 CR_VEC_VC1_FE_PPS3 VC1_FE_PIC_SIZE_IN_MBS_LESS1 302 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS3_VC1_FE_PIC_SIZE_IN_MBS_LESS1_MASK (0x00003FFF) 303 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS3_VC1_FE_PIC_SIZE_IN_MBS_LESS1_LSBMASK (0x00003FFF) 304 #define MSVDX_VEC_VC1_CR_VEC_VC1_FE_PPS3_VC1_FE_PIC_SIZE_IN_MBS_LESS1_SHIFT (0) 305 306 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_OFFSET (0x0450) 307 308 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_SPS0 VC1_BE_EXTENDED_DMV 309 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_EXTENDED_DMV_MASK (0x00000008) 310 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_EXTENDED_DMV_LSBMASK (0x00000001) 311 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_EXTENDED_DMV_SHIFT (3) 312 313 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_SPS0 VC1_BE_EXTENDED_MV 314 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_EXTENDED_MV_MASK (0x00000004) 315 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_EXTENDED_MV_LSBMASK (0x00000001) 316 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_EXTENDED_MV_SHIFT (2) 317 318 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_SPS0 VC1_BE_FASTUVMC 319 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_FASTUVMC_MASK (0x00000002) 320 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_FASTUVMC_LSBMASK (0x00000001) 321 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_FASTUVMC_SHIFT (1) 322 323 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_SPS0 VC1_BE_INTERLACE 324 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_INTERLACE_MASK (0x00000001) 325 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_INTERLACE_LSBMASK (0x00000001) 326 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS0_VC1_BE_INTERLACE_SHIFT (0) 327 328 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS1_OFFSET (0x0454) 329 330 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_SPS1 VC1_BE_PIC_HEIGHT_IN_MBS_LESS1 331 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS1_VC1_BE_PIC_HEIGHT_IN_MBS_LESS1_MASK (0x0000007F) 332 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS1_VC1_BE_PIC_HEIGHT_IN_MBS_LESS1_LSBMASK (0x0000007F) 333 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS1_VC1_BE_PIC_HEIGHT_IN_MBS_LESS1_SHIFT (0) 334 335 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS2_OFFSET (0x0458) 336 337 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_SPS2 VC1_BE_PIC_WIDTH_IN_MBS_LESS1 338 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS2_VC1_BE_PIC_WIDTH_IN_MBS_LESS1_MASK (0x0000007F) 339 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS2_VC1_BE_PIC_WIDTH_IN_MBS_LESS1_LSBMASK (0x0000007F) 340 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_SPS2_VC1_BE_PIC_WIDTH_IN_MBS_LESS1_SHIFT (0) 341 342 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_OFFSET (0x0460) 343 344 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS2 VC1_BE_COLLOCATED_SKIPPED 345 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_COLLOCATED_SKIPPED_MASK (0x00000040) 346 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_COLLOCATED_SKIPPED_LSBMASK (0x00000001) 347 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_COLLOCATED_SKIPPED_SHIFT (6) 348 349 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS2 VC1_BE_FCM_REF2 350 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF2_MASK (0x00000030) 351 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF2_LSBMASK (0x00000003) 352 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF2_SHIFT (4) 353 354 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS2 VC1_BE_FCM_REF1 355 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF1_MASK (0x0000000C) 356 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF1_LSBMASK (0x00000003) 357 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF1_SHIFT (2) 358 359 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS2 VC1_BE_FCM_REF0 360 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF0_MASK (0x00000003) 361 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF0_LSBMASK (0x00000003) 362 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS2_VC1_BE_FCM_REF0_SHIFT (0) 363 364 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_OFFSET (0x0464) 365 366 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_IQ_OVERLAP 367 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_IQ_OVERLAP_MASK (0x00004000) 368 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_IQ_OVERLAP_LSBMASK (0x00000001) 369 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_IQ_OVERLAP_SHIFT (14) 370 371 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_UNIFORM_QUANTIZER 372 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_UNIFORM_QUANTIZER_MASK (0x00002000) 373 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_UNIFORM_QUANTIZER_LSBMASK (0x00000001) 374 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_UNIFORM_QUANTIZER_SHIFT (13) 375 376 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_TFF_BWD 377 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_BWD_MASK (0x00001000) 378 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_BWD_LSBMASK (0x00000001) 379 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_BWD_SHIFT (12) 380 381 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_TFF_FWD 382 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_FWD_MASK (0x00000800) 383 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_FWD_LSBMASK (0x00000001) 384 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_FWD_SHIFT (11) 385 386 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_TFF 387 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_MASK (0x00000400) 388 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_LSBMASK (0x00000001) 389 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_TFF_SHIFT (10) 390 391 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_SECOND_FIELD 392 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_SECOND_FIELD_MASK (0x00000200) 393 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_SECOND_FIELD_LSBMASK (0x00000001) 394 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_SECOND_FIELD_SHIFT (9) 395 396 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_HALFQP 397 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_HALFQP_MASK (0x00000100) 398 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_HALFQP_LSBMASK (0x00000001) 399 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_HALFQP_SHIFT (8) 400 401 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_BFRACTION 402 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_BFRACTION_MASK (0x000000F8) 403 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_BFRACTION_LSBMASK (0x0000001F) 404 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_BFRACTION_SHIFT (3) 405 406 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_FCM 407 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_FCM_MASK (0x00000006) 408 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_FCM_LSBMASK (0x00000003) 409 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_FCM_SHIFT (1) 410 411 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS0 VC1_BE_RNDCTRL 412 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_RNDCTRL_MASK (0x00000001) 413 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_RNDCTRL_LSBMASK (0x00000001) 414 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS0_VC1_BE_RNDCTRL_SHIFT (0) 415 416 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_OFFSET (0x0468) 417 418 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS1 VC1_BE_EXTEND_Y 419 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_EXTEND_Y_MASK (0x00010000) 420 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_EXTEND_Y_LSBMASK (0x00000001) 421 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_EXTEND_Y_SHIFT (16) 422 423 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS1 VC1_BE_EXTEND_X 424 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_EXTEND_X_MASK (0x00008000) 425 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_EXTEND_X_LSBMASK (0x00000001) 426 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_EXTEND_X_SHIFT (15) 427 428 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS1 VC1_BE_QUANTIZER 429 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_QUANTIZER_MASK (0x00006000) 430 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_QUANTIZER_LSBMASK (0x00000003) 431 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_QUANTIZER_SHIFT (13) 432 433 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS1 VC1_BE_PQUANT 434 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_PQUANT_MASK (0x00001F00) 435 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_PQUANT_LSBMASK (0x0000001F) 436 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_PQUANT_SHIFT (8) 437 438 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS1 VC1_BE_MVMODE 439 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_MVMODE_MASK (0x000000E0) 440 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_MVMODE_LSBMASK (0x00000007) 441 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_MVMODE_SHIFT (5) 442 443 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS1 VC1_BE_MVMODE2 444 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_MVMODE2_MASK (0x00000018) 445 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_MVMODE2_LSBMASK (0x00000003) 446 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_MVMODE2_SHIFT (3) 447 448 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PPS1 VC1_BE_PTYPE 449 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_PTYPE_MASK (0x00000007) 450 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_PTYPE_LSBMASK (0x00000007) 451 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PPS1_VC1_BE_PTYPE_SHIFT (0) 452 453 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD0_OFFSET (0x046C) 454 455 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD0 VC1_BE_BRPD 456 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD0_VC1_BE_BRPD_MASK (0x00001F00) 457 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD0_VC1_BE_BRPD_LSBMASK (0x0000001F) 458 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD0_VC1_BE_BRPD_SHIFT (8) 459 460 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD0 VC1_BE_FRPD 461 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD0_VC1_BE_FRPD_MASK (0x0000001F) 462 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD0_VC1_BE_FRPD_LSBMASK (0x0000001F) 463 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD0_VC1_BE_FRPD_SHIFT (0) 464 465 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD1_OFFSET (0x0470) 466 467 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD1 VC1_BE_SCALEFACTOR 468 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD1_VC1_BE_SCALEFACTOR_MASK (0x000007FF) 469 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD1_VC1_BE_SCALEFACTOR_LSBMASK (0x000007FF) 470 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD1_VC1_BE_SCALEFACTOR_SHIFT (0) 471 472 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD2_OFFSET (0x0474) 473 474 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD2 VC1_BE_PULLBACK_X 475 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD2_VC1_BE_PULLBACK_X_MASK (0x00003FFF) 476 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD2_VC1_BE_PULLBACK_X_LSBMASK (0x00003FFF) 477 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD2_VC1_BE_PULLBACK_X_SHIFT (0) 478 479 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD3_OFFSET (0x0478) 480 481 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD3 VC1_BE_PULLBACK_Y 482 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD3_VC1_BE_PULLBACK_Y_MASK (0x00003FFF) 483 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD3_VC1_BE_PULLBACK_Y_LSBMASK (0x00003FFF) 484 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD3_VC1_BE_PULLBACK_Y_SHIFT (0) 485 486 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD4_OFFSET (0x047C) 487 488 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD4 VC1_BE_FIRST_MB_IN_SLICE_Y 489 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD4_VC1_BE_FIRST_MB_IN_SLICE_Y_MASK (0x0000007F) 490 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD4_VC1_BE_FIRST_MB_IN_SLICE_Y_LSBMASK (0x0000007F) 491 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD4_VC1_BE_FIRST_MB_IN_SLICE_Y_SHIFT (0) 492 493 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_OFFSET (0x0480) 494 495 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_SCAN_INDEX 496 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_SCAN_INDEX_MASK (0x00007000) 497 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_SCAN_INDEX_LSBMASK (0x00000007) 498 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_SCAN_INDEX_SHIFT (12) 499 500 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_REFDIST 501 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_REFDIST_MASK (0x00000F80) 502 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_REFDIST_LSBMASK (0x0000001F) 503 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_REFDIST_SHIFT (7) 504 505 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_NUMREF 506 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_NUMREF_MASK (0x00000040) 507 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_NUMREF_LSBMASK (0x00000001) 508 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_NUMREF_SHIFT (6) 509 510 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_REFFIELD 511 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_REFFIELD_MASK (0x00000020) 512 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_REFFIELD_LSBMASK (0x00000001) 513 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_REFFIELD_SHIFT (5) 514 515 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_MVRANGE 516 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_MVRANGE_MASK (0x00000018) 517 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_MVRANGE_LSBMASK (0x00000003) 518 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_MVRANGE_SHIFT (3) 519 520 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_HALFPEL_FLAG 521 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_HALFPEL_FLAG_MASK (0x00000004) 522 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_HALFPEL_FLAG_LSBMASK (0x00000001) 523 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_HALFPEL_FLAG_SHIFT (2) 524 525 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_BOTTOM_FIELD_FLAG 526 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_BOTTOM_FIELD_FLAG_MASK (0x00000002) 527 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_BOTTOM_FIELD_FLAG_LSBMASK (0x00000001) 528 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_BOTTOM_FIELD_FLAG_SHIFT (1) 529 530 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_MVD5 VC1_BE_ADVANCED_PROFILE 531 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_ADVANCED_PROFILE_MASK (0x00000001) 532 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_ADVANCED_PROFILE_LSBMASK (0x00000001) 533 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_MVD5_VC1_BE_ADVANCED_PROFILE_SHIFT (0) 534 535 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PARAM_BASE_ADDR_OFFSET (0x04EC) 536 537 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_PARAM_BASE_ADDR VC1_BE_PARAM_BASE_ADDRESS 538 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PARAM_BASE_ADDR_VC1_BE_PARAM_BASE_ADDRESS_MASK (0xFFFFF000) 539 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PARAM_BASE_ADDR_VC1_BE_PARAM_BASE_ADDRESS_LSBMASK (0x000FFFFF) 540 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_PARAM_BASE_ADDR_VC1_BE_PARAM_BASE_ADDRESS_SHIFT (12) 541 542 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_COLPARAM_BASE_ADDR_OFFSET (0x04F8) 543 544 // MSVDX_VEC_VC1 CR_VEC_VC1_BE_COLPARAM_BASE_ADDR VC1_BE_COLPARAM_BASE_ADDRESS 545 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_COLPARAM_BASE_ADDR_VC1_BE_COLPARAM_BASE_ADDRESS_MASK (0xFFFFF000) 546 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_COLPARAM_BASE_ADDR_VC1_BE_COLPARAM_BASE_ADDRESS_LSBMASK (0x000FFFFF) 547 #define MSVDX_VEC_VC1_CR_VEC_VC1_BE_COLPARAM_BASE_ADDR_VC1_BE_COLPARAM_BASE_ADDRESS_SHIFT (12) 548 549 #define MSVDX_VEC_VC1_CR_VEC_VC1_BP_READ_OFFSET (0x0500) 550 551 // MSVDX_VEC_VC1 CR_VEC_VC1_BP_READ VC1_BP_READ 552 #define MSVDX_VEC_VC1_CR_VEC_VC1_BP_READ_VC1_BP_READ_MASK (0x0000FFFF) 553 #define MSVDX_VEC_VC1_CR_VEC_VC1_BP_READ_VC1_BP_READ_LSBMASK (0x0000FFFF) 554 #define MSVDX_VEC_VC1_CR_VEC_VC1_BP_READ_VC1_BP_READ_SHIFT (0) 555 556 557 558 #ifdef __cplusplus 559 } 560 #endif 561 562 #endif /* __MSVDX_VEC_VC1_REG_IO2_H__ */ 563