Home
last modified time | relevance | path

Searched refs:udiv (Results 1 – 25 of 240) sorted by relevance

12345678910

/external/llvm/test/CodeGen/AArch64/
Darm64-neon-mul-div.ll218 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
219 %tmp3 = udiv <1 x i8> %A, %B;
225 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
226 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
227 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
228 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
229 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
230 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
231 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
232 ; CHECK: udiv {{w[0-9]+}}, {{w[0-9]+}}, {{w[0-9]+}}
[all …]
Darm64-arith.ll15 ; CHECK: udiv w0, w0, w1
17 %udiv = udiv i32 %a, %b
18 ret i32 %udiv
24 ; CHECK: udiv x0, x0, x1
26 %udiv = udiv i64 %a, %b
27 ret i64 %udiv
188 ; CHECK: udiv w0, w0, w1
190 %udiv = call i32 @llvm.aarch64.udiv.i32(i32 %a, i32 %b)
191 ret i32 %udiv
197 ; CHECK: udiv x0, x0, x1
[all …]
/external/llvm/test/CodeGen/AMDGPU/
Dlds-oqap-crash.ll17 ; so we'll use udiv instructions.
18 %div0 = udiv i32 %0, %b
19 %div1 = udiv i32 %div0, %a
20 %div2 = udiv i32 %div1, 11
21 %div3 = udiv i32 %div2, %a
22 %div4 = udiv i32 %div3, %b
23 %div5 = udiv i32 %div4, %c
24 %div6 = udiv i32 %div5, %div0
25 %div7 = udiv i32 %div6, %div1
Dstructurize.ll68 ; so we'll use udiv instructions.
69 %div0 = udiv i32 %a, %b
70 %div1 = udiv i32 %div0, %4
71 %div2 = udiv i32 %div1, 11
72 %div3 = udiv i32 %div2, %a
73 %div4 = udiv i32 %div3, %b
74 %div5 = udiv i32 %div4, %c
75 %div6 = udiv i32 %div5, %div0
76 %div7 = udiv i32 %div6, %div1
Dudiv.ll13 %result = udiv i32 %a, %b
18 ;The code generated by udiv is long and complex and may frequently change.
20 ;a v4i32 udiv
31 %result = udiv <2 x i32> %a, %b
45 %result = udiv <4 x i32> %a, %b
/external/llvm/test/Transforms/InstCombine/
Ddiv.ll14 %B = udiv i32 %A, 8 ; <i32> [#uses=1]
37 %B = udiv i32 %A, -16 ; <i32> [#uses=1]
38 %C = udiv i32 %B, -4 ; <i32> [#uses=1]
45 %B = udiv i32 %A, 123 ; <i32> [#uses=1]
54 %B = udiv i32 %A, 10 ; <i32> [#uses=1]
64 %B = udiv i8 %A, 123 ; <i8> [#uses=1]
73 %B = udiv i8 %A, 123 ; <i8> [#uses=1]
83 %R = udiv i32 %X, %V ; <i32> [#uses=1]
92 %B = udiv i32 %X, %A ; <i32> [#uses=1]
101 %tmp3 = udiv i32 %x, %x ; 1
[all …]
D2012-08-28-udiv_ashl.ll9 ; CHECK: udiv i32 %x, 400
14 %div1 = udiv i32 %div, 100
26 %div1 = udiv i32 %div, 100
31 ; CHECK: udiv i32 %x, 400
37 ; unsigned inputs), turn this into a udiv.
45 ; CHECK: udiv i80 %x, 400
49 %div1 = udiv i80 %div, 100
55 %div1 = udiv i32 %div, 100
Ddiv-shift.ll17 ; CHECK-NOT: udiv
21 %3 = udiv i64 %x, %2
28 ; CHECK-NOT: udiv
35 %3 = udiv i64 %x, %2
41 ; CHECK-NOT: udiv
49 %4 = udiv i32 %x, %3
55 ; CHECK-NOT: udiv
63 %4 = udiv i32 %V, %3
70 ; CHECK-NOT: udiv i32 %z, %x
73 %y = udiv i32 %z, %divisor
D2008-11-20-DivMulRem.ll6 %A = udiv i8 %x, %y
26 %A = udiv i8 %x, %y
37 %A = udiv i8 %x, 3
61 %div = udiv i32 %x, %y
62 ; CHECK-NEXT: udiv
64 %r = udiv i32 %mul, %y
Dudivrem-change-width.ll9 %div = udiv i32 %conv, %conv2
13 ; CHECK: udiv i8 %a, %b
29 %div = udiv i32 %conv, %conv2
32 ; CHECK: udiv i8 %a, %b
48 %div = udiv i32 %conv, 10
51 ; CHECK: udiv i8 %a, 10
Dudiv_select_to_select_shift.ll2 ; udiv X, (Select Cond, C1, C2) --> Select Cond, (shr X, C1), (shr X, C2)
7 ; RUN: not grep udiv %t
12 %quotient1 = udiv i64 %X, %divisor1
14 %quotient2 = udiv i64 %X, %divisor2
Dudiv-simplify-bug-1.ll2 ; RUN: grep udiv %t1.ll | count 2
6 ; The udiv instructions shouldn't be optimized away, and the
11 %r = udiv i32 %y, %g
17 %r = udiv i32 %y, %v
Dapint-div1.ll8 %Y = udiv i33 %X, 4096
14 %Y = udiv i49 %X, %tmp.0
20 %R = udiv i59 %X, %V
/external/llvm/test/Analysis/CostModel/ARM/
Ddivrem.ll117 ; CHECK: cost of 40 {{.*}} udiv
119 %1 = udiv <2 x i8> %a, %b
124 ; CHECK: cost of 40 {{.*}} udiv
126 %1 = udiv <2 x i16> %a, %b
131 ; CHECK: cost of 40 {{.*}} udiv
133 %1 = udiv <2 x i32> %a, %b
138 ; CHECK: cost of 40 {{.*}} udiv
140 %1 = udiv <2 x i64> %a, %b
145 ; CHECK: cost of 10 {{.*}} udiv
147 %1 = udiv <4 x i8> %a, %b
[all …]
/external/llvm/test/CodeGen/X86/
Drem_crash.ll5 %0 = udiv i8 %x, 10
21 %0 = udiv i8 %x, 10
37 %0 = udiv i16 %x, 10
53 %0 = udiv i16 %x, 10
69 %0 = udiv i32 %x, 10
85 %0 = udiv i32 %x, 10
101 %0 = udiv i64 %x, 10
117 %0 = udiv i64 %x, 10
133 %0 = udiv i8 %x, 10
149 %0 = udiv i8 %x, 10
[all …]
Ddivide-by-constant.ll7 %div = udiv i16 %x, 33
17 %div = udiv i16 %c, 3
28 %div = udiv i8 %c, 3
48 %tmp1 = udiv i32 %A, 1577682821 ; <i32> [#uses=1]
67 %div = udiv i32 %x, 28
79 %div = udiv i8 %x, 78
89 %div = udiv i8 %x, 116
116 %div = udiv i32 %x, 32
124 %div = udiv i32 %x, 33
/external/llvm/test/MC/ARM/
Didiv.s14 udiv r3, r4, r5
16 @ A15-ARM: udiv r3, r4, r5 @ encoding: [0x14,0xf5,0x33,0xe7]
18 @ A15-THUMB: udiv r3, r4, r5 @ encoding: [0xb4,0xfb,0xf5,0xf3]
21 @ A15-ARM-NOTHUMBHWDIV: udiv r3, r4, r5 @ encoding: [0x14,0xf5,0x33,0xe7]
23 @ A15-THUMB-NOARMHWDIV: udiv r3, r4, r5 @ encoding: [0xb4,0xfb,0xf5,0xf3]
26 @ ARMV8: udiv r3, r4, r5 @ encoding: [0x14,0xf5,0x33,0xe7]
28 @ THUMBV8: udiv r3, r4, r5 @ encoding: [0xb4,0xfb,0xf5,0xf3]
31 @ ARMV8-NOTHUMBHWDIV: udiv r3, r4, r5 @ encoding: [0x14,0xf5,0x33,0xe7]
33 @ THUMBV8-NOTHUMBHWDIV: udiv r3, r4, r5 @ encoding: [0xb4,0xfb,0xf5,0xf3]
Dinvalid-idiv.s11 udiv r3, r4, r5
15 @ ARM-A15: udiv r3, r4, r5
19 @ THUMB-A15: udiv r3, r4, r5
24 @ ARM: udiv r3, r4, r5
28 @ THUMB: udiv r3, r4, r5
/external/llvm/test/Transforms/LICM/
Dpreheader-safe.ll9 ; CHECK: %div = udiv i64 %x, %y
16 %div = udiv i64 %x, %y
24 ; CHECK: %div = udiv i64 %x, %y
30 %div = udiv i64 %x, %y
40 ; CHECK: %div = udiv i64 %x, %y
46 %div = udiv i64 %x, %y
59 ; CHECK: %div = udiv i64 %x, %y
66 %div = udiv i64 %x, %y
/external/llvm/test/CodeGen/SPARC/
Dmultiple-div.ll7 ;; because the spec says to treat %y as potentially-written by udiv.
11 ; CHECK: udiv
13 ; CHECK: udiv
17 %r = udiv i32 %a, %b
18 %r2 = udiv i32 %b, %a
/external/llvm/test/CodeGen/SystemZ/
Dint-div-05.ll16 %div = udiv i64 %a, %b
45 %div = udiv i64 %a, %b
61 %div = udiv i64 %a, %b
92 %div = udiv i64 %a, %b
201 %div0 = udiv i64 %ret, %val0
202 %div1 = udiv i64 %div0, %val1
203 %div2 = udiv i64 %div1, %val2
204 %div3 = udiv i64 %div2, %val3
205 %div4 = udiv i64 %div3, %val4
206 %div5 = udiv i64 %div4, %val5
[all …]
Dint-div-02.ll16 %div = udiv i32 %a, %b
45 %div = udiv i32 %a, %b
61 %div = udiv i32 %a, %b
92 %div = udiv i32 %a, %b
199 %div0 = udiv i32 %ret, %val0
200 %div1 = udiv i32 %div0, %val1
201 %div2 = udiv i32 %div1, %val2
202 %div3 = udiv i32 %div2, %val3
203 %div4 = udiv i32 %div3, %val4
204 %div5 = udiv i32 %div4, %val5
[all …]
/external/llvm/test/CodeGen/ARM/
Dadv-copy-opt.ll23 ; NOOPT-NEXT: udiv [[RES_LOW:r[0-9]+]], [[A_LOW]], [[B_LOW]]
25 ; NOOPT-NEXT: udiv [[RES_HIGH:r[0-9]+]], [[A_HIGH]], [[B_HIGH]]
31 ; OPT: udiv r1, r1, r3
32 ; OPT-NEXT: udiv r0, r0, r2
36 %div = udiv <2 x i32> %A, %B
D2011-02-04-AntidepMultidef.ll31 %3 = udiv i32 %2, 10
45 %9 = udiv i32 %2, 100
59 %15 = udiv i32 %2, 10000
73 %21 = udiv i32 %2, 100000
84 %24 = udiv i32 %2, 1000000
98 %30 = udiv i32 %2, 10000000
112 %36 = udiv i32 %2, 100000000
/external/llvm/test/CodeGen/Thumb2/
Ddiv.ll31 ; CHECK-THUMBV7M: udiv
33 ; CHECK-HWDIV: udiv
34 %tmp1 = udiv i32 %a, %b ; <i32> [#uses=1]
55 ; CHECK-THUMBV7M: udiv
57 ; CHECK-HWDIV: udiv

12345678910