Home
last modified time | relevance | path

Searched refs:_start (Results 1 – 25 of 1682) sorted by relevance

12345678910>>...68

/toolchain/binutils/binutils-2.25/ld/testsuite/ld-m68hc11/
Dfar-hc11.d17 0+8014 <_start> lds \#0x0+64 <stack>
18 0+8017 <_start\+0x3> ldx \#0x0+abcd .*
19 0+801a <_start\+0x6> pshx
20 0+801b <_start\+0x7> ldd \#0x0+1234 .*
21 0+801e <_start\+0xa> ldx \#0x0+5678 .*
22 0+8021 <_start\+0xd> jsr 0x0+800a <tramp._far_bar>
23 0+8024 <_start\+0x10> cpx \#0x0+1234 .*
24 0+8027 <_start\+0x13> bne 0x0+804e <fail>
25 0+8029 <_start\+0x15> cpd \#0x0+5678 .*
26 0+802d <_start\+0x19> bne 0x0+804e <fail>
[all …]
Dfar-hc12.d13 0+c00e <_start> lds \#0x0+2063 <stack-0x1>
14 0+c011 <_start\+0x3> ldx \#0x0+abcd <__bank_start\+0x2bcd>
15 0+c014 <_start\+0x6> pshx
16 0+c015 <_start\+0x7> ldd \#0x0+1234 <stack\-0xe30>
17 0+c018 <_start\+0xa> ldx \#0x0+5678 <__bank_size\+0x1678>
18 0+c01b <_start\+0xd> jsr 0x0+c007 <tramp._far_bar>
19 0+c01e <_start\+0x10> cpx \#0x0+1234 <stack\-0xe30>
20 0+c021 <_start\+0x13> bne 0x0+c043 <fail>
21 0+c023 <_start\+0x15> cpd \#0x0+5678 <__bank_size\+0x1678>
22 0+c026 <_start\+0x18> bne 0x0+c043 <fail>
[all …]
Dxgate-link.d10 00008000 <_start> ldl R1, #0xed
11 00008002 <_start\+0x2> ldh R1, #0xfe
12 00008004 <_start\+0x4> addl R5, #0xaf
13 00008006 <_start\+0x6> addh R5, #0xde
14 00008008 <_start\+0x8> ldl R2, #0x56
15 0000800a <_start\+0xa> ldh R2, #0x34
16 0000800c <_start\+0xc> ldl R3, #0x21
17 0000800e <_start\+0xe> ldh R6, #0xfa
18 00008010 <_start\+0x10> cmpl R1, #0xcd
19 00008012 <_start\+0x12> cpch R1, #0xab
[all …]
/toolchain/binutils/binutils-2.25/ld/testsuite/ld-arm/
Dcortex-a8-fix-bl.d7 00008f00 <_start>:
10 8f06: f7ff fffc bl 8f02 <_start\+0x2>
12 8f0e: f7ff fff8 bl 8f02 <_start\+0x2>
14 8f16: f7ff fff4 bl 8f02 <_start\+0x2>
16 8f1e: f7ff fff0 bl 8f02 <_start\+0x2>
18 8f26: f7ff fffc bl 8f22 <_start\+0x22>
20 8f2e: f7ff fff8 bl 8f22 <_start\+0x22>
22 8f36: f7ff fff4 bl 8f22 <_start\+0x22>
24 8f3e: f7ff fff0 bl 8f22 <_start\+0x22>
26 8f46: f7ff fffc bl 8f42 <_start\+0x42>
[all …]
Dcortex-a8-fix-bcc.d7 00008f00 <_start>:
10 8f06: f4ff affc bcc\.w 8f02 <_start\+0x2>
12 8f0e: f4ff aff8 bcc\.w 8f02 <_start\+0x2>
14 8f16: f4ff aff4 bcc\.w 8f02 <_start\+0x2>
16 8f1e: f4ff aff0 bcc\.w 8f02 <_start\+0x2>
18 8f26: f4ff affc bcc\.w 8f22 <_start\+0x22>
20 8f2e: f4ff aff8 bcc\.w 8f22 <_start\+0x22>
22 8f36: f4ff aff4 bcc\.w 8f22 <_start\+0x22>
24 8f3e: f4ff aff0 bcc\.w 8f22 <_start\+0x22>
26 8f46: f4ff affc bcc\.w 8f42 <_start\+0x42>
[all …]
Dcortex-a8-fix-b.d7 00008f00 <_start>:
10 8f06: f7ff bffc b\.w 8f02 <_start\+0x2>
12 8f0e: f7ff bff8 b\.w 8f02 <_start\+0x2>
14 8f16: f7ff bff4 b\.w 8f02 <_start\+0x2>
16 8f1e: f7ff bff0 b\.w 8f02 <_start\+0x2>
18 8f26: f7ff bffc b\.w 8f22 <_start\+0x22>
20 8f2e: f7ff bff8 b\.w 8f22 <_start\+0x22>
22 8f36: f7ff bff4 b\.w 8f22 <_start\+0x22>
24 8f3e: f7ff bff0 b\.w 8f22 <_start\+0x22>
26 8f46: f7ff bffc b\.w 8f42 <_start\+0x42>
[all …]
Difunc-1.dd32 0000a00c <_start>:
34 a010: e59f400c ldr r4, \[pc, #12\] ; a024 <_start\+0x18>
35 a014: e59f400c ldr r4, \[pc, #12\] ; a028 <_start\+0x1c>
36 a018: e59f400c ldr r4, \[pc, #12\] ; a02c <_start\+0x20>
37 a01c: e59f400c ldr r4, \[pc, #12\] ; a030 <_start\+0x24>
38 a020: e59f500c ldr r5, \[pc, #12\] ; a034 <_start\+0x28>
63 a03c: e59f400c ldr r4, \[pc, #12\] ; a050 <_start\+0x44>
64 a040: e59f400c ldr r4, \[pc, #12\] ; a054 <_start\+0x48>
65 a044: e59f400c ldr r4, \[pc, #12\] ; a058 <_start\+0x4c>
66 a048: e59f400c ldr r4, \[pc, #12\] ; a05c <_start\+0x50>
[all …]
Difunc-9.dd45 0000a008 <_start>:
47 a00c: e59f400c ldr r4, \[pc, #12\] ; a020 <_start\+0x18>
48 a010: e59f400c ldr r4, \[pc, #12\] ; a024 <_start\+0x1c>
49 a014: e59f400c ldr r4, \[pc, #12\] ; a028 <_start\+0x20>
50 a018: e59f400c ldr r4, \[pc, #12\] ; a02c <_start\+0x24>
51 a01c: e59f500c ldr r5, \[pc, #12\] ; a030 <_start\+0x28>
76 a038: e59f400c ldr r4, \[pc, #12\] ; a04c <_start\+0x44>
77 a03c: e59f400c ldr r4, \[pc, #12\] ; a050 <_start\+0x48>
78 a040: e59f400c ldr r4, \[pc, #12\] ; a054 <_start\+0x4c>
79 a044: e59f400c ldr r4, \[pc, #12\] ; a058 <_start\+0x50>
[all …]
Difunc-11.dd25 0000a012 <_start>:
26 a012: f8df 4004 ldr\.w r4, \[pc, #4\] ; a018 <_start\+0x6>
27 a016: 4c01 ldr r4, \[pc, #4\] ; \(a01c <_start\+0xa>\)
36 a020: 4c00 ldr r4, \[pc, #0\] ; \(a024 <_start\+0x12>\)
37 a022: 4c01 ldr r4, \[pc, #4\] ; \(a028 <_start\+0x16>\)
46 a02c: 4c00 ldr r4, \[pc, #0\] ; \(a030 <_start\+0x1e>\)
47 a02e: 4c01 ldr r4, \[pc, #4\] ; \(a034 <_start\+0x22>\)
56 a038: 4c00 ldr r4, \[pc, #0\] ; \(a03c <_start\+0x2a>\)
57 a03a: 4c01 ldr r4, \[pc, #4\] ; \(a040 <_start\+0x2e>\)
66 a044: 4c00 ldr r4, \[pc, #0\] ; \(a048 <_start\+0x36>\)
[all …]
Difunc-13.dd19 0000a00c <_start>:
20 a00c: 4c00 ldr r4, \[pc, #0\] ; \(a010 <_start\+0x4>\)
21 a00e: 4c01 ldr r4, \[pc, #4\] ; \(a014 <_start\+0x8>\)
30 a018: 4c00 ldr r4, \[pc, #0\] ; \(a01c <_start\+0x10>\)
31 a01a: 4c01 ldr r4, \[pc, #4\] ; \(a020 <_start\+0x14>\)
40 a024: 4c00 ldr r4, \[pc, #0\] ; \(a028 <_start\+0x1c>\)
41 a026: 4c01 ldr r4, \[pc, #4\] ; \(a02c <_start\+0x20>\)
50 a030: 4c00 ldr r4, \[pc, #0\] ; \(a034 <_start\+0x28>\)
51 a032: 4c01 ldr r4, \[pc, #4\] ; \(a038 <_start\+0x2c>\)
60 a03c: 4c00 ldr r4, \[pc, #0\] ; \(a040 <_start\+0x34>\)
[all …]
Difunc-12.dd25 0000a012 <_start>:
26 a012: f8df 4004 ldr\.w r4, \[pc, #4\] ; a018 <_start\+0x6>
27 a016: 4c01 ldr r4, \[pc, #4\] ; \(a01c <_start\+0xa>\)
36 a020: 4c00 ldr r4, \[pc, #0\] ; \(a024 <_start\+0x12>\)
37 a022: 4c01 ldr r4, \[pc, #4\] ; \(a028 <_start\+0x16>\)
46 a02c: 4c00 ldr r4, \[pc, #0\] ; \(a030 <_start\+0x1e>\)
47 a02e: 4c01 ldr r4, \[pc, #4\] ; \(a034 <_start\+0x22>\)
56 a038: 4c00 ldr r4, \[pc, #0\] ; \(a03c <_start\+0x2a>\)
57 a03a: 4c01 ldr r4, \[pc, #4\] ; \(a040 <_start\+0x2e>\)
66 a044: 4c00 ldr r4, \[pc, #0\] ; \(a048 <_start\+0x36>\)
[all …]
/toolchain/binutils/binutils-2.25/ld/testsuite/ld-mips-elf/
Dreloc-1-n32.d35 # Relocations against _start
37 .* R_MIPS_HI16 .* _start \- 8010
38 .* R_MIPS_LO16 .* _start \- 8010
39 .* R_MIPS_HI16 .* _start \- 8000
40 .* R_MIPS_LO16 .* _start \- 8000
41 .* R_MIPS_HI16 .* _start \+ 0
42 .* R_MIPS_LO16 .* _start \+ 0
43 .* R_MIPS_HI16 .* _start \+ 7ff0
44 .* R_MIPS_LO16 .* _start \+ 7ff0
45 .* R_MIPS_HI16 .* _start \+ 8010
[all …]
Dreloc-2a.s1 .globl _start symbol
6 _start: label
30 lui $4,%hi(_start - 0x8010)
31 addiu $4,$4,%lo(_start - 0x8010)
32 lui $4,%hi(_start - 0x8000)
33 addiu $4,$4,%lo(_start - 0x8000)
34 lui $4,%hi(_start)
35 addiu $4,$4,%lo(_start)
36 lui $4,%hi(_start + 0x7ff0)
37 addiu $4,$4,%lo(_start + 0x7ff0)
[all …]
Dreloc-1-n64.d75 # Relocations against _start
77 .* R_MIPS_HI16 .* _start \- 8010
80 .* R_MIPS_LO16 .* _start \- 8010
83 .* R_MIPS_HI16 .* _start \- 8000
86 .* R_MIPS_LO16 .* _start \- 8000
89 .* R_MIPS_HI16 .* _start \+ 0
92 .* R_MIPS_LO16 .* _start \+ 0
95 .* R_MIPS_HI16 .* _start \+ 7ff0
98 .* R_MIPS_LO16 .* _start \+ 7ff0
101 .* R_MIPS_HI16 .* _start \+ 8010
[all …]
Dreloc-1a.s1 .globl _start symbol
6 _start: label
30 lui $4,%hi(_start - 0x8010)
31 addiu $4,$4,%lo(_start - 0x8010)
32 lui $4,%hi(_start - 0x8000)
33 addiu $4,$4,%lo(_start - 0x8000)
34 lui $4,%hi(_start)
35 addiu $4,$4,%lo(_start)
36 lui $4,%hi(_start + 0x7ff0)
37 addiu $4,$4,%lo(_start + 0x7ff0)
[all …]
Dreloc-1-rel.d60 # Relocations against _start
63 .*: R_MIPS_HI16 _start
65 .*: R_MIPS_LO16 _start
67 .*: R_MIPS_HI16 _start
69 .*: R_MIPS_LO16 _start
71 .*: R_MIPS_HI16 _start
73 .*: R_MIPS_LO16 _start
75 .*: R_MIPS_HI16 _start
77 .*: R_MIPS_LO16 _start
79 .*: R_MIPS_HI16 _start
[all …]
Dreloc-2b.s27 lui $4,%hi(_start - 0x8010)
28 addiu $4,$4,%lo(_start - 0x8010)
29 lui $4,%hi(_start - 0x8000)
30 addiu $4,$4,%lo(_start - 0x8000)
31 lui $4,%hi(_start)
32 addiu $4,$4,%lo(_start)
33 lui $4,%hi(_start + 0x7ff0)
34 addiu $4,$4,%lo(_start + 0x7ff0)
35 lui $4,%hi(_start + 0x8010)
36 addiu $4,$4,%lo(_start + 0x8010)
[all …]
/toolchain/binutils/binutils-2.25/gas/testsuite/gas/m68hc11/
Dinsns-dwarf2.d12 00000000 <_start>:
14 .globl _start
17 _start:
21 3: ce 00 01 ldx #0x1 <_start\+0x1>
26 6: bd 00 00 jsr 0x0 <_start>
38 bra _start
39 e: 20 f0 bra 0x0 <_start>
45 10: cc 00 02 ldd #0x2 <_start\+0x2>
47 13: bd 00 00 jsr 0x0 <_start>
73 2c: dc 00 ldd \*0x0 <_start>
[all …]
Dinsns.d10 0+0+ <_start> lds #0x0+0400 <stack_end>
12 0+0003 <_start\+0x3> ldx #0x0+0001 <_start\+0x1>
13 0+0006 <Loop> jsr 0x0+0+ <_start>
20 0+000e <Stop\+0x2> bra 0x0+0+ <_start>
22 0+0010 <test> ldd #0x0+0002 <_start\+0x2>
23 0+0013 <test\+0x3> jsr 0x0+0+ <_start>
36 0+002c <test2\+0x15> ldd \*0x0+0+ <_start>
38 0+002e <test2\+0x17> ldx \*0x0+0002 <_start\+0x2>
40 0+0030 <test2\+0x19> clr 0x0+0+ <_start>
42 0+0033 <test2\+0x1c> clr 0x0+0001 <_start\+0x1>
[all …]
/toolchain/binutils/binutils-2.25/gas/testsuite/gas/i386/ilp32/
Dx86-64-simd-suffix.d10 0+ <_start>:
11 …: f2 0f d0 0d 78 56 34 12 addsubps 0x12345678\(%rip\),%xmm1 # 12345680 <_start\+0x12345680>
12 [ ]*[a-f0-9]+: 66 0f 2f 0d 78 56 34 12 comisd 0x12345678\(%rip\),%xmm1 # 12345688 <_start\…
13 [ ]*[a-f0-9]+: 0f 2f 0d 78 56 34 12 comiss 0x12345678\(%rip\),%xmm1 # 1234568f <_start\+0x…
14 …: f3 0f e6 0d 78 56 34 12 cvtdq2pd 0x12345678\(%rip\),%xmm1 # 12345697 <_start\+0x12345697>
15 …: f2 0f e6 0d 78 56 34 12 cvtpd2dq 0x12345678\(%rip\),%xmm1 # 1234569f <_start\+0x1234569f>
16 [ ]*[a-f0-9]+: 0f 5a 0d 78 56 34 12 cvtps2pd 0x12345678\(%rip\),%xmm1 # 123456a6 <_start\+…
17 … f3 0f 5b 0d 78 56 34 12 cvttps2dq 0x12345678\(%rip\),%xmm1 # 123456ae <_start\+0x123456ae>
32 [ ]*[a-f0-9]+: f2 0f 7c 0d 78 56 34 12 haddps 0x12345678\(%rip\),%xmm1 # 123456f4 <_start\…
33 [ ]*[a-f0-9]+: f3 0f 7f 0d 78 56 34 12 movdqu %xmm1,0x12345678\(%rip\) # 123456fc <_start\…
[all …]
Dx86-64-simd.d10 0+ <_start>:
11 …: f2 0f d0 0d 78 56 34 12 addsubps 0x12345678\(%rip\),%xmm1 # 12345680 <_start\+0x12345680>
12 [ ]*[a-f0-9]+: 66 0f 2f 0d 78 56 34 12 comisd 0x12345678\(%rip\),%xmm1 # 12345688 <_start\…
13 [ ]*[a-f0-9]+: 0f 2f 0d 78 56 34 12 comiss 0x12345678\(%rip\),%xmm1 # 1234568f <_start\+0x…
14 …: f3 0f e6 0d 78 56 34 12 cvtdq2pd 0x12345678\(%rip\),%xmm1 # 12345697 <_start\+0x12345697>
15 …: f2 0f e6 0d 78 56 34 12 cvtpd2dq 0x12345678\(%rip\),%xmm1 # 1234569f <_start\+0x1234569f>
16 [ ]*[a-f0-9]+: 0f 5a 0d 78 56 34 12 cvtps2pd 0x12345678\(%rip\),%xmm1 # 123456a6 <_start\+…
17 … f3 0f 5b 0d 78 56 34 12 cvttps2dq 0x12345678\(%rip\),%xmm1 # 123456ae <_start\+0x123456ae>
32 [ ]*[a-f0-9]+: f2 0f 7c 0d 78 56 34 12 haddps 0x12345678\(%rip\),%xmm1 # 123456f4 <_start\…
33 [ ]*[a-f0-9]+: f3 0f 7f 0d 78 56 34 12 movdqu %xmm1,0x12345678\(%rip\) # 123456fc <_start\…
[all …]
Dx86-64-simd-intel.d10 0+ <_start>:
11 …d 78 56 34 12 addsubps xmm1,XMMWORD PTR \[rip\+0x12345678\] # 12345680 <_start\+0x12345680>
12 …2f 0d 78 56 34 12 comisd xmm1,QWORD PTR \[rip\+0x12345678\] # 12345688 <_start\+0x12345688>
13 …2f 0d 78 56 34 12 comiss xmm1,DWORD PTR \[rip\+0x12345678\] # 1234568f <_start\+0x1234568f>
14 … 0d 78 56 34 12 cvtdq2pd xmm1,QWORD PTR \[rip\+0x12345678\] # 12345697 <_start\+0x12345697>
15 …d 78 56 34 12 cvtpd2dq xmm1,XMMWORD PTR \[rip\+0x12345678\] # 1234569f <_start\+0x1234569f>
16 … 0d 78 56 34 12 cvtps2pd xmm1,QWORD PTR \[rip\+0x12345678\] # 123456a6 <_start\+0x123456a6>
17 … 78 56 34 12 cvttps2dq xmm1,XMMWORD PTR \[rip\+0x12345678\] # 123456ae <_start\+0x123456ae>
32 … 0d 78 56 34 12 haddps xmm1,XMMWORD PTR \[rip\+0x12345678\] # 123456f4 <_start\+0x123456f4>
33 … 0d 78 56 34 12 movdqu XMMWORD PTR \[rip\+0x12345678\],xmm1 # 123456fc <_start\+0x123456fc>
[all …]
/toolchain/binutils/binutils-2.25/gas/testsuite/gas/i386/
Dx86-64-simd.d9 0+ <_start>:
10 …: f2 0f d0 0d 78 56 34 12 addsubps 0x12345678\(%rip\),%xmm1 # 12345680 <_start\+0x12345680>
11 [ ]*[a-f0-9]+: 66 0f 2f 0d 78 56 34 12 comisd 0x12345678\(%rip\),%xmm1 # 12345688 <_start\…
12 [ ]*[a-f0-9]+: 0f 2f 0d 78 56 34 12 comiss 0x12345678\(%rip\),%xmm1 # 1234568f <_start\+0x…
13 …: f3 0f e6 0d 78 56 34 12 cvtdq2pd 0x12345678\(%rip\),%xmm1 # 12345697 <_start\+0x12345697>
14 …: f2 0f e6 0d 78 56 34 12 cvtpd2dq 0x12345678\(%rip\),%xmm1 # 1234569f <_start\+0x1234569f>
15 [ ]*[a-f0-9]+: 0f 5a 0d 78 56 34 12 cvtps2pd 0x12345678\(%rip\),%xmm1 # 123456a6 <_start\+…
16 … f3 0f 5b 0d 78 56 34 12 cvttps2dq 0x12345678\(%rip\),%xmm1 # 123456ae <_start\+0x123456ae>
31 [ ]*[a-f0-9]+: f2 0f 7c 0d 78 56 34 12 haddps 0x12345678\(%rip\),%xmm1 # 123456f4 <_start\…
32 [ ]*[a-f0-9]+: f3 0f 7f 0d 78 56 34 12 movdqu %xmm1,0x12345678\(%rip\) # 123456fc <_start\…
[all …]
Dx86-64-simd-suffix.d10 0+ <_start>:
11 …: f2 0f d0 0d 78 56 34 12 addsubps 0x12345678\(%rip\),%xmm1 # 12345680 <_start\+0x12345680>
12 [ ]*[a-f0-9]+: 66 0f 2f 0d 78 56 34 12 comisd 0x12345678\(%rip\),%xmm1 # 12345688 <_start\…
13 [ ]*[a-f0-9]+: 0f 2f 0d 78 56 34 12 comiss 0x12345678\(%rip\),%xmm1 # 1234568f <_start\+0x…
14 …: f3 0f e6 0d 78 56 34 12 cvtdq2pd 0x12345678\(%rip\),%xmm1 # 12345697 <_start\+0x12345697>
15 …: f2 0f e6 0d 78 56 34 12 cvtpd2dq 0x12345678\(%rip\),%xmm1 # 1234569f <_start\+0x1234569f>
16 [ ]*[a-f0-9]+: 0f 5a 0d 78 56 34 12 cvtps2pd 0x12345678\(%rip\),%xmm1 # 123456a6 <_start\+…
17 … f3 0f 5b 0d 78 56 34 12 cvttps2dq 0x12345678\(%rip\),%xmm1 # 123456ae <_start\+0x123456ae>
32 [ ]*[a-f0-9]+: f2 0f 7c 0d 78 56 34 12 haddps 0x12345678\(%rip\),%xmm1 # 123456f4 <_start\…
33 [ ]*[a-f0-9]+: f3 0f 7f 0d 78 56 34 12 movdqu %xmm1,0x12345678\(%rip\) # 123456fc <_start\…
[all …]
Dx86-64-simd-intel.d10 0+ <_start>:
11 …d 78 56 34 12 addsubps xmm1,XMMWORD PTR \[rip\+0x12345678\] # 12345680 <_start\+0x12345680>
12 …2f 0d 78 56 34 12 comisd xmm1,QWORD PTR \[rip\+0x12345678\] # 12345688 <_start\+0x12345688>
13 …2f 0d 78 56 34 12 comiss xmm1,DWORD PTR \[rip\+0x12345678\] # 1234568f <_start\+0x1234568f>
14 … 0d 78 56 34 12 cvtdq2pd xmm1,QWORD PTR \[rip\+0x12345678\] # 12345697 <_start\+0x12345697>
15 …d 78 56 34 12 cvtpd2dq xmm1,XMMWORD PTR \[rip\+0x12345678\] # 1234569f <_start\+0x1234569f>
16 … 0d 78 56 34 12 cvtps2pd xmm1,QWORD PTR \[rip\+0x12345678\] # 123456a6 <_start\+0x123456a6>
17 … 78 56 34 12 cvttps2dq xmm1,XMMWORD PTR \[rip\+0x12345678\] # 123456ae <_start\+0x123456ae>
32 … 0d 78 56 34 12 haddps xmm1,XMMWORD PTR \[rip\+0x12345678\] # 123456f4 <_start\+0x123456f4>
33 … 0d 78 56 34 12 movdqu XMMWORD PTR \[rip\+0x12345678\],xmm1 # 123456fc <_start\+0x123456fc>
[all …]

12345678910>>...68