Home
last modified time | relevance | path

Searched refs:inreg (Results 1 – 25 of 205) sorted by relevance

123456789

/external/syslinux/com32/cmenu/libmenu/
Dcom32io.c19 com32sys_t inreg, outreg; // Global register sets for use variable
23 memset(&inreg, 0, sizeof inreg); in getpos()
24 REG_AH(inreg) = 0x03; in getpos()
25 REG_BH(inreg) = page; in getpos()
26 __intcall(0x10, &inreg, &outreg); in getpos()
34 memset(&inreg, 0, sizeof inreg); in inputc()
35 REG_AH(inreg) = 0x10; in inputc()
36 __intcall(0x16, &inreg, &outreg); in inputc()
45 memset(&inreg, 0, sizeof inreg); in getcursorshape()
46 REG_AH(inreg) = 0x03; in getcursorshape()
[all …]
/external/syslinux/com32/lib/syslinux/
Ddisk.c50 int disk_int13_retry(const com32sys_t * inreg, com32sys_t * outreg) in disk_int13_retry() argument
59 __intcall(0x13, inreg, outreg); in disk_int13_retry()
76 static com32sys_t inreg, outreg; in disk_get_params() local
85 memset(&inreg, 0, sizeof inreg); in disk_get_params()
86 inreg.eax.b[1] = 0x41; in disk_get_params()
87 inreg.ebx.w[0] = 0x55aa; in disk_get_params()
88 inreg.edx.b[0] = disk; in disk_get_params()
89 inreg.eflags.b[0] = 0x3; /* CF set */ in disk_get_params()
91 __intcall(0x13, &inreg, &outreg); in disk_get_params()
104 memset(&inreg, 0, sizeof inreg); in disk_get_params()
[all …]
/external/syslinux/com32/gpllib/disk/
Dread.c78 com32sys_t inreg, outreg; in read_sectors() local
95 memset(&inreg, 0, sizeof inreg); in read_sectors()
104 inreg.esi.w[0] = OFFS(dapa); in read_sectors()
105 inreg.ds = SEG(dapa); in read_sectors()
106 inreg.edx.b[0] = drive_info->disk; in read_sectors()
107 inreg.eax.b[1] = 0x42; /* Extended read */ in read_sectors()
126 inreg.eax.w[0] = 0x0201; /* Read one sector */ in read_sectors()
127 inreg.ecx.b[1] = c & 0xff; in read_sectors()
128 inreg.ecx.b[0] = s + (c >> 6); in read_sectors()
129 inreg.edx.b[1] = h; in read_sectors()
[all …]
Dwrite.c38 com32sys_t inreg, outreg; in write_sectors() local
52 memset(&inreg, 0, sizeof inreg); in write_sectors()
61 inreg.esi.w[0] = OFFS(dapa); in write_sectors()
62 inreg.ds = SEG(dapa); in write_sectors()
63 inreg.edx.b[0] = drive_info->disk; in write_sectors()
64 inreg.eax.w[0] = 0x4300; /* Extended write */ in write_sectors()
83 inreg.eax.w[0] = 0x0301; /* Write one sector */ in write_sectors()
84 inreg.ecx.b[1] = c & 0xff; in write_sectors()
85 inreg.ecx.b[0] = s + (c >> 6); in write_sectors()
86 inreg.edx.b[1] = h; in write_sectors()
[all …]
Dgeom.c122 com32sys_t inreg, outreg; in get_drive_parameters_with_extensions() local
125 memset(&inreg, 0, sizeof inreg); in get_drive_parameters_with_extensions()
143 inreg.esi.w[0] = OFFS(dp); in get_drive_parameters_with_extensions()
144 inreg.ds = SEG(dp); in get_drive_parameters_with_extensions()
145 inreg.edx.b[0] = drive_info->disk; in get_drive_parameters_with_extensions()
146 inreg.eax.b[1] = 0x48; in get_drive_parameters_with_extensions()
148 __intcall(0x13, &inreg, &outreg); in get_drive_parameters_with_extensions()
/external/llvm/test/CodeGen/X86/
Dnosse-error2.ll16 %1 = tail call inreg float @foo1(float inreg %0) nounwind ; <float> [#uses=1]
19 %3 = tail call inreg double @foo2(double inreg %2) nounwind ; <double> [#uses=1]
22 %5 = tail call inreg float @foo3(float inreg %4) nounwind ; <float> [#uses=1]
25 %7 = tail call inreg double @foo4(double inreg %6) nounwind ; <double> [#uses=1]
30 declare inreg float @foo1(float inreg)
32 declare inreg double @foo2(double inreg)
34 declare inreg float @foo3(float inreg)
36 declare inreg double @foo4(double inreg)
Dsibcall-3.ll4 define void @t1(i8* inreg %dst, i8* inreg %src, i8* inreg %len) nounwind {
7 tail call void null(i8* inreg %dst, i8* inreg %src, i8* inreg %len) nounwind
11 define void @t2(i8* inreg %dst, i8* inreg %src, i8* inreg %len) nounwind {
14 tail call void null(i8* inreg %dst, i8* inreg %src) nounwind
Dh-register-addressing-64.ll5 define double @foo8(double* nocapture inreg %p, i64 inreg %x) nounwind readonly {
15 define float @foo4(float* nocapture inreg %p, i64 inreg %x) nounwind readonly {
25 define i16 @foo2(i16* nocapture inreg %p, i64 inreg %x) nounwind readonly {
35 define i8 @foo1(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
45 define i8 @bar8(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
55 define i8 @bar4(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
65 define i8 @bar2(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
Dh-register-addressing-32.ll5 define double @foo8(double* nocapture inreg %p, i32 inreg %x) nounwind readonly {
15 define float @foo4(float* nocapture inreg %p, i32 inreg %x) nounwind readonly {
25 define i16 @foo2(i16* nocapture inreg %p, i32 inreg %x) nounwind readonly {
35 define i8 @foo1(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
45 define i8 @bar8(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
55 define i8 @bar4(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
65 define i8 @bar2(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
Dsibcall-6.ll7 declare void @callee1(i32 inreg, i32 inreg, i32 inreg)
11 tail call void @callee1(i32 inreg 0, i32 inreg 0, i32 inreg 0) nounwind
Dinreg.ll9 call void @f(%struct.s1* inreg sret %tmp, i32 inreg 41, i32 inreg 42, i32 43)
32 declare void @f(%struct.s1* inreg sret, i32 inreg, i32 inreg, i32)
36 define void @g2(%struct.s2* inreg sret %agg.result) nounwind {
/external/swiftshader/third_party/LLVM/test/CodeGen/X86/
Dnosse-error2.ll13 %1 = tail call inreg float @foo1(float inreg %0) nounwind ; <float> [#uses=1]
16 %3 = tail call inreg double @foo2(double inreg %2) nounwind ; <double> [#uses=1]
19 %5 = tail call inreg float @foo3(float inreg %4) nounwind ; <float> [#uses=1]
22 %7 = tail call inreg double @foo4(double inreg %6) nounwind ; <double> [#uses=1]
27 declare inreg float @foo1(float inreg)
29 declare inreg double @foo2(double inreg)
31 declare inreg float @foo3(float inreg)
33 declare inreg double @foo4(double inreg)
Dsibcall-3.ll4 define void @t1(i8* inreg %dst, i8* inreg %src, i8* inreg %len) nounwind {
7 tail call void null(i8* inreg %dst, i8* inreg %src, i8* inreg %len) nounwind
11 define void @t2(i8* inreg %dst, i8* inreg %src, i8* inreg %len) nounwind {
14 tail call void null(i8* inreg %dst, i8* inreg %src) nounwind
Dh-register-addressing-64.ll5 define double @foo8(double* nocapture inreg %p, i64 inreg %x) nounwind readonly {
12 define float @foo4(float* nocapture inreg %p, i64 inreg %x) nounwind readonly {
19 define i16 @foo2(i16* nocapture inreg %p, i64 inreg %x) nounwind readonly {
26 define i8 @foo1(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
33 define i8 @bar8(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
40 define i8 @bar4(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
47 define i8 @bar2(i8* nocapture inreg %p, i64 inreg %x) nounwind readonly {
Dh-register-addressing-32.ll5 define double @foo8(double* nocapture inreg %p, i32 inreg %x) nounwind readonly {
12 define float @foo4(float* nocapture inreg %p, i32 inreg %x) nounwind readonly {
19 define i16 @foo2(i16* nocapture inreg %p, i32 inreg %x) nounwind readonly {
26 define i8 @foo1(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
33 define i8 @bar8(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
40 define i8 @bar4(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
47 define i8 @bar2(i8* nocapture inreg %p, i32 inreg %x) nounwind readonly {
Dvec_ins_extract-1.ll6 define i32 @t0(i32 inreg %t7, <4 x i32> inreg %t8) nounwind {
11 define i32 @t1(i32 inreg %t7, <4 x i32> inreg %t8) nounwind {
16 define <4 x i32> @t2(i32 inreg %t7, <4 x i32> inreg %t8) nounwind {
21 define <4 x i32> @t3(i32 inreg %t7, <4 x i32> inreg %t8) nounwind {
/external/llvm/test/Analysis/DivergenceAnalysis/AMDGPU/
Dllvm.amdgcn.image.atomic.ll4 define float @image_atomic_swap(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
12 define float @image_atomic_add(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
20 define float @image_atomic_sub(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
28 define float @image_atomic_smin(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
36 define float @image_atomic_umin(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
44 define float @image_atomic_smax(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
52 define float @image_atomic_umax(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
60 define float @image_atomic_and(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
68 define float @image_atomic_or(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
76 define float @image_atomic_xor(<8 x i32> inreg %rsrc, i32 inreg %addr, i32 inreg %data) #0 {
[all …]
Dllvm.amdgcn.buffer.atomic.ll4 define float @buffer_atomic_swap(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
12 define float @buffer_atomic_add(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
20 define float @buffer_atomic_sub(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
28 define float @buffer_atomic_smin(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
36 define float @buffer_atomic_umin(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
44 define float @buffer_atomic_smax(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
52 define float @buffer_atomic_umax(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
60 define float @buffer_atomic_and(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
68 define float @buffer_atomic_or(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
76 define float @buffer_atomic_xor(<4 x i32> inreg %rsrc, i32 inreg %data) #0 {
[all …]
/external/llvm/test/CodeGen/Lanai/
Dcomparisons_i64.ll13 define i32 @eq_i64(i64 inreg %x, i64 inreg %y) {
24 define i32 @ne_i64(i64 inreg %x, i64 inreg %y) {
34 define i32 @slt_i64(i64 inreg %x, i64 inreg %y) {
44 define i32 @sle_i64(i64 inreg %x, i64 inreg %y) {
54 define i32 @ult_i64(i64 inreg %x, i64 inreg %y) {
64 define i32 @ule_i64(i64 inreg %x, i64 inreg %y) {
74 define i32 @sgt_i64(i64 inreg %x, i64 inreg %y) {
84 define i32 @sge_i64(i64 inreg %x, i64 inreg %y) {
94 define i32 @ugt_i64(i64 inreg %x, i64 inreg %y) {
104 define i32 @uge_i64(i64 inreg %x, i64 inreg %y) {
Dsub-cmp-peephole.ll3 define i32 @f(i32 inreg %a, i32 inreg %b) nounwind ssp {
14 define i32 @g(i32 inreg %a, i32 inreg %b) nounwind ssp {
25 define i32 @h(i32 inreg %a, i32 inreg %b) nounwind ssp {
36 define i32 @i(i32 inreg %a, i32 inreg %b) nounwind readnone ssp {
47 define i32 @j(i32 inreg %a, i32 inreg %b) nounwind {
71 define i32 @cmp_ult0(i32 inreg %a, i32 inreg %b, i32 inreg %x, i32 inreg %y) {
92 define i32 @cmp_gt0(i32 inreg %a, i32 inreg %b, i32 inreg %x, i32 inreg %y) {
Dselect.ll11 define i32 @select_i32_bool(i1 zeroext inreg %a, i32 inreg %b, i32 inreg %c) {
19 define i32 @select_i32_eq(i32 inreg %a, i32 inreg %b, i32 inreg %c) {
28 define i32 @select_i32_ne(i32 inreg %a, i32 inreg %b, i32 inreg %c) {
37 define i32 @select_i32_lt(i32 inreg %x, i32 inreg %y) #0 {
Dconstant_multiply.ll12 define i32 @f6(i32 inreg %a) #0 {
20 define i32 @f7(i32 inreg %a) #0 {
27 define i32 @f8(i32 inreg %a) #0 {
35 define i32 @f9(i32 inreg %a) #0 {
44 define i32 @f10(i32 inreg %a) #0 {
53 define i32 @f1280(i32 inreg %a) #0 {
62 define i32 @fm6(i32 inreg %a) #0 {
70 define i32 @fm7(i32 inreg %a) #0 {
78 define i32 @fm8(i32 inreg %a) #0 {
87 define i32 @fm9(i32 inreg %a) #0 {
[all …]
Dmultiply.ll5 define i32 @f6(i32 inreg %a) #0 {
14 define i32 @f7(i32 inreg %a) #0 {
22 define i32 @f8(i32 inreg %a) #0 {
29 define i32 @fm6(i32 inreg %a) #0 {
38 define i32 @fm7(i32 inreg %a) #0 {
46 define i32 @fm8(i32 inreg %a) #0 {
54 define i32 @h1(i32 inreg %a) #0 {
/external/llvm/test/CodeGen/AMDGPU/
Damdgpu-shader-calling-convention.ll7 define amdgpu_cs float @shader_cc(<4 x i32> inreg, <4 x i32> inreg, i32 inreg %w, float %v) {
16 define float @kernel_cc(<4 x i32> inreg, <4 x i32> inreg, i32 inreg %w, float %v) {
Dsmrd.ll91 …_load_const0(<16 x i8> addrspace(2)* inreg, <16 x i8> addrspace(2)* inreg, <32 x i8> addrspace(2)*…
105 …_load_const1(<16 x i8> addrspace(2)* inreg, <16 x i8> addrspace(2)* inreg, <32 x i8> addrspace(2)*…
121 …_load_const2(<16 x i8> addrspace(2)* inreg, <16 x i8> addrspace(2)* inreg, <32 x i8> addrspace(2)*…
136 …_load_const3(<16 x i8> addrspace(2)* inreg, <16 x i8> addrspace(2)* inreg, <32 x i8> addrspace(2)*…
151 …_load_const4(<16 x i8> addrspace(2)* inreg, <16 x i8> addrspace(2)* inreg, <32 x i8> addrspace(2)*…

123456789