1@ test element and structure loads and stores.
2
3	.text
4	.arm
5	.syntax unified
6
7	vst2.8 {d2,d3},[r6,:128]
8	vld3.8 {d1,d2,d3},[r7]!
9	vst3.16 {d1,d3,d5},[r9:64],r3
10	vld4.32 {d2,d3,d4,d5},[r10]
11	vst4.16 {d1,d3,d5,d7},[r10]
12	vld1.16 {d1[],d2[]},[r10]
13	vld1.16 {d1[]},[r10,:16]
14	vld2.32 {d1[],d3[]},[r10:64]
15	vld3.s8 {d3[],d4[],d5[]},[r10],r12
16	vld4.16 {d10[],d12[],d14[],d16[]},[r9]!
17	vld4.16 {d10[],d11[],d12[],d13[]},[r9,:64]
18	vld4.32 {d10[],d11[],d12[],d13[]},[r9,:64]
19	vld4.32 {d10[],d11[],d12[],d13[]},[r9,:128]
20	vld1.8 {d3[7]},[r5]!
21	vst1.16 {d5[3]},[r5,:16]
22	vld2.16 {d3[3],d4[3]},[r5,:32]!
23	vst3.32 {d8[1],d9[1],d10[1]},[r5],r3
24
25        vld1.8 {d8[2]},[r7]
26        vld1.16 {d8[2]},[r7]
27        vld1.16 {d8[2]},[r7:16]
28        vld1.32 {d8[1]},[r7]
29        vld1.32 {d8[1]},[r7:32]
30        vld2.8 {d8[1],d9[1]},[r7]
31        vld2.8 {d8[1],d9[1]},[r7:16]
32        vld2.16 {d8[1],d9[1]},[r7]
33        vld2.16 {d8[1],d9[1]},[r7:32]
34        vld2.16 {d8[1],d10[1]},[r7]
35        vld2.16 {d8[1],d10[1]},[r7:32]
36        vld2.32 {d8[1],d9[1]},[r7]
37        vld2.32 {d8[1],d9[1]},[r7:64]
38        vld2.32 {d8[1],d10[1]},[r7]
39        vld2.32 {d8[1],d10[1]},[r7:64]
40        vld3.8 {d8[1],d9[1],d10[1]},[r7]
41        vld3.16 {d8[1],d9[1],d10[1]},[r7]
42        vld3.16 {d8[1],d10[1],d12[1]},[r7]
43        vld3.32 {d8[1],d9[1],d10[1]},[r7]
44        vld3.32 {d8[1],d10[1],d12[1]},[r7]
45	vld4.8 {d8[2],d9[2],d10[2],d11[2]},[r7]
46	vld4.8 {d8[2],d9[2],d10[2],d11[2]},[r7:32]
47        vld4.16 {d8[1],d10[1],d12[1],d14[1]},[r7]
48        vld4.16 {d8[1],d9[1],d10[1],d11[1]},[r7:64]
49        vld4.32 {d8[1],d10[1],d12[1],d14[1]},[r7]
50        vld4.32 {d8[1],d10[1],d12[1],d14[1]},[r7:64]
51        vld4.32 {d8[1],d10[1],d12[1],d14[1]},[r7:128]
52
53	vtbl.8 d3,{d4},d5
54	vtbl.8 d3,{q1-q2},d5
55	vtbl.8 d3,{q15},d5
56
57	vld2.32 {q1},[r7]
58	vld4.32 {q1-q2},[r7]
59	vld4.32 {q14-q15},[r7]
60
61	@ PR 14987 and 14887: Allow for whitespace in the instruction.
62	vld1.32 { d1 [ ] } , [ r2 ] , r3
63
64	vld1.64 {d0}, [r0]
65	vld1.64 {d0-d3}, [r0]
66