1 
2 .*:     file format elf32-littlearm.*
3 
4 
5 Disassembly of section \.text:
6 
7 00008000 <__stm32l4xx_veneer_0>:
8     8000:	e899 01fe 	ldmia\.w	r9, {r1, r2, r3, r4, r5, r6, r7, r8}
9     8004:	f000 b86e 	b\.w	80e4 <__stm32l4xx_veneer_0_r>
10     8008:	f7f0 a000 	udf\.w	#0
11     800c:	f7f0 a000 	udf\.w	#0
12 
13 00008010 <__stm32l4xx_veneer_1>:
14     8010:	e8b9 01fe 	ldmia\.w	r9!, {r1, r2, r3, r4, r5, r6, r7, r8}
15     8014:	f000 b868 	b\.w	80e8 <__stm32l4xx_veneer_1_r>
16     8018:	f7f0 a000 	udf\.w	#0
17     801c:	f7f0 a000 	udf\.w	#0
18 
19 00008020 <__stm32l4xx_veneer_2>:
20     8020:	e919 01fe 	ldmdb	r9, {r1, r2, r3, r4, r5, r6, r7, r8}
21     8024:	f000 b862 	b\.w	80ec <__stm32l4xx_veneer_2_r>
22     8028:	f7f0 a000 	udf\.w	#0
23     802c:	f7f0 a000 	udf\.w	#0
24 
25 00008030 <__stm32l4xx_veneer_3>:
26     8030:	e939 01fe 	ldmdb	r9!, {r1, r2, r3, r4, r5, r6, r7, r8}
27     8034:	f000 b85c 	b\.w	80f0 <__stm32l4xx_veneer_3_r>
28     8038:	f7f0 a000 	udf\.w	#0
29     803c:	f7f0 a000 	udf\.w	#0
30 
31 00008040 <__stm32l4xx_veneer_4>:
32     8040:	e8bd 01fe 	ldmia\.w	sp!, {r1, r2, r3, r4, r5, r6, r7, r8}
33     8044:	f000 b856 	b\.w	80f4 <__stm32l4xx_veneer_4_r>
34     8048:	f7f0 a000 	udf\.w	#0
35     804c:	f7f0 a000 	udf\.w	#0
36 
37 00008050 <__stm32l4xx_veneer_5>:
38     8050:	ecd9 0a08 	vldmia	r9, {s1-s8}
39     8054:	f000 b850 	b\.w	80f8 <__stm32l4xx_veneer_5_r>
40     8058:	f7f0 a000 	udf\.w	#0
41     805c:	f7f0 a000 	udf\.w	#0
42     8060:	f7f0 a000 	udf\.w	#0
43     8064:	f7f0 a000 	udf\.w	#0
44 
45 00008068 <__stm32l4xx_veneer_6>:
46     8068:	ecf6 4a08 	vldmia	r6!, {s9-s16}
47     806c:	f000 b846 	b\.w	80fc <__stm32l4xx_veneer_6_r>
48     8070:	f7f0 a000 	udf\.w	#0
49     8074:	f7f0 a000 	udf\.w	#0
50     8078:	f7f0 a000 	udf\.w	#0
51     807c:	f7f0 a000 	udf\.w	#0
52 
53 00008080 <__stm32l4xx_veneer_7>:
54     8080:	ecfd 0a08 	vpop	{s1-s8}
55     8084:	f000 b83c 	b\.w	8100 <__stm32l4xx_veneer_7_r>
56     8088:	f7f0 a000 	udf\.w	#0
57     808c:	f7f0 a000 	udf\.w	#0
58     8090:	f7f0 a000 	udf\.w	#0
59     8094:	f7f0 a000 	udf\.w	#0
60 
61 00008098 <__stm32l4xx_veneer_8>:
62     8098:	ec99 1b08 	vldmia	r9, {d1-d4}
63     809c:	f000 b832 	b\.w	8104 <__stm32l4xx_veneer_8_r>
64     80a0:	f7f0 a000 	udf\.w	#0
65     80a4:	f7f0 a000 	udf\.w	#0
66     80a8:	f7f0 a000 	udf\.w	#0
67     80ac:	f7f0 a000 	udf\.w	#0
68 
69 000080b0 <__stm32l4xx_veneer_9>:
70     80b0:	ecb6 8b08 	vldmia	r6!, {d8-d11}
71     80b4:	f000 b828 	b\.w	8108 <__stm32l4xx_veneer_9_r>
72     80b8:	f7f0 a000 	udf\.w	#0
73     80bc:	f7f0 a000 	udf\.w	#0
74     80c0:	f7f0 a000 	udf\.w	#0
75     80c4:	f7f0 a000 	udf\.w	#0
76 
77 000080c8 <__stm32l4xx_veneer_a>:
78     80c8:	ecbd 1b08 	vpop	{d1-d4}
79     80cc:	f000 b81e 	b\.w	810c <__stm32l4xx_veneer_a_r>
80     80d0:	f7f0 a000 	udf\.w	#0
81     80d4:	f7f0 a000 	udf\.w	#0
82     80d8:	f7f0 a000 	udf\.w	#0
83     80dc:	f7f0 a000 	udf\.w	#0
84 
85 000080e0 <_start>:
86     80e0:	f7ff bf8e 	b\.w	8000 <__stm32l4xx_veneer_0>
87 
88 000080e4 <__stm32l4xx_veneer_0_r>:
89     80e4:	f7ff bf94 	b\.w	8010 <__stm32l4xx_veneer_1>
90 
91 000080e8 <__stm32l4xx_veneer_1_r>:
92     80e8:	f7ff bf9a 	b\.w	8020 <__stm32l4xx_veneer_2>
93 
94 000080ec <__stm32l4xx_veneer_2_r>:
95     80ec:	f7ff bfa0 	b\.w	8030 <__stm32l4xx_veneer_3>
96 
97 000080f0 <__stm32l4xx_veneer_3_r>:
98     80f0:	f7ff bfa6 	b\.w	8040 <__stm32l4xx_veneer_4>
99 
100 000080f4 <__stm32l4xx_veneer_4_r>:
101     80f4:	f7ff bfac 	b\.w	8050 <__stm32l4xx_veneer_5>
102 
103 000080f8 <__stm32l4xx_veneer_5_r>:
104     80f8:	f7ff bfb6 	b\.w	8068 <__stm32l4xx_veneer_6>
105 
106 000080fc <__stm32l4xx_veneer_6_r>:
107     80fc:	f7ff bfc0 	b\.w	8080 <__stm32l4xx_veneer_7>
108 
109 00008100 <__stm32l4xx_veneer_7_r>:
110     8100:	f7ff bfca 	b\.w	8098 <__stm32l4xx_veneer_8>
111 
112 00008104 <__stm32l4xx_veneer_8_r>:
113     8104:	f7ff bfd4 	b\.w	80b0 <__stm32l4xx_veneer_9>
114 
115 00008108 <__stm32l4xx_veneer_9_r>:
116     8108:	f7ff bfde 	b\.w	80c8 <__stm32l4xx_veneer_a>
117