Searched refs:SRC2 (Results 1 – 9 of 9) sorted by relevance
/external/mesa3d/src/mesa/x86/ |
D | x86_xform3.S | 43 #define SRC2 REGOFF(8, ESI) macro 125 FLD_S( SRC2 ) /* F0 F7 F6 F5 F4 */ 127 FLD_S( SRC2 ) /* F1 F0 F7 F6 F5 F4 */ 129 FLD_S( SRC2 ) /* F2 F1 F0 F7 F6 F5 F4 */ 131 FLD_S( SRC2 ) /* F3 F2 F1 F0 F7 F6 F5 F4 */ 214 FLD_S( SRC2 ) /* F0 F5 F4 */ 216 FLD_S( SRC2 ) /* F1 F0 F5 F4 */ 218 FLD_S( SRC2 ) /* F2 F1 F0 F5 F4 */ 228 MOV_L( SRC2, EBX ) 307 FLD_S( SRC2 ) /* F0 F6 F5 F4 */ [all …]
|
D | x86_xform4.S | 43 #define SRC2 REGOFF(8, ESI) macro 125 FLD_S( SRC2 ) /* F0 F7 F6 F5 F4 */ 127 FLD_S( SRC2 ) /* F1 F0 F7 F6 F5 F4 */ 129 FLD_S( SRC2 ) /* F2 F1 F0 F7 F6 F5 F4 */ 131 FLD_S( SRC2 ) /* F3 F2 F1 F0 F7 F6 F5 F4 */ 221 FLD_S( SRC2 ) /* F0 F5 F4 */ 223 FLD_S( SRC2 ) /* F1 F0 F5 F4 */ 225 FLD_S( SRC2 ) /* F6 F1 F0 F5 F4 */ 237 MOV_L( SRC2, EBX ) 317 FLD_S( SRC2 ) /* F0 F6 F5 F4 */ [all …]
|
D | x86_cliptest.S | 38 #define SRC2 REGOFF(8, ESI) macro 169 MOV_L( SRC2, EBX ) 233 FLD_S( SRC2 ) /* F2 F1 F0 F3 */ 335 MOV_L( SRC2, EBX )
|
D | x86_xform2.S | 43 #define SRC2 REGOFF(8, ESI) macro
|
/external/llvm/test/CodeGen/SystemZ/ |
D | atomicrmw-minmax-01.ll | 162 ; CHECK: llilh [[SRC2:%r[0-9]+]], 33024 163 ; CHECK: crjle [[ROT:%r[0-9]+]], [[SRC2]] 164 ; CHECK: risbg [[ROT]], [[SRC2]], 32, 39, 0 179 ; CHECK: llilh [[SRC2:%r[0-9]+]], 32256 180 ; CHECK: crjhe [[ROT:%r[0-9]+]], [[SRC2]] 181 ; CHECK: risbg [[ROT]], [[SRC2]], 32, 39, 0 196 ; CHECK: llilh [[SRC2:%r[0-9]+]], 256 197 ; CHECK: clrjle [[ROT:%r[0-9]+]], [[SRC2]], 198 ; CHECK: risbg [[ROT]], [[SRC2]], 32, 39, 0 213 ; CHECK: llilh [[SRC2:%r[0-9]+]], 65024 [all …]
|
D | atomicrmw-minmax-02.ll | 162 ; CHECK: llilh [[SRC2:%r[0-9]+]], 32769 163 ; CHECK: crjle [[ROT:%r[0-9]+]], [[SRC2]] 164 ; CHECK: risbg [[ROT]], [[SRC2]], 32, 47, 0 179 ; CHECK: llilh [[SRC2:%r[0-9]+]], 32766 180 ; CHECK: crjhe [[ROT:%r[0-9]+]], [[SRC2]] 181 ; CHECK: risbg [[ROT]], [[SRC2]], 32, 47, 0 196 ; CHECK: llilh [[SRC2:%r[0-9]+]], 1 197 ; CHECK: clrjle [[ROT:%r[0-9]+]], [[SRC2]], 198 ; CHECK: risbg [[ROT]], [[SRC2]], 32, 47, 0 213 ; CHECK: llilh [[SRC2:%r[0-9]+]], 65534 [all …]
|
/external/llvm/test/CodeGen/Thumb/ |
D | copy_thumb.ll | 10 ; CHECK-LOLOMOV-NEXT: mov [[SRC1]], [[SRC2:r[01]]] 11 ; CHECK-LOLOMOV-NEXT: mov [[SRC2]], [[TMP]] 23 ; CHECK-NOLOLOMOV: push {[[SRC2:r[01]]]} 27 ; CHECK-NOLOLOMOV-NEXT: pop {[[SRC2]]}
|
/external/llvm/test/CodeGen/X86/ |
D | machine-cp.ll | 71 ; CHECK-NEXT: pcmpgtb [[SRC1]], [[SRC2:%xmm[0-9]+]] 72 ; CHECK-NEXT: pand %xmm{{[0-9]+}}, [[SRC2]] 73 ; CHECK-NEXT: movdqa [[SRC2]], [[CPY1:%xmm[0-9]+]]
|
/external/llvm/test/CodeGen/AMDGPU/ |
D | sminmax.ll | 118 ; GCN-DAG: v_sub_i32_e32 [[NEG2:v[0-9]+]], vcc, 0, [[SRC2:v[0-9]+]] 123 ; GCN-DAG: v_max_i32_e32 {{v[0-9]+}}, [[NEG2]], [[SRC2]]
|