1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\ 2|* *| 3|* Assembly Writer Source Fragment *| 4|* *| 5|* Automatically generated file, do not edit! *| 6|* *| 7\*===----------------------------------------------------------------------===*/ 8 9/// printInstruction - This method is automatically generated by tablegen 10/// from the instruction set description. 11void MipsInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) { 12 static const char AsmStrs[] = { 13 /* 0 */ 'd', 'm', 'f', 'c', '0', 9, 0, 14 /* 7 */ 'd', 'm', 'f', 'g', 'c', '0', 9, 0, 15 /* 15 */ 'm', 'f', 'h', 'g', 'c', '0', 9, 0, 16 /* 23 */ 'm', 't', 'h', 'g', 'c', '0', 9, 0, 17 /* 31 */ 'd', 'm', 't', 'g', 'c', '0', 9, 0, 18 /* 39 */ 'm', 'f', 'h', 'c', '0', 9, 0, 19 /* 46 */ 'm', 't', 'h', 'c', '0', 9, 0, 20 /* 53 */ 'd', 'm', 't', 'c', '0', 9, 0, 21 /* 60 */ 'v', 'm', 'm', '0', 9, 0, 22 /* 66 */ 'm', 't', 'm', '0', 9, 0, 23 /* 72 */ 'm', 't', 'p', '0', 9, 0, 24 /* 78 */ 'b', 'b', 'i', 't', '0', 9, 0, 25 /* 85 */ 'l', 'd', 'c', '1', 9, 0, 26 /* 91 */ 's', 'd', 'c', '1', 9, 0, 27 /* 97 */ 'c', 'f', 'c', '1', 9, 0, 28 /* 103 */ 'd', 'm', 'f', 'c', '1', 9, 0, 29 /* 110 */ 'm', 'f', 'h', 'c', '1', 9, 0, 30 /* 117 */ 'm', 't', 'h', 'c', '1', 9, 0, 31 /* 124 */ 'c', 't', 'c', '1', 9, 0, 32 /* 130 */ 'd', 'm', 't', 'c', '1', 9, 0, 33 /* 137 */ 'l', 'w', 'c', '1', 9, 0, 34 /* 143 */ 's', 'w', 'c', '1', 9, 0, 35 /* 149 */ 'l', 'd', 'x', 'c', '1', 9, 0, 36 /* 156 */ 's', 'd', 'x', 'c', '1', 9, 0, 37 /* 163 */ 'l', 'u', 'x', 'c', '1', 9, 0, 38 /* 170 */ 's', 'u', 'x', 'c', '1', 9, 0, 39 /* 177 */ 'l', 'w', 'x', 'c', '1', 9, 0, 40 /* 184 */ 's', 'w', 'x', 'c', '1', 9, 0, 41 /* 191 */ 'm', 't', 'm', '1', 9, 0, 42 /* 197 */ 'm', 't', 'p', '1', 9, 0, 43 /* 203 */ 'b', 'b', 'i', 't', '1', 9, 0, 44 /* 210 */ 'b', 'b', 'i', 't', '0', '3', '2', 9, 0, 45 /* 219 */ 'b', 'b', 'i', 't', '1', '3', '2', 9, 0, 46 /* 228 */ 'd', 's', 'r', 'a', '3', '2', 9, 0, 47 /* 236 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 9, 0, 48 /* 246 */ 'd', 's', 'l', 'l', '3', '2', 9, 0, 49 /* 254 */ 'd', 's', 'r', 'l', '3', '2', 9, 0, 50 /* 262 */ 'l', 'w', 'm', '3', '2', 9, 0, 51 /* 269 */ 's', 'w', 'm', '3', '2', 9, 0, 52 /* 276 */ 'd', 'r', 'o', 't', 'r', '3', '2', 9, 0, 53 /* 285 */ 'c', 'i', 'n', 's', '3', '2', 9, 0, 54 /* 293 */ 'e', 'x', 't', 's', '3', '2', 9, 0, 55 /* 301 */ 'l', 'd', 'c', '2', 9, 0, 56 /* 307 */ 's', 'd', 'c', '2', 9, 0, 57 /* 313 */ 'c', 'f', 'c', '2', 9, 0, 58 /* 319 */ 'd', 'm', 'f', 'c', '2', 9, 0, 59 /* 326 */ 'm', 'f', 'h', 'c', '2', 9, 0, 60 /* 333 */ 'm', 't', 'h', 'c', '2', 9, 0, 61 /* 340 */ 'c', 't', 'c', '2', 9, 0, 62 /* 346 */ 'd', 'm', 't', 'c', '2', 9, 0, 63 /* 353 */ 'l', 'w', 'c', '2', 9, 0, 64 /* 359 */ 's', 'w', 'c', '2', 9, 0, 65 /* 365 */ 'm', 't', 'm', '2', 9, 0, 66 /* 371 */ 'm', 't', 'p', '2', 9, 0, 67 /* 377 */ 'a', 'd', 'd', 'i', 'u', 'r', '2', 9, 0, 68 /* 386 */ 'l', 'd', 'c', '3', 9, 0, 69 /* 392 */ 's', 'd', 'c', '3', 9, 0, 70 /* 398 */ 'l', 'w', 'c', '3', 9, 0, 71 /* 404 */ 's', 'w', 'c', '3', 9, 0, 72 /* 410 */ 'a', 'd', 'd', 'i', 'u', 's', '5', 9, 0, 73 /* 419 */ 's', 'b', '1', '6', 9, 0, 74 /* 425 */ 'b', 'c', '1', '6', 9, 0, 75 /* 431 */ 'j', 'r', 'c', '1', '6', 9, 0, 76 /* 438 */ 'b', 'n', 'e', 'z', 'c', '1', '6', 9, 0, 77 /* 447 */ 'b', 'e', 'q', 'z', 'c', '1', '6', 9, 0, 78 /* 456 */ 'a', 'n', 'd', '1', '6', 9, 0, 79 /* 463 */ 'm', 'o', 'v', 'e', '1', '6', 9, 0, 80 /* 471 */ 's', 'h', '1', '6', 9, 0, 81 /* 477 */ 'a', 'n', 'd', 'i', '1', '6', 9, 0, 82 /* 485 */ 'm', 'f', 'h', 'i', '1', '6', 9, 0, 83 /* 493 */ 'l', 'i', '1', '6', 9, 0, 84 /* 499 */ 'b', 'r', 'e', 'a', 'k', '1', '6', 9, 0, 85 /* 508 */ 's', 'l', 'l', '1', '6', 9, 0, 86 /* 515 */ 's', 'r', 'l', '1', '6', 9, 0, 87 /* 522 */ 'l', 'w', 'm', '1', '6', 9, 0, 88 /* 529 */ 's', 'w', 'm', '1', '6', 9, 0, 89 /* 536 */ 'm', 'f', 'l', 'o', '1', '6', 9, 0, 90 /* 544 */ 's', 'd', 'b', 'b', 'p', '1', '6', 9, 0, 91 /* 553 */ 'j', 'r', '1', '6', 9, 0, 92 /* 559 */ 'x', 'o', 'r', '1', '6', 9, 0, 93 /* 566 */ 'j', 'a', 'l', 'r', 's', '1', '6', 9, 0, 94 /* 575 */ 'n', 'o', 't', '1', '6', 9, 0, 95 /* 582 */ 'l', 'b', 'u', '1', '6', 9, 0, 96 /* 589 */ 's', 'u', 'b', 'u', '1', '6', 9, 0, 97 /* 597 */ 'a', 'd', 'd', 'u', '1', '6', 9, 0, 98 /* 605 */ 'l', 'h', 'u', '1', '6', 9, 0, 99 /* 612 */ 'l', 'w', '1', '6', 9, 0, 100 /* 618 */ 's', 'w', '1', '6', 9, 0, 101 /* 624 */ 'b', 'n', 'e', 'z', '1', '6', 9, 0, 102 /* 632 */ 'b', 'e', 'q', 'z', '1', '6', 9, 0, 103 /* 640 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0, 104 /* 656 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0, 105 /* 673 */ 'd', 'l', 'a', 9, 0, 106 /* 678 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0, 107 /* 694 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0, 108 /* 711 */ 'd', 's', 'r', 'a', 9, 0, 109 /* 717 */ 'd', 'l', 's', 'a', 9, 0, 110 /* 723 */ 'c', 'f', 'c', 'm', 's', 'a', 9, 0, 111 /* 731 */ 'c', 't', 'c', 'm', 's', 'a', 9, 0, 112 /* 739 */ 'a', 'd', 'd', '_', 'a', '.', 'b', 9, 0, 113 /* 748 */ 'm', 'i', 'n', '_', 'a', '.', 'b', 9, 0, 114 /* 757 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'b', 9, 0, 115 /* 767 */ 'm', 'a', 'x', '_', 'a', '.', 'b', 9, 0, 116 /* 776 */ 's', 'r', 'a', '.', 'b', 9, 0, 117 /* 783 */ 'n', 'l', 'o', 'c', '.', 'b', 9, 0, 118 /* 791 */ 'n', 'l', 'z', 'c', '.', 'b', 9, 0, 119 /* 799 */ 's', 'l', 'd', '.', 'b', 9, 0, 120 /* 806 */ 'p', 'c', 'k', 'o', 'd', '.', 'b', 9, 0, 121 /* 815 */ 'i', 'l', 'v', 'o', 'd', '.', 'b', 9, 0, 122 /* 824 */ 'i', 'n', 's', 'v', 'e', '.', 'b', 9, 0, 123 /* 833 */ 'v', 's', 'h', 'f', '.', 'b', 9, 0, 124 /* 841 */ 'b', 'n', 'e', 'g', '.', 'b', 9, 0, 125 /* 849 */ 's', 'r', 'a', 'i', '.', 'b', 9, 0, 126 /* 857 */ 's', 'l', 'd', 'i', '.', 'b', 9, 0, 127 /* 865 */ 'a', 'n', 'd', 'i', '.', 'b', 9, 0, 128 /* 873 */ 'b', 'n', 'e', 'g', 'i', '.', 'b', 9, 0, 129 /* 882 */ 'b', 's', 'e', 'l', 'i', '.', 'b', 9, 0, 130 /* 891 */ 's', 'l', 'l', 'i', '.', 'b', 9, 0, 131 /* 899 */ 's', 'r', 'l', 'i', '.', 'b', 9, 0, 132 /* 907 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'b', 9, 0, 133 /* 917 */ 'c', 'e', 'q', 'i', '.', 'b', 9, 0, 134 /* 925 */ 's', 'r', 'a', 'r', 'i', '.', 'b', 9, 0, 135 /* 934 */ 'b', 'c', 'l', 'r', 'i', '.', 'b', 9, 0, 136 /* 943 */ 's', 'r', 'l', 'r', 'i', '.', 'b', 9, 0, 137 /* 952 */ 'n', 'o', 'r', 'i', '.', 'b', 9, 0, 138 /* 960 */ 'x', 'o', 'r', 'i', '.', 'b', 9, 0, 139 /* 968 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'b', 9, 0, 140 /* 978 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'b', 9, 0, 141 /* 988 */ 'b', 's', 'e', 't', 'i', '.', 'b', 9, 0, 142 /* 997 */ 's', 'u', 'b', 'v', 'i', '.', 'b', 9, 0, 143 /* 1006 */ 'a', 'd', 'd', 'v', 'i', '.', 'b', 9, 0, 144 /* 1015 */ 'b', 'm', 'z', 'i', '.', 'b', 9, 0, 145 /* 1023 */ 'b', 'm', 'n', 'z', 'i', '.', 'b', 9, 0, 146 /* 1032 */ 'f', 'i', 'l', 'l', '.', 'b', 9, 0, 147 /* 1040 */ 's', 'l', 'l', '.', 'b', 9, 0, 148 /* 1047 */ 's', 'r', 'l', '.', 'b', 9, 0, 149 /* 1054 */ 'b', 'i', 'n', 's', 'l', '.', 'b', 9, 0, 150 /* 1063 */ 'i', 'l', 'v', 'l', '.', 'b', 9, 0, 151 /* 1071 */ 'c', 'e', 'q', '.', 'b', 9, 0, 152 /* 1078 */ 's', 'r', 'a', 'r', '.', 'b', 9, 0, 153 /* 1086 */ 'b', 'c', 'l', 'r', '.', 'b', 9, 0, 154 /* 1094 */ 's', 'r', 'l', 'r', '.', 'b', 9, 0, 155 /* 1102 */ 'b', 'i', 'n', 's', 'r', '.', 'b', 9, 0, 156 /* 1111 */ 'i', 'l', 'v', 'r', '.', 'b', 9, 0, 157 /* 1119 */ 'a', 's', 'u', 'b', '_', 's', '.', 'b', 9, 0, 158 /* 1129 */ 'm', 'o', 'd', '_', 's', '.', 'b', 9, 0, 159 /* 1138 */ 'c', 'l', 'e', '_', 's', '.', 'b', 9, 0, 160 /* 1147 */ 'a', 'v', 'e', '_', 's', '.', 'b', 9, 0, 161 /* 1156 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'b', 9, 0, 162 /* 1166 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'b', 9, 0, 163 /* 1176 */ 'c', 'l', 't', 'i', '_', 's', '.', 'b', 9, 0, 164 /* 1186 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'b', 9, 0, 165 /* 1196 */ 'm', 'i', 'n', '_', 's', '.', 'b', 9, 0, 166 /* 1205 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'b', 9, 0, 167 /* 1215 */ 's', 'u', 'b', 's', '_', 's', '.', 'b', 9, 0, 168 /* 1225 */ 'a', 'd', 'd', 's', '_', 's', '.', 'b', 9, 0, 169 /* 1235 */ 's', 'a', 't', '_', 's', '.', 'b', 9, 0, 170 /* 1244 */ 'c', 'l', 't', '_', 's', '.', 'b', 9, 0, 171 /* 1253 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'b', 9, 0, 172 /* 1265 */ 'd', 'i', 'v', '_', 's', '.', 'b', 9, 0, 173 /* 1274 */ 'm', 'a', 'x', '_', 's', '.', 'b', 9, 0, 174 /* 1283 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'b', 9, 0, 175 /* 1293 */ 's', 'p', 'l', 'a', 't', '.', 'b', 9, 0, 176 /* 1302 */ 'b', 's', 'e', 't', '.', 'b', 9, 0, 177 /* 1310 */ 'p', 'c', 'n', 't', '.', 'b', 9, 0, 178 /* 1318 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'b', 9, 0, 179 /* 1328 */ 's', 't', '.', 'b', 9, 0, 180 /* 1334 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'b', 9, 0, 181 /* 1344 */ 'm', 'o', 'd', '_', 'u', '.', 'b', 9, 0, 182 /* 1353 */ 'c', 'l', 'e', '_', 'u', '.', 'b', 9, 0, 183 /* 1362 */ 'a', 'v', 'e', '_', 'u', '.', 'b', 9, 0, 184 /* 1371 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'b', 9, 0, 185 /* 1381 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'b', 9, 0, 186 /* 1391 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'b', 9, 0, 187 /* 1401 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'b', 9, 0, 188 /* 1411 */ 'm', 'i', 'n', '_', 'u', '.', 'b', 9, 0, 189 /* 1420 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'b', 9, 0, 190 /* 1430 */ 's', 'u', 'b', 's', '_', 'u', '.', 'b', 9, 0, 191 /* 1440 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'b', 9, 0, 192 /* 1450 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'b', 9, 0, 193 /* 1462 */ 's', 'a', 't', '_', 'u', '.', 'b', 9, 0, 194 /* 1471 */ 'c', 'l', 't', '_', 'u', '.', 'b', 9, 0, 195 /* 1480 */ 'd', 'i', 'v', '_', 'u', '.', 'b', 9, 0, 196 /* 1489 */ 'm', 'a', 'x', '_', 'u', '.', 'b', 9, 0, 197 /* 1498 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'b', 9, 0, 198 /* 1508 */ 'm', 's', 'u', 'b', 'v', '.', 'b', 9, 0, 199 /* 1517 */ 'm', 'a', 'd', 'd', 'v', '.', 'b', 9, 0, 200 /* 1526 */ 'p', 'c', 'k', 'e', 'v', '.', 'b', 9, 0, 201 /* 1535 */ 'i', 'l', 'v', 'e', 'v', '.', 'b', 9, 0, 202 /* 1544 */ 'm', 'u', 'l', 'v', '.', 'b', 9, 0, 203 /* 1552 */ 'b', 'z', '.', 'b', 9, 0, 204 /* 1558 */ 'b', 'n', 'z', '.', 'b', 9, 0, 205 /* 1565 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0, 206 /* 1573 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0, 207 /* 1582 */ 's', 'e', 'b', 9, 0, 208 /* 1587 */ 'j', 'a', 'l', 'r', 'c', '.', 'h', 'b', 9, 0, 209 /* 1597 */ 'j', 'r', '.', 'h', 'b', 9, 0, 210 /* 1604 */ 'j', 'a', 'l', 'r', '.', 'h', 'b', 9, 0, 211 /* 1613 */ 'l', 'b', 9, 0, 212 /* 1617 */ 's', 'h', 'r', 'a', '.', 'q', 'b', 9, 0, 213 /* 1626 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0, 214 /* 1640 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0, 215 /* 1653 */ 'c', 'm', 'p', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0, 216 /* 1665 */ 's', 'u', 'b', 'u', 'h', '.', 'q', 'b', 9, 0, 217 /* 1675 */ 'a', 'd', 'd', 'u', 'h', '.', 'q', 'b', 9, 0, 218 /* 1685 */ 'p', 'i', 'c', 'k', '.', 'q', 'b', 9, 0, 219 /* 1694 */ 's', 'h', 'l', 'l', '.', 'q', 'b', 9, 0, 220 /* 1703 */ 'r', 'e', 'p', 'l', '.', 'q', 'b', 9, 0, 221 /* 1712 */ 's', 'h', 'r', 'l', '.', 'q', 'b', 9, 0, 222 /* 1721 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0, 223 /* 1735 */ 'c', 'm', 'p', 'g', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0, 224 /* 1748 */ 'c', 'm', 'p', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0, 225 /* 1760 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'q', 'b', 9, 0, 226 /* 1771 */ 's', 'u', 'b', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0, 227 /* 1783 */ 'a', 'd', 'd', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0, 228 /* 1795 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'q', 'b', 9, 0, 229 /* 1807 */ 'a', 'b', 's', 'q', '_', 's', '.', 'q', 'b', 9, 0, 230 /* 1818 */ 's', 'u', 'b', 'u', '_', 's', '.', 'q', 'b', 9, 0, 231 /* 1829 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'q', 'b', 9, 0, 232 /* 1840 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0, 233 /* 1854 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0, 234 /* 1867 */ 'c', 'm', 'p', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0, 235 /* 1879 */ 's', 'u', 'b', 'u', '.', 'q', 'b', 9, 0, 236 /* 1888 */ 'a', 'd', 'd', 'u', '.', 'q', 'b', 9, 0, 237 /* 1897 */ 's', 'h', 'r', 'a', 'v', '.', 'q', 'b', 9, 0, 238 /* 1907 */ 's', 'h', 'l', 'l', 'v', '.', 'q', 'b', 9, 0, 239 /* 1917 */ 'r', 'e', 'p', 'l', 'v', '.', 'q', 'b', 9, 0, 240 /* 1927 */ 's', 'h', 'r', 'l', 'v', '.', 'q', 'b', 9, 0, 241 /* 1937 */ 'r', 'a', 'd', 'd', 'u', '.', 'w', '.', 'q', 'b', 9, 0, 242 /* 1949 */ 's', 'b', 9, 0, 243 /* 1953 */ 'm', 'o', 'd', 's', 'u', 'b', 9, 0, 244 /* 1961 */ 'm', 's', 'u', 'b', 9, 0, 245 /* 1967 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 'c', 9, 0, 246 /* 1978 */ 'b', 'c', 9, 0, 247 /* 1982 */ 'b', 'g', 'e', 'c', 9, 0, 248 /* 1988 */ 'b', 'n', 'e', 'c', 9, 0, 249 /* 1994 */ 'j', 'i', 'c', 9, 0, 250 /* 1999 */ 'b', 'a', 'l', 'c', 9, 0, 251 /* 2005 */ 'j', 'i', 'a', 'l', 'c', 9, 0, 252 /* 2012 */ 'b', 'g', 'e', 'z', 'a', 'l', 'c', 9, 0, 253 /* 2021 */ 'b', 'l', 'e', 'z', 'a', 'l', 'c', 9, 0, 254 /* 2030 */ 'b', 'n', 'e', 'z', 'a', 'l', 'c', 9, 0, 255 /* 2039 */ 'b', 'e', 'q', 'z', 'a', 'l', 'c', 9, 0, 256 /* 2048 */ 'b', 'g', 't', 'z', 'a', 'l', 'c', 9, 0, 257 /* 2057 */ 'b', 'l', 't', 'z', 'a', 'l', 'c', 9, 0, 258 /* 2066 */ 's', 'y', 'n', 'c', 9, 0, 259 /* 2072 */ 'l', 'd', 'p', 'c', 9, 0, 260 /* 2078 */ 'a', 'u', 'i', 'p', 'c', 9, 0, 261 /* 2085 */ 'a', 'l', 'u', 'i', 'p', 'c', 9, 0, 262 /* 2093 */ 'a', 'd', 'd', 'i', 'u', 'p', 'c', 9, 0, 263 /* 2102 */ 'l', 'w', 'u', 'p', 'c', 9, 0, 264 /* 2109 */ 'l', 'w', 'p', 'c', 9, 0, 265 /* 2115 */ 'b', 'e', 'q', 'c', 9, 0, 266 /* 2121 */ 'j', 'r', 'c', 9, 0, 267 /* 2126 */ 'j', 'a', 'l', 'r', 'c', 9, 0, 268 /* 2133 */ 'a', 'd', 'd', 's', 'c', 9, 0, 269 /* 2140 */ 'b', 'l', 't', 'c', 9, 0, 270 /* 2146 */ 'b', 'g', 'e', 'u', 'c', 9, 0, 271 /* 2153 */ 'b', 'l', 't', 'u', 'c', 9, 0, 272 /* 2160 */ 'b', 'n', 'v', 'c', 9, 0, 273 /* 2166 */ 'b', 'o', 'v', 'c', 9, 0, 274 /* 2172 */ 'a', 'd', 'd', 'w', 'c', 9, 0, 275 /* 2179 */ 'b', 'g', 'e', 'z', 'c', 9, 0, 276 /* 2186 */ 'b', 'l', 'e', 'z', 'c', 9, 0, 277 /* 2193 */ 'b', 'c', '1', 'n', 'e', 'z', 'c', 9, 0, 278 /* 2202 */ 'b', 'c', '2', 'n', 'e', 'z', 'c', 9, 0, 279 /* 2211 */ 'b', 'n', 'e', 'z', 'c', 9, 0, 280 /* 2218 */ 'b', 'c', '1', 'e', 'q', 'z', 'c', 9, 0, 281 /* 2227 */ 'b', 'c', '2', 'e', 'q', 'z', 'c', 9, 0, 282 /* 2236 */ 'b', 'e', 'q', 'z', 'c', 9, 0, 283 /* 2243 */ 'b', 'g', 't', 'z', 'c', 9, 0, 284 /* 2250 */ 'b', 'l', 't', 'z', 'c', 9, 0, 285 /* 2257 */ 'f', 'l', 'o', 'g', '2', '.', 'd', 9, 0, 286 /* 2266 */ 'f', 'e', 'x', 'p', '2', '.', 'd', 9, 0, 287 /* 2275 */ 'a', 'd', 'd', '_', 'a', '.', 'd', 9, 0, 288 /* 2284 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'd', 9, 0, 289 /* 2294 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'd', 9, 0, 290 /* 2304 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'd', 9, 0, 291 /* 2314 */ 'm', 'i', 'n', 'a', '.', 'd', 9, 0, 292 /* 2322 */ 's', 'r', 'a', '.', 'd', 9, 0, 293 /* 2329 */ 'm', 'a', 'x', 'a', '.', 'd', 9, 0, 294 /* 2337 */ 'f', 's', 'u', 'b', '.', 'd', 9, 0, 295 /* 2345 */ 'f', 'm', 's', 'u', 'b', '.', 'd', 9, 0, 296 /* 2354 */ 'n', 'm', 's', 'u', 'b', '.', 'd', 9, 0, 297 /* 2363 */ 'n', 'l', 'o', 'c', '.', 'd', 9, 0, 298 /* 2371 */ 'n', 'l', 'z', 'c', '.', 'd', 9, 0, 299 /* 2379 */ 'f', 'a', 'd', 'd', '.', 'd', 9, 0, 300 /* 2387 */ 'f', 'm', 'a', 'd', 'd', '.', 'd', 9, 0, 301 /* 2396 */ 'n', 'm', 'a', 'd', 'd', '.', 'd', 9, 0, 302 /* 2405 */ 's', 'l', 'd', '.', 'd', 9, 0, 303 /* 2412 */ 'p', 'c', 'k', 'o', 'd', '.', 'd', 9, 0, 304 /* 2421 */ 'i', 'l', 'v', 'o', 'd', '.', 'd', 9, 0, 305 /* 2430 */ 'c', '.', 'n', 'g', 'e', '.', 'd', 9, 0, 306 /* 2439 */ 'c', '.', 'l', 'e', '.', 'd', 9, 0, 307 /* 2447 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'd', 9, 0, 308 /* 2457 */ 'f', 'c', 'l', 'e', '.', 'd', 9, 0, 309 /* 2465 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 'd', 9, 0, 310 /* 2475 */ 'c', '.', 'o', 'l', 'e', '.', 'd', 9, 0, 311 /* 2484 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 'd', 9, 0, 312 /* 2495 */ 'f', 's', 'l', 'e', '.', 'd', 9, 0, 313 /* 2503 */ 'c', '.', 'u', 'l', 'e', '.', 'd', 9, 0, 314 /* 2512 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 'd', 9, 0, 315 /* 2523 */ 'f', 'c', 'u', 'l', 'e', '.', 'd', 9, 0, 316 /* 2532 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 'd', 9, 0, 317 /* 2544 */ 'f', 's', 'u', 'l', 'e', '.', 'd', 9, 0, 318 /* 2553 */ 'f', 'c', 'n', 'e', '.', 'd', 9, 0, 319 /* 2561 */ 'f', 's', 'n', 'e', '.', 'd', 9, 0, 320 /* 2569 */ 'f', 'c', 'u', 'n', 'e', '.', 'd', 9, 0, 321 /* 2578 */ 'f', 's', 'u', 'n', 'e', '.', 'd', 9, 0, 322 /* 2587 */ 'i', 'n', 's', 'v', 'e', '.', 'd', 9, 0, 323 /* 2596 */ 'c', '.', 'f', '.', 'd', 9, 0, 324 /* 2603 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 'd', 9, 0, 325 /* 2613 */ 'f', 'c', 'a', 'f', '.', 'd', 9, 0, 326 /* 2621 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 'd', 9, 0, 327 /* 2632 */ 'f', 's', 'a', 'f', '.', 'd', 9, 0, 328 /* 2640 */ 'm', 's', 'u', 'b', 'f', '.', 'd', 9, 0, 329 /* 2649 */ 'm', 'a', 'd', 'd', 'f', '.', 'd', 9, 0, 330 /* 2658 */ 'v', 's', 'h', 'f', '.', 'd', 9, 0, 331 /* 2666 */ 'c', '.', 's', 'f', '.', 'd', 9, 0, 332 /* 2674 */ 'm', 'o', 'v', 'f', '.', 'd', 9, 0, 333 /* 2682 */ 'b', 'n', 'e', 'g', '.', 'd', 9, 0, 334 /* 2690 */ 's', 'r', 'a', 'i', '.', 'd', 9, 0, 335 /* 2698 */ 's', 'l', 'd', 'i', '.', 'd', 9, 0, 336 /* 2706 */ 'b', 'n', 'e', 'g', 'i', '.', 'd', 9, 0, 337 /* 2715 */ 's', 'l', 'l', 'i', '.', 'd', 9, 0, 338 /* 2723 */ 's', 'r', 'l', 'i', '.', 'd', 9, 0, 339 /* 2731 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'd', 9, 0, 340 /* 2741 */ 'c', 'e', 'q', 'i', '.', 'd', 9, 0, 341 /* 2749 */ 's', 'r', 'a', 'r', 'i', '.', 'd', 9, 0, 342 /* 2758 */ 'b', 'c', 'l', 'r', 'i', '.', 'd', 9, 0, 343 /* 2767 */ 's', 'r', 'l', 'r', 'i', '.', 'd', 9, 0, 344 /* 2776 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'd', 9, 0, 345 /* 2786 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'd', 9, 0, 346 /* 2796 */ 'b', 's', 'e', 't', 'i', '.', 'd', 9, 0, 347 /* 2805 */ 's', 'u', 'b', 'v', 'i', '.', 'd', 9, 0, 348 /* 2814 */ 'a', 'd', 'd', 'v', 'i', '.', 'd', 9, 0, 349 /* 2823 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 'd', 9, 0, 350 /* 2834 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 'd', 9, 0, 351 /* 2845 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 'd', 9, 0, 352 /* 2855 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 'd', 9, 0, 353 /* 2866 */ 'c', 'v', 't', '.', 'l', '.', 'd', 9, 0, 354 /* 2875 */ 's', 'e', 'l', '.', 'd', 9, 0, 355 /* 2882 */ 'c', '.', 'n', 'g', 'l', '.', 'd', 9, 0, 356 /* 2891 */ 'f', 'i', 'l', 'l', '.', 'd', 9, 0, 357 /* 2899 */ 's', 'l', 'l', '.', 'd', 9, 0, 358 /* 2906 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'd', 9, 0, 359 /* 2916 */ 'f', 'f', 'q', 'l', '.', 'd', 9, 0, 360 /* 2924 */ 's', 'r', 'l', '.', 'd', 9, 0, 361 /* 2931 */ 'b', 'i', 'n', 's', 'l', '.', 'd', 9, 0, 362 /* 2940 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0, 363 /* 2948 */ 'i', 'l', 'v', 'l', '.', 'd', 9, 0, 364 /* 2956 */ 'f', 'm', 'i', 'n', '.', 'd', 9, 0, 365 /* 2964 */ 'c', '.', 'u', 'n', '.', 'd', 9, 0, 366 /* 2972 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 'd', 9, 0, 367 /* 2982 */ 'f', 'c', 'u', 'n', '.', 'd', 9, 0, 368 /* 2990 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 'd', 9, 0, 369 /* 3001 */ 'f', 's', 'u', 'n', '.', 'd', 9, 0, 370 /* 3009 */ 'm', 'o', 'v', 'n', '.', 'd', 9, 0, 371 /* 3017 */ 'f', 'r', 'c', 'p', '.', 'd', 9, 0, 372 /* 3025 */ 'r', 'e', 'c', 'i', 'p', '.', 'd', 9, 0, 373 /* 3034 */ 'c', '.', 'e', 'q', '.', 'd', 9, 0, 374 /* 3042 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'd', 9, 0, 375 /* 3052 */ 'f', 'c', 'e', 'q', '.', 'd', 9, 0, 376 /* 3060 */ 'c', '.', 's', 'e', 'q', '.', 'd', 9, 0, 377 /* 3069 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 'd', 9, 0, 378 /* 3080 */ 'f', 's', 'e', 'q', '.', 'd', 9, 0, 379 /* 3088 */ 'c', '.', 'u', 'e', 'q', '.', 'd', 9, 0, 380 /* 3097 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 'd', 9, 0, 381 /* 3108 */ 'f', 'c', 'u', 'e', 'q', '.', 'd', 9, 0, 382 /* 3117 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 'd', 9, 0, 383 /* 3129 */ 'f', 's', 'u', 'e', 'q', '.', 'd', 9, 0, 384 /* 3138 */ 's', 'r', 'a', 'r', '.', 'd', 9, 0, 385 /* 3146 */ 'b', 'c', 'l', 'r', '.', 'd', 9, 0, 386 /* 3154 */ 's', 'r', 'l', 'r', '.', 'd', 9, 0, 387 /* 3162 */ 'f', 'c', 'o', 'r', '.', 'd', 9, 0, 388 /* 3170 */ 'f', 's', 'o', 'r', '.', 'd', 9, 0, 389 /* 3178 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'd', 9, 0, 390 /* 3188 */ 'f', 'f', 'q', 'r', '.', 'd', 9, 0, 391 /* 3196 */ 'b', 'i', 'n', 's', 'r', '.', 'd', 9, 0, 392 /* 3205 */ 'i', 'l', 'v', 'r', '.', 'd', 9, 0, 393 /* 3213 */ 'c', 'v', 't', '.', 's', '.', 'd', 9, 0, 394 /* 3222 */ 'a', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0, 395 /* 3232 */ 'h', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0, 396 /* 3242 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0, 397 /* 3253 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'd', 9, 0, 398 /* 3265 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0, 399 /* 3275 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0, 400 /* 3286 */ 'm', 'o', 'd', '_', 's', '.', 'd', 9, 0, 401 /* 3295 */ 'c', 'l', 'e', '_', 's', '.', 'd', 9, 0, 402 /* 3304 */ 'a', 'v', 'e', '_', 's', '.', 'd', 9, 0, 403 /* 3313 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'd', 9, 0, 404 /* 3323 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'd', 9, 0, 405 /* 3333 */ 'c', 'l', 't', 'i', '_', 's', '.', 'd', 9, 0, 406 /* 3343 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'd', 9, 0, 407 /* 3353 */ 'm', 'i', 'n', '_', 's', '.', 'd', 9, 0, 408 /* 3362 */ 'd', 'o', 't', 'p', '_', 's', '.', 'd', 9, 0, 409 /* 3372 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'd', 9, 0, 410 /* 3382 */ 's', 'u', 'b', 's', '_', 's', '.', 'd', 9, 0, 411 /* 3392 */ 'a', 'd', 'd', 's', '_', 's', '.', 'd', 9, 0, 412 /* 3402 */ 's', 'a', 't', '_', 's', '.', 'd', 9, 0, 413 /* 3411 */ 'c', 'l', 't', '_', 's', '.', 'd', 9, 0, 414 /* 3420 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0, 415 /* 3431 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0, 416 /* 3442 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'd', 9, 0, 417 /* 3454 */ 'd', 'i', 'v', '_', 's', '.', 'd', 9, 0, 418 /* 3463 */ 'm', 'a', 'x', '_', 's', '.', 'd', 9, 0, 419 /* 3472 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'd', 9, 0, 420 /* 3482 */ 'a', 'b', 's', '.', 'd', 9, 0, 421 /* 3489 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'd', 9, 0, 422 /* 3499 */ 's', 'p', 'l', 'a', 't', '.', 'd', 9, 0, 423 /* 3508 */ 'b', 's', 'e', 't', '.', 'd', 9, 0, 424 /* 3516 */ 'c', '.', 'n', 'g', 't', '.', 'd', 9, 0, 425 /* 3525 */ 'c', '.', 'l', 't', '.', 'd', 9, 0, 426 /* 3533 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'd', 9, 0, 427 /* 3543 */ 'f', 'c', 'l', 't', '.', 'd', 9, 0, 428 /* 3551 */ 'c', '.', 'o', 'l', 't', '.', 'd', 9, 0, 429 /* 3560 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 'd', 9, 0, 430 /* 3571 */ 'f', 's', 'l', 't', '.', 'd', 9, 0, 431 /* 3579 */ 'c', '.', 'u', 'l', 't', '.', 'd', 9, 0, 432 /* 3588 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 'd', 9, 0, 433 /* 3599 */ 'f', 'c', 'u', 'l', 't', '.', 'd', 9, 0, 434 /* 3608 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 'd', 9, 0, 435 /* 3620 */ 'f', 's', 'u', 'l', 't', '.', 'd', 9, 0, 436 /* 3629 */ 'p', 'c', 'n', 't', '.', 'd', 9, 0, 437 /* 3637 */ 'f', 'r', 'i', 'n', 't', '.', 'd', 9, 0, 438 /* 3646 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'd', 9, 0, 439 /* 3656 */ 'f', 's', 'q', 'r', 't', '.', 'd', 9, 0, 440 /* 3665 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'd', 9, 0, 441 /* 3675 */ 's', 't', '.', 'd', 9, 0, 442 /* 3681 */ 'm', 'o', 'v', 't', '.', 'd', 9, 0, 443 /* 3689 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0, 444 /* 3699 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0, 445 /* 3709 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0, 446 /* 3720 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'd', 9, 0, 447 /* 3732 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0, 448 /* 3742 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0, 449 /* 3753 */ 'm', 'o', 'd', '_', 'u', '.', 'd', 9, 0, 450 /* 3762 */ 'c', 'l', 'e', '_', 'u', '.', 'd', 9, 0, 451 /* 3771 */ 'a', 'v', 'e', '_', 'u', '.', 'd', 9, 0, 452 /* 3780 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'd', 9, 0, 453 /* 3790 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'd', 9, 0, 454 /* 3800 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'd', 9, 0, 455 /* 3810 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'd', 9, 0, 456 /* 3820 */ 'm', 'i', 'n', '_', 'u', '.', 'd', 9, 0, 457 /* 3829 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'd', 9, 0, 458 /* 3839 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'd', 9, 0, 459 /* 3849 */ 's', 'u', 'b', 's', '_', 'u', '.', 'd', 9, 0, 460 /* 3859 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'd', 9, 0, 461 /* 3869 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'd', 9, 0, 462 /* 3881 */ 's', 'a', 't', '_', 'u', '.', 'd', 9, 0, 463 /* 3890 */ 'c', 'l', 't', '_', 'u', '.', 'd', 9, 0, 464 /* 3899 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0, 465 /* 3910 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0, 466 /* 3921 */ 'd', 'i', 'v', '_', 'u', '.', 'd', 9, 0, 467 /* 3930 */ 'm', 'a', 'x', '_', 'u', '.', 'd', 9, 0, 468 /* 3939 */ 'm', 's', 'u', 'b', 'v', '.', 'd', 9, 0, 469 /* 3948 */ 'm', 'a', 'd', 'd', 'v', '.', 'd', 9, 0, 470 /* 3957 */ 'p', 'c', 'k', 'e', 'v', '.', 'd', 9, 0, 471 /* 3966 */ 'i', 'l', 'v', 'e', 'v', '.', 'd', 9, 0, 472 /* 3975 */ 'f', 'd', 'i', 'v', '.', 'd', 9, 0, 473 /* 3983 */ 'm', 'u', 'l', 'v', '.', 'd', 9, 0, 474 /* 3991 */ 'm', 'o', 'v', '.', 'd', 9, 0, 475 /* 3998 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 'd', 9, 0, 476 /* 4009 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 'd', 9, 0, 477 /* 4020 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 'd', 9, 0, 478 /* 4030 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 'd', 9, 0, 479 /* 4041 */ 'c', 'v', 't', '.', 'w', '.', 'd', 9, 0, 480 /* 4050 */ 'f', 'm', 'a', 'x', '.', 'd', 9, 0, 481 /* 4058 */ 'b', 'z', '.', 'd', 9, 0, 482 /* 4064 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 'd', 9, 0, 483 /* 4074 */ 'b', 'n', 'z', '.', 'd', 9, 0, 484 /* 4081 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 'd', 9, 0, 485 /* 4091 */ 'm', 'o', 'v', 'z', '.', 'd', 9, 0, 486 /* 4099 */ 'c', 'r', 'c', '3', '2', 'd', 9, 0, 487 /* 4107 */ 'c', 'r', 'c', '3', '2', 'c', 'd', 9, 0, 488 /* 4116 */ 's', 'c', 'd', 9, 0, 489 /* 4121 */ 'd', 'a', 'd', 'd', 9, 0, 490 /* 4127 */ 'm', 'a', 'd', 'd', 9, 0, 491 /* 4133 */ 'd', 's', 'h', 'd', 9, 0, 492 /* 4139 */ 'y', 'i', 'e', 'l', 'd', 9, 0, 493 /* 4146 */ 'l', 'l', 'd', 9, 0, 494 /* 4151 */ 'a', 'n', 'd', 9, 0, 495 /* 4156 */ 'p', 'r', 'e', 'p', 'e', 'n', 'd', 9, 0, 496 /* 4165 */ 'a', 'p', 'p', 'e', 'n', 'd', 9, 0, 497 /* 4173 */ 'd', 'm', 'o', 'd', 9, 0, 498 /* 4179 */ 's', 'd', 9, 0, 499 /* 4183 */ 'l', 'b', 'e', 9, 0, 500 /* 4188 */ 's', 'b', 'e', 9, 0, 501 /* 4193 */ 's', 'c', 'e', 9, 0, 502 /* 4198 */ 'c', 'a', 'c', 'h', 'e', 'e', 9, 0, 503 /* 4206 */ 'p', 'r', 'e', 'f', 'e', 9, 0, 504 /* 4213 */ 'b', 'g', 'e', 9, 0, 505 /* 4218 */ 't', 'g', 'e', 9, 0, 506 /* 4223 */ 'c', 'a', 'c', 'h', 'e', 9, 0, 507 /* 4230 */ 'l', 'h', 'e', 9, 0, 508 /* 4235 */ 's', 'h', 'e', 9, 0, 509 /* 4240 */ 'b', 'l', 'e', 9, 0, 510 /* 4245 */ 'l', 'l', 'e', 9, 0, 511 /* 4250 */ 'l', 'w', 'l', 'e', 9, 0, 512 /* 4256 */ 's', 'w', 'l', 'e', 9, 0, 513 /* 4262 */ 'b', 'n', 'e', 9, 0, 514 /* 4267 */ 's', 'n', 'e', 9, 0, 515 /* 4272 */ 't', 'n', 'e', 9, 0, 516 /* 4277 */ 'd', 'v', 'p', 'e', 9, 0, 517 /* 4283 */ 'e', 'v', 'p', 'e', 9, 0, 518 /* 4289 */ 'l', 'w', 'r', 'e', 9, 0, 519 /* 4295 */ 's', 'w', 'r', 'e', 9, 0, 520 /* 4301 */ 'l', 'b', 'u', 'e', 9, 0, 521 /* 4307 */ 'l', 'h', 'u', 'e', 9, 0, 522 /* 4313 */ 'm', 'o', 'v', 'e', 9, 0, 523 /* 4319 */ 'l', 'w', 'e', 9, 0, 524 /* 4324 */ 's', 'w', 'e', 9, 0, 525 /* 4329 */ 'b', 'c', '1', 'f', 9, 0, 526 /* 4335 */ 'p', 'r', 'e', 'f', 9, 0, 527 /* 4341 */ 'm', 'o', 'v', 'f', 9, 0, 528 /* 4347 */ 'n', 'e', 'g', 9, 0, 529 /* 4352 */ 'a', 'd', 'd', '_', 'a', '.', 'h', 9, 0, 530 /* 4361 */ 'm', 'i', 'n', '_', 'a', '.', 'h', 9, 0, 531 /* 4370 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'h', 9, 0, 532 /* 4380 */ 'm', 'a', 'x', '_', 'a', '.', 'h', 9, 0, 533 /* 4389 */ 's', 'r', 'a', '.', 'h', 9, 0, 534 /* 4396 */ 'n', 'l', 'o', 'c', '.', 'h', 9, 0, 535 /* 4404 */ 'n', 'l', 'z', 'c', '.', 'h', 9, 0, 536 /* 4412 */ 's', 'l', 'd', '.', 'h', 9, 0, 537 /* 4419 */ 'p', 'c', 'k', 'o', 'd', '.', 'h', 9, 0, 538 /* 4428 */ 'i', 'l', 'v', 'o', 'd', '.', 'h', 9, 0, 539 /* 4437 */ 'i', 'n', 's', 'v', 'e', '.', 'h', 9, 0, 540 /* 4446 */ 'v', 's', 'h', 'f', '.', 'h', 9, 0, 541 /* 4454 */ 'b', 'n', 'e', 'g', '.', 'h', 9, 0, 542 /* 4462 */ 's', 'r', 'a', 'i', '.', 'h', 9, 0, 543 /* 4470 */ 's', 'l', 'd', 'i', '.', 'h', 9, 0, 544 /* 4478 */ 'b', 'n', 'e', 'g', 'i', '.', 'h', 9, 0, 545 /* 4487 */ 's', 'l', 'l', 'i', '.', 'h', 9, 0, 546 /* 4495 */ 's', 'r', 'l', 'i', '.', 'h', 9, 0, 547 /* 4503 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'h', 9, 0, 548 /* 4513 */ 'c', 'e', 'q', 'i', '.', 'h', 9, 0, 549 /* 4521 */ 's', 'r', 'a', 'r', 'i', '.', 'h', 9, 0, 550 /* 4530 */ 'b', 'c', 'l', 'r', 'i', '.', 'h', 9, 0, 551 /* 4539 */ 's', 'r', 'l', 'r', 'i', '.', 'h', 9, 0, 552 /* 4548 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'h', 9, 0, 553 /* 4558 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'h', 9, 0, 554 /* 4568 */ 'b', 's', 'e', 't', 'i', '.', 'h', 9, 0, 555 /* 4577 */ 's', 'u', 'b', 'v', 'i', '.', 'h', 9, 0, 556 /* 4586 */ 'a', 'd', 'd', 'v', 'i', '.', 'h', 9, 0, 557 /* 4595 */ 'f', 'i', 'l', 'l', '.', 'h', 9, 0, 558 /* 4603 */ 's', 'l', 'l', '.', 'h', 9, 0, 559 /* 4610 */ 's', 'r', 'l', '.', 'h', 9, 0, 560 /* 4617 */ 'b', 'i', 'n', 's', 'l', '.', 'h', 9, 0, 561 /* 4626 */ 'i', 'l', 'v', 'l', '.', 'h', 9, 0, 562 /* 4634 */ 'f', 'e', 'x', 'd', 'o', '.', 'h', 9, 0, 563 /* 4643 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'h', 9, 0, 564 /* 4653 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'h', 9, 0, 565 /* 4663 */ 'm', 'u', 'l', '_', 'q', '.', 'h', 9, 0, 566 /* 4672 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'h', 9, 0, 567 /* 4683 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'h', 9, 0, 568 /* 4694 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'h', 9, 0, 569 /* 4704 */ 'c', 'e', 'q', '.', 'h', 9, 0, 570 /* 4711 */ 'f', 't', 'q', '.', 'h', 9, 0, 571 /* 4718 */ 's', 'r', 'a', 'r', '.', 'h', 9, 0, 572 /* 4726 */ 'b', 'c', 'l', 'r', '.', 'h', 9, 0, 573 /* 4734 */ 's', 'r', 'l', 'r', '.', 'h', 9, 0, 574 /* 4742 */ 'b', 'i', 'n', 's', 'r', '.', 'h', 9, 0, 575 /* 4751 */ 'i', 'l', 'v', 'r', '.', 'h', 9, 0, 576 /* 4759 */ 'a', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0, 577 /* 4769 */ 'h', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0, 578 /* 4779 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0, 579 /* 4790 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0, 580 /* 4800 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0, 581 /* 4811 */ 'm', 'o', 'd', '_', 's', '.', 'h', 9, 0, 582 /* 4820 */ 'c', 'l', 'e', '_', 's', '.', 'h', 9, 0, 583 /* 4829 */ 'a', 'v', 'e', '_', 's', '.', 'h', 9, 0, 584 /* 4838 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'h', 9, 0, 585 /* 4848 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'h', 9, 0, 586 /* 4858 */ 'c', 'l', 't', 'i', '_', 's', '.', 'h', 9, 0, 587 /* 4868 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'h', 9, 0, 588 /* 4878 */ 'm', 'i', 'n', '_', 's', '.', 'h', 9, 0, 589 /* 4887 */ 'd', 'o', 't', 'p', '_', 's', '.', 'h', 9, 0, 590 /* 4897 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'h', 9, 0, 591 /* 4907 */ 'e', 'x', 't', 'r', '_', 's', '.', 'h', 9, 0, 592 /* 4917 */ 's', 'u', 'b', 's', '_', 's', '.', 'h', 9, 0, 593 /* 4927 */ 'a', 'd', 'd', 's', '_', 's', '.', 'h', 9, 0, 594 /* 4937 */ 's', 'a', 't', '_', 's', '.', 'h', 9, 0, 595 /* 4946 */ 'c', 'l', 't', '_', 's', '.', 'h', 9, 0, 596 /* 4955 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'h', 9, 0, 597 /* 4967 */ 'd', 'i', 'v', '_', 's', '.', 'h', 9, 0, 598 /* 4976 */ 'e', 'x', 't', 'r', 'v', '_', 's', '.', 'h', 9, 0, 599 /* 4987 */ 'm', 'a', 'x', '_', 's', '.', 'h', 9, 0, 600 /* 4996 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'h', 9, 0, 601 /* 5006 */ 's', 'p', 'l', 'a', 't', '.', 'h', 9, 0, 602 /* 5015 */ 'b', 's', 'e', 't', '.', 'h', 9, 0, 603 /* 5023 */ 'p', 'c', 'n', 't', '.', 'h', 9, 0, 604 /* 5031 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'h', 9, 0, 605 /* 5041 */ 's', 't', '.', 'h', 9, 0, 606 /* 5047 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0, 607 /* 5057 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0, 608 /* 5067 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0, 609 /* 5078 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0, 610 /* 5088 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0, 611 /* 5099 */ 'm', 'o', 'd', '_', 'u', '.', 'h', 9, 0, 612 /* 5108 */ 'c', 'l', 'e', '_', 'u', '.', 'h', 9, 0, 613 /* 5117 */ 'a', 'v', 'e', '_', 'u', '.', 'h', 9, 0, 614 /* 5126 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'h', 9, 0, 615 /* 5136 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'h', 9, 0, 616 /* 5146 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'h', 9, 0, 617 /* 5156 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'h', 9, 0, 618 /* 5166 */ 'm', 'i', 'n', '_', 'u', '.', 'h', 9, 0, 619 /* 5175 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'h', 9, 0, 620 /* 5185 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'h', 9, 0, 621 /* 5195 */ 's', 'u', 'b', 's', '_', 'u', '.', 'h', 9, 0, 622 /* 5205 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'h', 9, 0, 623 /* 5215 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'h', 9, 0, 624 /* 5227 */ 's', 'a', 't', '_', 'u', '.', 'h', 9, 0, 625 /* 5236 */ 'c', 'l', 't', '_', 'u', '.', 'h', 9, 0, 626 /* 5245 */ 'd', 'i', 'v', '_', 'u', '.', 'h', 9, 0, 627 /* 5254 */ 'm', 'a', 'x', '_', 'u', '.', 'h', 9, 0, 628 /* 5263 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'h', 9, 0, 629 /* 5273 */ 'm', 's', 'u', 'b', 'v', '.', 'h', 9, 0, 630 /* 5282 */ 'm', 'a', 'd', 'd', 'v', '.', 'h', 9, 0, 631 /* 5291 */ 'p', 'c', 'k', 'e', 'v', '.', 'h', 9, 0, 632 /* 5300 */ 'i', 'l', 'v', 'e', 'v', '.', 'h', 9, 0, 633 /* 5309 */ 'm', 'u', 'l', 'v', '.', 'h', 9, 0, 634 /* 5317 */ 'b', 'z', '.', 'h', 9, 0, 635 /* 5323 */ 'b', 'n', 'z', '.', 'h', 9, 0, 636 /* 5330 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0, 637 /* 5338 */ 'd', 's', 'b', 'h', 9, 0, 638 /* 5344 */ 'w', 's', 'b', 'h', 9, 0, 639 /* 5350 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0, 640 /* 5359 */ 's', 'e', 'h', 9, 0, 641 /* 5364 */ 'u', 'l', 'h', 9, 0, 642 /* 5369 */ 's', 'h', 'r', 'a', '.', 'p', 'h', 9, 0, 643 /* 5378 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'q', 'b', '.', 'p', 'h', 9, 0, 644 /* 5392 */ 'p', 'r', 'e', 'c', 'r', '.', 'q', 'b', '.', 'p', 'h', 9, 0, 645 /* 5405 */ 'p', 'r', 'e', 'c', 'r', 'q', 'u', '_', 's', '.', 'q', 'b', '.', 'p', 'h', 9, 0, 646 /* 5422 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'p', 'h', 9, 0, 647 /* 5433 */ 's', 'u', 'b', 'q', 'h', '.', 'p', 'h', 9, 0, 648 /* 5443 */ 'a', 'd', 'd', 'q', 'h', '.', 'p', 'h', 9, 0, 649 /* 5453 */ 'p', 'i', 'c', 'k', '.', 'p', 'h', 9, 0, 650 /* 5462 */ 's', 'h', 'l', 'l', '.', 'p', 'h', 9, 0, 651 /* 5471 */ 'r', 'e', 'p', 'l', '.', 'p', 'h', 9, 0, 652 /* 5480 */ 's', 'h', 'r', 'l', '.', 'p', 'h', 9, 0, 653 /* 5489 */ 'p', 'a', 'c', 'k', 'r', 'l', '.', 'p', 'h', 9, 0, 654 /* 5500 */ 'm', 'u', 'l', '.', 'p', 'h', 9, 0, 655 /* 5508 */ 's', 'u', 'b', 'q', '.', 'p', 'h', 9, 0, 656 /* 5517 */ 'a', 'd', 'd', 'q', '.', 'p', 'h', 9, 0, 657 /* 5526 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'p', 'h', 9, 0, 658 /* 5537 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'p', 'h', 9, 0, 659 /* 5548 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0, 660 /* 5560 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0, 661 /* 5572 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'p', 'h', 9, 0, 662 /* 5584 */ 's', 'h', 'l', 'l', '_', 's', '.', 'p', 'h', 9, 0, 663 /* 5595 */ 'm', 'u', 'l', '_', 's', '.', 'p', 'h', 9, 0, 664 /* 5605 */ 's', 'u', 'b', 'q', '_', 's', '.', 'p', 'h', 9, 0, 665 /* 5616 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'p', 'h', 9, 0, 666 /* 5627 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'p', 'h', 9, 0, 667 /* 5638 */ 'a', 'b', 's', 'q', '_', 's', '.', 'p', 'h', 9, 0, 668 /* 5649 */ 's', 'u', 'b', 'u', '_', 's', '.', 'p', 'h', 9, 0, 669 /* 5660 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'p', 'h', 9, 0, 670 /* 5671 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'p', 'h', 9, 0, 671 /* 5683 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'p', 'h', 9, 0, 672 /* 5695 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'p', 'h', 9, 0, 673 /* 5706 */ 's', 'u', 'b', 'u', '.', 'p', 'h', 9, 0, 674 /* 5715 */ 'a', 'd', 'd', 'u', '.', 'p', 'h', 9, 0, 675 /* 5724 */ 's', 'h', 'r', 'a', 'v', '.', 'p', 'h', 9, 0, 676 /* 5734 */ 's', 'h', 'l', 'l', 'v', '.', 'p', 'h', 9, 0, 677 /* 5744 */ 'r', 'e', 'p', 'l', 'v', '.', 'p', 'h', 9, 0, 678 /* 5754 */ 's', 'h', 'r', 'l', 'v', '.', 'p', 'h', 9, 0, 679 /* 5764 */ 'd', 'p', 'a', '.', 'w', '.', 'p', 'h', 9, 0, 680 /* 5774 */ 'd', 'p', 'a', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0, 681 /* 5789 */ 'd', 'p', 's', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0, 682 /* 5804 */ 'm', 'u', 'l', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0, 683 /* 5816 */ 'd', 'p', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0, 684 /* 5829 */ 'm', 'u', 'l', 's', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0, 685 /* 5844 */ 'd', 'p', 's', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0, 686 /* 5857 */ 'd', 'p', 'a', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0, 687 /* 5871 */ 'd', 'p', 's', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0, 688 /* 5885 */ 'd', 'p', 's', '.', 'w', '.', 'p', 'h', 9, 0, 689 /* 5895 */ 'd', 'p', 'a', 'x', '.', 'w', '.', 'p', 'h', 9, 0, 690 /* 5906 */ 'd', 'p', 's', 'x', '.', 'w', '.', 'p', 'h', 9, 0, 691 /* 5917 */ 'u', 's', 'h', 9, 0, 692 /* 5922 */ 'd', 'm', 'u', 'h', 9, 0, 693 /* 5928 */ 's', 'y', 'n', 'c', 'i', 9, 0, 694 /* 5935 */ 'd', 'a', 'd', 'd', 'i', 9, 0, 695 /* 5942 */ 'a', 'n', 'd', 'i', 9, 0, 696 /* 5948 */ 't', 'g', 'e', 'i', 9, 0, 697 /* 5954 */ 's', 'n', 'e', 'i', 9, 0, 698 /* 5960 */ 't', 'n', 'e', 'i', 9, 0, 699 /* 5966 */ 'd', 'a', 'h', 'i', 9, 0, 700 /* 5972 */ 'm', 'f', 'h', 'i', 9, 0, 701 /* 5978 */ 'm', 't', 'h', 'i', 9, 0, 702 /* 5984 */ '.', 'a', 'l', 'i', 'g', 'n', 32, '2', 10, 9, 'l', 'i', 9, 0, 703 /* 5998 */ 'd', 'l', 'i', 9, 0, 704 /* 6003 */ 'c', 'm', 'p', 'i', 9, 0, 705 /* 6009 */ 's', 'e', 'q', 'i', 9, 0, 706 /* 6015 */ 't', 'e', 'q', 'i', 9, 0, 707 /* 6021 */ 'x', 'o', 'r', 'i', 9, 0, 708 /* 6027 */ 'd', 'a', 't', 'i', 9, 0, 709 /* 6033 */ 's', 'l', 't', 'i', 9, 0, 710 /* 6039 */ 't', 'l', 't', 'i', 9, 0, 711 /* 6045 */ 'd', 'a', 'u', 'i', 9, 0, 712 /* 6051 */ 'l', 'u', 'i', 9, 0, 713 /* 6056 */ 'g', 'i', 'n', 'v', 'i', 9, 0, 714 /* 6063 */ 'j', 9, 0, 715 /* 6066 */ 'b', 'r', 'e', 'a', 'k', 9, 0, 716 /* 6073 */ 'f', 'o', 'r', 'k', 9, 0, 717 /* 6079 */ 'c', 'v', 't', '.', 'd', '.', 'l', 9, 0, 718 /* 6088 */ 'c', 'v', 't', '.', 's', '.', 'l', 9, 0, 719 /* 6097 */ 'b', 'a', 'l', 9, 0, 720 /* 6102 */ 'j', 'a', 'l', 9, 0, 721 /* 6107 */ 'b', 'g', 'e', 'z', 'a', 'l', 9, 0, 722 /* 6115 */ 'b', 'l', 't', 'z', 'a', 'l', 9, 0, 723 /* 6123 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0, 724 /* 6135 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0, 725 /* 6147 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0, 726 /* 6163 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0, 727 /* 6178 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0, 728 /* 6194 */ 'l', 'd', 'l', 9, 0, 729 /* 6199 */ 's', 'd', 'l', 9, 0, 730 /* 6204 */ 'b', 'g', 'e', 'l', 9, 0, 731 /* 6210 */ 'b', 'l', 'e', 'l', 9, 0, 732 /* 6216 */ 'b', 'n', 'e', 'l', 9, 0, 733 /* 6222 */ 'b', 'c', '1', 'f', 'l', 9, 0, 734 /* 6229 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'l', 9, 0, 735 /* 6243 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'l', 9, 0, 736 /* 6257 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0, 737 /* 6270 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0, 738 /* 6285 */ 'h', 'y', 'p', 'c', 'a', 'l', 'l', 9, 0, 739 /* 6294 */ 's', 'y', 's', 'c', 'a', 'l', 'l', 9, 0, 740 /* 6303 */ 'b', 'g', 'e', 'z', 'a', 'l', 'l', 9, 0, 741 /* 6312 */ 'b', 'l', 't', 'z', 'a', 'l', 'l', 9, 0, 742 /* 6321 */ 'd', 's', 'l', 'l', 9, 0, 743 /* 6327 */ 'd', 'r', 'o', 'l', 9, 0, 744 /* 6333 */ 'b', 'e', 'q', 'l', 9, 0, 745 /* 6339 */ 'd', 's', 'r', 'l', 9, 0, 746 /* 6345 */ 'b', 'c', '1', 't', 'l', 9, 0, 747 /* 6352 */ 'b', 'g', 't', 'l', 9, 0, 748 /* 6358 */ 'b', 'l', 't', 'l', 9, 0, 749 /* 6364 */ 'b', 'g', 'e', 'u', 'l', 9, 0, 750 /* 6371 */ 'b', 'l', 'e', 'u', 'l', 9, 0, 751 /* 6378 */ 'd', 'm', 'u', 'l', 9, 0, 752 /* 6384 */ 'b', 'g', 't', 'u', 'l', 9, 0, 753 /* 6391 */ 'b', 'l', 't', 'u', 'l', 9, 0, 754 /* 6398 */ 'l', 'w', 'l', 9, 0, 755 /* 6403 */ 's', 'w', 'l', 9, 0, 756 /* 6408 */ 'b', 'g', 'e', 'z', 'l', 9, 0, 757 /* 6415 */ 'b', 'l', 'e', 'z', 'l', 9, 0, 758 /* 6422 */ 'b', 'g', 't', 'z', 'l', 9, 0, 759 /* 6429 */ 'b', 'l', 't', 'z', 'l', 9, 0, 760 /* 6436 */ 'd', 'r', 'e', 'm', 9, 0, 761 /* 6442 */ 'd', 'i', 'n', 's', 'm', 9, 0, 762 /* 6449 */ 'd', 'e', 'x', 't', 'm', 9, 0, 763 /* 6456 */ 'l', 'w', 'm', 9, 0, 764 /* 6461 */ 's', 'w', 'm', 9, 0, 765 /* 6466 */ 'b', 'a', 'l', 'i', 'g', 'n', 9, 0, 766 /* 6474 */ 'd', 'a', 'l', 'i', 'g', 'n', 9, 0, 767 /* 6482 */ 'm', 'o', 'v', 'n', 9, 0, 768 /* 6488 */ 'd', 'c', 'l', 'o', 9, 0, 769 /* 6494 */ 'm', 'f', 'l', 'o', 9, 0, 770 /* 6500 */ 's', 'h', 'i', 'l', 'o', 9, 0, 771 /* 6507 */ 'm', 't', 'l', 'o', 9, 0, 772 /* 6513 */ 'd', 'm', 'u', 'l', 'o', 9, 0, 773 /* 6520 */ 'd', 'b', 'i', 't', 's', 'w', 'a', 'p', 9, 0, 774 /* 6530 */ 's', 'd', 'b', 'b', 'p', 9, 0, 775 /* 6537 */ 'e', 'x', 't', 'p', 'd', 'p', 9, 0, 776 /* 6545 */ 'm', 'o', 'v', 'e', 'p', 9, 0, 777 /* 6552 */ 'm', 't', 'h', 'l', 'i', 'p', 9, 0, 778 /* 6560 */ 'c', 'm', 'p', 9, 0, 779 /* 6565 */ 'd', 'p', 'o', 'p', 9, 0, 780 /* 6571 */ 'a', 'd', 'd', 'i', 'u', 'r', '1', 's', 'p', 9, 0, 781 /* 6582 */ 'l', 'o', 'a', 'd', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0, 782 /* 6598 */ 's', 't', 'o', 'r', 'e', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0, 783 /* 6615 */ 'r', 'd', 'd', 's', 'p', 9, 0, 784 /* 6622 */ 'w', 'r', 'd', 's', 'p', 9, 0, 785 /* 6629 */ 'j', 'r', 'c', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0, 786 /* 6641 */ 'j', 'r', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0, 787 /* 6652 */ 'e', 'x', 't', 'p', 9, 0, 788 /* 6658 */ 'd', 'v', 'p', 9, 0, 789 /* 6663 */ 'e', 'v', 'p', 9, 0, 790 /* 6668 */ 'l', 'w', 'p', 9, 0, 791 /* 6673 */ 's', 'w', 'p', 9, 0, 792 /* 6678 */ 'b', 'e', 'q', 9, 0, 793 /* 6683 */ 's', 'e', 'q', 9, 0, 794 /* 6688 */ 't', 'e', 'q', 9, 0, 795 /* 6693 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0, 796 /* 6705 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0, 797 /* 6717 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0, 798 /* 6733 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0, 799 /* 6748 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0, 800 /* 6764 */ 'l', 'd', 'r', 9, 0, 801 /* 6769 */ 's', 'd', 'r', 9, 0, 802 /* 6774 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'r', 9, 0, 803 /* 6788 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'r', 9, 0, 804 /* 6802 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0, 805 /* 6815 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0, 806 /* 6830 */ 'j', 'r', 9, 0, 807 /* 6834 */ 'j', 'a', 'l', 'r', 9, 0, 808 /* 6840 */ 'n', 'o', 'r', 9, 0, 809 /* 6845 */ 'd', 'r', 'o', 'r', 9, 0, 810 /* 6851 */ 'x', 'o', 'r', 9, 0, 811 /* 6856 */ 'r', 'd', 'p', 'g', 'p', 'r', 9, 0, 812 /* 6864 */ 'w', 'r', 'p', 'g', 'p', 'r', 9, 0, 813 /* 6872 */ 'm', 'f', 't', 'r', 9, 0, 814 /* 6878 */ 'd', 'r', 'o', 't', 'r', 9, 0, 815 /* 6885 */ 'm', 't', 't', 'r', 9, 0, 816 /* 6891 */ 'r', 'd', 'h', 'w', 'r', 9, 0, 817 /* 6898 */ 'l', 'w', 'r', 9, 0, 818 /* 6903 */ 's', 'w', 'r', 9, 0, 819 /* 6908 */ 'm', 'i', 'n', 'a', '.', 's', 9, 0, 820 /* 6916 */ 'm', 'a', 'x', 'a', '.', 's', 9, 0, 821 /* 6924 */ 'n', 'm', 's', 'u', 'b', '.', 's', 9, 0, 822 /* 6933 */ 'c', 'v', 't', '.', 'd', '.', 's', 9, 0, 823 /* 6942 */ 'n', 'm', 'a', 'd', 'd', '.', 's', 9, 0, 824 /* 6951 */ 'c', '.', 'n', 'g', 'e', '.', 's', 9, 0, 825 /* 6960 */ 'c', '.', 'l', 'e', '.', 's', 9, 0, 826 /* 6968 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 's', 9, 0, 827 /* 6978 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 's', 9, 0, 828 /* 6988 */ 'c', '.', 'o', 'l', 'e', '.', 's', 9, 0, 829 /* 6997 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 's', 9, 0, 830 /* 7008 */ 'c', '.', 'u', 'l', 'e', '.', 's', 9, 0, 831 /* 7017 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 's', 9, 0, 832 /* 7028 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 's', 9, 0, 833 /* 7040 */ 'c', '.', 'f', '.', 's', 9, 0, 834 /* 7047 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 's', 9, 0, 835 /* 7057 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 's', 9, 0, 836 /* 7068 */ 'm', 's', 'u', 'b', 'f', '.', 's', 9, 0, 837 /* 7077 */ 'm', 'a', 'd', 'd', 'f', '.', 's', 9, 0, 838 /* 7086 */ 'c', '.', 's', 'f', '.', 's', 9, 0, 839 /* 7094 */ 'm', 'o', 'v', 'f', '.', 's', 9, 0, 840 /* 7102 */ 'n', 'e', 'g', '.', 's', 9, 0, 841 /* 7109 */ 'l', 'i', '.', 's', 9, 0, 842 /* 7115 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 's', 9, 0, 843 /* 7126 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 's', 9, 0, 844 /* 7137 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 's', 9, 0, 845 /* 7147 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 's', 9, 0, 846 /* 7158 */ 'c', 'v', 't', '.', 'l', '.', 's', 9, 0, 847 /* 7167 */ 's', 'e', 'l', '.', 's', 9, 0, 848 /* 7174 */ 'c', '.', 'n', 'g', 'l', '.', 's', 9, 0, 849 /* 7183 */ 'm', 'u', 'l', '.', 's', 9, 0, 850 /* 7190 */ 'm', 'i', 'n', '.', 's', 9, 0, 851 /* 7197 */ 'c', '.', 'u', 'n', '.', 's', 9, 0, 852 /* 7205 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 's', 9, 0, 853 /* 7215 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 's', 9, 0, 854 /* 7226 */ 'm', 'o', 'v', 'n', '.', 's', 9, 0, 855 /* 7234 */ 'r', 'e', 'c', 'i', 'p', '.', 's', 9, 0, 856 /* 7243 */ 'c', '.', 'e', 'q', '.', 's', 9, 0, 857 /* 7251 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 's', 9, 0, 858 /* 7261 */ 'c', '.', 's', 'e', 'q', '.', 's', 9, 0, 859 /* 7270 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 's', 9, 0, 860 /* 7281 */ 'c', '.', 'u', 'e', 'q', '.', 's', 9, 0, 861 /* 7290 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 's', 9, 0, 862 /* 7301 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 's', 9, 0, 863 /* 7313 */ 'a', 'b', 's', '.', 's', 9, 0, 864 /* 7320 */ 'c', 'l', 'a', 's', 's', '.', 's', 9, 0, 865 /* 7329 */ 'c', '.', 'n', 'g', 't', '.', 's', 9, 0, 866 /* 7338 */ 'c', '.', 'l', 't', '.', 's', 9, 0, 867 /* 7346 */ 'c', 'm', 'p', '.', 'l', 't', '.', 's', 9, 0, 868 /* 7356 */ 'c', '.', 'o', 'l', 't', '.', 's', 9, 0, 869 /* 7365 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 's', 9, 0, 870 /* 7376 */ 'c', '.', 'u', 'l', 't', '.', 's', 9, 0, 871 /* 7385 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 's', 9, 0, 872 /* 7396 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 's', 9, 0, 873 /* 7408 */ 'r', 'i', 'n', 't', '.', 's', 9, 0, 874 /* 7416 */ 'r', 's', 'q', 'r', 't', '.', 's', 9, 0, 875 /* 7425 */ 'm', 'o', 'v', 't', '.', 's', 9, 0, 876 /* 7433 */ 'd', 'i', 'v', '.', 's', 9, 0, 877 /* 7440 */ 'm', 'o', 'v', '.', 's', 9, 0, 878 /* 7447 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 's', 9, 0, 879 /* 7458 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 's', 9, 0, 880 /* 7469 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 's', 9, 0, 881 /* 7479 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 's', 9, 0, 882 /* 7490 */ 'c', 'v', 't', '.', 'w', '.', 's', 9, 0, 883 /* 7499 */ 'm', 'a', 'x', '.', 's', 9, 0, 884 /* 7506 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 's', 9, 0, 885 /* 7516 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 's', 9, 0, 886 /* 7526 */ 'm', 'o', 'v', 'z', '.', 's', 9, 0, 887 /* 7534 */ 'a', 'b', 's', 9, 0, 888 /* 7539 */ 'j', 'a', 'l', 's', 9, 0, 889 /* 7545 */ 'b', 'g', 'e', 'z', 'a', 'l', 's', 9, 0, 890 /* 7554 */ 'b', 'l', 't', 'z', 'a', 'l', 's', 9, 0, 891 /* 7563 */ 'c', 'i', 'n', 's', 9, 0, 892 /* 7569 */ 'd', 'i', 'n', 's', 9, 0, 893 /* 7575 */ 'j', 'a', 'l', 'r', 's', 9, 0, 894 /* 7582 */ 'e', 'x', 't', 's', 9, 0, 895 /* 7588 */ 'l', 'w', 'x', 's', 9, 0, 896 /* 7594 */ 'b', 'c', '1', 't', 9, 0, 897 /* 7600 */ 'b', 'g', 't', 9, 0, 898 /* 7605 */ 'w', 'a', 'i', 't', 9, 0, 899 /* 7611 */ 'b', 'l', 't', 9, 0, 900 /* 7616 */ 's', 'l', 't', 9, 0, 901 /* 7621 */ 't', 'l', 't', 9, 0, 902 /* 7626 */ 'd', 'm', 'u', 'l', 't', 9, 0, 903 /* 7633 */ 'd', 'm', 't', 9, 0, 904 /* 7638 */ 'e', 'm', 't', 9, 0, 905 /* 7643 */ 'n', 'o', 't', 9, 0, 906 /* 7648 */ 'g', 'i', 'n', 'v', 't', 9, 0, 907 /* 7655 */ 'm', 'o', 'v', 't', 9, 0, 908 /* 7661 */ 'd', 'e', 'x', 't', 9, 0, 909 /* 7667 */ 'l', 'b', 'u', 9, 0, 910 /* 7672 */ 'd', 's', 'u', 'b', 'u', 9, 0, 911 /* 7679 */ 'm', 's', 'u', 'b', 'u', 9, 0, 912 /* 7686 */ 'b', 'a', 'd', 'd', 'u', 9, 0, 913 /* 7693 */ 'd', 'a', 'd', 'd', 'u', 9, 0, 914 /* 7700 */ 'm', 'a', 'd', 'd', 'u', 9, 0, 915 /* 7707 */ 'd', 'm', 'o', 'd', 'u', 9, 0, 916 /* 7714 */ 'b', 'g', 'e', 'u', 9, 0, 917 /* 7720 */ 't', 'g', 'e', 'u', 9, 0, 918 /* 7726 */ 'b', 'l', 'e', 'u', 9, 0, 919 /* 7732 */ 'u', 'l', 'h', 'u', 9, 0, 920 /* 7738 */ 'd', 'm', 'u', 'h', 'u', 9, 0, 921 /* 7745 */ 'd', 'a', 'd', 'd', 'i', 'u', 9, 0, 922 /* 7753 */ 't', 'g', 'e', 'i', 'u', 9, 0, 923 /* 7760 */ 's', 'l', 't', 'i', 'u', 9, 0, 924 /* 7767 */ 't', 'l', 't', 'i', 'u', 9, 0, 925 /* 7774 */ 'v', '3', 'm', 'u', 'l', 'u', 9, 0, 926 /* 7782 */ 'd', 'm', 'u', 'l', 'u', 9, 0, 927 /* 7789 */ 'v', 'm', 'u', 'l', 'u', 9, 0, 928 /* 7796 */ 'd', 'r', 'e', 'm', 'u', 9, 0, 929 /* 7803 */ 'd', 'm', 'u', 'l', 'o', 'u', 9, 0, 930 /* 7811 */ 'd', 'i', 'n', 's', 'u', 9, 0, 931 /* 7818 */ 'b', 'g', 't', 'u', 9, 0, 932 /* 7824 */ 'b', 'l', 't', 'u', 9, 0, 933 /* 7830 */ 's', 'l', 't', 'u', 9, 0, 934 /* 7836 */ 't', 'l', 't', 'u', 9, 0, 935 /* 7842 */ 'd', 'm', 'u', 'l', 't', 'u', 9, 0, 936 /* 7850 */ 'd', 'e', 'x', 't', 'u', 9, 0, 937 /* 7857 */ 'd', 'd', 'i', 'v', 'u', 9, 0, 938 /* 7864 */ 'l', 'w', 'u', 9, 0, 939 /* 7869 */ 'a', 'n', 'd', '.', 'v', 9, 0, 940 /* 7876 */ 'm', 'o', 'v', 'e', '.', 'v', 9, 0, 941 /* 7884 */ 'b', 's', 'e', 'l', '.', 'v', 9, 0, 942 /* 7892 */ 'n', 'o', 'r', '.', 'v', 9, 0, 943 /* 7899 */ 'x', 'o', 'r', '.', 'v', 9, 0, 944 /* 7906 */ 'b', 'z', '.', 'v', 9, 0, 945 /* 7912 */ 'b', 'm', 'z', '.', 'v', 9, 0, 946 /* 7919 */ 'b', 'n', 'z', '.', 'v', 9, 0, 947 /* 7926 */ 'b', 'm', 'n', 'z', '.', 'v', 9, 0, 948 /* 7934 */ 'd', 's', 'r', 'a', 'v', 9, 0, 949 /* 7941 */ 'b', 'i', 't', 'r', 'e', 'v', 9, 0, 950 /* 7949 */ 'd', 'd', 'i', 'v', 9, 0, 951 /* 7955 */ 'd', 's', 'l', 'l', 'v', 9, 0, 952 /* 7962 */ 'd', 's', 'r', 'l', 'v', 9, 0, 953 /* 7969 */ 's', 'h', 'i', 'l', 'o', 'v', 9, 0, 954 /* 7977 */ 'e', 'x', 't', 'p', 'd', 'p', 'v', 9, 0, 955 /* 7986 */ 'e', 'x', 't', 'p', 'v', 9, 0, 956 /* 7993 */ 'd', 'r', 'o', 't', 'r', 'v', 9, 0, 957 /* 8001 */ 'i', 'n', 's', 'v', 9, 0, 958 /* 8007 */ 'f', 'l', 'o', 'g', '2', '.', 'w', 9, 0, 959 /* 8016 */ 'f', 'e', 'x', 'p', '2', '.', 'w', 9, 0, 960 /* 8025 */ 'a', 'd', 'd', '_', 'a', '.', 'w', 9, 0, 961 /* 8034 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'w', 9, 0, 962 /* 8044 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'w', 9, 0, 963 /* 8054 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'w', 9, 0, 964 /* 8064 */ 's', 'r', 'a', '.', 'w', 9, 0, 965 /* 8071 */ 'f', 's', 'u', 'b', '.', 'w', 9, 0, 966 /* 8079 */ 'f', 'm', 's', 'u', 'b', '.', 'w', 9, 0, 967 /* 8088 */ 'n', 'l', 'o', 'c', '.', 'w', 9, 0, 968 /* 8096 */ 'n', 'l', 'z', 'c', '.', 'w', 9, 0, 969 /* 8104 */ 'c', 'v', 't', '.', 'd', '.', 'w', 9, 0, 970 /* 8113 */ 'f', 'a', 'd', 'd', '.', 'w', 9, 0, 971 /* 8121 */ 'f', 'm', 'a', 'd', 'd', '.', 'w', 9, 0, 972 /* 8130 */ 's', 'l', 'd', '.', 'w', 9, 0, 973 /* 8137 */ 'p', 'c', 'k', 'o', 'd', '.', 'w', 9, 0, 974 /* 8146 */ 'i', 'l', 'v', 'o', 'd', '.', 'w', 9, 0, 975 /* 8155 */ 'f', 'c', 'l', 'e', '.', 'w', 9, 0, 976 /* 8163 */ 'f', 's', 'l', 'e', '.', 'w', 9, 0, 977 /* 8171 */ 'f', 'c', 'u', 'l', 'e', '.', 'w', 9, 0, 978 /* 8180 */ 'f', 's', 'u', 'l', 'e', '.', 'w', 9, 0, 979 /* 8189 */ 'f', 'c', 'n', 'e', '.', 'w', 9, 0, 980 /* 8197 */ 'f', 's', 'n', 'e', '.', 'w', 9, 0, 981 /* 8205 */ 'f', 'c', 'u', 'n', 'e', '.', 'w', 9, 0, 982 /* 8214 */ 'f', 's', 'u', 'n', 'e', '.', 'w', 9, 0, 983 /* 8223 */ 'i', 'n', 's', 'v', 'e', '.', 'w', 9, 0, 984 /* 8232 */ 'f', 'c', 'a', 'f', '.', 'w', 9, 0, 985 /* 8240 */ 'f', 's', 'a', 'f', '.', 'w', 9, 0, 986 /* 8248 */ 'v', 's', 'h', 'f', '.', 'w', 9, 0, 987 /* 8256 */ 'b', 'n', 'e', 'g', '.', 'w', 9, 0, 988 /* 8264 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '.', 'p', 'h', '.', 'w', 9, 0, 989 /* 8280 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'p', 'h', '.', 'w', 9, 0, 990 /* 8293 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '_', 'r', '.', 'p', 'h', '.', 'w', 9, 0, 991 /* 8311 */ 'p', 'r', 'e', 'c', 'r', 'q', '_', 'r', 's', '.', 'p', 'h', '.', 'w', 9, 0, 992 /* 8327 */ 's', 'u', 'b', 'q', 'h', '.', 'w', 9, 0, 993 /* 8336 */ 'a', 'd', 'd', 'q', 'h', '.', 'w', 9, 0, 994 /* 8345 */ 's', 'r', 'a', 'i', '.', 'w', 9, 0, 995 /* 8353 */ 's', 'l', 'd', 'i', '.', 'w', 9, 0, 996 /* 8361 */ 'b', 'n', 'e', 'g', 'i', '.', 'w', 9, 0, 997 /* 8370 */ 's', 'l', 'l', 'i', '.', 'w', 9, 0, 998 /* 8378 */ 's', 'r', 'l', 'i', '.', 'w', 9, 0, 999 /* 8386 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'w', 9, 0, 1000 /* 8396 */ 'c', 'e', 'q', 'i', '.', 'w', 9, 0, 1001 /* 8404 */ 's', 'r', 'a', 'r', 'i', '.', 'w', 9, 0, 1002 /* 8413 */ 'b', 'c', 'l', 'r', 'i', '.', 'w', 9, 0, 1003 /* 8422 */ 's', 'r', 'l', 'r', 'i', '.', 'w', 9, 0, 1004 /* 8431 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'w', 9, 0, 1005 /* 8441 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'w', 9, 0, 1006 /* 8451 */ 'b', 's', 'e', 't', 'i', '.', 'w', 9, 0, 1007 /* 8460 */ 's', 'u', 'b', 'v', 'i', '.', 'w', 9, 0, 1008 /* 8469 */ 'a', 'd', 'd', 'v', 'i', '.', 'w', 9, 0, 1009 /* 8478 */ 'd', 'p', 'a', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0, 1010 /* 8491 */ 'd', 'p', 's', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0, 1011 /* 8504 */ 'f', 'i', 'l', 'l', '.', 'w', 9, 0, 1012 /* 8512 */ 's', 'l', 'l', '.', 'w', 9, 0, 1013 /* 8519 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'w', 9, 0, 1014 /* 8529 */ 'f', 'f', 'q', 'l', '.', 'w', 9, 0, 1015 /* 8537 */ 's', 'r', 'l', '.', 'w', 9, 0, 1016 /* 8544 */ 'b', 'i', 'n', 's', 'l', '.', 'w', 9, 0, 1017 /* 8553 */ 'f', 'm', 'u', 'l', '.', 'w', 9, 0, 1018 /* 8561 */ 'i', 'l', 'v', 'l', '.', 'w', 9, 0, 1019 /* 8569 */ 'f', 'm', 'i', 'n', '.', 'w', 9, 0, 1020 /* 8577 */ 'f', 'c', 'u', 'n', '.', 'w', 9, 0, 1021 /* 8585 */ 'f', 's', 'u', 'n', '.', 'w', 9, 0, 1022 /* 8593 */ 'f', 'e', 'x', 'd', 'o', '.', 'w', 9, 0, 1023 /* 8602 */ 'f', 'r', 'c', 'p', '.', 'w', 9, 0, 1024 /* 8610 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'w', 9, 0, 1025 /* 8620 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'w', 9, 0, 1026 /* 8630 */ 'm', 'u', 'l', '_', 'q', '.', 'w', 9, 0, 1027 /* 8639 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'w', 9, 0, 1028 /* 8650 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'w', 9, 0, 1029 /* 8661 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'w', 9, 0, 1030 /* 8671 */ 'f', 'c', 'e', 'q', '.', 'w', 9, 0, 1031 /* 8679 */ 'f', 's', 'e', 'q', '.', 'w', 9, 0, 1032 /* 8687 */ 'f', 'c', 'u', 'e', 'q', '.', 'w', 9, 0, 1033 /* 8696 */ 'f', 's', 'u', 'e', 'q', '.', 'w', 9, 0, 1034 /* 8705 */ 'f', 't', 'q', '.', 'w', 9, 0, 1035 /* 8712 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'w', 9, 0, 1036 /* 8722 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'w', 9, 0, 1037 /* 8733 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'w', 9, 0, 1038 /* 8744 */ 'e', 'x', 't', 'r', '_', 'r', '.', 'w', 9, 0, 1039 /* 8754 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'w', 9, 0, 1040 /* 8765 */ 'e', 'x', 't', 'r', 'v', '_', 'r', '.', 'w', 9, 0, 1041 /* 8776 */ 's', 'r', 'a', 'r', '.', 'w', 9, 0, 1042 /* 8784 */ 'b', 'c', 'l', 'r', '.', 'w', 9, 0, 1043 /* 8792 */ 's', 'r', 'l', 'r', '.', 'w', 9, 0, 1044 /* 8800 */ 'f', 'c', 'o', 'r', '.', 'w', 9, 0, 1045 /* 8808 */ 'f', 's', 'o', 'r', '.', 'w', 9, 0, 1046 /* 8816 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'w', 9, 0, 1047 /* 8826 */ 'f', 'f', 'q', 'r', '.', 'w', 9, 0, 1048 /* 8834 */ 'b', 'i', 'n', 's', 'r', '.', 'w', 9, 0, 1049 /* 8843 */ 'e', 'x', 't', 'r', '.', 'w', 9, 0, 1050 /* 8851 */ 'i', 'l', 'v', 'r', '.', 'w', 9, 0, 1051 /* 8859 */ 'c', 'v', 't', '.', 's', '.', 'w', 9, 0, 1052 /* 8868 */ 'a', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0, 1053 /* 8878 */ 'h', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0, 1054 /* 8888 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0, 1055 /* 8899 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'w', 9, 0, 1056 /* 8911 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0, 1057 /* 8921 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0, 1058 /* 8932 */ 'm', 'o', 'd', '_', 's', '.', 'w', 9, 0, 1059 /* 8941 */ 'c', 'l', 'e', '_', 's', '.', 'w', 9, 0, 1060 /* 8950 */ 'a', 'v', 'e', '_', 's', '.', 'w', 9, 0, 1061 /* 8959 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'w', 9, 0, 1062 /* 8969 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'w', 9, 0, 1063 /* 8979 */ 'c', 'l', 't', 'i', '_', 's', '.', 'w', 9, 0, 1064 /* 8989 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'w', 9, 0, 1065 /* 8999 */ 's', 'h', 'l', 'l', '_', 's', '.', 'w', 9, 0, 1066 /* 9009 */ 'm', 'i', 'n', '_', 's', '.', 'w', 9, 0, 1067 /* 9018 */ 'd', 'o', 't', 'p', '_', 's', '.', 'w', 9, 0, 1068 /* 9028 */ 's', 'u', 'b', 'q', '_', 's', '.', 'w', 9, 0, 1069 /* 9038 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'w', 9, 0, 1070 /* 9048 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'w', 9, 0, 1071 /* 9058 */ 'a', 'b', 's', 'q', '_', 's', '.', 'w', 9, 0, 1072 /* 9068 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'w', 9, 0, 1073 /* 9078 */ 's', 'u', 'b', 's', '_', 's', '.', 'w', 9, 0, 1074 /* 9088 */ 'a', 'd', 'd', 's', '_', 's', '.', 'w', 9, 0, 1075 /* 9098 */ 's', 'a', 't', '_', 's', '.', 'w', 9, 0, 1076 /* 9107 */ 'c', 'l', 't', '_', 's', '.', 'w', 9, 0, 1077 /* 9116 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0, 1078 /* 9127 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0, 1079 /* 9138 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'w', 9, 0, 1080 /* 9150 */ 'd', 'i', 'v', '_', 's', '.', 'w', 9, 0, 1081 /* 9159 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'w', 9, 0, 1082 /* 9170 */ 'm', 'a', 'x', '_', 's', '.', 'w', 9, 0, 1083 /* 9179 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'w', 9, 0, 1084 /* 9189 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'w', 9, 0, 1085 /* 9200 */ 'e', 'x', 't', 'r', '_', 'r', 's', '.', 'w', 9, 0, 1086 /* 9211 */ 'e', 'x', 't', 'r', 'v', '_', 'r', 's', '.', 'w', 9, 0, 1087 /* 9223 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'w', 9, 0, 1088 /* 9233 */ 's', 'p', 'l', 'a', 't', '.', 'w', 9, 0, 1089 /* 9242 */ 'b', 's', 'e', 't', '.', 'w', 9, 0, 1090 /* 9250 */ 'f', 'c', 'l', 't', '.', 'w', 9, 0, 1091 /* 9258 */ 'f', 's', 'l', 't', '.', 'w', 9, 0, 1092 /* 9266 */ 'f', 'c', 'u', 'l', 't', '.', 'w', 9, 0, 1093 /* 9275 */ 'f', 's', 'u', 'l', 't', '.', 'w', 9, 0, 1094 /* 9284 */ 'p', 'c', 'n', 't', '.', 'w', 9, 0, 1095 /* 9292 */ 'f', 'r', 'i', 'n', 't', '.', 'w', 9, 0, 1096 /* 9301 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'w', 9, 0, 1097 /* 9311 */ 'f', 's', 'q', 'r', 't', '.', 'w', 9, 0, 1098 /* 9320 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'w', 9, 0, 1099 /* 9330 */ 's', 't', '.', 'w', 9, 0, 1100 /* 9336 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0, 1101 /* 9346 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0, 1102 /* 9356 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0, 1103 /* 9367 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'w', 9, 0, 1104 /* 9379 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0, 1105 /* 9389 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0, 1106 /* 9400 */ 'm', 'o', 'd', '_', 'u', '.', 'w', 9, 0, 1107 /* 9409 */ 'c', 'l', 'e', '_', 'u', '.', 'w', 9, 0, 1108 /* 9418 */ 'a', 'v', 'e', '_', 'u', '.', 'w', 9, 0, 1109 /* 9427 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'w', 9, 0, 1110 /* 9437 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'w', 9, 0, 1111 /* 9447 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'w', 9, 0, 1112 /* 9457 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'w', 9, 0, 1113 /* 9467 */ 'm', 'i', 'n', '_', 'u', '.', 'w', 9, 0, 1114 /* 9476 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'w', 9, 0, 1115 /* 9486 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'w', 9, 0, 1116 /* 9496 */ 's', 'u', 'b', 's', '_', 'u', '.', 'w', 9, 0, 1117 /* 9506 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'w', 9, 0, 1118 /* 9516 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'w', 9, 0, 1119 /* 9528 */ 's', 'a', 't', '_', 'u', '.', 'w', 9, 0, 1120 /* 9537 */ 'c', 'l', 't', '_', 'u', '.', 'w', 9, 0, 1121 /* 9546 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0, 1122 /* 9557 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0, 1123 /* 9568 */ 'd', 'i', 'v', '_', 'u', '.', 'w', 9, 0, 1124 /* 9577 */ 'm', 'a', 'x', '_', 'u', '.', 'w', 9, 0, 1125 /* 9586 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'w', 9, 0, 1126 /* 9596 */ 'm', 's', 'u', 'b', 'v', '.', 'w', 9, 0, 1127 /* 9605 */ 'm', 'a', 'd', 'd', 'v', '.', 'w', 9, 0, 1128 /* 9614 */ 'p', 'c', 'k', 'e', 'v', '.', 'w', 9, 0, 1129 /* 9623 */ 'i', 'l', 'v', 'e', 'v', '.', 'w', 9, 0, 1130 /* 9632 */ 'f', 'd', 'i', 'v', '.', 'w', 9, 0, 1131 /* 9640 */ 'm', 'u', 'l', 'v', '.', 'w', 9, 0, 1132 /* 9648 */ 'e', 'x', 't', 'r', 'v', '.', 'w', 9, 0, 1133 /* 9657 */ 'f', 'm', 'a', 'x', '.', 'w', 9, 0, 1134 /* 9665 */ 'b', 'z', '.', 'w', 9, 0, 1135 /* 9671 */ 'b', 'n', 'z', '.', 'w', 9, 0, 1136 /* 9678 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0, 1137 /* 9686 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0, 1138 /* 9695 */ 'u', 'l', 'w', 9, 0, 1139 /* 9700 */ 'u', 's', 'w', 9, 0, 1140 /* 9705 */ 'p', 'r', 'e', 'f', 'x', 9, 0, 1141 /* 9712 */ 'l', 'h', 'x', 9, 0, 1142 /* 9717 */ 'j', 'a', 'l', 'x', 9, 0, 1143 /* 9723 */ 'l', 'b', 'u', 'x', 9, 0, 1144 /* 9729 */ 'l', 'w', 'x', 9, 0, 1145 /* 9734 */ 'b', 'g', 'e', 'z', 9, 0, 1146 /* 9740 */ 'b', 'l', 'e', 'z', 9, 0, 1147 /* 9746 */ 'b', 'n', 'e', 'z', 9, 0, 1148 /* 9752 */ 's', 'e', 'l', 'n', 'e', 'z', 9, 0, 1149 /* 9760 */ 'b', 't', 'n', 'e', 'z', 9, 0, 1150 /* 9767 */ 'd', 'c', 'l', 'z', 9, 0, 1151 /* 9773 */ 'b', 'e', 'q', 'z', 9, 0, 1152 /* 9779 */ 's', 'e', 'l', 'e', 'q', 'z', 9, 0, 1153 /* 9787 */ 'b', 't', 'e', 'q', 'z', 9, 0, 1154 /* 9794 */ 'b', 'g', 't', 'z', 9, 0, 1155 /* 9800 */ 'b', 'l', 't', 'z', 9, 0, 1156 /* 9806 */ 'm', 'o', 'v', 'z', 9, 0, 1157 /* 9812 */ 's', 'e', 'b', 9, 32, 0, 1158 /* 9818 */ 's', 'e', 'h', 9, 32, 0, 1159 /* 9824 */ 'd', 'd', 'i', 'v', 'u', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0, 1160 /* 9838 */ 'd', 'd', 'i', 'v', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0, 1161 /* 9851 */ 'a', 'd', 'd', 'i', 'u', 9, '$', 's', 'p', ',', 32, 0, 1162 /* 9863 */ 'm', 'f', 't', 'c', '0', 32, 0, 1163 /* 9870 */ 'm', 't', 't', 'c', '0', 32, 0, 1164 /* 9877 */ 'm', 'f', 't', 'h', 'c', '1', 32, 0, 1165 /* 9885 */ 'm', 't', 't', 'h', 'c', '1', 32, 0, 1166 /* 9893 */ 'c', 'f', 't', 'c', '1', 32, 0, 1167 /* 9900 */ 'm', 'f', 't', 'c', '1', 32, 0, 1168 /* 9907 */ 'c', 't', 't', 'c', '1', 32, 0, 1169 /* 9914 */ 'm', 't', 't', 'c', '1', 32, 0, 1170 /* 9921 */ 's', 'y', 'n', 'c', 32, 0, 1171 /* 9927 */ 'l', 'd', 32, 0, 1172 /* 9931 */ 9, '.', 'w', 'o', 'r', 'd', 32, 0, 1173 /* 9939 */ 's', 'd', 32, 0, 1174 /* 9943 */ 'm', 'f', 't', 'h', 'i', 32, 0, 1175 /* 9950 */ 'm', 't', 't', 'h', 'i', 32, 0, 1176 /* 9957 */ 'm', 'f', 't', 'l', 'o', 32, 0, 1177 /* 9964 */ 'm', 't', 't', 'l', 'o', 32, 0, 1178 /* 9971 */ 'm', 'f', 't', 'd', 's', 'p', 32, 0, 1179 /* 9979 */ 'm', 't', 't', 'd', 's', 'p', 32, 0, 1180 /* 9987 */ 's', 'e', 'q', 32, 0, 1181 /* 9992 */ 'm', 'f', 't', 'g', 'p', 'r', 32, 0, 1182 /* 10000 */ 'm', 't', 't', 'g', 'p', 'r', 32, 0, 1183 /* 10008 */ 'd', 'e', 'x', 't', 32, 0, 1184 /* 10014 */ 'm', 'f', 't', 'a', 'c', 'x', 32, 0, 1185 /* 10022 */ 'm', 't', 't', 'a', 'c', 'x', 32, 0, 1186 /* 10030 */ 'b', 'c', '1', 'n', 'e', 'z', 32, 0, 1187 /* 10038 */ 'b', 'c', '2', 'n', 'e', 'z', 32, 0, 1188 /* 10046 */ 'b', 'c', '1', 'e', 'q', 'z', 32, 0, 1189 /* 10054 */ 'b', 'c', '2', 'e', 'q', 'z', 32, 0, 1190 /* 10062 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0, 1191 /* 10093 */ 'c', '.', 0, 1192 /* 10096 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0, 1193 /* 10120 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0, 1194 /* 10145 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0, 1195 /* 10168 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0, 1196 /* 10191 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0, 1197 /* 10213 */ 'b', 'r', 'e', 'a', 'k', 32, '0', 0, 1198 /* 10221 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0, 1199 /* 10234 */ 'B', 'U', 'N', 'D', 'L', 'E', 0, 1200 /* 10241 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0, 1201 /* 10251 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0, 1202 /* 10261 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0, 1203 /* 10276 */ 'j', 'r', 'c', 9, '$', 'r', 'a', 0, 1204 /* 10284 */ 'j', 'r', 9, '$', 'r', 'a', 0, 1205 /* 10291 */ 'e', 'h', 'b', 0, 1206 /* 10295 */ 'e', 'r', 'e', 't', 'n', 'c', 0, 1207 /* 10302 */ 'p', 'a', 'u', 's', 'e', 0, 1208 /* 10308 */ 't', 'l', 'b', 'i', 'n', 'v', 'f', 0, 1209 /* 10316 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 'f', 0, 1210 /* 10325 */ 't', 'l', 'b', 'w', 'i', 0, 1211 /* 10331 */ 't', 'l', 'b', 'g', 'w', 'i', 0, 1212 /* 10338 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0, 1213 /* 10352 */ 'f', 'o', 'o', 0, 1214 /* 10356 */ 't', 'l', 'b', 'p', 0, 1215 /* 10361 */ 't', 'l', 'b', 'g', 'p', 0, 1216 /* 10367 */ 's', 's', 'n', 'o', 'p', 0, 1217 /* 10373 */ 't', 'l', 'b', 'r', 0, 1218 /* 10378 */ 't', 'l', 'b', 'g', 'r', 0, 1219 /* 10384 */ 't', 'l', 'b', 'w', 'r', 0, 1220 /* 10390 */ 't', 'l', 'b', 'g', 'w', 'r', 0, 1221 /* 10397 */ 'd', 'e', 'r', 'e', 't', 0, 1222 /* 10403 */ 'w', 'a', 'i', 't', 0, 1223 /* 10408 */ 't', 'l', 'b', 'i', 'n', 'v', 0, 1224 /* 10415 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 0, 1225 }; 1226 1227 static const uint32_t OpInfo0[] = { 1228 0U, // PHI 1229 0U, // INLINEASM 1230 0U, // CFI_INSTRUCTION 1231 0U, // EH_LABEL 1232 0U, // GC_LABEL 1233 0U, // ANNOTATION_LABEL 1234 0U, // KILL 1235 0U, // EXTRACT_SUBREG 1236 0U, // INSERT_SUBREG 1237 0U, // IMPLICIT_DEF 1238 0U, // SUBREG_TO_REG 1239 0U, // COPY_TO_REGCLASS 1240 10242U, // DBG_VALUE 1241 10252U, // DBG_LABEL 1242 0U, // REG_SEQUENCE 1243 0U, // COPY 1244 10235U, // BUNDLE 1245 10262U, // LIFETIME_START 1246 10222U, // LIFETIME_END 1247 0U, // STACKMAP 1248 10339U, // FENTRY_CALL 1249 0U, // PATCHPOINT 1250 0U, // LOAD_STACK_GUARD 1251 0U, // STATEPOINT 1252 0U, // LOCAL_ESCAPE 1253 0U, // FAULTING_OP 1254 0U, // PATCHABLE_OP 1255 10146U, // PATCHABLE_FUNCTION_ENTER 1256 10063U, // PATCHABLE_RET 1257 10192U, // PATCHABLE_FUNCTION_EXIT 1258 10169U, // PATCHABLE_TAIL_CALL 1259 10121U, // PATCHABLE_EVENT_CALL 1260 10097U, // PATCHABLE_TYPED_EVENT_CALL 1261 0U, // ICALL_BRANCH_FUNNEL 1262 0U, // G_ADD 1263 0U, // G_SUB 1264 0U, // G_MUL 1265 0U, // G_SDIV 1266 0U, // G_UDIV 1267 0U, // G_SREM 1268 0U, // G_UREM 1269 0U, // G_AND 1270 0U, // G_OR 1271 0U, // G_XOR 1272 0U, // G_IMPLICIT_DEF 1273 0U, // G_PHI 1274 0U, // G_FRAME_INDEX 1275 0U, // G_GLOBAL_VALUE 1276 0U, // G_EXTRACT 1277 0U, // G_UNMERGE_VALUES 1278 0U, // G_INSERT 1279 0U, // G_MERGE_VALUES 1280 0U, // G_PTRTOINT 1281 0U, // G_INTTOPTR 1282 0U, // G_BITCAST 1283 0U, // G_LOAD 1284 0U, // G_SEXTLOAD 1285 0U, // G_ZEXTLOAD 1286 0U, // G_STORE 1287 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS 1288 0U, // G_ATOMIC_CMPXCHG 1289 0U, // G_ATOMICRMW_XCHG 1290 0U, // G_ATOMICRMW_ADD 1291 0U, // G_ATOMICRMW_SUB 1292 0U, // G_ATOMICRMW_AND 1293 0U, // G_ATOMICRMW_NAND 1294 0U, // G_ATOMICRMW_OR 1295 0U, // G_ATOMICRMW_XOR 1296 0U, // G_ATOMICRMW_MAX 1297 0U, // G_ATOMICRMW_MIN 1298 0U, // G_ATOMICRMW_UMAX 1299 0U, // G_ATOMICRMW_UMIN 1300 0U, // G_BRCOND 1301 0U, // G_BRINDIRECT 1302 0U, // G_INTRINSIC 1303 0U, // G_INTRINSIC_W_SIDE_EFFECTS 1304 0U, // G_ANYEXT 1305 0U, // G_TRUNC 1306 0U, // G_CONSTANT 1307 0U, // G_FCONSTANT 1308 0U, // G_VASTART 1309 0U, // G_VAARG 1310 0U, // G_SEXT 1311 0U, // G_ZEXT 1312 0U, // G_SHL 1313 0U, // G_LSHR 1314 0U, // G_ASHR 1315 0U, // G_ICMP 1316 0U, // G_FCMP 1317 0U, // G_SELECT 1318 0U, // G_UADDE 1319 0U, // G_USUBE 1320 0U, // G_SADDO 1321 0U, // G_SSUBO 1322 0U, // G_UMULO 1323 0U, // G_SMULO 1324 0U, // G_UMULH 1325 0U, // G_SMULH 1326 0U, // G_FADD 1327 0U, // G_FSUB 1328 0U, // G_FMUL 1329 0U, // G_FMA 1330 0U, // G_FDIV 1331 0U, // G_FREM 1332 0U, // G_FPOW 1333 0U, // G_FEXP 1334 0U, // G_FEXP2 1335 0U, // G_FLOG 1336 0U, // G_FLOG2 1337 0U, // G_FNEG 1338 0U, // G_FPEXT 1339 0U, // G_FPTRUNC 1340 0U, // G_FPTOSI 1341 0U, // G_FPTOUI 1342 0U, // G_SITOFP 1343 0U, // G_UITOFP 1344 0U, // G_FABS 1345 0U, // G_GEP 1346 0U, // G_PTR_MASK 1347 0U, // G_BR 1348 0U, // G_INSERT_VECTOR_ELT 1349 0U, // G_EXTRACT_VECTOR_ELT 1350 0U, // G_SHUFFLE_VECTOR 1351 0U, // G_BSWAP 1352 0U, // G_ADDRSPACE_CAST 1353 0U, // G_BLOCK_ADDR 1354 23919U, // ABSMacro 1355 0U, // ADJCALLSTACKDOWN 1356 0U, // ADJCALLSTACKUP 1357 0U, // AND_V_D_PSEUDO 1358 0U, // AND_V_H_PSEUDO 1359 0U, // AND_V_W_PSEUDO 1360 0U, // ATOMIC_CMP_SWAP_I16 1361 0U, // ATOMIC_CMP_SWAP_I16_POSTRA 1362 0U, // ATOMIC_CMP_SWAP_I32 1363 0U, // ATOMIC_CMP_SWAP_I32_POSTRA 1364 0U, // ATOMIC_CMP_SWAP_I64 1365 0U, // ATOMIC_CMP_SWAP_I64_POSTRA 1366 0U, // ATOMIC_CMP_SWAP_I8 1367 0U, // ATOMIC_CMP_SWAP_I8_POSTRA 1368 0U, // ATOMIC_LOAD_ADD_I16 1369 0U, // ATOMIC_LOAD_ADD_I16_POSTRA 1370 0U, // ATOMIC_LOAD_ADD_I32 1371 0U, // ATOMIC_LOAD_ADD_I32_POSTRA 1372 0U, // ATOMIC_LOAD_ADD_I64 1373 0U, // ATOMIC_LOAD_ADD_I64_POSTRA 1374 0U, // ATOMIC_LOAD_ADD_I8 1375 0U, // ATOMIC_LOAD_ADD_I8_POSTRA 1376 0U, // ATOMIC_LOAD_AND_I16 1377 0U, // ATOMIC_LOAD_AND_I16_POSTRA 1378 0U, // ATOMIC_LOAD_AND_I32 1379 0U, // ATOMIC_LOAD_AND_I32_POSTRA 1380 0U, // ATOMIC_LOAD_AND_I64 1381 0U, // ATOMIC_LOAD_AND_I64_POSTRA 1382 0U, // ATOMIC_LOAD_AND_I8 1383 0U, // ATOMIC_LOAD_AND_I8_POSTRA 1384 0U, // ATOMIC_LOAD_NAND_I16 1385 0U, // ATOMIC_LOAD_NAND_I16_POSTRA 1386 0U, // ATOMIC_LOAD_NAND_I32 1387 0U, // ATOMIC_LOAD_NAND_I32_POSTRA 1388 0U, // ATOMIC_LOAD_NAND_I64 1389 0U, // ATOMIC_LOAD_NAND_I64_POSTRA 1390 0U, // ATOMIC_LOAD_NAND_I8 1391 0U, // ATOMIC_LOAD_NAND_I8_POSTRA 1392 0U, // ATOMIC_LOAD_OR_I16 1393 0U, // ATOMIC_LOAD_OR_I16_POSTRA 1394 0U, // ATOMIC_LOAD_OR_I32 1395 0U, // ATOMIC_LOAD_OR_I32_POSTRA 1396 0U, // ATOMIC_LOAD_OR_I64 1397 0U, // ATOMIC_LOAD_OR_I64_POSTRA 1398 0U, // ATOMIC_LOAD_OR_I8 1399 0U, // ATOMIC_LOAD_OR_I8_POSTRA 1400 0U, // ATOMIC_LOAD_SUB_I16 1401 0U, // ATOMIC_LOAD_SUB_I16_POSTRA 1402 0U, // ATOMIC_LOAD_SUB_I32 1403 0U, // ATOMIC_LOAD_SUB_I32_POSTRA 1404 0U, // ATOMIC_LOAD_SUB_I64 1405 0U, // ATOMIC_LOAD_SUB_I64_POSTRA 1406 0U, // ATOMIC_LOAD_SUB_I8 1407 0U, // ATOMIC_LOAD_SUB_I8_POSTRA 1408 0U, // ATOMIC_LOAD_XOR_I16 1409 0U, // ATOMIC_LOAD_XOR_I16_POSTRA 1410 0U, // ATOMIC_LOAD_XOR_I32 1411 0U, // ATOMIC_LOAD_XOR_I32_POSTRA 1412 0U, // ATOMIC_LOAD_XOR_I64 1413 0U, // ATOMIC_LOAD_XOR_I64_POSTRA 1414 0U, // ATOMIC_LOAD_XOR_I8 1415 0U, // ATOMIC_LOAD_XOR_I8_POSTRA 1416 0U, // ATOMIC_SWAP_I16 1417 0U, // ATOMIC_SWAP_I16_POSTRA 1418 0U, // ATOMIC_SWAP_I32 1419 0U, // ATOMIC_SWAP_I32_POSTRA 1420 0U, // ATOMIC_SWAP_I64 1421 0U, // ATOMIC_SWAP_I64_POSTRA 1422 0U, // ATOMIC_SWAP_I8 1423 0U, // ATOMIC_SWAP_I8_POSTRA 1424 0U, // B 1425 0U, // BAL_BR 1426 0U, // BAL_BR_MM 1427 268458174U, // BEQLImmMacro 1428 268456054U, // BGE 1429 268456054U, // BGEImmMacro 1430 268458045U, // BGEL 1431 268458045U, // BGELImmMacro 1432 268459555U, // BGEU 1433 268459555U, // BGEUImmMacro 1434 268458205U, // BGEUL 1435 268458205U, // BGEULImmMacro 1436 268459441U, // BGT 1437 268459441U, // BGTImmMacro 1438 268458193U, // BGTL 1439 268458193U, // BGTLImmMacro 1440 268459659U, // BGTU 1441 268459659U, // BGTUImmMacro 1442 268458225U, // BGTUL 1443 268458225U, // BGTULImmMacro 1444 268456081U, // BLE 1445 268456081U, // BLEImmMacro 1446 268458051U, // BLEL 1447 268458051U, // BLELImmMacro 1448 268459567U, // BLEU 1449 268459567U, // BLEUImmMacro 1450 268458212U, // BLEUL 1451 268458212U, // BLEULImmMacro 1452 268459452U, // BLT 1453 268459452U, // BLTImmMacro 1454 268458199U, // BLTL 1455 268458199U, // BLTLImmMacro 1456 268459665U, // BLTU 1457 268459665U, // BLTUImmMacro 1458 268458232U, // BLTUL 1459 268458232U, // BLTULImmMacro 1460 268458057U, // BNELImmMacro 1461 0U, // BPOSGE32_PSEUDO 1462 0U, // BSEL_D_PSEUDO 1463 0U, // BSEL_FD_PSEUDO 1464 0U, // BSEL_FW_PSEUDO 1465 0U, // BSEL_H_PSEUDO 1466 0U, // BSEL_W_PSEUDO 1467 0U, // B_MM 1468 279274U, // B_MMR6_Pseudo 1469 279274U, // B_MM_Pseudo 1470 268458519U, // BeqImm 1471 268456103U, // BneImm 1472 536893857U, // BteqzT8CmpX16 1473 536893300U, // BteqzT8CmpiX16 1474 536894913U, // BteqzT8SltX16 1475 536893330U, // BteqzT8SltiX16 1476 536895057U, // BteqzT8SltiuX16 1477 536895127U, // BteqzT8SltuX16 1478 805329313U, // BtnezT8CmpX16 1479 805328756U, // BtnezT8CmpiX16 1480 805330369U, // BtnezT8SltX16 1481 805328786U, // BtnezT8SltiX16 1482 805330513U, // BtnezT8SltiuX16 1483 805330583U, // BtnezT8SltuX16 1484 0U, // BuildPairF64 1485 0U, // BuildPairF64_64 1486 26278U, // CFTC1 1487 10353U, // CONSTPOOL_ENTRY 1488 0U, // COPY_FD_PSEUDO 1489 0U, // COPY_FW_PSEUDO 1490 8955572U, // CTTC1 1491 288460U, // Constant32 1492 268458219U, // DMULImmMacro 1493 268458219U, // DMULMacro 1494 268458354U, // DMULOMacro 1495 268459644U, // DMULOUMacro 1496 268458168U, // DROL 1497 268458168U, // DROLImm 1498 268458686U, // DROR 1499 268458686U, // DRORImm 1500 268459790U, // DSDivIMacro 1501 268459790U, // DSDivMacro 1502 268458277U, // DSRemIMacro 1503 268458277U, // DSRemMacro 1504 268459698U, // DUDivIMacro 1505 268459698U, // DUDivMacro 1506 268459637U, // DURemIMacro 1507 268459637U, // DURemMacro 1508 0U, // ERet 1509 0U, // ExtractElementF64 1510 0U, // ExtractElementF64_64 1511 0U, // FABS_D 1512 0U, // FABS_W 1513 0U, // FEXP2_D_1_PSEUDO 1514 0U, // FEXP2_W_1_PSEUDO 1515 0U, // FILL_FD_PSEUDO 1516 0U, // FILL_FW_PSEUDO 1517 1090541419U, // GotPrologue16 1518 0U, // INSERT_B_VIDX64_PSEUDO 1519 0U, // INSERT_B_VIDX_PSEUDO 1520 0U, // INSERT_D_VIDX64_PSEUDO 1521 0U, // INSERT_D_VIDX_PSEUDO 1522 0U, // INSERT_FD_PSEUDO 1523 0U, // INSERT_FD_VIDX64_PSEUDO 1524 0U, // INSERT_FD_VIDX_PSEUDO 1525 0U, // INSERT_FW_PSEUDO 1526 0U, // INSERT_FW_VIDX64_PSEUDO 1527 0U, // INSERT_FW_VIDX_PSEUDO 1528 0U, // INSERT_H_VIDX64_PSEUDO 1529 0U, // INSERT_H_VIDX_PSEUDO 1530 0U, // INSERT_W_VIDX64_PSEUDO 1531 0U, // INSERT_W_VIDX_PSEUDO 1532 0U, // JALR64Pseudo 1533 0U, // JALRHB64Pseudo 1534 0U, // JALRHBPseudo 1535 0U, // JALRPseudo 1536 284631U, // JalOneReg 1537 22487U, // JalTwoReg 1538 25192136U, // LDMacro 1539 0U, // LD_F16 1540 25182214U, // LOAD_ACC128 1541 25182214U, // LOAD_ACC64 1542 25182214U, // LOAD_ACC64DSP 1543 25188791U, // LOAD_CCOND_DSP 1544 0U, // LONG_BRANCH_ADDiu 1545 0U, // LONG_BRANCH_DADDiu 1546 0U, // LONG_BRANCH_LUi 1547 842041U, // LWM_MM 1548 17037U, // LoadAddrImm32 1549 17058U, // LoadAddrImm64 1550 25182861U, // LoadAddrReg32 1551 25182882U, // LoadAddrReg64 1552 22379U, // LoadImm32 1553 22383U, // LoadImm64 1554 19102U, // LoadImmDoubleFGR 1555 19102U, // LoadImmDoubleFGR_32 1556 19102U, // LoadImmDoubleGPR 1557 23494U, // LoadImmSingleFGR 1558 23494U, // LoadImmSingleGPR 1559 1074657U, // LwConstant32 1560 26399U, // MFTACX 1561 268461704U, // MFTC0 1562 26285U, // MFTC1 1563 288500U, // MFTDSP 1564 26377U, // MFTGPR 1565 26262U, // MFTHC1 1566 26328U, // MFTHI 1567 26342U, // MFTLO 1568 0U, // MIPSeh_return32 1569 0U, // MIPSeh_return64 1570 0U, // MSA_FP_EXTEND_D_PSEUDO 1571 0U, // MSA_FP_EXTEND_W_PSEUDO 1572 0U, // MSA_FP_ROUND_D_PSEUDO 1573 0U, // MSA_FP_ROUND_W_PSEUDO 1574 8955687U, // MTTACX 1575 1376298639U, // MTTC0 1576 8955579U, // MTTC1 1577 288508U, // MTTDSP 1578 8955665U, // MTTGPR 1579 8955550U, // MTTHC1 1580 8955615U, // MTTHI 1581 8955629U, // MTTLO 1582 268458220U, // MULImmMacro 1583 268458355U, // MULOMacro 1584 268459645U, // MULOUMacro 1585 24012U, // MultRxRy16 1586 43294156U, // MultRxRyRz16 1587 24228U, // MultuRxRy16 1588 43294372U, // MultuRxRyRz16 1589 0U, // NOP 1590 268458681U, // NORImm 1591 268458681U, // NORImm64 1592 0U, // NOR_V_D_PSEUDO 1593 0U, // NOR_V_H_PSEUDO 1594 0U, // NOR_V_W_PSEUDO 1595 0U, // OR_V_D_PSEUDO 1596 0U, // OR_V_H_PSEUDO 1597 0U, // OR_V_W_PSEUDO 1598 0U, // PseudoCMPU_EQ_QB 1599 0U, // PseudoCMPU_LE_QB 1600 0U, // PseudoCMPU_LT_QB 1601 0U, // PseudoCMP_EQ_PH 1602 0U, // PseudoCMP_LE_PH 1603 0U, // PseudoCMP_LT_PH 1604 16390U, // PseudoCVT_D32_W 1605 16390U, // PseudoCVT_D64_L 1606 16390U, // PseudoCVT_D64_W 1607 16390U, // PseudoCVT_S_L 1608 16390U, // PseudoCVT_S_W 1609 0U, // PseudoDMULT 1610 0U, // PseudoDMULTu 1611 0U, // PseudoDSDIV 1612 0U, // PseudoDUDIV 1613 0U, // PseudoIndirectBranch 1614 0U, // PseudoIndirectBranch64 1615 0U, // PseudoIndirectBranch64R6 1616 0U, // PseudoIndirectBranchR6 1617 0U, // PseudoIndirectBranch_MM 1618 0U, // PseudoIndirectBranch_MMR6 1619 0U, // PseudoIndirectHazardBranch 1620 0U, // PseudoIndirectHazardBranch64 1621 0U, // PseudoIndrectHazardBranch64R6 1622 0U, // PseudoIndrectHazardBranchR6 1623 0U, // PseudoMADD 1624 0U, // PseudoMADDU 1625 0U, // PseudoMFHI 1626 0U, // PseudoMFHI64 1627 0U, // PseudoMFLO 1628 0U, // PseudoMFLO64 1629 0U, // PseudoMSUB 1630 0U, // PseudoMSUBU 1631 0U, // PseudoMTLOHI 1632 0U, // PseudoMTLOHI64 1633 0U, // PseudoMTLOHI_DSP 1634 0U, // PseudoMULT 1635 0U, // PseudoMULTu 1636 0U, // PseudoPICK_PH 1637 0U, // PseudoPICK_QB 1638 0U, // PseudoReturn 1639 0U, // PseudoReturn64 1640 0U, // PseudoSDIV 1641 0U, // PseudoSELECTFP_F_D32 1642 0U, // PseudoSELECTFP_F_D64 1643 0U, // PseudoSELECTFP_F_I 1644 0U, // PseudoSELECTFP_F_I64 1645 0U, // PseudoSELECTFP_F_S 1646 0U, // PseudoSELECTFP_T_D32 1647 0U, // PseudoSELECTFP_T_D64 1648 0U, // PseudoSELECTFP_T_I 1649 0U, // PseudoSELECTFP_T_I64 1650 0U, // PseudoSELECTFP_T_S 1651 0U, // PseudoSELECT_D32 1652 0U, // PseudoSELECT_D64 1653 0U, // PseudoSELECT_I 1654 0U, // PseudoSELECT_I64 1655 0U, // PseudoSELECT_S 1656 268455839U, // PseudoTRUNC_W_D 1657 268455839U, // PseudoTRUNC_W_D32 1658 268459288U, // PseudoTRUNC_W_S 1659 0U, // PseudoUDIV 1660 268458169U, // ROL 1661 268458169U, // ROLImm 1662 268458687U, // ROR 1663 268458687U, // RORImm 1664 0U, // RetRA 1665 0U, // RetRA16 1666 0U, // SDIV_MM_Pseudo 1667 25192148U, // SDMacro 1668 268459791U, // SDivIMacro 1669 268459791U, // SDivMacro 1670 268461828U, // SEQIMacro 1671 268461828U, // SEQMacro 1672 268459457U, // SLTImm64 1673 268459671U, // SLTUImm64 1674 0U, // SNZ_B_PSEUDO 1675 0U, // SNZ_D_PSEUDO 1676 0U, // SNZ_H_PSEUDO 1677 0U, // SNZ_V_PSEUDO 1678 0U, // SNZ_W_PSEUDO 1679 268458278U, // SRemIMacro 1680 268458278U, // SRemMacro 1681 25182214U, // STORE_ACC128 1682 25182214U, // STORE_ACC64 1683 25182214U, // STORE_ACC64DSP 1684 25188807U, // STORE_CCOND_DSP 1685 0U, // ST_F16 1686 842046U, // SWM_MM 1687 0U, // SZ_B_PSEUDO 1688 0U, // SZ_D_PSEUDO 1689 0U, // SZ_H_PSEUDO 1690 0U, // SZ_V_PSEUDO 1691 0U, // SZ_W_PSEUDO 1692 1648174U, // SelBeqZ 1693 1648147U, // SelBneZ 1694 1661016481U, // SelTBteqZCmp 1695 1661015924U, // SelTBteqZCmpi 1696 1661017537U, // SelTBteqZSlt 1697 1661015954U, // SelTBteqZSlti 1698 1661017681U, // SelTBteqZSltiu 1699 1661017751U, // SelTBteqZSltu 1700 1929451937U, // SelTBtneZCmp 1701 1929451380U, // SelTBtneZCmpi 1702 1929452993U, // SelTBtneZSlt 1703 1929451410U, // SelTBtneZSlti 1704 1929453137U, // SelTBtneZSltiu 1705 1929453207U, // SelTBtneZSltu 1706 60071361U, // SltCCRxRy16 1707 60069778U, // SltiCCRxImmX16 1708 60071505U, // SltiuCCRxImmX16 1709 60071575U, // SltuCCRxRy16 1710 60071575U, // SltuRxRyRz16 1711 0U, // TAILCALL 1712 0U, // TAILCALL64R6REG 1713 0U, // TAILCALLHB64R6REG 1714 0U, // TAILCALLHBR6REG 1715 0U, // TAILCALLR6REG 1716 0U, // TAILCALLREG 1717 0U, // TAILCALLREG64 1718 0U, // TAILCALLREGHB 1719 0U, // TAILCALLREGHB64 1720 0U, // TAILCALLREG_MM 1721 0U, // TAILCALLREG_MMR6 1722 0U, // TAILCALL_MM 1723 0U, // TAILCALL_MMR6 1724 0U, // TRAP 1725 0U, // TRAP_MM 1726 0U, // UDIV_MM_Pseudo 1727 268459699U, // UDivIMacro 1728 268459699U, // UDivMacro 1729 268459638U, // URemIMacro 1730 268459638U, // URemMacro 1731 25187573U, // Ulh 1732 25189941U, // Ulhu 1733 25191904U, // Ulw 1734 25188126U, // Ush 1735 25191909U, // Usw 1736 0U, // XOR_V_D_PSEUDO 1737 0U, // XOR_V_H_PSEUDO 1738 0U, // XOR_V_W_PSEUDO 1739 22023U, // ABSQ_S_PH 1740 22023U, // ABSQ_S_PH_MM 1741 18192U, // ABSQ_S_QB 1742 18192U, // ABSQ_S_QB_MMR2 1743 25443U, // ABSQ_S_W 1744 25443U, // ABSQ_S_W_MM 1745 268455963U, // ADD 1746 18478U, // ADDIUPC 1747 18478U, // ADDIUPC_MM 1748 18478U, // ADDIUPC_MMR6 1749 22956U, // ADDIUR1SP_MM 1750 268452218U, // ADDIUR2_MM 1751 9732507U, // ADDIUS5_MM 1752 285161U, // ADDIUSP_MM 1753 268459587U, // ADDIU_MMR6 1754 268457284U, // ADDQH_PH 1755 268457284U, // ADDQH_PH_MMR2 1756 268457401U, // ADDQH_R_PH 1757 268457401U, // ADDQH_R_PH_MMR2 1758 268460574U, // ADDQH_R_W 1759 268460574U, // ADDQH_R_W_MMR2 1760 268460177U, // ADDQH_W 1761 268460177U, // ADDQH_W_MMR2 1762 268457358U, // ADDQ_PH 1763 268457358U, // ADDQ_PH_MM 1764 268457457U, // ADDQ_S_PH 1765 268457457U, // ADDQ_S_PH_MM 1766 268460879U, // ADDQ_S_W 1767 268460879U, // ADDQ_S_W_MM 1768 268453974U, // ADDSC 1769 268453974U, // ADDSC_MM 1770 268452598U, // ADDS_A_B 1771 268454135U, // ADDS_A_D 1772 268456211U, // ADDS_A_H 1773 268459885U, // ADDS_A_W 1774 268453066U, // ADDS_S_B 1775 268455233U, // ADDS_S_D 1776 268456768U, // ADDS_S_H 1777 268460929U, // ADDS_S_W 1778 268453281U, // ADDS_U_B 1779 268455700U, // ADDS_U_D 1780 268457046U, // ADDS_U_H 1781 268461347U, // ADDS_U_W 1782 268452438U, // ADDU16_MM 1783 268452438U, // ADDU16_MMR6 1784 268453516U, // ADDUH_QB 1785 268453516U, // ADDUH_QB_MMR2 1786 268453624U, // ADDUH_R_QB 1787 268453624U, // ADDUH_R_QB_MMR2 1788 268459528U, // ADDU_MMR6 1789 268457556U, // ADDU_PH 1790 268457556U, // ADDU_PH_MMR2 1791 268453729U, // ADDU_QB 1792 268453729U, // ADDU_QB_MM 1793 268457501U, // ADDU_S_PH 1794 268457501U, // ADDU_S_PH_MMR2 1795 268453670U, // ADDU_S_QB 1796 268453670U, // ADDU_S_QB_MM 1797 268452847U, // ADDVI_B 1798 268454655U, // ADDVI_D 1799 268456427U, // ADDVI_H 1800 268460310U, // ADDVI_W 1801 268453359U, // ADDV_B 1802 268455790U, // ADDV_D 1803 268457124U, // ADDV_H 1804 268461447U, // ADDV_W 1805 268454013U, // ADDWC 1806 268454013U, // ADDWC_MM 1807 268452580U, // ADD_A_B 1808 268454116U, // ADD_A_D 1809 268456193U, // ADD_A_H 1810 268459866U, // ADD_A_W 1811 268455963U, // ADD_MM 1812 268455963U, // ADD_MMR6 1813 268457777U, // ADDi 1814 268457777U, // ADDi_MM 1815 268459587U, // ADDiu 1816 268459587U, // ADDiu_MM 1817 268459528U, // ADDu 1818 268459528U, // ADDu_MM 1819 268458308U, // ALIGN 1820 268458308U, // ALIGN_MMR6 1821 18470U, // ALUIPC 1822 18470U, // ALUIPC_MMR6 1823 268455992U, // AND 1824 10305993U, // AND16_MM 1825 10305993U, // AND16_MMR6 1826 268455992U, // AND64 1827 268452318U, // ANDI16_MM 1828 268452318U, // ANDI16_MMR6 1829 268452706U, // ANDI_B 1830 268457783U, // ANDI_MMR6 1831 268455992U, // AND_MM 1832 268455992U, // AND_MMR6 1833 268459710U, // AND_V 1834 268457783U, // ANDi 1835 268457783U, // ANDi64 1836 268457783U, // ANDi_MM 1837 268456006U, // APPEND 1838 268456006U, // APPEND_MMR2 1839 268452960U, // ASUB_S_B 1840 268455063U, // ASUB_S_D 1841 268456600U, // ASUB_S_H 1842 268460709U, // ASUB_S_W 1843 268453175U, // ASUB_U_B 1844 268455530U, // ASUB_U_D 1845 268456888U, // ASUB_U_H 1846 268461177U, // ASUB_U_W 1847 268457887U, // AUI 1848 18463U, // AUIPC 1849 18463U, // AUIPC_MMR6 1850 268457887U, // AUI_MMR6 1851 268453046U, // AVER_S_B 1852 268455213U, // AVER_S_D 1853 268456738U, // AVER_S_H 1854 268460909U, // AVER_S_W 1855 268453261U, // AVER_U_B 1856 268455680U, // AVER_U_D 1857 268457026U, // AVER_U_H 1858 268461327U, // AVER_U_W 1859 268452988U, // AVE_S_B 1860 268455145U, // AVE_S_D 1861 268456670U, // AVE_S_H 1862 268460791U, // AVE_S_W 1863 268453203U, // AVE_U_B 1864 268455612U, // AVE_U_D 1865 268456958U, // AVE_U_H 1866 268461259U, // AVE_U_W 1867 24131U, // AddiuRxImmX16 1868 2121283U, // AddiuRxPcImmX16 1869 2164284995U, // AddiuRxRxImm16 1870 16801347U, // AddiuRxRxImmX16 1871 67132995U, // AddiuRxRyOffMemX16 1872 2385532U, // AddiuSpImm16 1873 288380U, // AddiuSpImmX16 1874 268459528U, // AdduRxRyRz16 1875 16797752U, // AndRxRxRy16 1876 278949U, // B16_MM 1877 268459527U, // BADDu 1878 284626U, // BAL 1879 280528U, // BALC 1880 280528U, // BALC_MMR6 1881 268458307U, // BALIGN 1882 268458307U, // BALIGN_MMR2 1883 75513935U, // BBIT0 1884 75514067U, // BBIT032 1885 75514060U, // BBIT1 1886 75514076U, // BBIT132 1887 280507U, // BC 1888 278954U, // BC16_MMR6 1889 26431U, // BC1EQZ 1890 18603U, // BC1EQZC_MMR6 1891 20714U, // BC1F 1892 22607U, // BC1FL 1893 20714U, // BC1F_MM 1894 26415U, // BC1NEZ 1895 18578U, // BC1NEZC_MMR6 1896 23979U, // BC1T 1897 22730U, // BC1TL 1898 23979U, // BC1T_MM 1899 26439U, // BC2EQZ 1900 18612U, // BC2EQZC_MMR6 1901 26423U, // BC2NEZ 1902 18587U, // BC2NEZC_MMR6 1903 268452775U, // BCLRI_B 1904 268454599U, // BCLRI_D 1905 268456371U, // BCLRI_H 1906 268460254U, // BCLRI_W 1907 268452927U, // BCLR_B 1908 268454987U, // BCLR_D 1909 268456567U, // BCLR_H 1910 268460625U, // BCLR_W 1911 280507U, // BC_MMR6 1912 268458519U, // BEQ 1913 268458519U, // BEQ64 1914 268453956U, // BEQC 1915 268453956U, // BEQC64 1916 268453956U, // BEQC_MMR6 1917 268458174U, // BEQL 1918 17017U, // BEQZ16_MM 1919 18424U, // BEQZALC 1920 18424U, // BEQZALC_MMR6 1921 18621U, // BEQZC 1922 16832U, // BEQZC16_MMR6 1923 18621U, // BEQZC64 1924 18621U, // BEQZC_MM 1925 18621U, // BEQZC_MMR6 1926 268458519U, // BEQ_MM 1927 268453823U, // BGEC 1928 268453823U, // BGEC64 1929 268453823U, // BGEC_MMR6 1930 268453987U, // BGEUC 1931 268453987U, // BGEUC64 1932 268453987U, // BGEUC_MMR6 1933 26119U, // BGEZ 1934 26119U, // BGEZ64 1935 22492U, // BGEZAL 1936 18397U, // BGEZALC 1937 18397U, // BGEZALC_MMR6 1938 22688U, // BGEZALL 1939 23930U, // BGEZALS_MM 1940 22492U, // BGEZAL_MM 1941 18564U, // BGEZC 1942 18564U, // BGEZC64 1943 18564U, // BGEZC_MMR6 1944 22793U, // BGEZL 1945 26119U, // BGEZ_MM 1946 26179U, // BGTZ 1947 26179U, // BGTZ64 1948 18433U, // BGTZALC 1949 18433U, // BGTZALC_MMR6 1950 18628U, // BGTZC 1951 18628U, // BGTZC64 1952 18628U, // BGTZC_MMR6 1953 22807U, // BGTZL 1954 26179U, // BGTZ_MM 1955 285229964U, // BINSLI_B 1956 285231788U, // BINSLI_D 1957 285233560U, // BINSLI_H 1958 285237443U, // BINSLI_W 1959 285230111U, // BINSL_B 1960 285231988U, // BINSL_D 1961 285233674U, // BINSL_H 1962 285237601U, // BINSL_W 1963 285230025U, // BINSRI_B 1964 285231833U, // BINSRI_D 1965 285233605U, // BINSRI_H 1966 285237488U, // BINSRI_W 1967 285230159U, // BINSR_B 1968 285232253U, // BINSR_D 1969 285233799U, // BINSR_H 1970 285237891U, // BINSR_W 1971 24326U, // BITREV 1972 24326U, // BITREV_MM 1973 22906U, // BITSWAP 1974 22906U, // BITSWAP_MMR6 1975 26125U, // BLEZ 1976 26125U, // BLEZ64 1977 18406U, // BLEZALC 1978 18406U, // BLEZALC_MMR6 1979 18571U, // BLEZC 1980 18571U, // BLEZC64 1981 18571U, // BLEZC_MMR6 1982 22800U, // BLEZL 1983 26125U, // BLEZ_MM 1984 268453981U, // BLTC 1985 268453981U, // BLTC64 1986 268453981U, // BLTC_MMR6 1987 268453994U, // BLTUC 1988 268453994U, // BLTUC64 1989 268453994U, // BLTUC_MMR6 1990 26185U, // BLTZ 1991 26185U, // BLTZ64 1992 22500U, // BLTZAL 1993 18442U, // BLTZALC 1994 18442U, // BLTZALC_MMR6 1995 22697U, // BLTZALL 1996 23939U, // BLTZALS_MM 1997 22500U, // BLTZAL_MM 1998 18635U, // BLTZC 1999 18635U, // BLTZC64 2000 18635U, // BLTZC_MMR6 2001 22814U, // BLTZL 2002 26185U, // BLTZ_MM 2003 285230080U, // BMNZI_B 2004 285236983U, // BMNZ_V 2005 285230072U, // BMZI_B 2006 285236969U, // BMZ_V 2007 268456103U, // BNE 2008 268456103U, // BNE64 2009 268453829U, // BNEC 2010 268453829U, // BNEC64 2011 268453829U, // BNEC_MMR6 2012 268452714U, // BNEGI_B 2013 268454547U, // BNEGI_D 2014 268456319U, // BNEGI_H 2015 268460202U, // BNEGI_W 2016 268452682U, // BNEG_B 2017 268454523U, // BNEG_D 2018 268456295U, // BNEG_H 2019 268460097U, // BNEG_W 2020 268458057U, // BNEL 2021 17009U, // BNEZ16_MM 2022 18415U, // BNEZALC 2023 18415U, // BNEZALC_MMR6 2024 18596U, // BNEZC 2025 16823U, // BNEZC16_MMR6 2026 18596U, // BNEZC64 2027 18596U, // BNEZC_MM 2028 18596U, // BNEZC_MMR6 2029 268456103U, // BNE_MM 2030 268454001U, // BNVC 2031 268454001U, // BNVC_MMR6 2032 17943U, // BNZ_B 2033 20459U, // BNZ_D 2034 21708U, // BNZ_H 2035 24304U, // BNZ_V 2036 26056U, // BNZ_W 2037 268454007U, // BOVC 2038 268454007U, // BOVC_MMR6 2039 278765U, // BPOSGE32 2040 280496U, // BPOSGE32C_MMR3 2041 278765U, // BPOSGE32_MM 2042 83990451U, // BREAK 2043 115188U, // BREAK16_MM 2044 115188U, // BREAK16_MMR6 2045 83990451U, // BREAK_MM 2046 83990451U, // BREAK_MMR6 2047 285229939U, // BSELI_B 2048 285236941U, // BSEL_V 2049 268452829U, // BSETI_B 2050 268454637U, // BSETI_D 2051 268456409U, // BSETI_H 2052 268460292U, // BSETI_W 2053 268453143U, // BSET_B 2054 268455349U, // BSET_D 2055 268456856U, // BSET_H 2056 268461083U, // BSET_W 2057 17937U, // BZ_B 2058 20443U, // BZ_D 2059 21702U, // BZ_H 2060 24291U, // BZ_V 2061 26050U, // BZ_W 2062 2415945262U, // BeqzRxImm16 2063 26158U, // BeqzRxImmX16 2064 2376426U, // Bimm16 2065 279274U, // BimmX16 2066 2415945235U, // BnezRxImm16 2067 26131U, // BnezRxImmX16 2068 10214U, // Break16 2069 2647612U, // Bteqz16 2070 288316U, // BteqzX16 2071 2647585U, // Btnez16 2072 288289U, // BtnezX16 2073 3018880U, // CACHE 2074 3018855U, // CACHEE 2075 3018855U, // CACHEE_MM 2076 3018880U, // CACHE_MM 2077 3018880U, // CACHE_MMR6 2078 3018880U, // CACHE_R6 2079 19230U, // CEIL_L_D64 2080 19230U, // CEIL_L_D_MMR6 2081 23522U, // CEIL_L_S 2082 23522U, // CEIL_L_S_MMR6 2083 20405U, // CEIL_W_D32 2084 20405U, // CEIL_W_D64 2085 20405U, // CEIL_W_D_MMR6 2086 20405U, // CEIL_W_MM 2087 23854U, // CEIL_W_S 2088 23854U, // CEIL_W_S_MM 2089 23854U, // CEIL_W_S_MMR6 2090 268452758U, // CEQI_B 2091 268454582U, // CEQI_D 2092 268456354U, // CEQI_H 2093 268460237U, // CEQI_W 2094 268452912U, // CEQ_B 2095 268454894U, // CEQ_D 2096 268456545U, // CEQ_H 2097 268460513U, // CEQ_W 2098 16482U, // CFC1 2099 16482U, // CFC1_MM 2100 16698U, // CFC2_MM 2101 17108U, // CFCMSA 2102 268459404U, // CINS 2103 268452126U, // CINS32 2104 268459404U, // CINS64_32 2105 268459404U, // CINS_i32 2106 19875U, // CLASS_D 2107 19875U, // CLASS_D_MMR6 2108 23705U, // CLASS_S 2109 23705U, // CLASS_S_MMR6 2110 268452997U, // CLEI_S_B 2111 268455154U, // CLEI_S_D 2112 268456679U, // CLEI_S_H 2113 268460800U, // CLEI_S_W 2114 268453212U, // CLEI_U_B 2115 268455621U, // CLEI_U_D 2116 268456967U, // CLEI_U_H 2117 268461268U, // CLEI_U_W 2118 268452979U, // CLE_S_B 2119 268455136U, // CLE_S_D 2120 268456661U, // CLE_S_H 2121 268460782U, // CLE_S_W 2122 268453194U, // CLE_U_B 2123 268455603U, // CLE_U_D 2124 268456949U, // CLE_U_H 2125 268461250U, // CLE_U_W 2126 22874U, // CLO 2127 22874U, // CLO_MM 2128 22874U, // CLO_MMR6 2129 22874U, // CLO_R6 2130 268453017U, // CLTI_S_B 2131 268455174U, // CLTI_S_D 2132 268456699U, // CLTI_S_H 2133 268460820U, // CLTI_S_W 2134 268453232U, // CLTI_U_B 2135 268455641U, // CLTI_U_D 2136 268456987U, // CLTI_U_H 2137 268461288U, // CLTI_U_W 2138 268453085U, // CLT_S_B 2139 268455252U, // CLT_S_D 2140 268456787U, // CLT_S_H 2141 268460948U, // CLT_S_W 2142 268453312U, // CLT_U_B 2143 268455731U, // CLT_U_D 2144 268457077U, // CLT_U_H 2145 268461378U, // CLT_U_W 2146 26153U, // CLZ 2147 26153U, // CLZ_MM 2148 26153U, // CLZ_MMR6 2149 26153U, // CLZ_R6 2150 268453562U, // CMPGDU_EQ_QB 2151 268453562U, // CMPGDU_EQ_QB_MMR2 2152 268453467U, // CMPGDU_LE_QB 2153 268453467U, // CMPGDU_LE_QB_MMR2 2154 268453681U, // CMPGDU_LT_QB 2155 268453681U, // CMPGDU_LT_QB_MMR2 2156 268453576U, // CMPGU_EQ_QB 2157 268453576U, // CMPGU_EQ_QB_MM 2158 268453481U, // CMPGU_LE_QB 2159 268453481U, // CMPGU_LE_QB_MM 2160 268453695U, // CMPGU_LT_QB 2161 268453695U, // CMPGU_LT_QB_MM 2162 18133U, // CMPU_EQ_QB 2163 18133U, // CMPU_EQ_QB_MM 2164 18038U, // CMPU_LE_QB 2165 18038U, // CMPU_LE_QB_MM 2166 18252U, // CMPU_LT_QB 2167 18252U, // CMPU_LT_QB_MM 2168 268454444U, // CMP_AF_D_MMR6 2169 268458888U, // CMP_AF_S_MMR6 2170 268454883U, // CMP_EQ_D 2171 268454883U, // CMP_EQ_D_MMR6 2172 21911U, // CMP_EQ_PH 2173 21911U, // CMP_EQ_PH_MM 2174 268459092U, // CMP_EQ_S 2175 268459092U, // CMP_EQ_S_MMR6 2176 268454444U, // CMP_F_D 2177 268458888U, // CMP_F_S 2178 268454288U, // CMP_LE_D 2179 268454288U, // CMP_LE_D_MMR6 2180 21807U, // CMP_LE_PH 2181 21807U, // CMP_LE_PH_MM 2182 268458809U, // CMP_LE_S 2183 268458809U, // CMP_LE_S_MMR6 2184 268455374U, // CMP_LT_D 2185 268455374U, // CMP_LT_D_MMR6 2186 22080U, // CMP_LT_PH 2187 22080U, // CMP_LT_PH_MM 2188 268459187U, // CMP_LT_S 2189 268459187U, // CMP_LT_S_MMR6 2190 268454462U, // CMP_SAF_D 2191 268454462U, // CMP_SAF_D_MMR6 2192 268458898U, // CMP_SAF_S 2193 268458898U, // CMP_SAF_S_MMR6 2194 268454910U, // CMP_SEQ_D 2195 268454910U, // CMP_SEQ_D_MMR6 2196 268459111U, // CMP_SEQ_S 2197 268459111U, // CMP_SEQ_S_MMR6 2198 268454325U, // CMP_SLE_D 2199 268454325U, // CMP_SLE_D_MMR6 2200 268458838U, // CMP_SLE_S 2201 268458838U, // CMP_SLE_S_MMR6 2202 268455401U, // CMP_SLT_D 2203 268455401U, // CMP_SLT_D_MMR6 2204 268459206U, // CMP_SLT_S 2205 268459206U, // CMP_SLT_S_MMR6 2206 268454958U, // CMP_SUEQ_D 2207 268454958U, // CMP_SUEQ_D_MMR6 2208 268459142U, // CMP_SUEQ_S 2209 268459142U, // CMP_SUEQ_S_MMR6 2210 268454373U, // CMP_SULE_D 2211 268454373U, // CMP_SULE_D_MMR6 2212 268458869U, // CMP_SULE_S 2213 268458869U, // CMP_SULE_S_MMR6 2214 268455449U, // CMP_SULT_D 2215 268455449U, // CMP_SULT_D_MMR6 2216 268459237U, // CMP_SULT_S 2217 268459237U, // CMP_SULT_S_MMR6 2218 268454831U, // CMP_SUN_D 2219 268454831U, // CMP_SUN_D_MMR6 2220 268459056U, // CMP_SUN_S 2221 268459056U, // CMP_SUN_S_MMR6 2222 268454938U, // CMP_UEQ_D 2223 268454938U, // CMP_UEQ_D_MMR6 2224 268459131U, // CMP_UEQ_S 2225 268459131U, // CMP_UEQ_S_MMR6 2226 268454353U, // CMP_ULE_D 2227 268454353U, // CMP_ULE_D_MMR6 2228 268458858U, // CMP_ULE_S 2229 268458858U, // CMP_ULE_S_MMR6 2230 268455429U, // CMP_ULT_D 2231 268455429U, // CMP_ULT_D_MMR6 2232 268459226U, // CMP_ULT_S 2233 268459226U, // CMP_ULT_S_MMR6 2234 268454813U, // CMP_UN_D 2235 268454813U, // CMP_UN_D_MMR6 2236 268459046U, // CMP_UN_S 2237 268459046U, // CMP_UN_S_MMR6 2238 2684372228U, // COPY_S_B 2239 2684374417U, // COPY_S_D 2240 2684375941U, // COPY_S_H 2241 2684380124U, // COPY_S_W 2242 2684372443U, // COPY_U_B 2243 2684376208U, // COPY_U_H 2244 2684380531U, // COPY_U_W 2245 268453406U, // CRC32B 2246 268453414U, // CRC32CB 2247 268455948U, // CRC32CD 2248 268457191U, // CRC32CH 2249 268461527U, // CRC32CW 2250 268455940U, // CRC32D 2251 268457171U, // CRC32H 2252 268461519U, // CRC32W 2253 8945789U, // CTC1 2254 8945789U, // CTC1_MM 2255 8946005U, // CTC2_MM 2256 17116U, // CTCMSA 2257 23318U, // CVT_D32_S 2258 23318U, // CVT_D32_S_MM 2259 24489U, // CVT_D32_W 2260 24489U, // CVT_D32_W_MM 2261 22464U, // CVT_D64_L 2262 23318U, // CVT_D64_S 2263 23318U, // CVT_D64_S_MM 2264 24489U, // CVT_D64_W 2265 24489U, // CVT_D64_W_MM 2266 22464U, // CVT_D_L_MMR6 2267 19251U, // CVT_L_D64 2268 19251U, // CVT_L_D64_MM 2269 19251U, // CVT_L_D_MMR6 2270 23543U, // CVT_L_S 2271 23543U, // CVT_L_S_MM 2272 23543U, // CVT_L_S_MMR6 2273 19598U, // CVT_S_D32 2274 19598U, // CVT_S_D32_MM 2275 19598U, // CVT_S_D64 2276 19598U, // CVT_S_D64_MM 2277 22473U, // CVT_S_L 2278 22473U, // CVT_S_L_MMR6 2279 25244U, // CVT_S_W 2280 25244U, // CVT_S_W_MM 2281 25244U, // CVT_S_W_MMR6 2282 20426U, // CVT_W_D32 2283 20426U, // CVT_W_D32_MM 2284 20426U, // CVT_W_D64 2285 20426U, // CVT_W_D64_MM 2286 23875U, // CVT_W_S 2287 23875U, // CVT_W_S_MM 2288 23875U, // CVT_W_S_MMR6 2289 268454875U, // C_EQ_D32 2290 268454875U, // C_EQ_D32_MM 2291 268454875U, // C_EQ_D64 2292 268454875U, // C_EQ_D64_MM 2293 268459084U, // C_EQ_S 2294 268459084U, // C_EQ_S_MM 2295 268454437U, // C_F_D32 2296 268454437U, // C_F_D32_MM 2297 268454437U, // C_F_D64 2298 268454437U, // C_F_D64_MM 2299 268458881U, // C_F_S 2300 268458881U, // C_F_S_MM 2301 268454280U, // C_LE_D32 2302 268454280U, // C_LE_D32_MM 2303 268454280U, // C_LE_D64 2304 268454280U, // C_LE_D64_MM 2305 268458801U, // C_LE_S 2306 268458801U, // C_LE_S_MM 2307 268455366U, // C_LT_D32 2308 268455366U, // C_LT_D32_MM 2309 268455366U, // C_LT_D64 2310 268455366U, // C_LT_D64_MM 2311 268459179U, // C_LT_S 2312 268459179U, // C_LT_S_MM 2313 268454271U, // C_NGE_D32 2314 268454271U, // C_NGE_D32_MM 2315 268454271U, // C_NGE_D64 2316 268454271U, // C_NGE_D64_MM 2317 268458792U, // C_NGE_S 2318 268458792U, // C_NGE_S_MM 2319 268454306U, // C_NGLE_D32 2320 268454306U, // C_NGLE_D32_MM 2321 268454306U, // C_NGLE_D64 2322 268454306U, // C_NGLE_D64_MM 2323 268458819U, // C_NGLE_S 2324 268458819U, // C_NGLE_S_MM 2325 268454723U, // C_NGL_D32 2326 268454723U, // C_NGL_D32_MM 2327 268454723U, // C_NGL_D64 2328 268454723U, // C_NGL_D64_MM 2329 268459015U, // C_NGL_S 2330 268459015U, // C_NGL_S_MM 2331 268455357U, // C_NGT_D32 2332 268455357U, // C_NGT_D32_MM 2333 268455357U, // C_NGT_D64 2334 268455357U, // C_NGT_D64_MM 2335 268459170U, // C_NGT_S 2336 268459170U, // C_NGT_S_MM 2337 268454316U, // C_OLE_D32 2338 268454316U, // C_OLE_D32_MM 2339 268454316U, // C_OLE_D64 2340 268454316U, // C_OLE_D64_MM 2341 268458829U, // C_OLE_S 2342 268458829U, // C_OLE_S_MM 2343 268455392U, // C_OLT_D32 2344 268455392U, // C_OLT_D32_MM 2345 268455392U, // C_OLT_D64 2346 268455392U, // C_OLT_D64_MM 2347 268459197U, // C_OLT_S 2348 268459197U, // C_OLT_S_MM 2349 268454901U, // C_SEQ_D32 2350 268454901U, // C_SEQ_D32_MM 2351 268454901U, // C_SEQ_D64 2352 268454901U, // C_SEQ_D64_MM 2353 268459102U, // C_SEQ_S 2354 268459102U, // C_SEQ_S_MM 2355 268454507U, // C_SF_D32 2356 268454507U, // C_SF_D32_MM 2357 268454507U, // C_SF_D64 2358 268454507U, // C_SF_D64_MM 2359 268458927U, // C_SF_S 2360 268458927U, // C_SF_S_MM 2361 268454929U, // C_UEQ_D32 2362 268454929U, // C_UEQ_D32_MM 2363 268454929U, // C_UEQ_D64 2364 268454929U, // C_UEQ_D64_MM 2365 268459122U, // C_UEQ_S 2366 268459122U, // C_UEQ_S_MM 2367 268454344U, // C_ULE_D32 2368 268454344U, // C_ULE_D32_MM 2369 268454344U, // C_ULE_D64 2370 268454344U, // C_ULE_D64_MM 2371 268458849U, // C_ULE_S 2372 268458849U, // C_ULE_S_MM 2373 268455420U, // C_ULT_D32 2374 268455420U, // C_ULT_D32_MM 2375 268455420U, // C_ULT_D64 2376 268455420U, // C_ULT_D64_MM 2377 268459217U, // C_ULT_S 2378 268459217U, // C_ULT_S_MM 2379 268454805U, // C_UN_D32 2380 268454805U, // C_UN_D32_MM 2381 268454805U, // C_UN_D64 2382 268454805U, // C_UN_D64_MM 2383 268459038U, // C_UN_S 2384 268459038U, // C_UN_S_MM 2385 22945U, // CmpRxRy16 2386 2952812404U, // CmpiRxImm16 2387 22388U, // CmpiRxImmX16 2388 268455962U, // DADD 2389 268457776U, // DADDi 2390 268459586U, // DADDiu 2391 268459534U, // DADDu 2392 268457807U, // DAHI 2393 268458315U, // DALIGN 2394 268457868U, // DATI 2395 268457886U, // DAUI 2396 22905U, // DBITSWAP 2397 22873U, // DCLO 2398 22873U, // DCLO_R6 2399 26152U, // DCLZ 2400 26152U, // DCLZ_R6 2401 268459790U, // DDIV 2402 268459698U, // DDIVU 2403 10398U, // DERET 2404 10398U, // DERET_MM 2405 10398U, // DERET_MMR6 2406 268459502U, // DEXT 2407 268461849U, // DEXT64_32 2408 268458290U, // DEXTM 2409 268459691U, // DEXTU 2410 284467U, // DI 2411 268459410U, // DINS 2412 268458283U, // DINSM 2413 268459652U, // DINSU 2414 268459791U, // DIV 2415 268459699U, // DIVU 2416 268459699U, // DIVU_MMR6 2417 268459791U, // DIV_MMR6 2418 268453106U, // DIV_S_B 2419 268455295U, // DIV_S_D 2420 268456808U, // DIV_S_H 2421 268460991U, // DIV_S_W 2422 268453321U, // DIV_U_B 2423 268455762U, // DIV_U_D 2424 268457086U, // DIV_U_H 2425 268461409U, // DIV_U_W 2426 284467U, // DI_MM 2427 284467U, // DI_MMR6 2428 268452558U, // DLSA 2429 268452558U, // DLSA_R6 2430 268451841U, // DMFC0 2431 16488U, // DMFC1 2432 268452160U, // DMFC2 2433 92291392U, // DMFC2_OCTEON 2434 268451848U, // DMFGC0 2435 268456014U, // DMOD 2436 268459548U, // DMODU 2437 286162U, // DMT 2438 1376288822U, // DMTC0 2439 8945795U, // DMTC1 2440 1376289115U, // DMTC2 2441 92291419U, // DMTC2_OCTEON 2442 1376288800U, // DMTGC0 2443 268457763U, // DMUH 2444 268459579U, // DMUHU 2445 268458219U, // DMUL 2446 24011U, // DMULT 2447 24227U, // DMULTu 2448 268459623U, // DMULU 2449 268458219U, // DMUL_R6 2450 268455203U, // DOTP_S_D 2451 268456728U, // DOTP_S_H 2452 268460859U, // DOTP_S_W 2453 268455670U, // DOTP_U_D 2454 268457016U, // DOTP_U_H 2455 268461317U, // DOTP_U_W 2456 285232332U, // DPADD_S_D 2457 285233857U, // DPADD_S_H 2458 285237978U, // DPADD_S_W 2459 285232799U, // DPADD_U_D 2460 285234145U, // DPADD_U_H 2461 285238446U, // DPADD_U_W 2462 268457615U, // DPAQX_SA_W_PH 2463 268457615U, // DPAQX_SA_W_PH_MMR2 2464 268457698U, // DPAQX_S_W_PH 2465 268457698U, // DPAQX_S_W_PH_MMR2 2466 268460319U, // DPAQ_SA_L_W 2467 268460319U, // DPAQ_SA_L_W_MM 2468 268457657U, // DPAQ_S_W_PH 2469 268457657U, // DPAQ_S_W_PH_MM 2470 268457964U, // DPAU_H_QBL 2471 268457964U, // DPAU_H_QBL_MM 2472 268458534U, // DPAU_H_QBR 2473 268458534U, // DPAU_H_QBR_MM 2474 268457736U, // DPAX_W_PH 2475 268457736U, // DPAX_W_PH_MMR2 2476 268457605U, // DPA_W_PH 2477 268457605U, // DPA_W_PH_MMR2 2478 22950U, // DPOP 2479 268457630U, // DPSQX_SA_W_PH 2480 268457630U, // DPSQX_SA_W_PH_MMR2 2481 268457712U, // DPSQX_S_W_PH 2482 268457712U, // DPSQX_S_W_PH_MMR2 2483 268460332U, // DPSQ_SA_L_W 2484 268460332U, // DPSQ_SA_L_W_MM 2485 268457685U, // DPSQ_S_W_PH 2486 268457685U, // DPSQ_S_W_PH_MM 2487 285232299U, // DPSUB_S_D 2488 285233836U, // DPSUB_S_H 2489 285237945U, // DPSUB_S_W 2490 285232766U, // DPSUB_U_D 2491 285234124U, // DPSUB_U_H 2492 285238413U, // DPSUB_U_W 2493 268457976U, // DPSU_H_QBL 2494 268457976U, // DPSU_H_QBL_MM 2495 268458546U, // DPSU_H_QBR 2496 268458546U, // DPSU_H_QBR_MM 2497 268457747U, // DPSX_W_PH 2498 268457747U, // DPSX_W_PH_MMR2 2499 268457726U, // DPS_W_PH 2500 268457726U, // DPS_W_PH_MMR2 2501 268458719U, // DROTR 2502 268452117U, // DROTR32 2503 268459834U, // DROTRV 2504 21723U, // DSBH 2505 26223U, // DSDIV 2506 20518U, // DSHD 2507 268458162U, // DSLL 2508 268452087U, // DSLL32 2509 3221248178U, // DSLL64_32 2510 268459796U, // DSLLV 2511 268452552U, // DSRA 2512 268452069U, // DSRA32 2513 268459775U, // DSRAV 2514 268458180U, // DSRL 2515 268452095U, // DSRL32 2516 268459803U, // DSRLV 2517 268453796U, // DSUB 2518 268459513U, // DSUBu 2519 26209U, // DUDIV 2520 285187U, // DVP 2521 282806U, // DVPE 2522 285187U, // DVP_MMR6 2523 26224U, // DivRxRy16 2524 26210U, // DivuRxRy16 2525 10292U, // EHB 2526 10292U, // EHB_MM 2527 10292U, // EHB_MMR6 2528 284479U, // EI 2529 284479U, // EI_MM 2530 284479U, // EI_MMR6 2531 286167U, // EMT 2532 10399U, // ERET 2533 10296U, // ERETNC 2534 10296U, // ERETNC_MMR6 2535 10399U, // ERET_MM 2536 10399U, // ERET_MMR6 2537 285192U, // EVP 2538 282812U, // EVPE 2539 285192U, // EVP_MMR6 2540 268459503U, // EXT 2541 268458493U, // EXTP 2542 268458378U, // EXTPDP 2543 268459818U, // EXTPDPV 2544 268459818U, // EXTPDPV_MM 2545 268458378U, // EXTPDP_MM 2546 268459827U, // EXTPV 2547 268459827U, // EXTPV_MM 2548 268458493U, // EXTP_MM 2549 268461052U, // EXTRV_RS_W 2550 268461052U, // EXTRV_RS_W_MM 2551 268460606U, // EXTRV_R_W 2552 268460606U, // EXTRV_R_W_MM 2553 268456817U, // EXTRV_S_H 2554 268456817U, // EXTRV_S_H_MM 2555 268461489U, // EXTRV_W 2556 268461489U, // EXTRV_W_MM 2557 268461041U, // EXTR_RS_W 2558 268461041U, // EXTR_RS_W_MM 2559 268460585U, // EXTR_R_W 2560 268460585U, // EXTR_R_W_MM 2561 268456748U, // EXTR_S_H 2562 268456748U, // EXTR_S_H_MM 2563 268460684U, // EXTR_W 2564 268460684U, // EXTR_W_MM 2565 268459423U, // EXTS 2566 268452134U, // EXTS32 2567 268459503U, // EXT_MM 2568 268459503U, // EXT_MMR6 2569 19867U, // FABS_D32 2570 19867U, // FABS_D32_MM 2571 19867U, // FABS_D64 2572 19867U, // FABS_D64_MM 2573 23698U, // FABS_S 2574 23698U, // FABS_S_MM 2575 268454220U, // FADD_D 2576 268454221U, // FADD_D32 2577 268454221U, // FADD_D32_MM 2578 268454221U, // FADD_D64 2579 268454221U, // FADD_D64_MM 2580 268458785U, // FADD_S 2581 268458785U, // FADD_S_MM 2582 285236001U, // FADD_S_MMR6 2583 268459954U, // FADD_W 2584 268454454U, // FCAF_D 2585 268460073U, // FCAF_W 2586 268454893U, // FCEQ_D 2587 268460512U, // FCEQ_W 2588 19874U, // FCLASS_D 2589 25608U, // FCLASS_W 2590 268454298U, // FCLE_D 2591 268459996U, // FCLE_W 2592 268455384U, // FCLT_D 2593 268461091U, // FCLT_W 2594 3303278U, // FCMP_D32 2595 3303278U, // FCMP_D32_MM 2596 3303278U, // FCMP_D64 2597 3565422U, // FCMP_S32 2598 3565422U, // FCMP_S32_MM 2599 268454394U, // FCNE_D 2600 268460030U, // FCNE_W 2601 268455003U, // FCOR_D 2602 268460641U, // FCOR_W 2603 268454949U, // FCUEQ_D 2604 268460528U, // FCUEQ_W 2605 268454364U, // FCULE_D 2606 268460012U, // FCULE_W 2607 268455440U, // FCULT_D 2608 268461107U, // FCULT_W 2609 268454410U, // FCUNE_D 2610 268460046U, // FCUNE_W 2611 268454823U, // FCUN_D 2612 268460418U, // FCUN_W 2613 268455816U, // FDIV_D 2614 268455817U, // FDIV_D32 2615 268455817U, // FDIV_D32_MM 2616 268455817U, // FDIV_D64 2617 268455817U, // FDIV_D64_MM 2618 268459274U, // FDIV_S 2619 268459274U, // FDIV_S_MM 2620 285236490U, // FDIV_S_MMR6 2621 268461473U, // FDIV_W 2622 268456475U, // FEXDO_H 2623 268460434U, // FEXDO_W 2624 268454107U, // FEXP2_D 2625 268459857U, // FEXP2_W 2626 19291U, // FEXUPL_D 2627 24904U, // FEXUPL_W 2628 19563U, // FEXUPR_D 2629 25201U, // FEXUPR_W 2630 19805U, // FFINT_S_D 2631 25501U, // FFINT_S_W 2632 20284U, // FFINT_U_D 2633 25931U, // FFINT_U_W 2634 19301U, // FFQL_D 2635 24914U, // FFQL_W 2636 19573U, // FFQR_D 2637 25211U, // FFQR_W 2638 17417U, // FILL_B 2639 19276U, // FILL_D 2640 20980U, // FILL_H 2641 24889U, // FILL_W 2642 18642U, // FLOG2_D 2643 24392U, // FLOG2_W 2644 19240U, // FLOOR_L_D64 2645 19240U, // FLOOR_L_D_MMR6 2646 23532U, // FLOOR_L_S 2647 23532U, // FLOOR_L_S_MMR6 2648 20415U, // FLOOR_W_D32 2649 20415U, // FLOOR_W_D64 2650 20415U, // FLOOR_W_D_MMR6 2651 20415U, // FLOOR_W_MM 2652 23864U, // FLOOR_W_S 2653 23864U, // FLOOR_W_S_MM 2654 23864U, // FLOOR_W_S_MMR6 2655 285231444U, // FMADD_D 2656 285237178U, // FMADD_W 2657 268454145U, // FMAX_A_D 2658 268459895U, // FMAX_A_W 2659 268455891U, // FMAX_D 2660 268461498U, // FMAX_W 2661 268454125U, // FMIN_A_D 2662 268459875U, // FMIN_A_W 2663 268454797U, // FMIN_D 2664 268460410U, // FMIN_W 2665 20376U, // FMOV_D32 2666 20376U, // FMOV_D32_MM 2667 20376U, // FMOV_D64 2668 20376U, // FMOV_D64_MM 2669 23825U, // FMOV_S 2670 23825U, // FMOV_S_MM 2671 23825U, // FMOV_S_MMR6 2672 285231402U, // FMSUB_D 2673 285237136U, // FMSUB_W 2674 268454781U, // FMUL_D 2675 268454782U, // FMUL_D32 2676 268454782U, // FMUL_D32_MM 2677 268454782U, // FMUL_D64 2678 268454782U, // FMUL_D64_MM 2679 268459024U, // FMUL_S 2680 268459024U, // FMUL_S_MM 2681 285236240U, // FMUL_S_MMR6 2682 268460394U, // FMUL_W 2683 19068U, // FNEG_D32 2684 19068U, // FNEG_D32_MM 2685 19068U, // FNEG_D64 2686 19068U, // FNEG_D64_MM 2687 23487U, // FNEG_S 2688 23487U, // FNEG_S_MM 2689 23487U, // FNEG_S_MMR6 2690 3523778490U, // FORK 2691 19402U, // FRCP_D 2692 24987U, // FRCP_W 2693 20022U, // FRINT_D 2694 25677U, // FRINT_W 2695 20050U, // FRSQRT_D 2696 25705U, // FRSQRT_W 2697 268454473U, // FSAF_D 2698 268460081U, // FSAF_W 2699 268454921U, // FSEQ_D 2700 268460520U, // FSEQ_W 2701 268454336U, // FSLE_D 2702 268460004U, // FSLE_W 2703 268455412U, // FSLT_D 2704 268461099U, // FSLT_W 2705 268454402U, // FSNE_D 2706 268460038U, // FSNE_W 2707 268455011U, // FSOR_D 2708 268460649U, // FSOR_W 2709 20041U, // FSQRT_D 2710 20042U, // FSQRT_D32 2711 20042U, // FSQRT_D32_MM 2712 20042U, // FSQRT_D64 2713 20042U, // FSQRT_D64_MM 2714 23802U, // FSQRT_S 2715 23802U, // FSQRT_S_MM 2716 25696U, // FSQRT_W 2717 268454178U, // FSUB_D 2718 268454179U, // FSUB_D32 2719 268454179U, // FSUB_D32_MM 2720 268454179U, // FSUB_D64 2721 268454179U, // FSUB_D64_MM 2722 268458767U, // FSUB_S 2723 268458767U, // FSUB_S_MM 2724 285235983U, // FSUB_S_MMR6 2725 268459912U, // FSUB_W 2726 268454970U, // FSUEQ_D 2727 268460537U, // FSUEQ_W 2728 268454385U, // FSULE_D 2729 268460021U, // FSULE_W 2730 268455461U, // FSULT_D 2731 268461116U, // FSULT_W 2732 268454419U, // FSUNE_D 2733 268460055U, // FSUNE_W 2734 268454842U, // FSUN_D 2735 268460426U, // FSUN_W 2736 19816U, // FTINT_S_D 2737 25512U, // FTINT_S_W 2738 20295U, // FTINT_U_D 2739 25942U, // FTINT_U_W 2740 268456552U, // FTQ_H 2741 268460546U, // FTQ_W 2742 19638U, // FTRUNC_S_D 2743 25284U, // FTRUNC_S_W 2744 20105U, // FTRUNC_U_D 2745 25752U, // FTRUNC_U_W 2746 284585U, // GINVI 2747 284585U, // GINVI_MMR6 2748 100687329U, // GINVT 2749 100687329U, // GINVT_MMR6 2750 268455106U, // HADD_S_D 2751 268456631U, // HADD_S_H 2752 268460752U, // HADD_S_W 2753 268455573U, // HADD_U_D 2754 268456919U, // HADD_U_H 2755 268461220U, // HADD_U_W 2756 268455073U, // HSUB_S_D 2757 268456610U, // HSUB_S_H 2758 268460719U, // HSUB_S_W 2759 268455540U, // HSUB_U_D 2760 268456898U, // HSUB_U_H 2761 268461187U, // HSUB_U_W 2762 366734U, // HYPCALL 2763 366734U, // HYPCALL_MM 2764 268453376U, // ILVEV_B 2765 268455807U, // ILVEV_D 2766 268457141U, // ILVEV_H 2767 268461464U, // ILVEV_W 2768 268452904U, // ILVL_B 2769 268454789U, // ILVL_D 2770 268456467U, // ILVL_H 2771 268460402U, // ILVL_W 2772 268452656U, // ILVOD_B 2773 268454262U, // ILVOD_D 2774 268456269U, // ILVOD_H 2775 268459987U, // ILVOD_W 2776 268452952U, // ILVR_B 2777 268455046U, // ILVR_D 2778 268456592U, // ILVR_H 2779 268460692U, // ILVR_W 2780 268459405U, // INS 2781 112739623U, // INSERT_B 2782 121130559U, // INSERT_D 2783 129520552U, // INSERT_H 2784 137913430U, // INSERT_W 2785 16801602U, // INSV 2786 146293561U, // INSVE_B 2787 154683932U, // INSVE_D 2788 163074390U, // INSVE_H 2789 171466784U, // INSVE_W 2790 16801602U, // INSV_MM 2791 268459405U, // INS_MM 2792 268459405U, // INS_MMR6 2793 284592U, // J 2794 284631U, // JAL 2795 23219U, // JALR 2796 285363U, // JALR16_MM 2797 23219U, // JALR64 2798 285363U, // JALRC16_MMR6 2799 17972U, // JALRC_HB_MMR6 2800 18511U, // JALRC_MMR6 2801 279095U, // JALRS16_MM 2802 23960U, // JALRS_MM 2803 17989U, // JALR_HB 2804 17989U, // JALR_HB64 2805 23219U, // JALR_MM 2806 286068U, // JALS_MM 2807 288246U, // JALX 2808 288246U, // JALX_MM 2809 284631U, // JAL_MM 2810 18390U, // JIALC 2811 18390U, // JIALC64 2812 18390U, // JIALC_MMR6 2813 18379U, // JIC 2814 18379U, // JIC64 2815 18379U, // JIC_MMR6 2816 285359U, // JR 2817 279082U, // JR16_MM 2818 285359U, // JR64 2819 285170U, // JRADDIUSP 2820 280650U, // JRC16_MM 2821 278960U, // JRC16_MMR6 2822 285158U, // JRCADDIUSP_MMR6 2823 280126U, // JR_HB 2824 280126U, // JR_HB64 2825 280126U, // JR_HB64_R6 2826 280126U, // JR_HB_R6 2827 285359U, // JR_MM 2828 284592U, // J_MM 2829 4102103U, // Jal16 2830 4364247U, // JalB16 2831 10285U, // JrRa16 2832 10277U, // JrcRa16 2833 280650U, // JrcRx16 2834 280655U, // JumpLinkReg16 2835 25183822U, // LB 2836 25183822U, // LB64 2837 25186392U, // LBE 2838 25186392U, // LBE_MM 2839 25182791U, // LBU16_MM 2840 3774899708U, // LBUX 2841 3774899708U, // LBUX_MM 2842 25189876U, // LBU_MMR6 2843 25183822U, // LB_MM 2844 25183822U, // LB_MMR6 2845 25189876U, // LBu 2846 25189876U, // LBu64 2847 25186510U, // LBuE 2848 25186510U, // LBuE_MM 2849 25189876U, // LBu_MM 2850 25186351U, // LD 2851 25182294U, // LDC1 2852 25182294U, // LDC164 2853 25182294U, // LDC1_D64_MMR6 2854 25182294U, // LDC1_MM 2855 25182510U, // LDC2 2856 25182510U, // LDC2_MMR6 2857 25182510U, // LDC2_R6 2858 25182595U, // LDC3 2859 17243U, // LDI_B 2860 19084U, // LDI_D 2861 20856U, // LDI_H 2862 24739U, // LDI_W 2863 25188403U, // LDL 2864 18457U, // LDPC 2865 25188973U, // LDR 2866 3774890134U, // LDXC1 2867 3774890134U, // LDXC164 2868 25183009U, // LD_B 2869 25184615U, // LD_D 2870 25186622U, // LD_H 2871 25190340U, // LD_W 2872 67132995U, // LEA_ADDiu 2873 67132994U, // LEA_ADDiu64 2874 67132995U, // LEA_ADDiu_MM 2875 25187574U, // LH 2876 25187574U, // LH64 2877 25186439U, // LHE 2878 25186439U, // LHE_MM 2879 25182814U, // LHU16_MM 2880 3774899697U, // LHX 2881 3774899697U, // LHX_MM 2882 25187574U, // LH_MM 2883 25189942U, // LHu 2884 25189942U, // LHu64 2885 25186516U, // LHuE 2886 25186516U, // LHuE_MM 2887 25189942U, // LHu_MM 2888 16878U, // LI16_MM 2889 16878U, // LI16_MMR6 2890 25188499U, // LL 2891 25188499U, // LL64 2892 25188499U, // LL64_R6 2893 25186355U, // LLD 2894 25186355U, // LLD_R6 2895 25186454U, // LLE 2896 25186454U, // LLE_MM 2897 25188499U, // LL_MM 2898 25188499U, // LL_MMR6 2899 25188499U, // LL_R6 2900 268452559U, // LSA 2901 4062003919U, // LSA_MMR6 2902 268452559U, // LSA_R6 2903 92297124U, // LUI_MMR6 2904 3774890148U, // LUXC1 2905 3774890148U, // LUXC164 2906 3774890148U, // LUXC1_MM 2907 92297124U, // LUi 2908 92297124U, // LUi64 2909 92297124U, // LUi_MM 2910 25191905U, // LW 2911 25182821U, // LW16_MM 2912 25191905U, // LW64 2913 25182346U, // LWC1 2914 25182346U, // LWC1_MM 2915 25182562U, // LWC2 2916 25182562U, // LWC2_MMR6 2917 25182562U, // LWC2_R6 2918 25182607U, // LWC3 2919 25191905U, // LWDSP 2920 25191905U, // LWDSP_MM 2921 25186528U, // LWE 2922 25186528U, // LWE_MM 2923 25191905U, // LWGP_MM 2924 25188607U, // LWL 2925 25188607U, // LWL64 2926 25186459U, // LWLE 2927 25186459U, // LWLE_MM 2928 25188607U, // LWL_MM 2929 836107U, // LWM16_MM 2930 836107U, // LWM16_MMR6 2931 835847U, // LWM32_MM 2932 18494U, // LWPC 2933 18494U, // LWPC_MMR6 2934 176183821U, // LWP_MM 2935 25189107U, // LWR 2936 25189107U, // LWR64 2937 25186498U, // LWRE 2938 25186498U, // LWRE_MM 2939 25189107U, // LWR_MM 2940 25191905U, // LWSP_MM 2941 18487U, // LWUPC 2942 25190073U, // LWU_MM 2943 3774899714U, // LWX 2944 3774890162U, // LWXC1 2945 3774890162U, // LWXC1_MM 2946 3774897573U, // LWXS_MM 2947 3774899714U, // LWX_MM 2948 25191905U, // LW_MM 2949 25191905U, // LW_MMR6 2950 25190073U, // LWu 2951 25183822U, // LbRxRyOffMemX16 2952 25189876U, // LbuRxRyOffMemX16 2953 25187574U, // LhRxRyOffMemX16 2954 25189942U, // LhuRxRyOffMemX16 2955 2952812395U, // LiRxImm16 2956 22369U, // LiRxImmAlignX16 2957 22379U, // LiRxImmX16 2958 2147509729U, // LwRxPcTcp16 2959 26081U, // LwRxPcTcpX16 2960 25191905U, // LwRxRyOffMemX16 2961 25191905U, // LwRxSpImmX16 2962 20512U, // MADD 2963 285231706U, // MADDF_D 2964 285231706U, // MADDF_D_MMR6 2965 285236134U, // MADDF_S 2966 285236134U, // MADDF_S_MMR6 2967 285233740U, // MADDR_Q_H 2968 285237707U, // MADDR_Q_W 2969 24085U, // MADDU 2970 268459541U, // MADDU_DSP 2971 268459541U, // MADDU_DSP_MM 2972 24085U, // MADDU_MM 2973 285230574U, // MADDV_B 2974 285233005U, // MADDV_D 2975 285234339U, // MADDV_H 2976 285238662U, // MADDV_W 2977 268454229U, // MADD_D32 2978 268454229U, // MADD_D32_MM 2979 268454229U, // MADD_D64 2980 268455968U, // MADD_DSP 2981 268455968U, // MADD_DSP_MM 2982 20512U, // MADD_MM 2983 285233710U, // MADD_Q_H 2984 285237677U, // MADD_Q_W 2985 268458784U, // MADD_S 2986 268458784U, // MADD_S_MM 2987 268458070U, // MAQ_SA_W_PHL 2988 268458070U, // MAQ_SA_W_PHL_MM 2989 268458615U, // MAQ_SA_W_PHR 2990 268458615U, // MAQ_SA_W_PHR_MM 2991 268458098U, // MAQ_S_W_PHL 2992 268458098U, // MAQ_S_W_PHL_MM 2993 268458643U, // MAQ_S_W_PHR 2994 268458643U, // MAQ_S_W_PHR_MM 2995 268454170U, // MAXA_D 2996 268454170U, // MAXA_D_MMR6 2997 268458757U, // MAXA_S 2998 268458757U, // MAXA_S_MMR6 2999 268453027U, // MAXI_S_B 3000 268455184U, // MAXI_S_D 3001 268456709U, // MAXI_S_H 3002 268460830U, // MAXI_S_W 3003 268453242U, // MAXI_U_B 3004 268455651U, // MAXI_U_D 3005 268456997U, // MAXI_U_H 3006 268461298U, // MAXI_U_W 3007 268452608U, // MAX_A_B 3008 268454146U, // MAX_A_D 3009 268456221U, // MAX_A_H 3010 268459896U, // MAX_A_W 3011 268455892U, // MAX_D 3012 268455892U, // MAX_D_MMR6 3013 268459340U, // MAX_S 3014 268453115U, // MAX_S_B 3015 268455304U, // MAX_S_D 3016 268456828U, // MAX_S_H 3017 268459340U, // MAX_S_MMR6 3018 268461011U, // MAX_S_W 3019 268453330U, // MAX_U_B 3020 268455771U, // MAX_U_D 3021 268457095U, // MAX_U_H 3022 268461418U, // MAX_U_W 3023 268451842U, // MFC0 3024 268451842U, // MFC0_MMR6 3025 16489U, // MFC1 3026 16489U, // MFC1_D64 3027 16489U, // MFC1_MM 3028 16489U, // MFC1_MMR6 3029 268452161U, // MFC2 3030 16705U, // MFC2_MMR6 3031 268451849U, // MFGC0 3032 268451849U, // MFGC0_MM 3033 268451880U, // MFHC0_MMR6 3034 16495U, // MFHC1_D32 3035 16495U, // MFHC1_D32_MM 3036 16495U, // MFHC1_D64 3037 16495U, // MFHC1_D64_MM 3038 16711U, // MFHC2_MMR6 3039 268451856U, // MFHGC0 3040 268451856U, // MFHGC0_MM 3041 284501U, // MFHI 3042 279014U, // MFHI16_MM 3043 284501U, // MFHI64 3044 22357U, // MFHI_DSP 3045 22357U, // MFHI_DSP_MM 3046 284501U, // MFHI_MM 3047 285023U, // MFLO 3048 279065U, // MFLO16_MM 3049 285023U, // MFLO64 3050 22879U, // MFLO_DSP 3051 22879U, // MFLO_DSP_MM 3052 285023U, // MFLO_MM 3053 268458713U, // MFTR 3054 268454155U, // MINA_D 3055 268454155U, // MINA_D_MMR6 3056 268458749U, // MINA_S 3057 268458749U, // MINA_S_MMR6 3058 268453007U, // MINI_S_B 3059 268455164U, // MINI_S_D 3060 268456689U, // MINI_S_H 3061 268460810U, // MINI_S_W 3062 268453222U, // MINI_U_B 3063 268455631U, // MINI_U_D 3064 268456977U, // MINI_U_H 3065 268461278U, // MINI_U_W 3066 268452589U, // MIN_A_B 3067 268454126U, // MIN_A_D 3068 268456202U, // MIN_A_H 3069 268459876U, // MIN_A_W 3070 268454798U, // MIN_D 3071 268454798U, // MIN_D_MMR6 3072 268459031U, // MIN_S 3073 268453037U, // MIN_S_B 3074 268455194U, // MIN_S_D 3075 268456719U, // MIN_S_H 3076 268459031U, // MIN_S_MMR6 3077 268460850U, // MIN_S_W 3078 268453252U, // MIN_U_B 3079 268455661U, // MIN_U_D 3080 268457007U, // MIN_U_H 3081 268461308U, // MIN_U_W 3082 268456015U, // MOD 3083 268453794U, // MODSUB 3084 268453794U, // MODSUB_MM 3085 268459549U, // MODU 3086 268459549U, // MODU_MMR6 3087 268456015U, // MOD_MMR6 3088 268452970U, // MOD_S_B 3089 268455127U, // MOD_S_D 3090 268456652U, // MOD_S_H 3091 268460773U, // MOD_S_W 3092 268453185U, // MOD_U_B 3093 268455594U, // MOD_U_D 3094 268456940U, // MOD_U_H 3095 268461241U, // MOD_U_W 3096 20698U, // MOVE16_MM 3097 16848U, // MOVE16_MMR6 3098 34920850U, // MOVEP_MM 3099 34920850U, // MOVEP_MMR6 3100 24261U, // MOVE_V 3101 268454515U, // MOVF_D32 3102 268454515U, // MOVF_D32_MM 3103 268454515U, // MOVF_D64 3104 268456182U, // MOVF_I 3105 268456182U, // MOVF_I64 3106 268456182U, // MOVF_I_MM 3107 268458935U, // MOVF_S 3108 268458935U, // MOVF_S_MM 3109 268454850U, // MOVN_I64_D64 3110 268458323U, // MOVN_I64_I 3111 268458323U, // MOVN_I64_I64 3112 268459067U, // MOVN_I64_S 3113 268454850U, // MOVN_I_D32 3114 268454850U, // MOVN_I_D32_MM 3115 268454850U, // MOVN_I_D64 3116 268458323U, // MOVN_I_I 3117 268458323U, // MOVN_I_I64 3118 268458323U, // MOVN_I_MM 3119 268459067U, // MOVN_I_S 3120 268459067U, // MOVN_I_S_MM 3121 268455522U, // MOVT_D32 3122 268455522U, // MOVT_D32_MM 3123 268455522U, // MOVT_D64 3124 268459496U, // MOVT_I 3125 268459496U, // MOVT_I64 3126 268459496U, // MOVT_I_MM 3127 268459266U, // MOVT_S 3128 268459266U, // MOVT_S_MM 3129 268455932U, // MOVZ_I64_D64 3130 268461647U, // MOVZ_I64_I 3131 268461647U, // MOVZ_I64_I64 3132 268459367U, // MOVZ_I64_S 3133 268455932U, // MOVZ_I_D32 3134 268455932U, // MOVZ_I_D32_MM 3135 268455932U, // MOVZ_I_D64 3136 268461647U, // MOVZ_I_I 3137 268461647U, // MOVZ_I_I64 3138 268461647U, // MOVZ_I_MM 3139 268459367U, // MOVZ_I_S 3140 268459367U, // MOVZ_I_S_MM 3141 18346U, // MSUB 3142 285231697U, // MSUBF_D 3143 285231697U, // MSUBF_D_MMR6 3144 285236125U, // MSUBF_S 3145 285236125U, // MSUBF_S_MMR6 3146 285233729U, // MSUBR_Q_H 3147 285237696U, // MSUBR_Q_W 3148 24064U, // MSUBU 3149 268459520U, // MSUBU_DSP 3150 268459520U, // MSUBU_DSP_MM 3151 24064U, // MSUBU_MM 3152 285230565U, // MSUBV_B 3153 285232996U, // MSUBV_D 3154 285234330U, // MSUBV_H 3155 285238653U, // MSUBV_W 3156 268454187U, // MSUB_D32 3157 268454187U, // MSUB_D32_MM 3158 268454187U, // MSUB_D64 3159 268453802U, // MSUB_DSP 3160 268453802U, // MSUB_DSP_MM 3161 18346U, // MSUB_MM 3162 285233700U, // MSUB_Q_H 3163 285237667U, // MSUB_Q_W 3164 268458766U, // MSUB_S 3165 268458766U, // MSUB_S_MM 3166 1376288823U, // MTC0 3167 1376288823U, // MTC0_MMR6 3168 8945796U, // MTC1 3169 8945796U, // MTC1_D64 3170 8945796U, // MTC1_MM 3171 8945796U, // MTC1_MMR6 3172 1376289116U, // MTC2 3173 8946012U, // MTC2_MMR6 3174 1376288801U, // MTGC0 3175 1376288801U, // MTGC0_MM 3176 1376288815U, // MTHC0_MMR6 3177 8994934U, // MTHC1_D32 3178 8994934U, // MTHC1_D32_MM 3179 8994934U, // MTHC1_D64 3180 8994934U, // MTHC1_D64_MM 3181 8945998U, // MTHC2_MMR6 3182 1376288792U, // MTHGC0 3183 1376288792U, // MTHGC0_MM 3184 284507U, // MTHI 3185 284507U, // MTHI64 3186 8951643U, // MTHI_DSP 3187 8951643U, // MTHI_DSP_MM 3188 284507U, // MTHI_MM 3189 8952217U, // MTHLIP 3190 8952217U, // MTHLIP_MM 3191 285036U, // MTLO 3192 285036U, // MTLO64 3193 8952172U, // MTLO_DSP 3194 8952172U, // MTLO_DSP_MM 3195 285036U, // MTLO_MM 3196 278595U, // MTM0 3197 278720U, // MTM1 3198 278894U, // MTM2 3199 278601U, // MTP0 3200 278726U, // MTP1 3201 278900U, // MTP2 3202 302553830U, // MTTR 3203 268457764U, // MUH 3204 268459580U, // MUHU 3205 268459580U, // MUHU_MMR6 3206 268457764U, // MUH_MMR6 3207 268458220U, // MUL 3208 268458111U, // MULEQ_S_W_PHL 3209 268458111U, // MULEQ_S_W_PHL_MM 3210 268458656U, // MULEQ_S_W_PHR 3211 268458656U, // MULEQ_S_W_PHR_MM 3212 268457988U, // MULEU_S_PH_QBL 3213 268457988U, // MULEU_S_PH_QBL_MM 3214 268458558U, // MULEU_S_PH_QBR 3215 268458558U, // MULEU_S_PH_QBR_MM 3216 268457524U, // MULQ_RS_PH 3217 268457524U, // MULQ_RS_PH_MM 3218 268461030U, // MULQ_RS_W 3219 268461030U, // MULQ_RS_W_MMR2 3220 268457468U, // MULQ_S_PH 3221 268457468U, // MULQ_S_PH_MMR2 3222 268460889U, // MULQ_S_W 3223 268460889U, // MULQ_S_W_MMR2 3224 268456535U, // MULR_Q_H 3225 268460502U, // MULR_Q_W 3226 268457670U, // MULSAQ_S_W_PH 3227 268457670U, // MULSAQ_S_W_PH_MM 3228 268457645U, // MULSA_W_PH 3229 268457645U, // MULSA_W_PH_MMR2 3230 24012U, // MULT 3231 268459684U, // MULTU_DSP 3232 268459684U, // MULTU_DSP_MM 3233 268459468U, // MULT_DSP 3234 268459468U, // MULT_DSP_MM 3235 24012U, // MULT_MM 3236 24228U, // MULTu 3237 24228U, // MULTu_MM 3238 268459617U, // MULU 3239 268459617U, // MULU_MMR6 3240 268453385U, // MULV_B 3241 268455824U, // MULV_D 3242 268457150U, // MULV_H 3243 268461481U, // MULV_W 3244 268458220U, // MUL_MM 3245 268458220U, // MUL_MMR6 3246 268457341U, // MUL_PH 3247 268457341U, // MUL_PH_MMR2 3248 268456504U, // MUL_Q_H 3249 268460471U, // MUL_Q_W 3250 268458220U, // MUL_R6 3251 268457436U, // MUL_S_PH 3252 268457436U, // MUL_S_PH_MMR2 3253 284501U, // Mfhi16 3254 285023U, // Mflo16 3255 20698U, // Move32R16 3256 20698U, // MoveR3216 3257 17168U, // NLOC_B 3258 18748U, // NLOC_D 3259 20781U, // NLOC_H 3260 24473U, // NLOC_W 3261 17176U, // NLZC_B 3262 18756U, // NLZC_D 3263 20789U, // NLZC_H 3264 24481U, // NLZC_W 3265 268454237U, // NMADD_D32 3266 268454237U, // NMADD_D32_MM 3267 268454237U, // NMADD_D64 3268 268458783U, // NMADD_S 3269 268458783U, // NMADD_S_MM 3270 268454195U, // NMSUB_D32 3271 268454195U, // NMSUB_D32_MM 3272 268454195U, // NMSUB_D64 3273 268458765U, // NMSUB_S 3274 268458765U, // NMSUB_S_MM 3275 268458681U, // NOR 3276 268458681U, // NOR64 3277 268452793U, // NORI_B 3278 268458681U, // NOR_MM 3279 268458681U, // NOR_MMR6 3280 268459733U, // NOR_V 3281 16960U, // NOT16_MM 3282 16960U, // NOT16_MMR6 3283 20732U, // NegRxRy16 3284 24028U, // NotRxRy16 3285 268458682U, // OR 3286 10306097U, // OR16_MM 3287 10306097U, // OR16_MMR6 3288 268458682U, // OR64 3289 268452794U, // ORI_B 3290 268457863U, // ORI_MMR6 3291 268458682U, // OR_MM 3292 268458682U, // OR_MMR6 3293 268459734U, // OR_V 3294 268457863U, // ORi 3295 268457863U, // ORi64 3296 268457863U, // ORi_MM 3297 16800442U, // OrRxRxRy16 3298 268457330U, // PACKRL_PH 3299 268457330U, // PACKRL_PH_MM 3300 10303U, // PAUSE 3301 10303U, // PAUSE_MM 3302 10303U, // PAUSE_MMR6 3303 268453367U, // PCKEV_B 3304 268455798U, // PCKEV_D 3305 268457132U, // PCKEV_H 3306 268461455U, // PCKEV_W 3307 268452647U, // PCKOD_B 3308 268454253U, // PCKOD_D 3309 268456260U, // PCKOD_H 3310 268459978U, // PCKOD_W 3311 17695U, // PCNT_B 3312 20014U, // PCNT_D 3313 21408U, // PCNT_H 3314 25669U, // PCNT_W 3315 268457294U, // PICK_PH 3316 268457294U, // PICK_PH_MM 3317 268453526U, // PICK_QB 3318 268453526U, // PICK_QB_MM 3319 22951U, // POP 3320 22563U, // PRECEQU_PH_QBL 3321 17041U, // PRECEQU_PH_QBLA 3322 17041U, // PRECEQU_PH_QBLA_MM 3323 22563U, // PRECEQU_PH_QBL_MM 3324 23133U, // PRECEQU_PH_QBR 3325 17079U, // PRECEQU_PH_QBRA 3326 17079U, // PRECEQU_PH_QBRA_MM 3327 23133U, // PRECEQU_PH_QBR_MM 3328 22628U, // PRECEQ_W_PHL 3329 22628U, // PRECEQ_W_PHL_MM 3330 23173U, // PRECEQ_W_PHR 3331 23173U, // PRECEQ_W_PHR_MM 3332 22548U, // PRECEU_PH_QBL 3333 17025U, // PRECEU_PH_QBLA 3334 17025U, // PRECEU_PH_QBLA_MM 3335 22548U, // PRECEU_PH_QBL_MM 3336 23118U, // PRECEU_PH_QBR 3337 17063U, // PRECEU_PH_QBRA 3338 17063U, // PRECEU_PH_QBRA_MM 3339 23118U, // PRECEU_PH_QBR_MM 3340 268457246U, // PRECRQU_S_QB_PH 3341 268457246U, // PRECRQU_S_QB_PH_MM 3342 268460121U, // PRECRQ_PH_W 3343 268460121U, // PRECRQ_PH_W_MM 3344 268457219U, // PRECRQ_QB_PH 3345 268457219U, // PRECRQ_QB_PH_MM 3346 268460152U, // PRECRQ_RS_PH_W 3347 268460152U, // PRECRQ_RS_PH_W_MM 3348 268457233U, // PRECR_QB_PH 3349 268457233U, // PRECR_QB_PH_MMR2 3350 268460105U, // PRECR_SRA_PH_W 3351 268460105U, // PRECR_SRA_PH_W_MMR2 3352 268460134U, // PRECR_SRA_R_PH_W 3353 268460134U, // PRECR_SRA_R_PH_W_MMR2 3354 3018992U, // PREF 3355 3018863U, // PREFE 3356 3018863U, // PREFE_MM 3357 186525162U, // PREFX_MM 3358 3018992U, // PREF_MM 3359 3018992U, // PREF_MMR6 3360 3018992U, // PREF_R6 3361 268455997U, // PREPEND 3362 268455997U, // PREPEND_MMR2 3363 18322U, // RADDU_W_QB 3364 18322U, // RADDU_W_QB_MM 3365 83909080U, // RDDSP 3366 192960984U, // RDDSP_MM 3367 268458732U, // RDHWR 3368 268458732U, // RDHWR64 3369 268458732U, // RDHWR_MM 3370 268458732U, // RDHWR_MMR6 3371 23241U, // RDPGPR_MMR6 3372 19410U, // RECIP_D32 3373 19410U, // RECIP_D32_MM 3374 19410U, // RECIP_D64 3375 19410U, // RECIP_D64_MM 3376 23619U, // RECIP_S 3377 23619U, // RECIP_S_MM 3378 22129U, // REPLV_PH 3379 22129U, // REPLV_PH_MM 3380 18302U, // REPLV_QB 3381 18302U, // REPLV_QB_MM 3382 21856U, // REPL_PH 3383 21856U, // REPL_PH_MM 3384 201344680U, // REPL_QB 3385 201344680U, // REPL_QB_MM 3386 20023U, // RINT_D 3387 20023U, // RINT_D_MMR6 3388 23793U, // RINT_S 3389 23793U, // RINT_S_MMR6 3390 268458720U, // ROTR 3391 268459835U, // ROTRV 3392 268459835U, // ROTRV_MM 3393 268458720U, // ROTR_MM 3394 19219U, // ROUND_L_D64 3395 19219U, // ROUND_L_D_MMR6 3396 23511U, // ROUND_L_S 3397 23511U, // ROUND_L_S_MMR6 3398 20394U, // ROUND_W_D32 3399 20394U, // ROUND_W_D64 3400 20394U, // ROUND_W_D_MMR6 3401 20394U, // ROUND_W_MM 3402 23843U, // ROUND_W_S 3403 23843U, // ROUND_W_S_MM 3404 23843U, // ROUND_W_S_MMR6 3405 20051U, // RSQRT_D32 3406 20051U, // RSQRT_D32_MM 3407 20051U, // RSQRT_D64 3408 20051U, // RSQRT_D64_MM 3409 23801U, // RSQRT_S 3410 23801U, // RSQRT_S_MM 3411 0U, // Restore16 3412 0U, // RestoreX16 3413 268453076U, // SAT_S_B 3414 268455243U, // SAT_S_D 3415 268456778U, // SAT_S_H 3416 268460939U, // SAT_S_W 3417 268453303U, // SAT_U_B 3418 268455722U, // SAT_U_D 3419 268457068U, // SAT_U_H 3420 268461369U, // SAT_U_W 3421 25184158U, // SB 3422 25182628U, // SB16_MM 3423 25182628U, // SB16_MMR6 3424 25184158U, // SB64 3425 25186397U, // SBE 3426 25186397U, // SBE_MM 3427 25184158U, // SB_MM 3428 25184158U, // SB_MMR6 3429 4491353U, // SC 3430 4491353U, // SC64 3431 4491353U, // SC64_R6 3432 4493333U, // SCD 3433 4493333U, // SCD_R6 3434 4493410U, // SCE 3435 4493410U, // SCE_MM 3436 4491353U, // SC_MM 3437 4491353U, // SC_MMR6 3438 4491353U, // SC_R6 3439 25186388U, // SD 3440 186755U, // SDBBP 3441 115233U, // SDBBP16_MM 3442 115233U, // SDBBP16_MMR6 3443 366979U, // SDBBP_MM 3444 186755U, // SDBBP_MMR6 3445 186755U, // SDBBP_R6 3446 25182300U, // SDC1 3447 25182300U, // SDC164 3448 25182300U, // SDC1_D64_MMR6 3449 25182300U, // SDC1_MM 3450 25182516U, // SDC2 3451 25182516U, // SDC2_MMR6 3452 25182516U, // SDC2_R6 3453 25182601U, // SDC3 3454 26224U, // SDIV 3455 26224U, // SDIV_MM 3456 25188408U, // SDL 3457 25188978U, // SDR 3458 3774890141U, // SDXC1 3459 3774890141U, // SDXC164 3460 17967U, // SEB 3461 17967U, // SEB64 3462 17967U, // SEB_MM 3463 21744U, // SEH 3464 21744U, // SEH64 3465 21744U, // SEH_MM 3466 268461620U, // SELEQZ 3467 268461620U, // SELEQZ64 3468 268455922U, // SELEQZ_D 3469 268455922U, // SELEQZ_D_MMR6 3470 268461620U, // SELEQZ_MMR6 3471 268459357U, // SELEQZ_S 3472 268459357U, // SELEQZ_S_MMR6 3473 268461593U, // SELNEZ 3474 268461593U, // SELNEZ64 3475 268455905U, // SELNEZ_D 3476 268455905U, // SELNEZ_D_MMR6 3477 268461593U, // SELNEZ_MMR6 3478 268459347U, // SELNEZ_S 3479 268459347U, // SELNEZ_S_MMR6 3480 285231932U, // SEL_D 3481 285231932U, // SEL_D_MMR6 3482 285236224U, // SEL_S 3483 285236224U, // SEL_S_MMR6 3484 268458524U, // SEQ 3485 268457850U, // SEQi 3486 25188127U, // SH 3487 25182680U, // SH16_MM 3488 25182680U, // SH16_MMR6 3489 25188127U, // SH64 3490 25186444U, // SHE 3491 25186444U, // SHE_MM 3492 268452675U, // SHF_B 3493 268456288U, // SHF_H 3494 268460090U, // SHF_W 3495 22885U, // SHILO 3496 24354U, // SHILOV 3497 24354U, // SHILOV_MM 3498 22885U, // SHILO_MM 3499 268457575U, // SHLLV_PH 3500 268457575U, // SHLLV_PH_MM 3501 268453748U, // SHLLV_QB 3502 268453748U, // SHLLV_QB_MM 3503 268457512U, // SHLLV_S_PH 3504 268457512U, // SHLLV_S_PH_MM 3505 268461000U, // SHLLV_S_W 3506 268461000U, // SHLLV_S_W_MM 3507 268457303U, // SHLL_PH 3508 268457303U, // SHLL_PH_MM 3509 268453535U, // SHLL_QB 3510 268453535U, // SHLL_QB_MM 3511 268457425U, // SHLL_S_PH 3512 268457425U, // SHLL_S_PH_MM 3513 268460840U, // SHLL_S_W 3514 268460840U, // SHLL_S_W_MM 3515 268457565U, // SHRAV_PH 3516 268457565U, // SHRAV_PH_MM 3517 268453738U, // SHRAV_QB 3518 268453738U, // SHRAV_QB_MMR2 3519 268457413U, // SHRAV_R_PH 3520 268457413U, // SHRAV_R_PH_MM 3521 268453636U, // SHRAV_R_QB 3522 268453636U, // SHRAV_R_QB_MMR2 3523 268460595U, // SHRAV_R_W 3524 268460595U, // SHRAV_R_W_MM 3525 268457210U, // SHRA_PH 3526 268457210U, // SHRA_PH_MM 3527 268453458U, // SHRA_QB 3528 268453458U, // SHRA_QB_MMR2 3529 268457378U, // SHRA_R_PH 3530 268457378U, // SHRA_R_PH_MM 3531 268453601U, // SHRA_R_QB 3532 268453601U, // SHRA_R_QB_MMR2 3533 268460553U, // SHRA_R_W 3534 268460553U, // SHRA_R_W_MM 3535 268457595U, // SHRLV_PH 3536 268457595U, // SHRLV_PH_MMR2 3537 268453768U, // SHRLV_QB 3538 268453768U, // SHRLV_QB_MM 3539 268457321U, // SHRL_PH 3540 268457321U, // SHRL_PH_MMR2 3541 268453553U, // SHRL_QB 3542 268453553U, // SHRL_QB_MM 3543 25188127U, // SH_MM 3544 25188127U, // SH_MMR6 3545 2701149018U, // SLDI_B 3546 2701150859U, // SLDI_D 3547 2701152631U, // SLDI_H 3548 2701156514U, // SLDI_W 3549 2701148960U, // SLD_B 3550 2701150566U, // SLD_D 3551 2701152573U, // SLD_H 3552 2701156291U, // SLD_W 3553 268458163U, // SLL 3554 268452349U, // SLL16_MM 3555 268452349U, // SLL16_MMR6 3556 536893619U, // SLL64_32 3557 536893619U, // SLL64_64 3558 268452732U, // SLLI_B 3559 268454556U, // SLLI_D 3560 268456328U, // SLLI_H 3561 268460211U, // SLLI_W 3562 268459797U, // SLLV 3563 268459797U, // SLLV_MM 3564 268452881U, // SLL_B 3565 268454740U, // SLL_D 3566 268456444U, // SLL_H 3567 268458163U, // SLL_MM 3568 268458163U, // SLL_MMR6 3569 268460353U, // SLL_W 3570 268459457U, // SLT 3571 268459457U, // SLT64 3572 268459457U, // SLT_MM 3573 268457874U, // SLTi 3574 268457874U, // SLTi64 3575 268457874U, // SLTi_MM 3576 268459601U, // SLTiu 3577 268459601U, // SLTiu64 3578 268459601U, // SLTiu_MM 3579 268459671U, // SLTu 3580 268459671U, // SLTu64 3581 268459671U, // SLTu_MM 3582 268456108U, // SNE 3583 268457795U, // SNEi 3584 2684371923U, // SPLATI_B 3585 2684373731U, // SPLATI_D 3586 2684375503U, // SPLATI_H 3587 2684379386U, // SPLATI_W 3588 2684372238U, // SPLAT_B 3589 2684374444U, // SPLAT_D 3590 2684375951U, // SPLAT_H 3591 2684380178U, // SPLAT_W 3592 268452553U, // SRA 3593 268452690U, // SRAI_B 3594 268454531U, // SRAI_D 3595 268456303U, // SRAI_H 3596 268460186U, // SRAI_W 3597 268452766U, // SRARI_B 3598 268454590U, // SRARI_D 3599 268456362U, // SRARI_H 3600 268460245U, // SRARI_W 3601 268452919U, // SRAR_B 3602 268454979U, // SRAR_D 3603 268456559U, // SRAR_H 3604 268460617U, // SRAR_W 3605 268459776U, // SRAV 3606 268459776U, // SRAV_MM 3607 268452617U, // SRA_B 3608 268454163U, // SRA_D 3609 268456230U, // SRA_H 3610 268452553U, // SRA_MM 3611 268459905U, // SRA_W 3612 268458181U, // SRL 3613 268452356U, // SRL16_MM 3614 268452356U, // SRL16_MMR6 3615 268452740U, // SRLI_B 3616 268454564U, // SRLI_D 3617 268456336U, // SRLI_H 3618 268460219U, // SRLI_W 3619 268452784U, // SRLRI_B 3620 268454608U, // SRLRI_D 3621 268456380U, // SRLRI_H 3622 268460263U, // SRLRI_W 3623 268452935U, // SRLR_B 3624 268454995U, // SRLR_D 3625 268456575U, // SRLR_H 3626 268460633U, // SRLR_W 3627 268459804U, // SRLV 3628 268459804U, // SRLV_MM 3629 268452888U, // SRL_B 3630 268454765U, // SRL_D 3631 268456451U, // SRL_H 3632 268458181U, // SRL_MM 3633 268460378U, // SRL_W 3634 10368U, // SSNOP 3635 10368U, // SSNOP_MM 3636 10368U, // SSNOP_MMR6 3637 25183537U, // ST_B 3638 25185884U, // ST_D 3639 25187250U, // ST_H 3640 25191539U, // ST_W 3641 268453797U, // SUB 3642 268457274U, // SUBQH_PH 3643 268457274U, // SUBQH_PH_MMR2 3644 268457389U, // SUBQH_R_PH 3645 268457389U, // SUBQH_R_PH_MMR2 3646 268460563U, // SUBQH_R_W 3647 268460563U, // SUBQH_R_W_MMR2 3648 268460168U, // SUBQH_W 3649 268460168U, // SUBQH_W_MMR2 3650 268457349U, // SUBQ_PH 3651 268457349U, // SUBQ_PH_MM 3652 268457446U, // SUBQ_S_PH 3653 268457446U, // SUBQ_S_PH_MM 3654 268460869U, // SUBQ_S_W 3655 268460869U, // SUBQ_S_W_MM 3656 268453291U, // SUBSUS_U_B 3657 268455710U, // SUBSUS_U_D 3658 268457056U, // SUBSUS_U_H 3659 268461357U, // SUBSUS_U_W 3660 268453094U, // SUBSUU_S_B 3661 268455283U, // SUBSUU_S_D 3662 268456796U, // SUBSUU_S_H 3663 268460979U, // SUBSUU_S_W 3664 268453056U, // SUBS_S_B 3665 268455223U, // SUBS_S_D 3666 268456758U, // SUBS_S_H 3667 268460919U, // SUBS_S_W 3668 268453271U, // SUBS_U_B 3669 268455690U, // SUBS_U_D 3670 268457036U, // SUBS_U_H 3671 268461337U, // SUBS_U_W 3672 268452430U, // SUBU16_MM 3673 268452430U, // SUBU16_MMR6 3674 268453506U, // SUBUH_QB 3675 268453506U, // SUBUH_QB_MMR2 3676 268453612U, // SUBUH_R_QB 3677 268453612U, // SUBUH_R_QB_MMR2 3678 268459514U, // SUBU_MMR6 3679 268457547U, // SUBU_PH 3680 268457547U, // SUBU_PH_MMR2 3681 268453720U, // SUBU_QB 3682 268453720U, // SUBU_QB_MM 3683 268457490U, // SUBU_S_PH 3684 268457490U, // SUBU_S_PH_MMR2 3685 268453659U, // SUBU_S_QB 3686 268453659U, // SUBU_S_QB_MM 3687 268452838U, // SUBVI_B 3688 268454646U, // SUBVI_D 3689 268456418U, // SUBVI_H 3690 268460301U, // SUBVI_W 3691 268453350U, // SUBV_B 3692 268455781U, // SUBV_D 3693 268457115U, // SUBV_H 3694 268461438U, // SUBV_W 3695 268453797U, // SUB_MM 3696 268453797U, // SUB_MMR6 3697 268459514U, // SUBu 3698 268459514U, // SUBu_MM 3699 3774890155U, // SUXC1 3700 3774890155U, // SUXC164 3701 3774890155U, // SUXC1_MM 3702 25191910U, // SW 3703 25182827U, // SW16_MM 3704 25182827U, // SW16_MMR6 3705 25191910U, // SW64 3706 25182352U, // SWC1 3707 25182352U, // SWC1_MM 3708 25182568U, // SWC2 3709 25182568U, // SWC2_MMR6 3710 25182568U, // SWC2_R6 3711 25182613U, // SWC3 3712 25191910U, // SWDSP 3713 25191910U, // SWDSP_MM 3714 25186533U, // SWE 3715 25186533U, // SWE_MM 3716 25188612U, // SWL 3717 25188612U, // SWL64 3718 25186465U, // SWLE 3719 25186465U, // SWLE_MM 3720 25188612U, // SWL_MM 3721 836114U, // SWM16_MM 3722 836114U, // SWM16_MMR6 3723 835854U, // SWM32_MM 3724 176183826U, // SWP_MM 3725 25189112U, // SWR 3726 25189112U, // SWR64 3727 25186504U, // SWRE 3728 25186504U, // SWRE_MM 3729 25189112U, // SWR_MM 3730 25191910U, // SWSP_MM 3731 25191910U, // SWSP_MMR6 3732 3774890169U, // SWXC1 3733 3774890169U, // SWXC1_MM 3734 25191910U, // SW_MM 3735 25191910U, // SW_MMR6 3736 206530U, // SYNC 3737 218921U, // SYNCI 3738 218921U, // SYNCI_MM 3739 218921U, // SYNCI_MMR6 3740 206530U, // SYNC_MM 3741 198675U, // SYNC_MMR6 3742 186519U, // SYSCALL 3743 366743U, // SYSCALL_MM 3744 0U, // Save16 3745 0U, // SaveX16 3746 25184158U, // SbRxRyOffMemX16 3747 288341U, // SebRx16 3748 288347U, // SehRx16 3749 25188127U, // ShRxRyOffMemX16 3750 268458163U, // SllX16 3751 16801557U, // SllvRxRy16 3752 24001U, // SltRxRy16 3753 2952812434U, // SltiRxImm16 3754 22418U, // SltiRxImmX16 3755 2952814161U, // SltiuRxImm16 3756 24145U, // SltiuRxImmX16 3757 24215U, // SltuRxRy16 3758 268452553U, // SraX16 3759 16801536U, // SravRxRy16 3760 268458181U, // SrlX16 3761 16801564U, // SrlvRxRy16 3762 268459514U, // SubuRxRyRz16 3763 25191910U, // SwRxRyOffMemX16 3764 25191910U, // SwRxSpImmX16 3765 268458529U, // TEQ 3766 22400U, // TEQI 3767 22400U, // TEQI_MM 3768 268458529U, // TEQ_MM 3769 268456059U, // TGE 3770 22333U, // TGEI 3771 24138U, // TGEIU 3772 24138U, // TGEIU_MM 3773 22333U, // TGEI_MM 3774 268459561U, // TGEU 3775 268459561U, // TGEU_MM 3776 268456059U, // TGE_MM 3777 10416U, // TLBGINV 3778 10317U, // TLBGINVF 3779 10317U, // TLBGINVF_MM 3780 10416U, // TLBGINV_MM 3781 10362U, // TLBGP 3782 10362U, // TLBGP_MM 3783 10379U, // TLBGR 3784 10379U, // TLBGR_MM 3785 10332U, // TLBGWI 3786 10332U, // TLBGWI_MM 3787 10391U, // TLBGWR 3788 10391U, // TLBGWR_MM 3789 10409U, // TLBINV 3790 10309U, // TLBINVF 3791 10309U, // TLBINVF_MMR6 3792 10409U, // TLBINV_MMR6 3793 10357U, // TLBP 3794 10357U, // TLBP_MM 3795 10374U, // TLBR 3796 10374U, // TLBR_MM 3797 10326U, // TLBWI 3798 10326U, // TLBWI_MM 3799 10385U, // TLBWR 3800 10385U, // TLBWR_MM 3801 268459462U, // TLT 3802 22424U, // TLTI 3803 24152U, // TLTIU_MM 3804 22424U, // TLTI_MM 3805 268459677U, // TLTU 3806 268459677U, // TLTU_MM 3807 268459462U, // TLT_MM 3808 268456113U, // TNE 3809 22345U, // TNEI 3810 22345U, // TNEI_MM 3811 268456113U, // TNE_MM 3812 19208U, // TRUNC_L_D64 3813 19208U, // TRUNC_L_D_MMR6 3814 23500U, // TRUNC_L_S 3815 23500U, // TRUNC_L_S_MMR6 3816 20383U, // TRUNC_W_D32 3817 20383U, // TRUNC_W_D64 3818 20383U, // TRUNC_W_D_MMR6 3819 20383U, // TRUNC_W_MM 3820 23832U, // TRUNC_W_S 3821 23832U, // TRUNC_W_S_MM 3822 23832U, // TRUNC_W_S_MMR6 3823 24152U, // TTLTIU 3824 26210U, // UDIV 3825 26210U, // UDIV_MM 3826 268459615U, // V3MULU 3827 268451901U, // VMM0 3828 268459630U, // VMULU 3829 285229890U, // VSHF_B 3830 285231715U, // VSHF_D 3831 285233503U, // VSHF_H 3832 285237305U, // VSHF_W 3833 10404U, // WAIT 3834 368054U, // WAIT_MM 3835 368054U, // WAIT_MMR6 3836 83909087U, // WRDSP 3837 192960991U, // WRDSP_MM 3838 23249U, // WRPGPR_MMR6 3839 21729U, // WSBH 3840 21729U, // WSBH_MM 3841 21729U, // WSBH_MMR6 3842 268458692U, // XOR 3843 10306096U, // XOR16_MM 3844 10306096U, // XOR16_MMR6 3845 268458692U, // XOR64 3846 268452801U, // XORI_B 3847 268457862U, // XORI_MMR6 3848 268458692U, // XOR_MM 3849 268458692U, // XOR_MMR6 3850 268459740U, // XOR_V 3851 268457862U, // XORi 3852 268457862U, // XORi64 3853 268457862U, // XORi_MM 3854 16800452U, // XorRxRxRy16 3855 20524U, // YIELD 3856 }; 3857 3858 static const uint16_t OpInfo1[] = { 3859 0U, // PHI 3860 0U, // INLINEASM 3861 0U, // CFI_INSTRUCTION 3862 0U, // EH_LABEL 3863 0U, // GC_LABEL 3864 0U, // ANNOTATION_LABEL 3865 0U, // KILL 3866 0U, // EXTRACT_SUBREG 3867 0U, // INSERT_SUBREG 3868 0U, // IMPLICIT_DEF 3869 0U, // SUBREG_TO_REG 3870 0U, // COPY_TO_REGCLASS 3871 0U, // DBG_VALUE 3872 0U, // DBG_LABEL 3873 0U, // REG_SEQUENCE 3874 0U, // COPY 3875 0U, // BUNDLE 3876 0U, // LIFETIME_START 3877 0U, // LIFETIME_END 3878 0U, // STACKMAP 3879 0U, // FENTRY_CALL 3880 0U, // PATCHPOINT 3881 0U, // LOAD_STACK_GUARD 3882 0U, // STATEPOINT 3883 0U, // LOCAL_ESCAPE 3884 0U, // FAULTING_OP 3885 0U, // PATCHABLE_OP 3886 0U, // PATCHABLE_FUNCTION_ENTER 3887 0U, // PATCHABLE_RET 3888 0U, // PATCHABLE_FUNCTION_EXIT 3889 0U, // PATCHABLE_TAIL_CALL 3890 0U, // PATCHABLE_EVENT_CALL 3891 0U, // PATCHABLE_TYPED_EVENT_CALL 3892 0U, // ICALL_BRANCH_FUNNEL 3893 0U, // G_ADD 3894 0U, // G_SUB 3895 0U, // G_MUL 3896 0U, // G_SDIV 3897 0U, // G_UDIV 3898 0U, // G_SREM 3899 0U, // G_UREM 3900 0U, // G_AND 3901 0U, // G_OR 3902 0U, // G_XOR 3903 0U, // G_IMPLICIT_DEF 3904 0U, // G_PHI 3905 0U, // G_FRAME_INDEX 3906 0U, // G_GLOBAL_VALUE 3907 0U, // G_EXTRACT 3908 0U, // G_UNMERGE_VALUES 3909 0U, // G_INSERT 3910 0U, // G_MERGE_VALUES 3911 0U, // G_PTRTOINT 3912 0U, // G_INTTOPTR 3913 0U, // G_BITCAST 3914 0U, // G_LOAD 3915 0U, // G_SEXTLOAD 3916 0U, // G_ZEXTLOAD 3917 0U, // G_STORE 3918 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS 3919 0U, // G_ATOMIC_CMPXCHG 3920 0U, // G_ATOMICRMW_XCHG 3921 0U, // G_ATOMICRMW_ADD 3922 0U, // G_ATOMICRMW_SUB 3923 0U, // G_ATOMICRMW_AND 3924 0U, // G_ATOMICRMW_NAND 3925 0U, // G_ATOMICRMW_OR 3926 0U, // G_ATOMICRMW_XOR 3927 0U, // G_ATOMICRMW_MAX 3928 0U, // G_ATOMICRMW_MIN 3929 0U, // G_ATOMICRMW_UMAX 3930 0U, // G_ATOMICRMW_UMIN 3931 0U, // G_BRCOND 3932 0U, // G_BRINDIRECT 3933 0U, // G_INTRINSIC 3934 0U, // G_INTRINSIC_W_SIDE_EFFECTS 3935 0U, // G_ANYEXT 3936 0U, // G_TRUNC 3937 0U, // G_CONSTANT 3938 0U, // G_FCONSTANT 3939 0U, // G_VASTART 3940 0U, // G_VAARG 3941 0U, // G_SEXT 3942 0U, // G_ZEXT 3943 0U, // G_SHL 3944 0U, // G_LSHR 3945 0U, // G_ASHR 3946 0U, // G_ICMP 3947 0U, // G_FCMP 3948 0U, // G_SELECT 3949 0U, // G_UADDE 3950 0U, // G_USUBE 3951 0U, // G_SADDO 3952 0U, // G_SSUBO 3953 0U, // G_UMULO 3954 0U, // G_SMULO 3955 0U, // G_UMULH 3956 0U, // G_SMULH 3957 0U, // G_FADD 3958 0U, // G_FSUB 3959 0U, // G_FMUL 3960 0U, // G_FMA 3961 0U, // G_FDIV 3962 0U, // G_FREM 3963 0U, // G_FPOW 3964 0U, // G_FEXP 3965 0U, // G_FEXP2 3966 0U, // G_FLOG 3967 0U, // G_FLOG2 3968 0U, // G_FNEG 3969 0U, // G_FPEXT 3970 0U, // G_FPTRUNC 3971 0U, // G_FPTOSI 3972 0U, // G_FPTOUI 3973 0U, // G_SITOFP 3974 0U, // G_UITOFP 3975 0U, // G_FABS 3976 0U, // G_GEP 3977 0U, // G_PTR_MASK 3978 0U, // G_BR 3979 0U, // G_INSERT_VECTOR_ELT 3980 0U, // G_EXTRACT_VECTOR_ELT 3981 0U, // G_SHUFFLE_VECTOR 3982 0U, // G_BSWAP 3983 0U, // G_ADDRSPACE_CAST 3984 0U, // G_BLOCK_ADDR 3985 0U, // ABSMacro 3986 0U, // ADJCALLSTACKDOWN 3987 0U, // ADJCALLSTACKUP 3988 0U, // AND_V_D_PSEUDO 3989 0U, // AND_V_H_PSEUDO 3990 0U, // AND_V_W_PSEUDO 3991 0U, // ATOMIC_CMP_SWAP_I16 3992 0U, // ATOMIC_CMP_SWAP_I16_POSTRA 3993 0U, // ATOMIC_CMP_SWAP_I32 3994 0U, // ATOMIC_CMP_SWAP_I32_POSTRA 3995 0U, // ATOMIC_CMP_SWAP_I64 3996 0U, // ATOMIC_CMP_SWAP_I64_POSTRA 3997 0U, // ATOMIC_CMP_SWAP_I8 3998 0U, // ATOMIC_CMP_SWAP_I8_POSTRA 3999 0U, // ATOMIC_LOAD_ADD_I16 4000 0U, // ATOMIC_LOAD_ADD_I16_POSTRA 4001 0U, // ATOMIC_LOAD_ADD_I32 4002 0U, // ATOMIC_LOAD_ADD_I32_POSTRA 4003 0U, // ATOMIC_LOAD_ADD_I64 4004 0U, // ATOMIC_LOAD_ADD_I64_POSTRA 4005 0U, // ATOMIC_LOAD_ADD_I8 4006 0U, // ATOMIC_LOAD_ADD_I8_POSTRA 4007 0U, // ATOMIC_LOAD_AND_I16 4008 0U, // ATOMIC_LOAD_AND_I16_POSTRA 4009 0U, // ATOMIC_LOAD_AND_I32 4010 0U, // ATOMIC_LOAD_AND_I32_POSTRA 4011 0U, // ATOMIC_LOAD_AND_I64 4012 0U, // ATOMIC_LOAD_AND_I64_POSTRA 4013 0U, // ATOMIC_LOAD_AND_I8 4014 0U, // ATOMIC_LOAD_AND_I8_POSTRA 4015 0U, // ATOMIC_LOAD_NAND_I16 4016 0U, // ATOMIC_LOAD_NAND_I16_POSTRA 4017 0U, // ATOMIC_LOAD_NAND_I32 4018 0U, // ATOMIC_LOAD_NAND_I32_POSTRA 4019 0U, // ATOMIC_LOAD_NAND_I64 4020 0U, // ATOMIC_LOAD_NAND_I64_POSTRA 4021 0U, // ATOMIC_LOAD_NAND_I8 4022 0U, // ATOMIC_LOAD_NAND_I8_POSTRA 4023 0U, // ATOMIC_LOAD_OR_I16 4024 0U, // ATOMIC_LOAD_OR_I16_POSTRA 4025 0U, // ATOMIC_LOAD_OR_I32 4026 0U, // ATOMIC_LOAD_OR_I32_POSTRA 4027 0U, // ATOMIC_LOAD_OR_I64 4028 0U, // ATOMIC_LOAD_OR_I64_POSTRA 4029 0U, // ATOMIC_LOAD_OR_I8 4030 0U, // ATOMIC_LOAD_OR_I8_POSTRA 4031 0U, // ATOMIC_LOAD_SUB_I16 4032 0U, // ATOMIC_LOAD_SUB_I16_POSTRA 4033 0U, // ATOMIC_LOAD_SUB_I32 4034 0U, // ATOMIC_LOAD_SUB_I32_POSTRA 4035 0U, // ATOMIC_LOAD_SUB_I64 4036 0U, // ATOMIC_LOAD_SUB_I64_POSTRA 4037 0U, // ATOMIC_LOAD_SUB_I8 4038 0U, // ATOMIC_LOAD_SUB_I8_POSTRA 4039 0U, // ATOMIC_LOAD_XOR_I16 4040 0U, // ATOMIC_LOAD_XOR_I16_POSTRA 4041 0U, // ATOMIC_LOAD_XOR_I32 4042 0U, // ATOMIC_LOAD_XOR_I32_POSTRA 4043 0U, // ATOMIC_LOAD_XOR_I64 4044 0U, // ATOMIC_LOAD_XOR_I64_POSTRA 4045 0U, // ATOMIC_LOAD_XOR_I8 4046 0U, // ATOMIC_LOAD_XOR_I8_POSTRA 4047 0U, // ATOMIC_SWAP_I16 4048 0U, // ATOMIC_SWAP_I16_POSTRA 4049 0U, // ATOMIC_SWAP_I32 4050 0U, // ATOMIC_SWAP_I32_POSTRA 4051 0U, // ATOMIC_SWAP_I64 4052 0U, // ATOMIC_SWAP_I64_POSTRA 4053 0U, // ATOMIC_SWAP_I8 4054 0U, // ATOMIC_SWAP_I8_POSTRA 4055 0U, // B 4056 0U, // BAL_BR 4057 0U, // BAL_BR_MM 4058 0U, // BEQLImmMacro 4059 0U, // BGE 4060 0U, // BGEImmMacro 4061 0U, // BGEL 4062 0U, // BGELImmMacro 4063 0U, // BGEU 4064 0U, // BGEUImmMacro 4065 0U, // BGEUL 4066 0U, // BGEULImmMacro 4067 0U, // BGT 4068 0U, // BGTImmMacro 4069 0U, // BGTL 4070 0U, // BGTLImmMacro 4071 0U, // BGTU 4072 0U, // BGTUImmMacro 4073 0U, // BGTUL 4074 0U, // BGTULImmMacro 4075 0U, // BLE 4076 0U, // BLEImmMacro 4077 0U, // BLEL 4078 0U, // BLELImmMacro 4079 0U, // BLEU 4080 0U, // BLEUImmMacro 4081 0U, // BLEUL 4082 0U, // BLEULImmMacro 4083 0U, // BLT 4084 0U, // BLTImmMacro 4085 0U, // BLTL 4086 0U, // BLTLImmMacro 4087 0U, // BLTU 4088 0U, // BLTUImmMacro 4089 0U, // BLTUL 4090 0U, // BLTULImmMacro 4091 0U, // BNELImmMacro 4092 0U, // BPOSGE32_PSEUDO 4093 0U, // BSEL_D_PSEUDO 4094 0U, // BSEL_FD_PSEUDO 4095 0U, // BSEL_FW_PSEUDO 4096 0U, // BSEL_H_PSEUDO 4097 0U, // BSEL_W_PSEUDO 4098 0U, // B_MM 4099 0U, // B_MMR6_Pseudo 4100 0U, // B_MM_Pseudo 4101 0U, // BeqImm 4102 0U, // BneImm 4103 0U, // BteqzT8CmpX16 4104 0U, // BteqzT8CmpiX16 4105 0U, // BteqzT8SltX16 4106 0U, // BteqzT8SltiX16 4107 0U, // BteqzT8SltiuX16 4108 0U, // BteqzT8SltuX16 4109 0U, // BtnezT8CmpX16 4110 0U, // BtnezT8CmpiX16 4111 0U, // BtnezT8SltX16 4112 0U, // BtnezT8SltiX16 4113 0U, // BtnezT8SltiuX16 4114 0U, // BtnezT8SltuX16 4115 0U, // BuildPairF64 4116 0U, // BuildPairF64_64 4117 0U, // CFTC1 4118 0U, // CONSTPOOL_ENTRY 4119 0U, // COPY_FD_PSEUDO 4120 0U, // COPY_FW_PSEUDO 4121 0U, // CTTC1 4122 0U, // Constant32 4123 0U, // DMULImmMacro 4124 0U, // DMULMacro 4125 0U, // DMULOMacro 4126 0U, // DMULOUMacro 4127 0U, // DROL 4128 0U, // DROLImm 4129 0U, // DROR 4130 0U, // DRORImm 4131 0U, // DSDivIMacro 4132 0U, // DSDivMacro 4133 0U, // DSRemIMacro 4134 0U, // DSRemMacro 4135 0U, // DUDivIMacro 4136 0U, // DUDivMacro 4137 0U, // DURemIMacro 4138 0U, // DURemMacro 4139 0U, // ERet 4140 0U, // ExtractElementF64 4141 0U, // ExtractElementF64_64 4142 0U, // FABS_D 4143 0U, // FABS_W 4144 0U, // FEXP2_D_1_PSEUDO 4145 0U, // FEXP2_W_1_PSEUDO 4146 0U, // FILL_FD_PSEUDO 4147 0U, // FILL_FW_PSEUDO 4148 0U, // GotPrologue16 4149 0U, // INSERT_B_VIDX64_PSEUDO 4150 0U, // INSERT_B_VIDX_PSEUDO 4151 0U, // INSERT_D_VIDX64_PSEUDO 4152 0U, // INSERT_D_VIDX_PSEUDO 4153 0U, // INSERT_FD_PSEUDO 4154 0U, // INSERT_FD_VIDX64_PSEUDO 4155 0U, // INSERT_FD_VIDX_PSEUDO 4156 0U, // INSERT_FW_PSEUDO 4157 0U, // INSERT_FW_VIDX64_PSEUDO 4158 0U, // INSERT_FW_VIDX_PSEUDO 4159 0U, // INSERT_H_VIDX64_PSEUDO 4160 0U, // INSERT_H_VIDX_PSEUDO 4161 0U, // INSERT_W_VIDX64_PSEUDO 4162 0U, // INSERT_W_VIDX_PSEUDO 4163 0U, // JALR64Pseudo 4164 0U, // JALRHB64Pseudo 4165 0U, // JALRHBPseudo 4166 0U, // JALRPseudo 4167 0U, // JalOneReg 4168 0U, // JalTwoReg 4169 0U, // LDMacro 4170 0U, // LD_F16 4171 0U, // LOAD_ACC128 4172 0U, // LOAD_ACC64 4173 0U, // LOAD_ACC64DSP 4174 0U, // LOAD_CCOND_DSP 4175 0U, // LONG_BRANCH_ADDiu 4176 0U, // LONG_BRANCH_DADDiu 4177 0U, // LONG_BRANCH_LUi 4178 0U, // LWM_MM 4179 0U, // LoadAddrImm32 4180 0U, // LoadAddrImm64 4181 0U, // LoadAddrReg32 4182 0U, // LoadAddrReg64 4183 0U, // LoadImm32 4184 0U, // LoadImm64 4185 0U, // LoadImmDoubleFGR 4186 0U, // LoadImmDoubleFGR_32 4187 0U, // LoadImmDoubleGPR 4188 0U, // LoadImmSingleFGR 4189 0U, // LoadImmSingleGPR 4190 0U, // LwConstant32 4191 0U, // MFTACX 4192 2U, // MFTC0 4193 0U, // MFTC1 4194 0U, // MFTDSP 4195 0U, // MFTGPR 4196 0U, // MFTHC1 4197 0U, // MFTHI 4198 0U, // MFTLO 4199 0U, // MIPSeh_return32 4200 0U, // MIPSeh_return64 4201 0U, // MSA_FP_EXTEND_D_PSEUDO 4202 0U, // MSA_FP_EXTEND_W_PSEUDO 4203 0U, // MSA_FP_ROUND_D_PSEUDO 4204 0U, // MSA_FP_ROUND_W_PSEUDO 4205 0U, // MTTACX 4206 0U, // MTTC0 4207 0U, // MTTC1 4208 0U, // MTTDSP 4209 0U, // MTTGPR 4210 0U, // MTTHC1 4211 0U, // MTTHI 4212 0U, // MTTLO 4213 0U, // MULImmMacro 4214 0U, // MULOMacro 4215 0U, // MULOUMacro 4216 0U, // MultRxRy16 4217 0U, // MultRxRyRz16 4218 0U, // MultuRxRy16 4219 0U, // MultuRxRyRz16 4220 0U, // NOP 4221 0U, // NORImm 4222 0U, // NORImm64 4223 0U, // NOR_V_D_PSEUDO 4224 0U, // NOR_V_H_PSEUDO 4225 0U, // NOR_V_W_PSEUDO 4226 0U, // OR_V_D_PSEUDO 4227 0U, // OR_V_H_PSEUDO 4228 0U, // OR_V_W_PSEUDO 4229 0U, // PseudoCMPU_EQ_QB 4230 0U, // PseudoCMPU_LE_QB 4231 0U, // PseudoCMPU_LT_QB 4232 0U, // PseudoCMP_EQ_PH 4233 0U, // PseudoCMP_LE_PH 4234 0U, // PseudoCMP_LT_PH 4235 0U, // PseudoCVT_D32_W 4236 0U, // PseudoCVT_D64_L 4237 0U, // PseudoCVT_D64_W 4238 0U, // PseudoCVT_S_L 4239 0U, // PseudoCVT_S_W 4240 0U, // PseudoDMULT 4241 0U, // PseudoDMULTu 4242 0U, // PseudoDSDIV 4243 0U, // PseudoDUDIV 4244 0U, // PseudoIndirectBranch 4245 0U, // PseudoIndirectBranch64 4246 0U, // PseudoIndirectBranch64R6 4247 0U, // PseudoIndirectBranchR6 4248 0U, // PseudoIndirectBranch_MM 4249 0U, // PseudoIndirectBranch_MMR6 4250 0U, // PseudoIndirectHazardBranch 4251 0U, // PseudoIndirectHazardBranch64 4252 0U, // PseudoIndrectHazardBranch64R6 4253 0U, // PseudoIndrectHazardBranchR6 4254 0U, // PseudoMADD 4255 0U, // PseudoMADDU 4256 0U, // PseudoMFHI 4257 0U, // PseudoMFHI64 4258 0U, // PseudoMFLO 4259 0U, // PseudoMFLO64 4260 0U, // PseudoMSUB 4261 0U, // PseudoMSUBU 4262 0U, // PseudoMTLOHI 4263 0U, // PseudoMTLOHI64 4264 0U, // PseudoMTLOHI_DSP 4265 0U, // PseudoMULT 4266 0U, // PseudoMULTu 4267 0U, // PseudoPICK_PH 4268 0U, // PseudoPICK_QB 4269 0U, // PseudoReturn 4270 0U, // PseudoReturn64 4271 0U, // PseudoSDIV 4272 0U, // PseudoSELECTFP_F_D32 4273 0U, // PseudoSELECTFP_F_D64 4274 0U, // PseudoSELECTFP_F_I 4275 0U, // PseudoSELECTFP_F_I64 4276 0U, // PseudoSELECTFP_F_S 4277 0U, // PseudoSELECTFP_T_D32 4278 0U, // PseudoSELECTFP_T_D64 4279 0U, // PseudoSELECTFP_T_I 4280 0U, // PseudoSELECTFP_T_I64 4281 0U, // PseudoSELECTFP_T_S 4282 0U, // PseudoSELECT_D32 4283 0U, // PseudoSELECT_D64 4284 0U, // PseudoSELECT_I 4285 0U, // PseudoSELECT_I64 4286 0U, // PseudoSELECT_S 4287 0U, // PseudoTRUNC_W_D 4288 0U, // PseudoTRUNC_W_D32 4289 0U, // PseudoTRUNC_W_S 4290 0U, // PseudoUDIV 4291 0U, // ROL 4292 0U, // ROLImm 4293 0U, // ROR 4294 0U, // RORImm 4295 0U, // RetRA 4296 0U, // RetRA16 4297 0U, // SDIV_MM_Pseudo 4298 0U, // SDMacro 4299 0U, // SDivIMacro 4300 0U, // SDivMacro 4301 0U, // SEQIMacro 4302 0U, // SEQMacro 4303 0U, // SLTImm64 4304 0U, // SLTUImm64 4305 0U, // SNZ_B_PSEUDO 4306 0U, // SNZ_D_PSEUDO 4307 0U, // SNZ_H_PSEUDO 4308 0U, // SNZ_V_PSEUDO 4309 0U, // SNZ_W_PSEUDO 4310 0U, // SRemIMacro 4311 0U, // SRemMacro 4312 0U, // STORE_ACC128 4313 0U, // STORE_ACC64 4314 0U, // STORE_ACC64DSP 4315 0U, // STORE_CCOND_DSP 4316 0U, // ST_F16 4317 0U, // SWM_MM 4318 0U, // SZ_B_PSEUDO 4319 0U, // SZ_D_PSEUDO 4320 0U, // SZ_H_PSEUDO 4321 0U, // SZ_V_PSEUDO 4322 0U, // SZ_W_PSEUDO 4323 0U, // SelBeqZ 4324 0U, // SelBneZ 4325 0U, // SelTBteqZCmp 4326 0U, // SelTBteqZCmpi 4327 0U, // SelTBteqZSlt 4328 0U, // SelTBteqZSlti 4329 0U, // SelTBteqZSltiu 4330 0U, // SelTBteqZSltu 4331 0U, // SelTBtneZCmp 4332 0U, // SelTBtneZCmpi 4333 0U, // SelTBtneZSlt 4334 0U, // SelTBtneZSlti 4335 0U, // SelTBtneZSltiu 4336 0U, // SelTBtneZSltu 4337 0U, // SltCCRxRy16 4338 0U, // SltiCCRxImmX16 4339 0U, // SltiuCCRxImmX16 4340 0U, // SltuCCRxRy16 4341 0U, // SltuRxRyRz16 4342 0U, // TAILCALL 4343 0U, // TAILCALL64R6REG 4344 0U, // TAILCALLHB64R6REG 4345 0U, // TAILCALLHBR6REG 4346 0U, // TAILCALLR6REG 4347 0U, // TAILCALLREG 4348 0U, // TAILCALLREG64 4349 0U, // TAILCALLREGHB 4350 0U, // TAILCALLREGHB64 4351 0U, // TAILCALLREG_MM 4352 0U, // TAILCALLREG_MMR6 4353 0U, // TAILCALL_MM 4354 0U, // TAILCALL_MMR6 4355 0U, // TRAP 4356 0U, // TRAP_MM 4357 0U, // UDIV_MM_Pseudo 4358 0U, // UDivIMacro 4359 0U, // UDivMacro 4360 0U, // URemIMacro 4361 0U, // URemMacro 4362 0U, // Ulh 4363 0U, // Ulhu 4364 0U, // Ulw 4365 0U, // Ush 4366 0U, // Usw 4367 0U, // XOR_V_D_PSEUDO 4368 0U, // XOR_V_H_PSEUDO 4369 0U, // XOR_V_W_PSEUDO 4370 0U, // ABSQ_S_PH 4371 0U, // ABSQ_S_PH_MM 4372 0U, // ABSQ_S_QB 4373 0U, // ABSQ_S_QB_MMR2 4374 0U, // ABSQ_S_W 4375 0U, // ABSQ_S_W_MM 4376 0U, // ADD 4377 0U, // ADDIUPC 4378 0U, // ADDIUPC_MM 4379 0U, // ADDIUPC_MMR6 4380 0U, // ADDIUR1SP_MM 4381 0U, // ADDIUR2_MM 4382 0U, // ADDIUS5_MM 4383 0U, // ADDIUSP_MM 4384 0U, // ADDIU_MMR6 4385 0U, // ADDQH_PH 4386 0U, // ADDQH_PH_MMR2 4387 0U, // ADDQH_R_PH 4388 0U, // ADDQH_R_PH_MMR2 4389 0U, // ADDQH_R_W 4390 0U, // ADDQH_R_W_MMR2 4391 0U, // ADDQH_W 4392 0U, // ADDQH_W_MMR2 4393 0U, // ADDQ_PH 4394 0U, // ADDQ_PH_MM 4395 0U, // ADDQ_S_PH 4396 0U, // ADDQ_S_PH_MM 4397 0U, // ADDQ_S_W 4398 0U, // ADDQ_S_W_MM 4399 0U, // ADDSC 4400 0U, // ADDSC_MM 4401 0U, // ADDS_A_B 4402 0U, // ADDS_A_D 4403 0U, // ADDS_A_H 4404 0U, // ADDS_A_W 4405 0U, // ADDS_S_B 4406 0U, // ADDS_S_D 4407 0U, // ADDS_S_H 4408 0U, // ADDS_S_W 4409 0U, // ADDS_U_B 4410 0U, // ADDS_U_D 4411 0U, // ADDS_U_H 4412 0U, // ADDS_U_W 4413 0U, // ADDU16_MM 4414 0U, // ADDU16_MMR6 4415 0U, // ADDUH_QB 4416 0U, // ADDUH_QB_MMR2 4417 0U, // ADDUH_R_QB 4418 0U, // ADDUH_R_QB_MMR2 4419 0U, // ADDU_MMR6 4420 0U, // ADDU_PH 4421 0U, // ADDU_PH_MMR2 4422 0U, // ADDU_QB 4423 0U, // ADDU_QB_MM 4424 0U, // ADDU_S_PH 4425 0U, // ADDU_S_PH_MMR2 4426 0U, // ADDU_S_QB 4427 0U, // ADDU_S_QB_MM 4428 4U, // ADDVI_B 4429 4U, // ADDVI_D 4430 4U, // ADDVI_H 4431 4U, // ADDVI_W 4432 0U, // ADDV_B 4433 0U, // ADDV_D 4434 0U, // ADDV_H 4435 0U, // ADDV_W 4436 0U, // ADDWC 4437 0U, // ADDWC_MM 4438 0U, // ADD_A_B 4439 0U, // ADD_A_D 4440 0U, // ADD_A_H 4441 0U, // ADD_A_W 4442 0U, // ADD_MM 4443 0U, // ADD_MMR6 4444 0U, // ADDi 4445 0U, // ADDi_MM 4446 0U, // ADDiu 4447 0U, // ADDiu_MM 4448 0U, // ADDu 4449 0U, // ADDu_MM 4450 64U, // ALIGN 4451 64U, // ALIGN_MMR6 4452 0U, // ALUIPC 4453 0U, // ALUIPC_MMR6 4454 0U, // AND 4455 0U, // AND16_MM 4456 0U, // AND16_MMR6 4457 0U, // AND64 4458 0U, // ANDI16_MM 4459 0U, // ANDI16_MMR6 4460 6U, // ANDI_B 4461 8U, // ANDI_MMR6 4462 0U, // AND_MM 4463 0U, // AND_MMR6 4464 0U, // AND_V 4465 8U, // ANDi 4466 8U, // ANDi64 4467 8U, // ANDi_MM 4468 4U, // APPEND 4469 4U, // APPEND_MMR2 4470 0U, // ASUB_S_B 4471 0U, // ASUB_S_D 4472 0U, // ASUB_S_H 4473 0U, // ASUB_S_W 4474 0U, // ASUB_U_B 4475 0U, // ASUB_U_D 4476 0U, // ASUB_U_H 4477 0U, // ASUB_U_W 4478 8U, // AUI 4479 0U, // AUIPC 4480 0U, // AUIPC_MMR6 4481 8U, // AUI_MMR6 4482 0U, // AVER_S_B 4483 0U, // AVER_S_D 4484 0U, // AVER_S_H 4485 0U, // AVER_S_W 4486 0U, // AVER_U_B 4487 0U, // AVER_U_D 4488 0U, // AVER_U_H 4489 0U, // AVER_U_W 4490 0U, // AVE_S_B 4491 0U, // AVE_S_D 4492 0U, // AVE_S_H 4493 0U, // AVE_S_W 4494 0U, // AVE_U_B 4495 0U, // AVE_U_D 4496 0U, // AVE_U_H 4497 0U, // AVE_U_W 4498 0U, // AddiuRxImmX16 4499 0U, // AddiuRxPcImmX16 4500 0U, // AddiuRxRxImm16 4501 0U, // AddiuRxRxImmX16 4502 0U, // AddiuRxRyOffMemX16 4503 0U, // AddiuSpImm16 4504 0U, // AddiuSpImmX16 4505 0U, // AdduRxRyRz16 4506 0U, // AndRxRxRy16 4507 0U, // B16_MM 4508 0U, // BADDu 4509 0U, // BAL 4510 0U, // BALC 4511 0U, // BALC_MMR6 4512 10U, // BALIGN 4513 10U, // BALIGN_MMR2 4514 0U, // BBIT0 4515 0U, // BBIT032 4516 0U, // BBIT1 4517 0U, // BBIT132 4518 0U, // BC 4519 0U, // BC16_MMR6 4520 0U, // BC1EQZ 4521 0U, // BC1EQZC_MMR6 4522 0U, // BC1F 4523 0U, // BC1FL 4524 0U, // BC1F_MM 4525 0U, // BC1NEZ 4526 0U, // BC1NEZC_MMR6 4527 0U, // BC1T 4528 0U, // BC1TL 4529 0U, // BC1T_MM 4530 0U, // BC2EQZ 4531 0U, // BC2EQZC_MMR6 4532 0U, // BC2NEZ 4533 0U, // BC2NEZC_MMR6 4534 2U, // BCLRI_B 4535 12U, // BCLRI_D 4536 14U, // BCLRI_H 4537 4U, // BCLRI_W 4538 0U, // BCLR_B 4539 0U, // BCLR_D 4540 0U, // BCLR_H 4541 0U, // BCLR_W 4542 0U, // BC_MMR6 4543 0U, // BEQ 4544 0U, // BEQ64 4545 0U, // BEQC 4546 0U, // BEQC64 4547 0U, // BEQC_MMR6 4548 0U, // BEQL 4549 0U, // BEQZ16_MM 4550 0U, // BEQZALC 4551 0U, // BEQZALC_MMR6 4552 0U, // BEQZC 4553 0U, // BEQZC16_MMR6 4554 0U, // BEQZC64 4555 0U, // BEQZC_MM 4556 0U, // BEQZC_MMR6 4557 0U, // BEQ_MM 4558 0U, // BGEC 4559 0U, // BGEC64 4560 0U, // BGEC_MMR6 4561 0U, // BGEUC 4562 0U, // BGEUC64 4563 0U, // BGEUC_MMR6 4564 0U, // BGEZ 4565 0U, // BGEZ64 4566 0U, // BGEZAL 4567 0U, // BGEZALC 4568 0U, // BGEZALC_MMR6 4569 0U, // BGEZALL 4570 0U, // BGEZALS_MM 4571 0U, // BGEZAL_MM 4572 0U, // BGEZC 4573 0U, // BGEZC64 4574 0U, // BGEZC_MMR6 4575 0U, // BGEZL 4576 0U, // BGEZ_MM 4577 0U, // BGTZ 4578 0U, // BGTZ64 4579 0U, // BGTZALC 4580 0U, // BGTZALC_MMR6 4581 0U, // BGTZC 4582 0U, // BGTZC64 4583 0U, // BGTZC_MMR6 4584 0U, // BGTZL 4585 0U, // BGTZ_MM 4586 16U, // BINSLI_B 4587 18U, // BINSLI_D 4588 20U, // BINSLI_H 4589 22U, // BINSLI_W 4590 24U, // BINSL_B 4591 24U, // BINSL_D 4592 24U, // BINSL_H 4593 24U, // BINSL_W 4594 16U, // BINSRI_B 4595 18U, // BINSRI_D 4596 20U, // BINSRI_H 4597 22U, // BINSRI_W 4598 24U, // BINSR_B 4599 24U, // BINSR_D 4600 24U, // BINSR_H 4601 24U, // BINSR_W 4602 0U, // BITREV 4603 0U, // BITREV_MM 4604 0U, // BITSWAP 4605 0U, // BITSWAP_MMR6 4606 0U, // BLEZ 4607 0U, // BLEZ64 4608 0U, // BLEZALC 4609 0U, // BLEZALC_MMR6 4610 0U, // BLEZC 4611 0U, // BLEZC64 4612 0U, // BLEZC_MMR6 4613 0U, // BLEZL 4614 0U, // BLEZ_MM 4615 0U, // BLTC 4616 0U, // BLTC64 4617 0U, // BLTC_MMR6 4618 0U, // BLTUC 4619 0U, // BLTUC64 4620 0U, // BLTUC_MMR6 4621 0U, // BLTZ 4622 0U, // BLTZ64 4623 0U, // BLTZAL 4624 0U, // BLTZALC 4625 0U, // BLTZALC_MMR6 4626 0U, // BLTZALL 4627 0U, // BLTZALS_MM 4628 0U, // BLTZAL_MM 4629 0U, // BLTZC 4630 0U, // BLTZC64 4631 0U, // BLTZC_MMR6 4632 0U, // BLTZL 4633 0U, // BLTZ_MM 4634 26U, // BMNZI_B 4635 24U, // BMNZ_V 4636 26U, // BMZI_B 4637 24U, // BMZ_V 4638 0U, // BNE 4639 0U, // BNE64 4640 0U, // BNEC 4641 0U, // BNEC64 4642 0U, // BNEC_MMR6 4643 2U, // BNEGI_B 4644 12U, // BNEGI_D 4645 14U, // BNEGI_H 4646 4U, // BNEGI_W 4647 0U, // BNEG_B 4648 0U, // BNEG_D 4649 0U, // BNEG_H 4650 0U, // BNEG_W 4651 0U, // BNEL 4652 0U, // BNEZ16_MM 4653 0U, // BNEZALC 4654 0U, // BNEZALC_MMR6 4655 0U, // BNEZC 4656 0U, // BNEZC16_MMR6 4657 0U, // BNEZC64 4658 0U, // BNEZC_MM 4659 0U, // BNEZC_MMR6 4660 0U, // BNE_MM 4661 0U, // BNVC 4662 0U, // BNVC_MMR6 4663 0U, // BNZ_B 4664 0U, // BNZ_D 4665 0U, // BNZ_H 4666 0U, // BNZ_V 4667 0U, // BNZ_W 4668 0U, // BOVC 4669 0U, // BOVC_MMR6 4670 0U, // BPOSGE32 4671 0U, // BPOSGE32C_MMR3 4672 0U, // BPOSGE32_MM 4673 0U, // BREAK 4674 0U, // BREAK16_MM 4675 0U, // BREAK16_MMR6 4676 0U, // BREAK_MM 4677 0U, // BREAK_MMR6 4678 26U, // BSELI_B 4679 24U, // BSEL_V 4680 2U, // BSETI_B 4681 12U, // BSETI_D 4682 14U, // BSETI_H 4683 4U, // BSETI_W 4684 0U, // BSET_B 4685 0U, // BSET_D 4686 0U, // BSET_H 4687 0U, // BSET_W 4688 0U, // BZ_B 4689 0U, // BZ_D 4690 0U, // BZ_H 4691 0U, // BZ_V 4692 0U, // BZ_W 4693 0U, // BeqzRxImm16 4694 0U, // BeqzRxImmX16 4695 0U, // Bimm16 4696 0U, // BimmX16 4697 0U, // BnezRxImm16 4698 0U, // BnezRxImmX16 4699 0U, // Break16 4700 0U, // Bteqz16 4701 0U, // BteqzX16 4702 0U, // Btnez16 4703 0U, // BtnezX16 4704 0U, // CACHE 4705 0U, // CACHEE 4706 0U, // CACHEE_MM 4707 0U, // CACHE_MM 4708 0U, // CACHE_MMR6 4709 0U, // CACHE_R6 4710 0U, // CEIL_L_D64 4711 0U, // CEIL_L_D_MMR6 4712 0U, // CEIL_L_S 4713 0U, // CEIL_L_S_MMR6 4714 0U, // CEIL_W_D32 4715 0U, // CEIL_W_D64 4716 0U, // CEIL_W_D_MMR6 4717 0U, // CEIL_W_MM 4718 0U, // CEIL_W_S 4719 0U, // CEIL_W_S_MM 4720 0U, // CEIL_W_S_MMR6 4721 0U, // CEQI_B 4722 0U, // CEQI_D 4723 0U, // CEQI_H 4724 0U, // CEQI_W 4725 0U, // CEQ_B 4726 0U, // CEQ_D 4727 0U, // CEQ_H 4728 0U, // CEQ_W 4729 0U, // CFC1 4730 0U, // CFC1_MM 4731 0U, // CFC2_MM 4732 0U, // CFCMSA 4733 580U, // CINS 4734 580U, // CINS32 4735 580U, // CINS64_32 4736 580U, // CINS_i32 4737 0U, // CLASS_D 4738 0U, // CLASS_D_MMR6 4739 0U, // CLASS_S 4740 0U, // CLASS_S_MMR6 4741 0U, // CLEI_S_B 4742 0U, // CLEI_S_D 4743 0U, // CLEI_S_H 4744 0U, // CLEI_S_W 4745 4U, // CLEI_U_B 4746 4U, // CLEI_U_D 4747 4U, // CLEI_U_H 4748 4U, // CLEI_U_W 4749 0U, // CLE_S_B 4750 0U, // CLE_S_D 4751 0U, // CLE_S_H 4752 0U, // CLE_S_W 4753 0U, // CLE_U_B 4754 0U, // CLE_U_D 4755 0U, // CLE_U_H 4756 0U, // CLE_U_W 4757 0U, // CLO 4758 0U, // CLO_MM 4759 0U, // CLO_MMR6 4760 0U, // CLO_R6 4761 0U, // CLTI_S_B 4762 0U, // CLTI_S_D 4763 0U, // CLTI_S_H 4764 0U, // CLTI_S_W 4765 4U, // CLTI_U_B 4766 4U, // CLTI_U_D 4767 4U, // CLTI_U_H 4768 4U, // CLTI_U_W 4769 0U, // CLT_S_B 4770 0U, // CLT_S_D 4771 0U, // CLT_S_H 4772 0U, // CLT_S_W 4773 0U, // CLT_U_B 4774 0U, // CLT_U_D 4775 0U, // CLT_U_H 4776 0U, // CLT_U_W 4777 0U, // CLZ 4778 0U, // CLZ_MM 4779 0U, // CLZ_MMR6 4780 0U, // CLZ_R6 4781 0U, // CMPGDU_EQ_QB 4782 0U, // CMPGDU_EQ_QB_MMR2 4783 0U, // CMPGDU_LE_QB 4784 0U, // CMPGDU_LE_QB_MMR2 4785 0U, // CMPGDU_LT_QB 4786 0U, // CMPGDU_LT_QB_MMR2 4787 0U, // CMPGU_EQ_QB 4788 0U, // CMPGU_EQ_QB_MM 4789 0U, // CMPGU_LE_QB 4790 0U, // CMPGU_LE_QB_MM 4791 0U, // CMPGU_LT_QB 4792 0U, // CMPGU_LT_QB_MM 4793 0U, // CMPU_EQ_QB 4794 0U, // CMPU_EQ_QB_MM 4795 0U, // CMPU_LE_QB 4796 0U, // CMPU_LE_QB_MM 4797 0U, // CMPU_LT_QB 4798 0U, // CMPU_LT_QB_MM 4799 0U, // CMP_AF_D_MMR6 4800 0U, // CMP_AF_S_MMR6 4801 0U, // CMP_EQ_D 4802 0U, // CMP_EQ_D_MMR6 4803 0U, // CMP_EQ_PH 4804 0U, // CMP_EQ_PH_MM 4805 0U, // CMP_EQ_S 4806 0U, // CMP_EQ_S_MMR6 4807 0U, // CMP_F_D 4808 0U, // CMP_F_S 4809 0U, // CMP_LE_D 4810 0U, // CMP_LE_D_MMR6 4811 0U, // CMP_LE_PH 4812 0U, // CMP_LE_PH_MM 4813 0U, // CMP_LE_S 4814 0U, // CMP_LE_S_MMR6 4815 0U, // CMP_LT_D 4816 0U, // CMP_LT_D_MMR6 4817 0U, // CMP_LT_PH 4818 0U, // CMP_LT_PH_MM 4819 0U, // CMP_LT_S 4820 0U, // CMP_LT_S_MMR6 4821 0U, // CMP_SAF_D 4822 0U, // CMP_SAF_D_MMR6 4823 0U, // CMP_SAF_S 4824 0U, // CMP_SAF_S_MMR6 4825 0U, // CMP_SEQ_D 4826 0U, // CMP_SEQ_D_MMR6 4827 0U, // CMP_SEQ_S 4828 0U, // CMP_SEQ_S_MMR6 4829 0U, // CMP_SLE_D 4830 0U, // CMP_SLE_D_MMR6 4831 0U, // CMP_SLE_S 4832 0U, // CMP_SLE_S_MMR6 4833 0U, // CMP_SLT_D 4834 0U, // CMP_SLT_D_MMR6 4835 0U, // CMP_SLT_S 4836 0U, // CMP_SLT_S_MMR6 4837 0U, // CMP_SUEQ_D 4838 0U, // CMP_SUEQ_D_MMR6 4839 0U, // CMP_SUEQ_S 4840 0U, // CMP_SUEQ_S_MMR6 4841 0U, // CMP_SULE_D 4842 0U, // CMP_SULE_D_MMR6 4843 0U, // CMP_SULE_S 4844 0U, // CMP_SULE_S_MMR6 4845 0U, // CMP_SULT_D 4846 0U, // CMP_SULT_D_MMR6 4847 0U, // CMP_SULT_S 4848 0U, // CMP_SULT_S_MMR6 4849 0U, // CMP_SUN_D 4850 0U, // CMP_SUN_D_MMR6 4851 0U, // CMP_SUN_S 4852 0U, // CMP_SUN_S_MMR6 4853 0U, // CMP_UEQ_D 4854 0U, // CMP_UEQ_D_MMR6 4855 0U, // CMP_UEQ_S 4856 0U, // CMP_UEQ_S_MMR6 4857 0U, // CMP_ULE_D 4858 0U, // CMP_ULE_D_MMR6 4859 0U, // CMP_ULE_S 4860 0U, // CMP_ULE_S_MMR6 4861 0U, // CMP_ULT_D 4862 0U, // CMP_ULT_D_MMR6 4863 0U, // CMP_ULT_S 4864 0U, // CMP_ULT_S_MMR6 4865 0U, // CMP_UN_D 4866 0U, // CMP_UN_D_MMR6 4867 0U, // CMP_UN_S 4868 0U, // CMP_UN_S_MMR6 4869 142U, // COPY_S_B 4870 156U, // COPY_S_D 4871 130U, // COPY_S_H 4872 138U, // COPY_S_W 4873 142U, // COPY_U_B 4874 130U, // COPY_U_H 4875 138U, // COPY_U_W 4876 0U, // CRC32B 4877 0U, // CRC32CB 4878 0U, // CRC32CD 4879 0U, // CRC32CH 4880 0U, // CRC32CW 4881 0U, // CRC32D 4882 0U, // CRC32H 4883 0U, // CRC32W 4884 0U, // CTC1 4885 0U, // CTC1_MM 4886 0U, // CTC2_MM 4887 0U, // CTCMSA 4888 0U, // CVT_D32_S 4889 0U, // CVT_D32_S_MM 4890 0U, // CVT_D32_W 4891 0U, // CVT_D32_W_MM 4892 0U, // CVT_D64_L 4893 0U, // CVT_D64_S 4894 0U, // CVT_D64_S_MM 4895 0U, // CVT_D64_W 4896 0U, // CVT_D64_W_MM 4897 0U, // CVT_D_L_MMR6 4898 0U, // CVT_L_D64 4899 0U, // CVT_L_D64_MM 4900 0U, // CVT_L_D_MMR6 4901 0U, // CVT_L_S 4902 0U, // CVT_L_S_MM 4903 0U, // CVT_L_S_MMR6 4904 0U, // CVT_S_D32 4905 0U, // CVT_S_D32_MM 4906 0U, // CVT_S_D64 4907 0U, // CVT_S_D64_MM 4908 0U, // CVT_S_L 4909 0U, // CVT_S_L_MMR6 4910 0U, // CVT_S_W 4911 0U, // CVT_S_W_MM 4912 0U, // CVT_S_W_MMR6 4913 0U, // CVT_W_D32 4914 0U, // CVT_W_D32_MM 4915 0U, // CVT_W_D64 4916 0U, // CVT_W_D64_MM 4917 0U, // CVT_W_S 4918 0U, // CVT_W_S_MM 4919 0U, // CVT_W_S_MMR6 4920 0U, // C_EQ_D32 4921 0U, // C_EQ_D32_MM 4922 0U, // C_EQ_D64 4923 0U, // C_EQ_D64_MM 4924 0U, // C_EQ_S 4925 0U, // C_EQ_S_MM 4926 0U, // C_F_D32 4927 0U, // C_F_D32_MM 4928 0U, // C_F_D64 4929 0U, // C_F_D64_MM 4930 0U, // C_F_S 4931 0U, // C_F_S_MM 4932 0U, // C_LE_D32 4933 0U, // C_LE_D32_MM 4934 0U, // C_LE_D64 4935 0U, // C_LE_D64_MM 4936 0U, // C_LE_S 4937 0U, // C_LE_S_MM 4938 0U, // C_LT_D32 4939 0U, // C_LT_D32_MM 4940 0U, // C_LT_D64 4941 0U, // C_LT_D64_MM 4942 0U, // C_LT_S 4943 0U, // C_LT_S_MM 4944 0U, // C_NGE_D32 4945 0U, // C_NGE_D32_MM 4946 0U, // C_NGE_D64 4947 0U, // C_NGE_D64_MM 4948 0U, // C_NGE_S 4949 0U, // C_NGE_S_MM 4950 0U, // C_NGLE_D32 4951 0U, // C_NGLE_D32_MM 4952 0U, // C_NGLE_D64 4953 0U, // C_NGLE_D64_MM 4954 0U, // C_NGLE_S 4955 0U, // C_NGLE_S_MM 4956 0U, // C_NGL_D32 4957 0U, // C_NGL_D32_MM 4958 0U, // C_NGL_D64 4959 0U, // C_NGL_D64_MM 4960 0U, // C_NGL_S 4961 0U, // C_NGL_S_MM 4962 0U, // C_NGT_D32 4963 0U, // C_NGT_D32_MM 4964 0U, // C_NGT_D64 4965 0U, // C_NGT_D64_MM 4966 0U, // C_NGT_S 4967 0U, // C_NGT_S_MM 4968 0U, // C_OLE_D32 4969 0U, // C_OLE_D32_MM 4970 0U, // C_OLE_D64 4971 0U, // C_OLE_D64_MM 4972 0U, // C_OLE_S 4973 0U, // C_OLE_S_MM 4974 0U, // C_OLT_D32 4975 0U, // C_OLT_D32_MM 4976 0U, // C_OLT_D64 4977 0U, // C_OLT_D64_MM 4978 0U, // C_OLT_S 4979 0U, // C_OLT_S_MM 4980 0U, // C_SEQ_D32 4981 0U, // C_SEQ_D32_MM 4982 0U, // C_SEQ_D64 4983 0U, // C_SEQ_D64_MM 4984 0U, // C_SEQ_S 4985 0U, // C_SEQ_S_MM 4986 0U, // C_SF_D32 4987 0U, // C_SF_D32_MM 4988 0U, // C_SF_D64 4989 0U, // C_SF_D64_MM 4990 0U, // C_SF_S 4991 0U, // C_SF_S_MM 4992 0U, // C_UEQ_D32 4993 0U, // C_UEQ_D32_MM 4994 0U, // C_UEQ_D64 4995 0U, // C_UEQ_D64_MM 4996 0U, // C_UEQ_S 4997 0U, // C_UEQ_S_MM 4998 0U, // C_ULE_D32 4999 0U, // C_ULE_D32_MM 5000 0U, // C_ULE_D64 5001 0U, // C_ULE_D64_MM 5002 0U, // C_ULE_S 5003 0U, // C_ULE_S_MM 5004 0U, // C_ULT_D32 5005 0U, // C_ULT_D32_MM 5006 0U, // C_ULT_D64 5007 0U, // C_ULT_D64_MM 5008 0U, // C_ULT_S 5009 0U, // C_ULT_S_MM 5010 0U, // C_UN_D32 5011 0U, // C_UN_D32_MM 5012 0U, // C_UN_D64 5013 0U, // C_UN_D64_MM 5014 0U, // C_UN_S 5015 0U, // C_UN_S_MM 5016 0U, // CmpRxRy16 5017 0U, // CmpiRxImm16 5018 0U, // CmpiRxImmX16 5019 0U, // DADD 5020 0U, // DADDi 5021 0U, // DADDiu 5022 0U, // DADDu 5023 8U, // DAHI 5024 1088U, // DALIGN 5025 8U, // DATI 5026 8U, // DAUI 5027 0U, // DBITSWAP 5028 0U, // DCLO 5029 0U, // DCLO_R6 5030 0U, // DCLZ 5031 0U, // DCLZ_R6 5032 0U, // DDIV 5033 0U, // DDIVU 5034 0U, // DERET 5035 0U, // DERET_MM 5036 0U, // DERET_MMR6 5037 1612U, // DEXT 5038 2124U, // DEXT64_32 5039 2628U, // DEXTM 5040 222U, // DEXTU 5041 0U, // DI 5042 3148U, // DINS 5043 3652U, // DINSM 5044 286U, // DINSU 5045 0U, // DIV 5046 0U, // DIVU 5047 0U, // DIVU_MMR6 5048 0U, // DIV_MMR6 5049 0U, // DIV_S_B 5050 0U, // DIV_S_D 5051 0U, // DIV_S_H 5052 0U, // DIV_S_W 5053 0U, // DIV_U_B 5054 0U, // DIV_U_D 5055 0U, // DIV_U_H 5056 0U, // DIV_U_W 5057 0U, // DI_MM 5058 0U, // DI_MMR6 5059 4160U, // DLSA 5060 4160U, // DLSA_R6 5061 2U, // DMFC0 5062 0U, // DMFC1 5063 2U, // DMFC2 5064 0U, // DMFC2_OCTEON 5065 2U, // DMFGC0 5066 0U, // DMOD 5067 0U, // DMODU 5068 0U, // DMT 5069 0U, // DMTC0 5070 0U, // DMTC1 5071 0U, // DMTC2 5072 0U, // DMTC2_OCTEON 5073 0U, // DMTGC0 5074 0U, // DMUH 5075 0U, // DMUHU 5076 0U, // DMUL 5077 0U, // DMULT 5078 0U, // DMULTu 5079 0U, // DMULU 5080 0U, // DMUL_R6 5081 0U, // DOTP_S_D 5082 0U, // DOTP_S_H 5083 0U, // DOTP_S_W 5084 0U, // DOTP_U_D 5085 0U, // DOTP_U_H 5086 0U, // DOTP_U_W 5087 24U, // DPADD_S_D 5088 24U, // DPADD_S_H 5089 24U, // DPADD_S_W 5090 24U, // DPADD_U_D 5091 24U, // DPADD_U_H 5092 24U, // DPADD_U_W 5093 0U, // DPAQX_SA_W_PH 5094 0U, // DPAQX_SA_W_PH_MMR2 5095 0U, // DPAQX_S_W_PH 5096 0U, // DPAQX_S_W_PH_MMR2 5097 0U, // DPAQ_SA_L_W 5098 0U, // DPAQ_SA_L_W_MM 5099 0U, // DPAQ_S_W_PH 5100 0U, // DPAQ_S_W_PH_MM 5101 0U, // DPAU_H_QBL 5102 0U, // DPAU_H_QBL_MM 5103 0U, // DPAU_H_QBR 5104 0U, // DPAU_H_QBR_MM 5105 0U, // DPAX_W_PH 5106 0U, // DPAX_W_PH_MMR2 5107 0U, // DPA_W_PH 5108 0U, // DPA_W_PH_MMR2 5109 0U, // DPOP 5110 0U, // DPSQX_SA_W_PH 5111 0U, // DPSQX_SA_W_PH_MMR2 5112 0U, // DPSQX_S_W_PH 5113 0U, // DPSQX_S_W_PH_MMR2 5114 0U, // DPSQ_SA_L_W 5115 0U, // DPSQ_SA_L_W_MM 5116 0U, // DPSQ_S_W_PH 5117 0U, // DPSQ_S_W_PH_MM 5118 24U, // DPSUB_S_D 5119 24U, // DPSUB_S_H 5120 24U, // DPSUB_S_W 5121 24U, // DPSUB_U_D 5122 24U, // DPSUB_U_H 5123 24U, // DPSUB_U_W 5124 0U, // DPSU_H_QBL 5125 0U, // DPSU_H_QBL_MM 5126 0U, // DPSU_H_QBR 5127 0U, // DPSU_H_QBR_MM 5128 0U, // DPSX_W_PH 5129 0U, // DPSX_W_PH_MMR2 5130 0U, // DPS_W_PH 5131 0U, // DPS_W_PH_MMR2 5132 12U, // DROTR 5133 4U, // DROTR32 5134 0U, // DROTRV 5135 0U, // DSBH 5136 0U, // DSDIV 5137 0U, // DSHD 5138 12U, // DSLL 5139 4U, // DSLL32 5140 0U, // DSLL64_32 5141 0U, // DSLLV 5142 12U, // DSRA 5143 4U, // DSRA32 5144 0U, // DSRAV 5145 12U, // DSRL 5146 4U, // DSRL32 5147 0U, // DSRLV 5148 0U, // DSUB 5149 0U, // DSUBu 5150 0U, // DUDIV 5151 0U, // DVP 5152 0U, // DVPE 5153 0U, // DVP_MMR6 5154 0U, // DivRxRy16 5155 0U, // DivuRxRy16 5156 0U, // EHB 5157 0U, // EHB_MM 5158 0U, // EHB_MMR6 5159 0U, // EI 5160 0U, // EI_MM 5161 0U, // EI_MMR6 5162 0U, // EMT 5163 0U, // ERET 5164 0U, // ERETNC 5165 0U, // ERETNC_MMR6 5166 0U, // ERET_MM 5167 0U, // ERET_MMR6 5168 0U, // EVP 5169 0U, // EVPE 5170 0U, // EVP_MMR6 5171 2116U, // EXT 5172 4U, // EXTP 5173 4U, // EXTPDP 5174 0U, // EXTPDPV 5175 0U, // EXTPDPV_MM 5176 4U, // EXTPDP_MM 5177 0U, // EXTPV 5178 0U, // EXTPV_MM 5179 4U, // EXTP_MM 5180 0U, // EXTRV_RS_W 5181 0U, // EXTRV_RS_W_MM 5182 0U, // EXTRV_R_W 5183 0U, // EXTRV_R_W_MM 5184 0U, // EXTRV_S_H 5185 0U, // EXTRV_S_H_MM 5186 0U, // EXTRV_W 5187 0U, // EXTRV_W_MM 5188 4U, // EXTR_RS_W 5189 4U, // EXTR_RS_W_MM 5190 4U, // EXTR_R_W 5191 4U, // EXTR_R_W_MM 5192 4U, // EXTR_S_H 5193 4U, // EXTR_S_H_MM 5194 4U, // EXTR_W 5195 4U, // EXTR_W_MM 5196 580U, // EXTS 5197 580U, // EXTS32 5198 2116U, // EXT_MM 5199 2116U, // EXT_MMR6 5200 0U, // FABS_D32 5201 0U, // FABS_D32_MM 5202 0U, // FABS_D64 5203 0U, // FABS_D64_MM 5204 0U, // FABS_S 5205 0U, // FABS_S_MM 5206 0U, // FADD_D 5207 0U, // FADD_D32 5208 0U, // FADD_D32_MM 5209 0U, // FADD_D64 5210 0U, // FADD_D64_MM 5211 0U, // FADD_S 5212 0U, // FADD_S_MM 5213 32U, // FADD_S_MMR6 5214 0U, // FADD_W 5215 0U, // FCAF_D 5216 0U, // FCAF_W 5217 0U, // FCEQ_D 5218 0U, // FCEQ_W 5219 0U, // FCLASS_D 5220 0U, // FCLASS_W 5221 0U, // FCLE_D 5222 0U, // FCLE_W 5223 0U, // FCLT_D 5224 0U, // FCLT_W 5225 0U, // FCMP_D32 5226 0U, // FCMP_D32_MM 5227 0U, // FCMP_D64 5228 0U, // FCMP_S32 5229 0U, // FCMP_S32_MM 5230 0U, // FCNE_D 5231 0U, // FCNE_W 5232 0U, // FCOR_D 5233 0U, // FCOR_W 5234 0U, // FCUEQ_D 5235 0U, // FCUEQ_W 5236 0U, // FCULE_D 5237 0U, // FCULE_W 5238 0U, // FCULT_D 5239 0U, // FCULT_W 5240 0U, // FCUNE_D 5241 0U, // FCUNE_W 5242 0U, // FCUN_D 5243 0U, // FCUN_W 5244 0U, // FDIV_D 5245 0U, // FDIV_D32 5246 0U, // FDIV_D32_MM 5247 0U, // FDIV_D64 5248 0U, // FDIV_D64_MM 5249 0U, // FDIV_S 5250 0U, // FDIV_S_MM 5251 32U, // FDIV_S_MMR6 5252 0U, // FDIV_W 5253 0U, // FEXDO_H 5254 0U, // FEXDO_W 5255 0U, // FEXP2_D 5256 0U, // FEXP2_W 5257 0U, // FEXUPL_D 5258 0U, // FEXUPL_W 5259 0U, // FEXUPR_D 5260 0U, // FEXUPR_W 5261 0U, // FFINT_S_D 5262 0U, // FFINT_S_W 5263 0U, // FFINT_U_D 5264 0U, // FFINT_U_W 5265 0U, // FFQL_D 5266 0U, // FFQL_W 5267 0U, // FFQR_D 5268 0U, // FFQR_W 5269 0U, // FILL_B 5270 0U, // FILL_D 5271 0U, // FILL_H 5272 0U, // FILL_W 5273 0U, // FLOG2_D 5274 0U, // FLOG2_W 5275 0U, // FLOOR_L_D64 5276 0U, // FLOOR_L_D_MMR6 5277 0U, // FLOOR_L_S 5278 0U, // FLOOR_L_S_MMR6 5279 0U, // FLOOR_W_D32 5280 0U, // FLOOR_W_D64 5281 0U, // FLOOR_W_D_MMR6 5282 0U, // FLOOR_W_MM 5283 0U, // FLOOR_W_S 5284 0U, // FLOOR_W_S_MM 5285 0U, // FLOOR_W_S_MMR6 5286 24U, // FMADD_D 5287 24U, // FMADD_W 5288 0U, // FMAX_A_D 5289 0U, // FMAX_A_W 5290 0U, // FMAX_D 5291 0U, // FMAX_W 5292 0U, // FMIN_A_D 5293 0U, // FMIN_A_W 5294 0U, // FMIN_D 5295 0U, // FMIN_W 5296 0U, // FMOV_D32 5297 0U, // FMOV_D32_MM 5298 0U, // FMOV_D64 5299 0U, // FMOV_D64_MM 5300 0U, // FMOV_S 5301 0U, // FMOV_S_MM 5302 0U, // FMOV_S_MMR6 5303 24U, // FMSUB_D 5304 24U, // FMSUB_W 5305 0U, // FMUL_D 5306 0U, // FMUL_D32 5307 0U, // FMUL_D32_MM 5308 0U, // FMUL_D64 5309 0U, // FMUL_D64_MM 5310 0U, // FMUL_S 5311 0U, // FMUL_S_MM 5312 32U, // FMUL_S_MMR6 5313 0U, // FMUL_W 5314 0U, // FNEG_D32 5315 0U, // FNEG_D32_MM 5316 0U, // FNEG_D64 5317 0U, // FNEG_D64_MM 5318 0U, // FNEG_S 5319 0U, // FNEG_S_MM 5320 0U, // FNEG_S_MMR6 5321 0U, // FORK 5322 0U, // FRCP_D 5323 0U, // FRCP_W 5324 0U, // FRINT_D 5325 0U, // FRINT_W 5326 0U, // FRSQRT_D 5327 0U, // FRSQRT_W 5328 0U, // FSAF_D 5329 0U, // FSAF_W 5330 0U, // FSEQ_D 5331 0U, // FSEQ_W 5332 0U, // FSLE_D 5333 0U, // FSLE_W 5334 0U, // FSLT_D 5335 0U, // FSLT_W 5336 0U, // FSNE_D 5337 0U, // FSNE_W 5338 0U, // FSOR_D 5339 0U, // FSOR_W 5340 0U, // FSQRT_D 5341 0U, // FSQRT_D32 5342 0U, // FSQRT_D32_MM 5343 0U, // FSQRT_D64 5344 0U, // FSQRT_D64_MM 5345 0U, // FSQRT_S 5346 0U, // FSQRT_S_MM 5347 0U, // FSQRT_W 5348 0U, // FSUB_D 5349 0U, // FSUB_D32 5350 0U, // FSUB_D32_MM 5351 0U, // FSUB_D64 5352 0U, // FSUB_D64_MM 5353 0U, // FSUB_S 5354 0U, // FSUB_S_MM 5355 32U, // FSUB_S_MMR6 5356 0U, // FSUB_W 5357 0U, // FSUEQ_D 5358 0U, // FSUEQ_W 5359 0U, // FSULE_D 5360 0U, // FSULE_W 5361 0U, // FSULT_D 5362 0U, // FSULT_W 5363 0U, // FSUNE_D 5364 0U, // FSUNE_W 5365 0U, // FSUN_D 5366 0U, // FSUN_W 5367 0U, // FTINT_S_D 5368 0U, // FTINT_S_W 5369 0U, // FTINT_U_D 5370 0U, // FTINT_U_W 5371 0U, // FTQ_H 5372 0U, // FTQ_W 5373 0U, // FTRUNC_S_D 5374 0U, // FTRUNC_S_W 5375 0U, // FTRUNC_U_D 5376 0U, // FTRUNC_U_W 5377 0U, // GINVI 5378 0U, // GINVI_MMR6 5379 0U, // GINVT 5380 0U, // GINVT_MMR6 5381 0U, // HADD_S_D 5382 0U, // HADD_S_H 5383 0U, // HADD_S_W 5384 0U, // HADD_U_D 5385 0U, // HADD_U_H 5386 0U, // HADD_U_W 5387 0U, // HSUB_S_D 5388 0U, // HSUB_S_H 5389 0U, // HSUB_S_W 5390 0U, // HSUB_U_D 5391 0U, // HSUB_U_H 5392 0U, // HSUB_U_W 5393 0U, // HYPCALL 5394 0U, // HYPCALL_MM 5395 0U, // ILVEV_B 5396 0U, // ILVEV_D 5397 0U, // ILVEV_H 5398 0U, // ILVEV_W 5399 0U, // ILVL_B 5400 0U, // ILVL_D 5401 0U, // ILVL_H 5402 0U, // ILVL_W 5403 0U, // ILVOD_B 5404 0U, // ILVOD_D 5405 0U, // ILVOD_H 5406 0U, // ILVOD_W 5407 0U, // ILVR_B 5408 0U, // ILVR_D 5409 0U, // ILVR_H 5410 0U, // ILVR_W 5411 3140U, // INS 5412 0U, // INSERT_B 5413 0U, // INSERT_D 5414 0U, // INSERT_H 5415 0U, // INSERT_W 5416 0U, // INSV 5417 0U, // INSVE_B 5418 0U, // INSVE_D 5419 0U, // INSVE_H 5420 0U, // INSVE_W 5421 0U, // INSV_MM 5422 3140U, // INS_MM 5423 3140U, // INS_MMR6 5424 0U, // J 5425 0U, // JAL 5426 0U, // JALR 5427 0U, // JALR16_MM 5428 0U, // JALR64 5429 0U, // JALRC16_MMR6 5430 0U, // JALRC_HB_MMR6 5431 0U, // JALRC_MMR6 5432 0U, // JALRS16_MM 5433 0U, // JALRS_MM 5434 0U, // JALR_HB 5435 0U, // JALR_HB64 5436 0U, // JALR_MM 5437 0U, // JALS_MM 5438 0U, // JALX 5439 0U, // JALX_MM 5440 0U, // JAL_MM 5441 0U, // JIALC 5442 0U, // JIALC64 5443 0U, // JIALC_MMR6 5444 0U, // JIC 5445 0U, // JIC64 5446 0U, // JIC_MMR6 5447 0U, // JR 5448 0U, // JR16_MM 5449 0U, // JR64 5450 0U, // JRADDIUSP 5451 0U, // JRC16_MM 5452 0U, // JRC16_MMR6 5453 0U, // JRCADDIUSP_MMR6 5454 0U, // JR_HB 5455 0U, // JR_HB64 5456 0U, // JR_HB64_R6 5457 0U, // JR_HB_R6 5458 0U, // JR_MM 5459 0U, // J_MM 5460 0U, // Jal16 5461 0U, // JalB16 5462 0U, // JrRa16 5463 0U, // JrcRa16 5464 0U, // JrcRx16 5465 0U, // JumpLinkReg16 5466 0U, // LB 5467 0U, // LB64 5468 0U, // LBE 5469 0U, // LBE_MM 5470 0U, // LBU16_MM 5471 0U, // LBUX 5472 0U, // LBUX_MM 5473 0U, // LBU_MMR6 5474 0U, // LB_MM 5475 0U, // LB_MMR6 5476 0U, // LBu 5477 0U, // LBu64 5478 0U, // LBuE 5479 0U, // LBuE_MM 5480 0U, // LBu_MM 5481 0U, // LD 5482 0U, // LDC1 5483 0U, // LDC164 5484 0U, // LDC1_D64_MMR6 5485 0U, // LDC1_MM 5486 0U, // LDC2 5487 0U, // LDC2_MMR6 5488 0U, // LDC2_R6 5489 0U, // LDC3 5490 0U, // LDI_B 5491 0U, // LDI_D 5492 0U, // LDI_H 5493 0U, // LDI_W 5494 0U, // LDL 5495 0U, // LDPC 5496 0U, // LDR 5497 0U, // LDXC1 5498 0U, // LDXC164 5499 0U, // LD_B 5500 0U, // LD_D 5501 0U, // LD_H 5502 0U, // LD_W 5503 0U, // LEA_ADDiu 5504 0U, // LEA_ADDiu64 5505 0U, // LEA_ADDiu_MM 5506 0U, // LH 5507 0U, // LH64 5508 0U, // LHE 5509 0U, // LHE_MM 5510 0U, // LHU16_MM 5511 0U, // LHX 5512 0U, // LHX_MM 5513 0U, // LH_MM 5514 0U, // LHu 5515 0U, // LHu64 5516 0U, // LHuE 5517 0U, // LHuE_MM 5518 0U, // LHu_MM 5519 0U, // LI16_MM 5520 0U, // LI16_MMR6 5521 0U, // LL 5522 0U, // LL64 5523 0U, // LL64_R6 5524 0U, // LLD 5525 0U, // LLD_R6 5526 0U, // LLE 5527 0U, // LLE_MM 5528 0U, // LL_MM 5529 0U, // LL_MMR6 5530 0U, // LL_R6 5531 4160U, // LSA 5532 0U, // LSA_MMR6 5533 4160U, // LSA_R6 5534 0U, // LUI_MMR6 5535 0U, // LUXC1 5536 0U, // LUXC164 5537 0U, // LUXC1_MM 5538 0U, // LUi 5539 0U, // LUi64 5540 0U, // LUi_MM 5541 0U, // LW 5542 0U, // LW16_MM 5543 0U, // LW64 5544 0U, // LWC1 5545 0U, // LWC1_MM 5546 0U, // LWC2 5547 0U, // LWC2_MMR6 5548 0U, // LWC2_R6 5549 0U, // LWC3 5550 0U, // LWDSP 5551 0U, // LWDSP_MM 5552 0U, // LWE 5553 0U, // LWE_MM 5554 0U, // LWGP_MM 5555 0U, // LWL 5556 0U, // LWL64 5557 0U, // LWLE 5558 0U, // LWLE_MM 5559 0U, // LWL_MM 5560 0U, // LWM16_MM 5561 0U, // LWM16_MMR6 5562 0U, // LWM32_MM 5563 0U, // LWPC 5564 0U, // LWPC_MMR6 5565 0U, // LWP_MM 5566 0U, // LWR 5567 0U, // LWR64 5568 0U, // LWRE 5569 0U, // LWRE_MM 5570 0U, // LWR_MM 5571 0U, // LWSP_MM 5572 0U, // LWUPC 5573 0U, // LWU_MM 5574 0U, // LWX 5575 0U, // LWXC1 5576 0U, // LWXC1_MM 5577 0U, // LWXS_MM 5578 0U, // LWX_MM 5579 0U, // LW_MM 5580 0U, // LW_MMR6 5581 0U, // LWu 5582 0U, // LbRxRyOffMemX16 5583 0U, // LbuRxRyOffMemX16 5584 0U, // LhRxRyOffMemX16 5585 0U, // LhuRxRyOffMemX16 5586 0U, // LiRxImm16 5587 0U, // LiRxImmAlignX16 5588 0U, // LiRxImmX16 5589 0U, // LwRxPcTcp16 5590 0U, // LwRxPcTcpX16 5591 0U, // LwRxRyOffMemX16 5592 0U, // LwRxSpImmX16 5593 0U, // MADD 5594 24U, // MADDF_D 5595 24U, // MADDF_D_MMR6 5596 24U, // MADDF_S 5597 24U, // MADDF_S_MMR6 5598 24U, // MADDR_Q_H 5599 24U, // MADDR_Q_W 5600 0U, // MADDU 5601 0U, // MADDU_DSP 5602 0U, // MADDU_DSP_MM 5603 0U, // MADDU_MM 5604 24U, // MADDV_B 5605 24U, // MADDV_D 5606 24U, // MADDV_H 5607 24U, // MADDV_W 5608 4672U, // MADD_D32 5609 4672U, // MADD_D32_MM 5610 4672U, // MADD_D64 5611 0U, // MADD_DSP 5612 0U, // MADD_DSP_MM 5613 0U, // MADD_MM 5614 24U, // MADD_Q_H 5615 24U, // MADD_Q_W 5616 4672U, // MADD_S 5617 4672U, // MADD_S_MM 5618 0U, // MAQ_SA_W_PHL 5619 0U, // MAQ_SA_W_PHL_MM 5620 0U, // MAQ_SA_W_PHR 5621 0U, // MAQ_SA_W_PHR_MM 5622 0U, // MAQ_S_W_PHL 5623 0U, // MAQ_S_W_PHL_MM 5624 0U, // MAQ_S_W_PHR 5625 0U, // MAQ_S_W_PHR_MM 5626 0U, // MAXA_D 5627 0U, // MAXA_D_MMR6 5628 0U, // MAXA_S 5629 0U, // MAXA_S_MMR6 5630 0U, // MAXI_S_B 5631 0U, // MAXI_S_D 5632 0U, // MAXI_S_H 5633 0U, // MAXI_S_W 5634 4U, // MAXI_U_B 5635 4U, // MAXI_U_D 5636 4U, // MAXI_U_H 5637 4U, // MAXI_U_W 5638 0U, // MAX_A_B 5639 0U, // MAX_A_D 5640 0U, // MAX_A_H 5641 0U, // MAX_A_W 5642 0U, // MAX_D 5643 0U, // MAX_D_MMR6 5644 0U, // MAX_S 5645 0U, // MAX_S_B 5646 0U, // MAX_S_D 5647 0U, // MAX_S_H 5648 0U, // MAX_S_MMR6 5649 0U, // MAX_S_W 5650 0U, // MAX_U_B 5651 0U, // MAX_U_D 5652 0U, // MAX_U_H 5653 0U, // MAX_U_W 5654 2U, // MFC0 5655 2U, // MFC0_MMR6 5656 0U, // MFC1 5657 0U, // MFC1_D64 5658 0U, // MFC1_MM 5659 0U, // MFC1_MMR6 5660 2U, // MFC2 5661 0U, // MFC2_MMR6 5662 2U, // MFGC0 5663 2U, // MFGC0_MM 5664 2U, // MFHC0_MMR6 5665 0U, // MFHC1_D32 5666 0U, // MFHC1_D32_MM 5667 0U, // MFHC1_D64 5668 0U, // MFHC1_D64_MM 5669 0U, // MFHC2_MMR6 5670 2U, // MFHGC0 5671 2U, // MFHGC0_MM 5672 0U, // MFHI 5673 0U, // MFHI16_MM 5674 0U, // MFHI64 5675 0U, // MFHI_DSP 5676 0U, // MFHI_DSP_MM 5677 0U, // MFHI_MM 5678 0U, // MFLO 5679 0U, // MFLO16_MM 5680 0U, // MFLO64 5681 0U, // MFLO_DSP 5682 0U, // MFLO_DSP_MM 5683 0U, // MFLO_MM 5684 9308U, // MFTR 5685 0U, // MINA_D 5686 0U, // MINA_D_MMR6 5687 0U, // MINA_S 5688 0U, // MINA_S_MMR6 5689 0U, // MINI_S_B 5690 0U, // MINI_S_D 5691 0U, // MINI_S_H 5692 0U, // MINI_S_W 5693 4U, // MINI_U_B 5694 4U, // MINI_U_D 5695 4U, // MINI_U_H 5696 4U, // MINI_U_W 5697 0U, // MIN_A_B 5698 0U, // MIN_A_D 5699 0U, // MIN_A_H 5700 0U, // MIN_A_W 5701 0U, // MIN_D 5702 0U, // MIN_D_MMR6 5703 0U, // MIN_S 5704 0U, // MIN_S_B 5705 0U, // MIN_S_D 5706 0U, // MIN_S_H 5707 0U, // MIN_S_MMR6 5708 0U, // MIN_S_W 5709 0U, // MIN_U_B 5710 0U, // MIN_U_D 5711 0U, // MIN_U_H 5712 0U, // MIN_U_W 5713 0U, // MOD 5714 0U, // MODSUB 5715 0U, // MODSUB_MM 5716 0U, // MODU 5717 0U, // MODU_MMR6 5718 0U, // MOD_MMR6 5719 0U, // MOD_S_B 5720 0U, // MOD_S_D 5721 0U, // MOD_S_H 5722 0U, // MOD_S_W 5723 0U, // MOD_U_B 5724 0U, // MOD_U_D 5725 0U, // MOD_U_H 5726 0U, // MOD_U_W 5727 0U, // MOVE16_MM 5728 0U, // MOVE16_MMR6 5729 1U, // MOVEP_MM 5730 1U, // MOVEP_MMR6 5731 0U, // MOVE_V 5732 0U, // MOVF_D32 5733 0U, // MOVF_D32_MM 5734 0U, // MOVF_D64 5735 0U, // MOVF_I 5736 0U, // MOVF_I64 5737 0U, // MOVF_I_MM 5738 0U, // MOVF_S 5739 0U, // MOVF_S_MM 5740 0U, // MOVN_I64_D64 5741 0U, // MOVN_I64_I 5742 0U, // MOVN_I64_I64 5743 0U, // MOVN_I64_S 5744 0U, // MOVN_I_D32 5745 0U, // MOVN_I_D32_MM 5746 0U, // MOVN_I_D64 5747 0U, // MOVN_I_I 5748 0U, // MOVN_I_I64 5749 0U, // MOVN_I_MM 5750 0U, // MOVN_I_S 5751 0U, // MOVN_I_S_MM 5752 0U, // MOVT_D32 5753 0U, // MOVT_D32_MM 5754 0U, // MOVT_D64 5755 0U, // MOVT_I 5756 0U, // MOVT_I64 5757 0U, // MOVT_I_MM 5758 0U, // MOVT_S 5759 0U, // MOVT_S_MM 5760 0U, // MOVZ_I64_D64 5761 0U, // MOVZ_I64_I 5762 0U, // MOVZ_I64_I64 5763 0U, // MOVZ_I64_S 5764 0U, // MOVZ_I_D32 5765 0U, // MOVZ_I_D32_MM 5766 0U, // MOVZ_I_D64 5767 0U, // MOVZ_I_I 5768 0U, // MOVZ_I_I64 5769 0U, // MOVZ_I_MM 5770 0U, // MOVZ_I_S 5771 0U, // MOVZ_I_S_MM 5772 0U, // MSUB 5773 24U, // MSUBF_D 5774 24U, // MSUBF_D_MMR6 5775 24U, // MSUBF_S 5776 24U, // MSUBF_S_MMR6 5777 24U, // MSUBR_Q_H 5778 24U, // MSUBR_Q_W 5779 0U, // MSUBU 5780 0U, // MSUBU_DSP 5781 0U, // MSUBU_DSP_MM 5782 0U, // MSUBU_MM 5783 24U, // MSUBV_B 5784 24U, // MSUBV_D 5785 24U, // MSUBV_H 5786 24U, // MSUBV_W 5787 4672U, // MSUB_D32 5788 4672U, // MSUB_D32_MM 5789 4672U, // MSUB_D64 5790 0U, // MSUB_DSP 5791 0U, // MSUB_DSP_MM 5792 0U, // MSUB_MM 5793 24U, // MSUB_Q_H 5794 24U, // MSUB_Q_W 5795 4672U, // MSUB_S 5796 4672U, // MSUB_S_MM 5797 0U, // MTC0 5798 0U, // MTC0_MMR6 5799 0U, // MTC1 5800 0U, // MTC1_D64 5801 0U, // MTC1_MM 5802 0U, // MTC1_MMR6 5803 0U, // MTC2 5804 0U, // MTC2_MMR6 5805 0U, // MTGC0 5806 0U, // MTGC0_MM 5807 0U, // MTHC0_MMR6 5808 0U, // MTHC1_D32 5809 0U, // MTHC1_D32_MM 5810 0U, // MTHC1_D64 5811 0U, // MTHC1_D64_MM 5812 0U, // MTHC2_MMR6 5813 0U, // MTHGC0 5814 0U, // MTHGC0_MM 5815 0U, // MTHI 5816 0U, // MTHI64 5817 0U, // MTHI_DSP 5818 0U, // MTHI_DSP_MM 5819 0U, // MTHI_MM 5820 0U, // MTHLIP 5821 0U, // MTHLIP_MM 5822 0U, // MTLO 5823 0U, // MTLO64 5824 0U, // MTLO_DSP 5825 0U, // MTLO_DSP_MM 5826 0U, // MTLO_MM 5827 0U, // MTM0 5828 0U, // MTM1 5829 0U, // MTM2 5830 0U, // MTP0 5831 0U, // MTP1 5832 0U, // MTP2 5833 1U, // MTTR 5834 0U, // MUH 5835 0U, // MUHU 5836 0U, // MUHU_MMR6 5837 0U, // MUH_MMR6 5838 0U, // MUL 5839 0U, // MULEQ_S_W_PHL 5840 0U, // MULEQ_S_W_PHL_MM 5841 0U, // MULEQ_S_W_PHR 5842 0U, // MULEQ_S_W_PHR_MM 5843 0U, // MULEU_S_PH_QBL 5844 0U, // MULEU_S_PH_QBL_MM 5845 0U, // MULEU_S_PH_QBR 5846 0U, // MULEU_S_PH_QBR_MM 5847 0U, // MULQ_RS_PH 5848 0U, // MULQ_RS_PH_MM 5849 0U, // MULQ_RS_W 5850 0U, // MULQ_RS_W_MMR2 5851 0U, // MULQ_S_PH 5852 0U, // MULQ_S_PH_MMR2 5853 0U, // MULQ_S_W 5854 0U, // MULQ_S_W_MMR2 5855 0U, // MULR_Q_H 5856 0U, // MULR_Q_W 5857 0U, // MULSAQ_S_W_PH 5858 0U, // MULSAQ_S_W_PH_MM 5859 0U, // MULSA_W_PH 5860 0U, // MULSA_W_PH_MMR2 5861 0U, // MULT 5862 0U, // MULTU_DSP 5863 0U, // MULTU_DSP_MM 5864 0U, // MULT_DSP 5865 0U, // MULT_DSP_MM 5866 0U, // MULT_MM 5867 0U, // MULTu 5868 0U, // MULTu_MM 5869 0U, // MULU 5870 0U, // MULU_MMR6 5871 0U, // MULV_B 5872 0U, // MULV_D 5873 0U, // MULV_H 5874 0U, // MULV_W 5875 0U, // MUL_MM 5876 0U, // MUL_MMR6 5877 0U, // MUL_PH 5878 0U, // MUL_PH_MMR2 5879 0U, // MUL_Q_H 5880 0U, // MUL_Q_W 5881 0U, // MUL_R6 5882 0U, // MUL_S_PH 5883 0U, // MUL_S_PH_MMR2 5884 0U, // Mfhi16 5885 0U, // Mflo16 5886 0U, // Move32R16 5887 0U, // MoveR3216 5888 0U, // NLOC_B 5889 0U, // NLOC_D 5890 0U, // NLOC_H 5891 0U, // NLOC_W 5892 0U, // NLZC_B 5893 0U, // NLZC_D 5894 0U, // NLZC_H 5895 0U, // NLZC_W 5896 4672U, // NMADD_D32 5897 4672U, // NMADD_D32_MM 5898 4672U, // NMADD_D64 5899 4672U, // NMADD_S 5900 4672U, // NMADD_S_MM 5901 4672U, // NMSUB_D32 5902 4672U, // NMSUB_D32_MM 5903 4672U, // NMSUB_D64 5904 4672U, // NMSUB_S 5905 4672U, // NMSUB_S_MM 5906 0U, // NOR 5907 0U, // NOR64 5908 6U, // NORI_B 5909 0U, // NOR_MM 5910 0U, // NOR_MMR6 5911 0U, // NOR_V 5912 0U, // NOT16_MM 5913 0U, // NOT16_MMR6 5914 0U, // NegRxRy16 5915 0U, // NotRxRy16 5916 0U, // OR 5917 0U, // OR16_MM 5918 0U, // OR16_MMR6 5919 0U, // OR64 5920 6U, // ORI_B 5921 8U, // ORI_MMR6 5922 0U, // OR_MM 5923 0U, // OR_MMR6 5924 0U, // OR_V 5925 8U, // ORi 5926 8U, // ORi64 5927 8U, // ORi_MM 5928 0U, // OrRxRxRy16 5929 0U, // PACKRL_PH 5930 0U, // PACKRL_PH_MM 5931 0U, // PAUSE 5932 0U, // PAUSE_MM 5933 0U, // PAUSE_MMR6 5934 0U, // PCKEV_B 5935 0U, // PCKEV_D 5936 0U, // PCKEV_H 5937 0U, // PCKEV_W 5938 0U, // PCKOD_B 5939 0U, // PCKOD_D 5940 0U, // PCKOD_H 5941 0U, // PCKOD_W 5942 0U, // PCNT_B 5943 0U, // PCNT_D 5944 0U, // PCNT_H 5945 0U, // PCNT_W 5946 0U, // PICK_PH 5947 0U, // PICK_PH_MM 5948 0U, // PICK_QB 5949 0U, // PICK_QB_MM 5950 0U, // POP 5951 0U, // PRECEQU_PH_QBL 5952 0U, // PRECEQU_PH_QBLA 5953 0U, // PRECEQU_PH_QBLA_MM 5954 0U, // PRECEQU_PH_QBL_MM 5955 0U, // PRECEQU_PH_QBR 5956 0U, // PRECEQU_PH_QBRA 5957 0U, // PRECEQU_PH_QBRA_MM 5958 0U, // PRECEQU_PH_QBR_MM 5959 0U, // PRECEQ_W_PHL 5960 0U, // PRECEQ_W_PHL_MM 5961 0U, // PRECEQ_W_PHR 5962 0U, // PRECEQ_W_PHR_MM 5963 0U, // PRECEU_PH_QBL 5964 0U, // PRECEU_PH_QBLA 5965 0U, // PRECEU_PH_QBLA_MM 5966 0U, // PRECEU_PH_QBL_MM 5967 0U, // PRECEU_PH_QBR 5968 0U, // PRECEU_PH_QBRA 5969 0U, // PRECEU_PH_QBRA_MM 5970 0U, // PRECEU_PH_QBR_MM 5971 0U, // PRECRQU_S_QB_PH 5972 0U, // PRECRQU_S_QB_PH_MM 5973 0U, // PRECRQ_PH_W 5974 0U, // PRECRQ_PH_W_MM 5975 0U, // PRECRQ_QB_PH 5976 0U, // PRECRQ_QB_PH_MM 5977 0U, // PRECRQ_RS_PH_W 5978 0U, // PRECRQ_RS_PH_W_MM 5979 0U, // PRECR_QB_PH 5980 0U, // PRECR_QB_PH_MMR2 5981 4U, // PRECR_SRA_PH_W 5982 4U, // PRECR_SRA_PH_W_MMR2 5983 4U, // PRECR_SRA_R_PH_W 5984 4U, // PRECR_SRA_R_PH_W_MMR2 5985 0U, // PREF 5986 0U, // PREFE 5987 0U, // PREFE_MM 5988 0U, // PREFX_MM 5989 0U, // PREF_MM 5990 0U, // PREF_MMR6 5991 0U, // PREF_R6 5992 4U, // PREPEND 5993 4U, // PREPEND_MMR2 5994 0U, // RADDU_W_QB 5995 0U, // RADDU_W_QB_MM 5996 0U, // RDDSP 5997 0U, // RDDSP_MM 5998 6U, // RDHWR 5999 6U, // RDHWR64 6000 6U, // RDHWR_MM 6001 2U, // RDHWR_MMR6 6002 0U, // RDPGPR_MMR6 6003 0U, // RECIP_D32 6004 0U, // RECIP_D32_MM 6005 0U, // RECIP_D64 6006 0U, // RECIP_D64_MM 6007 0U, // RECIP_S 6008 0U, // RECIP_S_MM 6009 0U, // REPLV_PH 6010 0U, // REPLV_PH_MM 6011 0U, // REPLV_QB 6012 0U, // REPLV_QB_MM 6013 0U, // REPL_PH 6014 0U, // REPL_PH_MM 6015 0U, // REPL_QB 6016 0U, // REPL_QB_MM 6017 0U, // RINT_D 6018 0U, // RINT_D_MMR6 6019 0U, // RINT_S 6020 0U, // RINT_S_MMR6 6021 4U, // ROTR 6022 0U, // ROTRV 6023 0U, // ROTRV_MM 6024 4U, // ROTR_MM 6025 0U, // ROUND_L_D64 6026 0U, // ROUND_L_D_MMR6 6027 0U, // ROUND_L_S 6028 0U, // ROUND_L_S_MMR6 6029 0U, // ROUND_W_D32 6030 0U, // ROUND_W_D64 6031 0U, // ROUND_W_D_MMR6 6032 0U, // ROUND_W_MM 6033 0U, // ROUND_W_S 6034 0U, // ROUND_W_S_MM 6035 0U, // ROUND_W_S_MMR6 6036 0U, // RSQRT_D32 6037 0U, // RSQRT_D32_MM 6038 0U, // RSQRT_D64 6039 0U, // RSQRT_D64_MM 6040 0U, // RSQRT_S 6041 0U, // RSQRT_S_MM 6042 0U, // Restore16 6043 0U, // RestoreX16 6044 2U, // SAT_S_B 6045 12U, // SAT_S_D 6046 14U, // SAT_S_H 6047 4U, // SAT_S_W 6048 2U, // SAT_U_B 6049 12U, // SAT_U_D 6050 14U, // SAT_U_H 6051 4U, // SAT_U_W 6052 0U, // SB 6053 0U, // SB16_MM 6054 0U, // SB16_MMR6 6055 0U, // SB64 6056 0U, // SBE 6057 0U, // SBE_MM 6058 0U, // SB_MM 6059 0U, // SB_MMR6 6060 0U, // SC 6061 0U, // SC64 6062 0U, // SC64_R6 6063 0U, // SCD 6064 0U, // SCD_R6 6065 0U, // SCE 6066 0U, // SCE_MM 6067 0U, // SC_MM 6068 0U, // SC_MMR6 6069 0U, // SC_R6 6070 0U, // SD 6071 0U, // SDBBP 6072 0U, // SDBBP16_MM 6073 0U, // SDBBP16_MMR6 6074 0U, // SDBBP_MM 6075 0U, // SDBBP_MMR6 6076 0U, // SDBBP_R6 6077 0U, // SDC1 6078 0U, // SDC164 6079 0U, // SDC1_D64_MMR6 6080 0U, // SDC1_MM 6081 0U, // SDC2 6082 0U, // SDC2_MMR6 6083 0U, // SDC2_R6 6084 0U, // SDC3 6085 0U, // SDIV 6086 0U, // SDIV_MM 6087 0U, // SDL 6088 0U, // SDR 6089 0U, // SDXC1 6090 0U, // SDXC164 6091 0U, // SEB 6092 0U, // SEB64 6093 0U, // SEB_MM 6094 0U, // SEH 6095 0U, // SEH64 6096 0U, // SEH_MM 6097 0U, // SELEQZ 6098 0U, // SELEQZ64 6099 0U, // SELEQZ_D 6100 0U, // SELEQZ_D_MMR6 6101 0U, // SELEQZ_MMR6 6102 0U, // SELEQZ_S 6103 0U, // SELEQZ_S_MMR6 6104 0U, // SELNEZ 6105 0U, // SELNEZ64 6106 0U, // SELNEZ_D 6107 0U, // SELNEZ_D_MMR6 6108 0U, // SELNEZ_MMR6 6109 0U, // SELNEZ_S 6110 0U, // SELNEZ_S_MMR6 6111 24U, // SEL_D 6112 24U, // SEL_D_MMR6 6113 24U, // SEL_S 6114 24U, // SEL_S_MMR6 6115 0U, // SEQ 6116 0U, // SEQi 6117 0U, // SH 6118 0U, // SH16_MM 6119 0U, // SH16_MMR6 6120 0U, // SH64 6121 0U, // SHE 6122 0U, // SHE_MM 6123 6U, // SHF_B 6124 6U, // SHF_H 6125 6U, // SHF_W 6126 0U, // SHILO 6127 0U, // SHILOV 6128 0U, // SHILOV_MM 6129 0U, // SHILO_MM 6130 0U, // SHLLV_PH 6131 0U, // SHLLV_PH_MM 6132 0U, // SHLLV_QB 6133 0U, // SHLLV_QB_MM 6134 0U, // SHLLV_S_PH 6135 0U, // SHLLV_S_PH_MM 6136 0U, // SHLLV_S_W 6137 0U, // SHLLV_S_W_MM 6138 14U, // SHLL_PH 6139 14U, // SHLL_PH_MM 6140 2U, // SHLL_QB 6141 2U, // SHLL_QB_MM 6142 14U, // SHLL_S_PH 6143 14U, // SHLL_S_PH_MM 6144 4U, // SHLL_S_W 6145 4U, // SHLL_S_W_MM 6146 0U, // SHRAV_PH 6147 0U, // SHRAV_PH_MM 6148 0U, // SHRAV_QB 6149 0U, // SHRAV_QB_MMR2 6150 0U, // SHRAV_R_PH 6151 0U, // SHRAV_R_PH_MM 6152 0U, // SHRAV_R_QB 6153 0U, // SHRAV_R_QB_MMR2 6154 0U, // SHRAV_R_W 6155 0U, // SHRAV_R_W_MM 6156 14U, // SHRA_PH 6157 14U, // SHRA_PH_MM 6158 2U, // SHRA_QB 6159 2U, // SHRA_QB_MMR2 6160 14U, // SHRA_R_PH 6161 14U, // SHRA_R_PH_MM 6162 2U, // SHRA_R_QB 6163 2U, // SHRA_R_QB_MMR2 6164 4U, // SHRA_R_W 6165 4U, // SHRA_R_W_MM 6166 0U, // SHRLV_PH 6167 0U, // SHRLV_PH_MMR2 6168 0U, // SHRLV_QB 6169 0U, // SHRLV_QB_MM 6170 14U, // SHRL_PH 6171 14U, // SHRL_PH_MMR2 6172 2U, // SHRL_QB 6173 2U, // SHRL_QB_MM 6174 0U, // SH_MM 6175 0U, // SH_MMR6 6176 148U, // SLDI_B 6177 34U, // SLDI_D 6178 144U, // SLDI_H 6179 36U, // SLDI_W 6180 152U, // SLD_B 6181 152U, // SLD_D 6182 152U, // SLD_H 6183 152U, // SLD_W 6184 4U, // SLL 6185 0U, // SLL16_MM 6186 0U, // SLL16_MMR6 6187 1U, // SLL64_32 6188 1U, // SLL64_64 6189 2U, // SLLI_B 6190 12U, // SLLI_D 6191 14U, // SLLI_H 6192 4U, // SLLI_W 6193 0U, // SLLV 6194 0U, // SLLV_MM 6195 0U, // SLL_B 6196 0U, // SLL_D 6197 0U, // SLL_H 6198 4U, // SLL_MM 6199 4U, // SLL_MMR6 6200 0U, // SLL_W 6201 0U, // SLT 6202 0U, // SLT64 6203 0U, // SLT_MM 6204 0U, // SLTi 6205 0U, // SLTi64 6206 0U, // SLTi_MM 6207 0U, // SLTiu 6208 0U, // SLTiu64 6209 0U, // SLTiu_MM 6210 0U, // SLTu 6211 0U, // SLTu64 6212 0U, // SLTu_MM 6213 0U, // SNE 6214 0U, // SNEi 6215 142U, // SPLATI_B 6216 156U, // SPLATI_D 6217 130U, // SPLATI_H 6218 138U, // SPLATI_W 6219 128U, // SPLAT_B 6220 128U, // SPLAT_D 6221 128U, // SPLAT_H 6222 128U, // SPLAT_W 6223 4U, // SRA 6224 2U, // SRAI_B 6225 12U, // SRAI_D 6226 14U, // SRAI_H 6227 4U, // SRAI_W 6228 2U, // SRARI_B 6229 12U, // SRARI_D 6230 14U, // SRARI_H 6231 4U, // SRARI_W 6232 0U, // SRAR_B 6233 0U, // SRAR_D 6234 0U, // SRAR_H 6235 0U, // SRAR_W 6236 0U, // SRAV 6237 0U, // SRAV_MM 6238 0U, // SRA_B 6239 0U, // SRA_D 6240 0U, // SRA_H 6241 4U, // SRA_MM 6242 0U, // SRA_W 6243 4U, // SRL 6244 0U, // SRL16_MM 6245 0U, // SRL16_MMR6 6246 2U, // SRLI_B 6247 12U, // SRLI_D 6248 14U, // SRLI_H 6249 4U, // SRLI_W 6250 2U, // SRLRI_B 6251 12U, // SRLRI_D 6252 14U, // SRLRI_H 6253 4U, // SRLRI_W 6254 0U, // SRLR_B 6255 0U, // SRLR_D 6256 0U, // SRLR_H 6257 0U, // SRLR_W 6258 0U, // SRLV 6259 0U, // SRLV_MM 6260 0U, // SRL_B 6261 0U, // SRL_D 6262 0U, // SRL_H 6263 4U, // SRL_MM 6264 0U, // SRL_W 6265 0U, // SSNOP 6266 0U, // SSNOP_MM 6267 0U, // SSNOP_MMR6 6268 0U, // ST_B 6269 0U, // ST_D 6270 0U, // ST_H 6271 0U, // ST_W 6272 0U, // SUB 6273 0U, // SUBQH_PH 6274 0U, // SUBQH_PH_MMR2 6275 0U, // SUBQH_R_PH 6276 0U, // SUBQH_R_PH_MMR2 6277 0U, // SUBQH_R_W 6278 0U, // SUBQH_R_W_MMR2 6279 0U, // SUBQH_W 6280 0U, // SUBQH_W_MMR2 6281 0U, // SUBQ_PH 6282 0U, // SUBQ_PH_MM 6283 0U, // SUBQ_S_PH 6284 0U, // SUBQ_S_PH_MM 6285 0U, // SUBQ_S_W 6286 0U, // SUBQ_S_W_MM 6287 0U, // SUBSUS_U_B 6288 0U, // SUBSUS_U_D 6289 0U, // SUBSUS_U_H 6290 0U, // SUBSUS_U_W 6291 0U, // SUBSUU_S_B 6292 0U, // SUBSUU_S_D 6293 0U, // SUBSUU_S_H 6294 0U, // SUBSUU_S_W 6295 0U, // SUBS_S_B 6296 0U, // SUBS_S_D 6297 0U, // SUBS_S_H 6298 0U, // SUBS_S_W 6299 0U, // SUBS_U_B 6300 0U, // SUBS_U_D 6301 0U, // SUBS_U_H 6302 0U, // SUBS_U_W 6303 0U, // SUBU16_MM 6304 0U, // SUBU16_MMR6 6305 0U, // SUBUH_QB 6306 0U, // SUBUH_QB_MMR2 6307 0U, // SUBUH_R_QB 6308 0U, // SUBUH_R_QB_MMR2 6309 0U, // SUBU_MMR6 6310 0U, // SUBU_PH 6311 0U, // SUBU_PH_MMR2 6312 0U, // SUBU_QB 6313 0U, // SUBU_QB_MM 6314 0U, // SUBU_S_PH 6315 0U, // SUBU_S_PH_MMR2 6316 0U, // SUBU_S_QB 6317 0U, // SUBU_S_QB_MM 6318 4U, // SUBVI_B 6319 4U, // SUBVI_D 6320 4U, // SUBVI_H 6321 4U, // SUBVI_W 6322 0U, // SUBV_B 6323 0U, // SUBV_D 6324 0U, // SUBV_H 6325 0U, // SUBV_W 6326 0U, // SUB_MM 6327 0U, // SUB_MMR6 6328 0U, // SUBu 6329 0U, // SUBu_MM 6330 0U, // SUXC1 6331 0U, // SUXC164 6332 0U, // SUXC1_MM 6333 0U, // SW 6334 0U, // SW16_MM 6335 0U, // SW16_MMR6 6336 0U, // SW64 6337 0U, // SWC1 6338 0U, // SWC1_MM 6339 0U, // SWC2 6340 0U, // SWC2_MMR6 6341 0U, // SWC2_R6 6342 0U, // SWC3 6343 0U, // SWDSP 6344 0U, // SWDSP_MM 6345 0U, // SWE 6346 0U, // SWE_MM 6347 0U, // SWL 6348 0U, // SWL64 6349 0U, // SWLE 6350 0U, // SWLE_MM 6351 0U, // SWL_MM 6352 0U, // SWM16_MM 6353 0U, // SWM16_MMR6 6354 0U, // SWM32_MM 6355 0U, // SWP_MM 6356 0U, // SWR 6357 0U, // SWR64 6358 0U, // SWRE 6359 0U, // SWRE_MM 6360 0U, // SWR_MM 6361 0U, // SWSP_MM 6362 0U, // SWSP_MMR6 6363 0U, // SWXC1 6364 0U, // SWXC1_MM 6365 0U, // SW_MM 6366 0U, // SW_MMR6 6367 0U, // SYNC 6368 0U, // SYNCI 6369 0U, // SYNCI_MM 6370 0U, // SYNCI_MMR6 6371 0U, // SYNC_MM 6372 0U, // SYNC_MMR6 6373 0U, // SYSCALL 6374 0U, // SYSCALL_MM 6375 0U, // Save16 6376 0U, // SaveX16 6377 0U, // SbRxRyOffMemX16 6378 0U, // SebRx16 6379 0U, // SehRx16 6380 0U, // ShRxRyOffMemX16 6381 4U, // SllX16 6382 0U, // SllvRxRy16 6383 0U, // SltRxRy16 6384 0U, // SltiRxImm16 6385 0U, // SltiRxImmX16 6386 0U, // SltiuRxImm16 6387 0U, // SltiuRxImmX16 6388 0U, // SltuRxRy16 6389 4U, // SraX16 6390 0U, // SravRxRy16 6391 4U, // SrlX16 6392 0U, // SrlvRxRy16 6393 0U, // SubuRxRyRz16 6394 0U, // SwRxRyOffMemX16 6395 0U, // SwRxSpImmX16 6396 38U, // TEQ 6397 0U, // TEQI 6398 0U, // TEQI_MM 6399 14U, // TEQ_MM 6400 38U, // TGE 6401 0U, // TGEI 6402 0U, // TGEIU 6403 0U, // TGEIU_MM 6404 0U, // TGEI_MM 6405 38U, // TGEU 6406 14U, // TGEU_MM 6407 14U, // TGE_MM 6408 0U, // TLBGINV 6409 0U, // TLBGINVF 6410 0U, // TLBGINVF_MM 6411 0U, // TLBGINV_MM 6412 0U, // TLBGP 6413 0U, // TLBGP_MM 6414 0U, // TLBGR 6415 0U, // TLBGR_MM 6416 0U, // TLBGWI 6417 0U, // TLBGWI_MM 6418 0U, // TLBGWR 6419 0U, // TLBGWR_MM 6420 0U, // TLBINV 6421 0U, // TLBINVF 6422 0U, // TLBINVF_MMR6 6423 0U, // TLBINV_MMR6 6424 0U, // TLBP 6425 0U, // TLBP_MM 6426 0U, // TLBR 6427 0U, // TLBR_MM 6428 0U, // TLBWI 6429 0U, // TLBWI_MM 6430 0U, // TLBWR 6431 0U, // TLBWR_MM 6432 38U, // TLT 6433 0U, // TLTI 6434 0U, // TLTIU_MM 6435 0U, // TLTI_MM 6436 38U, // TLTU 6437 14U, // TLTU_MM 6438 14U, // TLT_MM 6439 38U, // TNE 6440 0U, // TNEI 6441 0U, // TNEI_MM 6442 14U, // TNE_MM 6443 0U, // TRUNC_L_D64 6444 0U, // TRUNC_L_D_MMR6 6445 0U, // TRUNC_L_S 6446 0U, // TRUNC_L_S_MMR6 6447 0U, // TRUNC_W_D32 6448 0U, // TRUNC_W_D64 6449 0U, // TRUNC_W_D_MMR6 6450 0U, // TRUNC_W_MM 6451 0U, // TRUNC_W_S 6452 0U, // TRUNC_W_S_MM 6453 0U, // TRUNC_W_S_MMR6 6454 0U, // TTLTIU 6455 0U, // UDIV 6456 0U, // UDIV_MM 6457 0U, // V3MULU 6458 0U, // VMM0 6459 0U, // VMULU 6460 24U, // VSHF_B 6461 24U, // VSHF_D 6462 24U, // VSHF_H 6463 24U, // VSHF_W 6464 0U, // WAIT 6465 0U, // WAIT_MM 6466 0U, // WAIT_MMR6 6467 0U, // WRDSP 6468 0U, // WRDSP_MM 6469 0U, // WRPGPR_MMR6 6470 0U, // WSBH 6471 0U, // WSBH_MM 6472 0U, // WSBH_MMR6 6473 0U, // XOR 6474 0U, // XOR16_MM 6475 0U, // XOR16_MMR6 6476 0U, // XOR64 6477 6U, // XORI_B 6478 8U, // XORI_MMR6 6479 0U, // XOR_MM 6480 0U, // XOR_MMR6 6481 0U, // XOR_V 6482 8U, // XORi 6483 8U, // XORi64 6484 8U, // XORi_MM 6485 0U, // XorRxRxRy16 6486 0U, // YIELD 6487 }; 6488 6489 O << "\t"; 6490 6491 // Emit the opcode for the instruction. 6492 uint64_t Bits = 0; 6493 Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0; 6494 Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32; 6495 assert(Bits != 0 && "Cannot print this instruction."); 6496 O << AsmStrs+(Bits & 16383)-1; 6497 6498 6499 // Fragment 0 encoded into 4 bits for 14 unique commands. 6500 switch ((Bits >> 14) & 15) { 6501 default: llvm_unreachable("Invalid command number."); 6502 case 0: 6503 // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL... 6504 return; 6505 break; 6506 case 1: 6507 // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG... 6508 printOperand(MI, 0, O); 6509 break; 6510 case 2: 6511 // CTTC1, MTTACX, MTTC0, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, MultRxRyRz1... 6512 printOperand(MI, 1, O); 6513 O << ", "; 6514 break; 6515 case 3: 6516 // LWM_MM, SWM_MM, LWM16_MM, LWM16_MMR6, LWM32_MM, MOVEP_MM, MOVEP_MMR6, ... 6517 printRegisterList(MI, 0, O); 6518 O << ", "; 6519 break; 6520 case 4: 6521 // SelBeqZ, SelBneZ, SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZ... 6522 printOperand(MI, 3, O); 6523 break; 6524 case 5: 6525 // AND16_MM, AND16_MMR6, LSA_MMR6, MTHC1_D32, MTHC1_D32_MM, MTHC1_D64, MT... 6526 printOperand(MI, 2, O); 6527 O << ", "; 6528 break; 6529 case 6: 6530 // BREAK, BREAK_MM, BREAK_MMR6, HYPCALL, HYPCALL_MM, SDBBP_MM, SYSCALL_MM... 6531 printUImm<10>(MI, 0, O); 6532 break; 6533 case 7: 6534 // BREAK16_MM, BREAK16_MMR6, SDBBP16_MM, SDBBP16_MMR6 6535 printUImm<4>(MI, 0, O); 6536 return; 6537 break; 6538 case 8: 6539 // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,... 6540 printUImm<5>(MI, 2, O); 6541 O << ", "; 6542 break; 6543 case 9: 6544 // FCMP_D32, FCMP_D32_MM, FCMP_D64, FCMP_S32, FCMP_S32_MM 6545 printFCCOperand(MI, 2, O); 6546 break; 6547 case 10: 6548 // Jal16, JalB16 6549 printUImm<26>(MI, 0, O); 6550 break; 6551 case 11: 6552 // SDBBP, SDBBP_MMR6, SDBBP_R6, SYSCALL 6553 printUImm<20>(MI, 0, O); 6554 return; 6555 break; 6556 case 12: 6557 // SYNC, SYNC_MM, SYNC_MMR6 6558 printUImm<5>(MI, 0, O); 6559 return; 6560 break; 6561 case 13: 6562 // SYNCI, SYNCI_MM, SYNCI_MMR6 6563 printMemOperand(MI, 0, O); 6564 return; 6565 break; 6566 } 6567 6568 6569 // Fragment 1 encoded into 5 bits for 18 unique commands. 6570 switch ((Bits >> 18) & 31) { 6571 default: llvm_unreachable("Invalid command number."); 6572 case 0: 6573 // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG... 6574 O << ", "; 6575 break; 6576 case 1: 6577 // B_MMR6_Pseudo, B_MM_Pseudo, Constant32, JalOneReg, MFTDSP, MTTDSP, ADD... 6578 return; 6579 break; 6580 case 2: 6581 // CTTC1, MTTACX, MTTC0, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, CTC1, CTC1_... 6582 printOperand(MI, 0, O); 6583 break; 6584 case 3: 6585 // LWM_MM, SWM_MM, LWM16_MM, LWM16_MMR6, LWM32_MM, SWM16_MM, SWM16_MMR6, ... 6586 printMemOperand(MI, 1, O); 6587 return; 6588 break; 6589 case 4: 6590 // LwConstant32 6591 O << ", 1f\n\tb\t2f\n\t.align\t2\n1: \t.word\t"; 6592 printOperand(MI, 1, O); 6593 O << "\n2:"; 6594 return; 6595 break; 6596 case 5: 6597 // MultRxRyRz16, MultuRxRyRz16, SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImm... 6598 printOperand(MI, 2, O); 6599 break; 6600 case 6: 6601 // SelBeqZ, SelBneZ 6602 O << ", .+4\n\t\n\tmove "; 6603 printOperand(MI, 1, O); 6604 O << ", "; 6605 printOperand(MI, 2, O); 6606 return; 6607 break; 6608 case 7: 6609 // AND16_MM, AND16_MMR6, LSA_MMR6, OR16_MM, OR16_MMR6, PREFX_MM, XOR16_MM... 6610 printOperand(MI, 1, O); 6611 break; 6612 case 8: 6613 // AddiuRxPcImmX16 6614 O << ", $pc, "; 6615 printOperand(MI, 1, O); 6616 return; 6617 break; 6618 case 9: 6619 // AddiuSpImm16, Bimm16 6620 O << " # 16 bit inst"; 6621 return; 6622 break; 6623 case 10: 6624 // Bteqz16, Btnez16 6625 O << " # 16 bit inst"; 6626 return; 6627 break; 6628 case 11: 6629 // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,... 6630 printMemOperand(MI, 0, O); 6631 return; 6632 break; 6633 case 12: 6634 // FCMP_D32, FCMP_D32_MM, FCMP_D64 6635 O << ".d\t"; 6636 printOperand(MI, 0, O); 6637 O << ", "; 6638 printOperand(MI, 1, O); 6639 return; 6640 break; 6641 case 13: 6642 // FCMP_S32, FCMP_S32_MM 6643 O << ".s\t"; 6644 printOperand(MI, 0, O); 6645 O << ", "; 6646 printOperand(MI, 1, O); 6647 return; 6648 break; 6649 case 14: 6650 // INSERT_B, INSERT_D, INSERT_H, INSERT_W, INSVE_B, INSVE_D, INSVE_H, INS... 6651 O << '['; 6652 break; 6653 case 15: 6654 // Jal16 6655 O << "\n\tnop"; 6656 return; 6657 break; 6658 case 16: 6659 // JalB16 6660 O << "\t# branch\n\tnop"; 6661 return; 6662 break; 6663 case 17: 6664 // SC, SC64, SC64_R6, SCD, SCD_R6, SCE, SCE_MM, SC_MM, SC_MMR6, SC_R6 6665 printMemOperand(MI, 2, O); 6666 return; 6667 break; 6668 } 6669 6670 6671 // Fragment 2 encoded into 5 bits for 25 unique commands. 6672 switch ((Bits >> 23) & 31) { 6673 default: llvm_unreachable("Invalid command number."); 6674 case 0: 6675 // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG... 6676 printOperand(MI, 1, O); 6677 break; 6678 case 1: 6679 // CTTC1, MTTACX, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, ADDIUS5_MM, AND16_... 6680 return; 6681 break; 6682 case 2: 6683 // GotPrologue16, AddiuRxRxImm16, AddiuRxRxImmX16, AndRxRxRy16, BINSLI_B,... 6684 printOperand(MI, 2, O); 6685 break; 6686 case 3: 6687 // LDMacro, LOAD_ACC128, LOAD_ACC64, LOAD_ACC64DSP, LOAD_CCOND_DSP, LoadA... 6688 printMemOperand(MI, 1, O); 6689 return; 6690 break; 6691 case 4: 6692 // MTTC0, DMTC0, DMTC2, DMTGC0, FORK, LSA_MMR6, MOVEP_MM, MOVEP_MMR6, MTC... 6693 O << ", "; 6694 break; 6695 case 5: 6696 // MultRxRyRz16, MultuRxRyRz16 6697 O << "\n\tmflo\t"; 6698 printOperand(MI, 0, O); 6699 return; 6700 break; 6701 case 6: 6702 // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt... 6703 printOperand(MI, 4, O); 6704 break; 6705 case 7: 6706 // SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImmX16, SltuCCRxRy16, SltuRxRyRz... 6707 O << "\n\tmove\t"; 6708 printOperand(MI, 0, O); 6709 O << ", $t8"; 6710 return; 6711 break; 6712 case 8: 6713 // AddiuRxRyOffMemX16, LEA_ADDiu, LEA_ADDiu64, LEA_ADDiu_MM 6714 printMemOperandEA(MI, 1, O); 6715 return; 6716 break; 6717 case 9: 6718 // BBIT0, BBIT032, BBIT1, BBIT132 6719 printUImm<5>(MI, 1, O); 6720 O << ", "; 6721 printOperand(MI, 2, O); 6722 return; 6723 break; 6724 case 10: 6725 // BREAK, BREAK_MM, BREAK_MMR6, RDDSP, WRDSP 6726 printUImm<10>(MI, 1, O); 6727 return; 6728 break; 6729 case 11: 6730 // DMFC2_OCTEON, DMTC2_OCTEON, LUI_MMR6, LUi, LUi64, LUi_MM 6731 printUImm<16>(MI, 1, O); 6732 return; 6733 break; 6734 case 12: 6735 // GINVT, GINVT_MMR6 6736 printUImm<2>(MI, 1, O); 6737 return; 6738 break; 6739 case 13: 6740 // INSERT_B 6741 printUImm<4>(MI, 3, O); 6742 O << "], "; 6743 printOperand(MI, 2, O); 6744 return; 6745 break; 6746 case 14: 6747 // INSERT_D 6748 printUImm<1>(MI, 3, O); 6749 O << "], "; 6750 printOperand(MI, 2, O); 6751 return; 6752 break; 6753 case 15: 6754 // INSERT_H 6755 printUImm<3>(MI, 3, O); 6756 O << "], "; 6757 printOperand(MI, 2, O); 6758 return; 6759 break; 6760 case 16: 6761 // INSERT_W 6762 printUImm<2>(MI, 3, O); 6763 O << "], "; 6764 printOperand(MI, 2, O); 6765 return; 6766 break; 6767 case 17: 6768 // INSVE_B 6769 printUImm<4>(MI, 2, O); 6770 O << "], "; 6771 printOperand(MI, 3, O); 6772 O << '['; 6773 printUImm<0>(MI, 4, O); 6774 O << ']'; 6775 return; 6776 break; 6777 case 18: 6778 // INSVE_D 6779 printUImm<1>(MI, 2, O); 6780 O << "], "; 6781 printOperand(MI, 3, O); 6782 O << '['; 6783 printUImm<0>(MI, 4, O); 6784 O << ']'; 6785 return; 6786 break; 6787 case 19: 6788 // INSVE_H 6789 printUImm<3>(MI, 2, O); 6790 O << "], "; 6791 printOperand(MI, 3, O); 6792 O << '['; 6793 printUImm<0>(MI, 4, O); 6794 O << ']'; 6795 return; 6796 break; 6797 case 20: 6798 // INSVE_W 6799 printUImm<2>(MI, 2, O); 6800 O << "], "; 6801 printOperand(MI, 3, O); 6802 O << '['; 6803 printUImm<0>(MI, 4, O); 6804 O << ']'; 6805 return; 6806 break; 6807 case 21: 6808 // LWP_MM, SWP_MM 6809 printMemOperand(MI, 2, O); 6810 return; 6811 break; 6812 case 22: 6813 // PREFX_MM 6814 O << '('; 6815 printOperand(MI, 0, O); 6816 O << ')'; 6817 return; 6818 break; 6819 case 23: 6820 // RDDSP_MM, WRDSP_MM 6821 printUImm<7>(MI, 1, O); 6822 return; 6823 break; 6824 case 24: 6825 // REPL_QB, REPL_QB_MM 6826 printUImm<8>(MI, 1, O); 6827 return; 6828 break; 6829 } 6830 6831 6832 // Fragment 3 encoded into 5 bits for 19 unique commands. 6833 switch ((Bits >> 28) & 31) { 6834 default: llvm_unreachable("Invalid command number."); 6835 case 0: 6836 // ABSMacro, CFTC1, JalTwoReg, LoadAddrImm32, LoadAddrImm64, LoadImm32, L... 6837 return; 6838 break; 6839 case 1: 6840 // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro... 6841 O << ", "; 6842 break; 6843 case 2: 6844 // BteqzT8CmpX16, BteqzT8CmpiX16, BteqzT8SltX16, BteqzT8SltiX16, BteqzT8S... 6845 O << "\n\tbteqz\t"; 6846 printOperand(MI, 2, O); 6847 return; 6848 break; 6849 case 3: 6850 // BtnezT8CmpX16, BtnezT8CmpiX16, BtnezT8SltX16, BtnezT8SltiX16, BtnezT8S... 6851 O << "\n\tbtnez\t"; 6852 printOperand(MI, 2, O); 6853 return; 6854 break; 6855 case 4: 6856 // GotPrologue16 6857 O << "\n\taddiu\t"; 6858 printOperand(MI, 1, O); 6859 O << ", $pc, "; 6860 printOperand(MI, 3, O); 6861 O << "\n "; 6862 return; 6863 break; 6864 case 5: 6865 // MTTC0, DMTC0, DMTC2, DMTGC0, MTC0, MTC0_MMR6, MTC2, MTGC0, MTGC0_MM, M... 6866 printUImm<3>(MI, 2, O); 6867 return; 6868 break; 6869 case 6: 6870 // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt... 6871 O << "\n\tbteqz\t.+4\n\tmove "; 6872 printOperand(MI, 1, O); 6873 O << ", "; 6874 printOperand(MI, 2, O); 6875 return; 6876 break; 6877 case 7: 6878 // SelTBtneZCmp, SelTBtneZCmpi, SelTBtneZSlt, SelTBtneZSlti, SelTBtneZSlt... 6879 O << "\n\tbtnez\t.+4\n\tmove "; 6880 printOperand(MI, 1, O); 6881 O << ", "; 6882 printOperand(MI, 2, O); 6883 return; 6884 break; 6885 case 8: 6886 // AddiuRxRxImm16, LwRxPcTcp16 6887 O << "\t# 16 bit inst"; 6888 return; 6889 break; 6890 case 9: 6891 // BeqzRxImm16, BnezRxImm16 6892 O << " # 16 bit inst"; 6893 return; 6894 break; 6895 case 10: 6896 // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ... 6897 O << '['; 6898 break; 6899 case 11: 6900 // CmpiRxImm16, LiRxImm16, SltiRxImm16, SltiuRxImm16 6901 O << " \t# 16 bit inst"; 6902 return; 6903 break; 6904 case 12: 6905 // DSLL64_32 6906 O << ", 32"; 6907 return; 6908 break; 6909 case 13: 6910 // FORK 6911 printOperand(MI, 2, O); 6912 return; 6913 break; 6914 case 14: 6915 // LBUX, LBUX_MM, LDXC1, LDXC164, LHX, LHX_MM, LUXC1, LUXC164, LUXC1_MM, ... 6916 O << '('; 6917 printOperand(MI, 1, O); 6918 O << ')'; 6919 return; 6920 break; 6921 case 15: 6922 // LSA_MMR6 6923 printOperand(MI, 0, O); 6924 O << ", "; 6925 printUImm<2, 1>(MI, 3, O); 6926 return; 6927 break; 6928 case 16: 6929 // MOVEP_MM, MOVEP_MMR6 6930 printOperand(MI, 3, O); 6931 return; 6932 break; 6933 case 17: 6934 // MTTR 6935 printUImm<1>(MI, 2, O); 6936 O << ", "; 6937 printUImm<3>(MI, 3, O); 6938 O << ", "; 6939 printUImm<1>(MI, 4, O); 6940 return; 6941 break; 6942 case 18: 6943 // SLL64_32, SLL64_64 6944 O << ", 0"; 6945 return; 6946 break; 6947 } 6948 6949 6950 // Fragment 4 encoded into 5 bits for 20 unique commands. 6951 switch ((Bits >> 33) & 31) { 6952 default: llvm_unreachable("Invalid command number."); 6953 case 0: 6954 // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro... 6955 printOperand(MI, 2, O); 6956 break; 6957 case 1: 6958 // MFTC0, BCLRI_B, BNEGI_B, BSETI_B, COPY_S_H, COPY_U_H, DMFC0, DMFC2, DM... 6959 printUImm<3>(MI, 2, O); 6960 break; 6961 case 2: 6962 // ADDVI_B, ADDVI_D, ADDVI_H, ADDVI_W, APPEND, APPEND_MMR2, BCLRI_W, BNEG... 6963 printUImm<5>(MI, 2, O); 6964 break; 6965 case 3: 6966 // ANDI_B, NORI_B, ORI_B, RDHWR, RDHWR64, RDHWR_MM, SHF_B, SHF_H, SHF_W, ... 6967 printUImm<8>(MI, 2, O); 6968 return; 6969 break; 6970 case 4: 6971 // ANDI_MMR6, ANDi, ANDi64, ANDi_MM, AUI, AUI_MMR6, DAHI, DATI, DAUI, ORI... 6972 printUImm<16>(MI, 2, O); 6973 return; 6974 break; 6975 case 5: 6976 // BALIGN, BALIGN_MMR2, COPY_S_W, COPY_U_W, SPLATI_W 6977 printUImm<2>(MI, 2, O); 6978 break; 6979 case 6: 6980 // BCLRI_D, BNEGI_D, BSETI_D, DEXT, DEXT64_32, DINS, DROTR, DSLL, DSRA, D... 6981 printUImm<6>(MI, 2, O); 6982 break; 6983 case 7: 6984 // BCLRI_H, BNEGI_H, BSETI_H, COPY_S_B, COPY_U_B, SAT_S_H, SAT_U_H, SHLL_... 6985 printUImm<4>(MI, 2, O); 6986 break; 6987 case 8: 6988 // BINSLI_B, BINSRI_B, SLDI_H 6989 printUImm<3>(MI, 3, O); 6990 break; 6991 case 9: 6992 // BINSLI_D, BINSRI_D 6993 printUImm<6>(MI, 3, O); 6994 return; 6995 break; 6996 case 10: 6997 // BINSLI_H, BINSRI_H, SLDI_B 6998 printUImm<4>(MI, 3, O); 6999 break; 7000 case 11: 7001 // BINSLI_W, BINSRI_W 7002 printUImm<5>(MI, 3, O); 7003 return; 7004 break; 7005 case 12: 7006 // BINSL_B, BINSL_D, BINSL_H, BINSL_W, BINSR_B, BINSR_D, BINSR_H, BINSR_W... 7007 printOperand(MI, 3, O); 7008 break; 7009 case 13: 7010 // BMNZI_B, BMZI_B, BSELI_B 7011 printUImm<8>(MI, 3, O); 7012 return; 7013 break; 7014 case 14: 7015 // COPY_S_D, MFTR, SPLATI_D 7016 printUImm<1>(MI, 2, O); 7017 break; 7018 case 15: 7019 // DEXTU, DINSU 7020 printUImm<5, 32>(MI, 2, O); 7021 O << ", "; 7022 break; 7023 case 16: 7024 // FADD_S_MMR6, FDIV_S_MMR6, FMUL_S_MMR6, FSUB_S_MMR6 7025 printOperand(MI, 1, O); 7026 return; 7027 break; 7028 case 17: 7029 // SLDI_D 7030 printUImm<1>(MI, 3, O); 7031 O << ']'; 7032 return; 7033 break; 7034 case 18: 7035 // SLDI_W 7036 printUImm<2>(MI, 3, O); 7037 O << ']'; 7038 return; 7039 break; 7040 case 19: 7041 // TEQ, TGE, TGEU, TLT, TLTU, TNE 7042 printUImm<10>(MI, 2, O); 7043 return; 7044 break; 7045 } 7046 7047 7048 // Fragment 5 encoded into 3 bits for 5 unique commands. 7049 switch ((Bits >> 38) & 7) { 7050 default: llvm_unreachable("Invalid command number."); 7051 case 0: 7052 // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro... 7053 return; 7054 break; 7055 case 1: 7056 // ALIGN, ALIGN_MMR6, CINS, CINS32, CINS64_32, CINS_i32, DALIGN, DEXT, DE... 7057 O << ", "; 7058 break; 7059 case 2: 7060 // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ... 7061 O << ']'; 7062 return; 7063 break; 7064 case 3: 7065 // DEXTU 7066 printUImm<5, 1>(MI, 3, O); 7067 return; 7068 break; 7069 case 4: 7070 // DINSU 7071 printUImm<6>(MI, 3, O); 7072 return; 7073 break; 7074 } 7075 7076 7077 // Fragment 6 encoded into 4 bits for 10 unique commands. 7078 switch ((Bits >> 41) & 15) { 7079 default: llvm_unreachable("Invalid command number."); 7080 case 0: 7081 // ALIGN, ALIGN_MMR6 7082 printUImm<2>(MI, 3, O); 7083 return; 7084 break; 7085 case 1: 7086 // CINS, CINS32, CINS64_32, CINS_i32, EXTS, EXTS32 7087 printUImm<5>(MI, 3, O); 7088 return; 7089 break; 7090 case 2: 7091 // DALIGN, MFTR 7092 printUImm<3>(MI, 3, O); 7093 break; 7094 case 3: 7095 // DEXT 7096 printUImm<6, 1>(MI, 3, O); 7097 return; 7098 break; 7099 case 4: 7100 // DEXT64_32, EXT, EXT_MM, EXT_MMR6 7101 printUImm<5, 1>(MI, 3, O); 7102 return; 7103 break; 7104 case 5: 7105 // DEXTM 7106 printUImm<5, 33>(MI, 3, O); 7107 return; 7108 break; 7109 case 6: 7110 // DINS, INS, INS_MM, INS_MMR6 7111 printUImm<6>(MI, 3, O); 7112 return; 7113 break; 7114 case 7: 7115 // DINSM 7116 printUImm<6, 2>(MI, 3, O); 7117 return; 7118 break; 7119 case 8: 7120 // DLSA, DLSA_R6, LSA, LSA_R6 7121 printUImm<2, 1>(MI, 3, O); 7122 return; 7123 break; 7124 case 9: 7125 // MADD_D32, MADD_D32_MM, MADD_D64, MADD_S, MADD_S_MM, MSUB_D32, MSUB_D32... 7126 printOperand(MI, 3, O); 7127 return; 7128 break; 7129 } 7130 7131 7132 // Fragment 7 encoded into 1 bits for 2 unique commands. 7133 if ((Bits >> 45) & 1) { 7134 // MFTR 7135 O << ", "; 7136 printUImm<1>(MI, 4, O); 7137 return; 7138 } else { 7139 // DALIGN 7140 return; 7141 } 7142 7143} 7144 7145 7146/// getRegisterName - This method is automatically generated by tblgen 7147/// from the register set description. This returns the assembler name 7148/// for the specified register. 7149const char *MipsInstPrinter::getRegisterName(unsigned RegNo) { 7150 assert(RegNo && RegNo < 418 && "Invalid register number!"); 7151 7152 static const char AsmStrs[] = { 7153 /* 0 */ 'f', '1', '0', 0, 7154 /* 4 */ 'w', '1', '0', 0, 7155 /* 8 */ 'f', '2', '0', 0, 7156 /* 12 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '0', 0, 7157 /* 25 */ 'w', '2', '0', 0, 7158 /* 29 */ 'f', '3', '0', 0, 7159 /* 33 */ 'w', '3', '0', 0, 7160 /* 37 */ 'a', 'c', '0', 0, 7161 /* 41 */ 'f', 'c', 'c', '0', 0, 7162 /* 46 */ 'f', '0', 0, 7163 /* 49 */ 'm', 'p', 'l', '0', 0, 7164 /* 54 */ 'p', '0', 0, 7165 /* 57 */ 'w', '0', 0, 7166 /* 60 */ 'f', '1', '1', 0, 7167 /* 64 */ 'w', '1', '1', 0, 7168 /* 68 */ 'f', '2', '1', 0, 7169 /* 72 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '1', 0, 7170 /* 85 */ 'w', '2', '1', 0, 7171 /* 89 */ 'f', '3', '1', 0, 7172 /* 93 */ 'w', '3', '1', 0, 7173 /* 97 */ 'a', 'c', '1', 0, 7174 /* 101 */ 'f', 'c', 'c', '1', 0, 7175 /* 106 */ 'f', '1', 0, 7176 /* 109 */ 'm', 'p', 'l', '1', 0, 7177 /* 114 */ 'p', '1', 0, 7178 /* 117 */ 'w', '1', 0, 7179 /* 120 */ 'f', '1', '2', 0, 7180 /* 124 */ 'w', '1', '2', 0, 7181 /* 128 */ 'f', '2', '2', 0, 7182 /* 132 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '2', 0, 7183 /* 145 */ 'w', '2', '2', 0, 7184 /* 149 */ 'a', 'c', '2', 0, 7185 /* 153 */ 'f', 'c', 'c', '2', 0, 7186 /* 158 */ 'f', '2', 0, 7187 /* 161 */ 'm', 'p', 'l', '2', 0, 7188 /* 166 */ 'p', '2', 0, 7189 /* 169 */ 'w', '2', 0, 7190 /* 172 */ 'f', '1', '3', 0, 7191 /* 176 */ 'w', '1', '3', 0, 7192 /* 180 */ 'f', '2', '3', 0, 7193 /* 184 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '3', 0, 7194 /* 197 */ 'w', '2', '3', 0, 7195 /* 201 */ 'a', 'c', '3', 0, 7196 /* 205 */ 'f', 'c', 'c', '3', 0, 7197 /* 210 */ 'f', '3', 0, 7198 /* 213 */ 'w', '3', 0, 7199 /* 216 */ 'f', '1', '4', 0, 7200 /* 220 */ 'w', '1', '4', 0, 7201 /* 224 */ 'f', '2', '4', 0, 7202 /* 228 */ 'w', '2', '4', 0, 7203 /* 232 */ 'f', 'c', 'c', '4', 0, 7204 /* 237 */ 'f', '4', 0, 7205 /* 240 */ 'w', '4', 0, 7206 /* 243 */ 'f', '1', '5', 0, 7207 /* 247 */ 'w', '1', '5', 0, 7208 /* 251 */ 'f', '2', '5', 0, 7209 /* 255 */ 'w', '2', '5', 0, 7210 /* 259 */ 'f', 'c', 'c', '5', 0, 7211 /* 264 */ 'f', '5', 0, 7212 /* 267 */ 'w', '5', 0, 7213 /* 270 */ 'f', '1', '6', 0, 7214 /* 274 */ 'w', '1', '6', 0, 7215 /* 278 */ 'f', '2', '6', 0, 7216 /* 282 */ 'w', '2', '6', 0, 7217 /* 286 */ 'f', 'c', 'c', '6', 0, 7218 /* 291 */ 'f', '6', 0, 7219 /* 294 */ 'w', '6', 0, 7220 /* 297 */ 'f', '1', '7', 0, 7221 /* 301 */ 'w', '1', '7', 0, 7222 /* 305 */ 'f', '2', '7', 0, 7223 /* 309 */ 'w', '2', '7', 0, 7224 /* 313 */ 'f', 'c', 'c', '7', 0, 7225 /* 318 */ 'f', '7', 0, 7226 /* 321 */ 'w', '7', 0, 7227 /* 324 */ 'f', '1', '8', 0, 7228 /* 328 */ 'w', '1', '8', 0, 7229 /* 332 */ 'f', '2', '8', 0, 7230 /* 336 */ 'w', '2', '8', 0, 7231 /* 340 */ 'f', '8', 0, 7232 /* 343 */ 'w', '8', 0, 7233 /* 346 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '1', '6', '_', '1', '9', 0, 7234 /* 362 */ 'f', '1', '9', 0, 7235 /* 366 */ 'w', '1', '9', 0, 7236 /* 370 */ 'f', '2', '9', 0, 7237 /* 374 */ 'w', '2', '9', 0, 7238 /* 378 */ 'f', '9', 0, 7239 /* 381 */ 'w', '9', 0, 7240 /* 384 */ 'D', 'S', 'P', 'E', 'F', 'I', 0, 7241 /* 391 */ 'r', 'a', 0, 7242 /* 394 */ 'h', 'w', 'r', '_', 'c', 'c', 0, 7243 /* 401 */ 'p', 'c', 0, 7244 /* 404 */ 'D', 'S', 'P', 'C', 'C', 'o', 'n', 'd', 0, 7245 /* 413 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', 0, 7246 /* 424 */ 'h', 'i', 0, 7247 /* 427 */ 'h', 'w', 'r', '_', 'c', 'p', 'u', 'n', 'u', 'm', 0, 7248 /* 438 */ 'l', 'o', 0, 7249 /* 441 */ 'z', 'e', 'r', 'o', 0, 7250 /* 446 */ 'h', 'w', 'r', '_', 's', 'y', 'n', 'c', 'i', '_', 's', 't', 'e', 'p', 0, 7251 /* 461 */ 'f', 'p', 0, 7252 /* 464 */ 'g', 'p', 0, 7253 /* 467 */ 's', 'p', 0, 7254 /* 470 */ 'h', 'w', 'r', '_', 'c', 'c', 'r', 'e', 's', 0, 7255 /* 480 */ 'D', 'S', 'P', 'P', 'o', 's', 0, 7256 /* 487 */ 'D', 'S', 'P', 'S', 'C', 'o', 'u', 'n', 't', 0, 7257 /* 497 */ 'D', 'S', 'P', 'C', 'a', 'r', 'r', 'y', 0, 7258 }; 7259 7260 static const uint16_t RegAsmOffset[] = { 7261 62, 404, 497, 384, 413, 480, 487, 461, 464, 122, 62, 2, 272, 218, 7262 245, 174, 299, 401, 391, 467, 441, 218, 245, 272, 299, 37, 97, 149, 7263 201, 62, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 7264 122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 122, 174, 218, 245, 7265 272, 299, 326, 360, 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 7266 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 1, 61, 7267 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 225, 252, 7268 279, 306, 333, 371, 30, 90, 1, 61, 121, 173, 217, 244, 271, 298, 7269 325, 359, 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 7270 46, 158, 237, 291, 340, 0, 120, 216, 270, 324, 8, 128, 224, 278, 7271 332, 29, 12, 72, 132, 184, 46, 106, 158, 210, 237, 264, 291, 318, 7272 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 362, 8, 68, 7273 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 41, 101, 153, 205, 7274 232, 259, 286, 313, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 7275 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 7276 225, 252, 279, 306, 333, 371, 30, 90, 461, 46, 106, 158, 210, 237, 7277 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 7278 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 464, 7279 37, 97, 149, 201, 427, 446, 394, 470, 218, 245, 272, 299, 326, 360, 7280 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 7281 225, 252, 279, 306, 333, 371, 30, 90, 279, 306, 37, 97, 149, 201, 7282 49, 109, 161, 54, 114, 166, 391, 271, 298, 325, 359, 9, 69, 129, 7283 181, 467, 326, 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 7284 57, 117, 169, 213, 240, 267, 294, 321, 343, 381, 4, 64, 124, 176, 7285 220, 247, 274, 301, 328, 366, 25, 85, 145, 197, 228, 255, 282, 309, 7286 336, 374, 33, 93, 441, 218, 245, 272, 299, 37, 46, 106, 158, 210, 7287 237, 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 7288 324, 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 7289 346, 424, 279, 306, 438, 271, 298, 325, 359, 9, 69, 129, 181, 326, 7290 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 7291 }; 7292 7293 assert (*(AsmStrs+RegAsmOffset[RegNo-1]) && 7294 "Invalid alt name index for register!"); 7295 return AsmStrs+RegAsmOffset[RegNo-1]; 7296} 7297 7298#ifdef PRINT_ALIAS_INSTR 7299#undef PRINT_ALIAS_INSTR 7300 7301bool MipsInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) { 7302 const char *AsmString; 7303 switch (MI->getOpcode()) { 7304 default: return false; 7305 case Mips::ADDIUPC: 7306 if (MI->getNumOperands() == 2 && 7307 MI->getOperand(0).isReg() && 7308 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) { 7309 // (ADDIUPC GPR32Opnd:$rd, simm19_lsl2:$imm) 7310 AsmString = "lapc $\x01, $\x02"; 7311 break; 7312 } 7313 return false; 7314 case Mips::ADDIUPC_MMR6: 7315 if (MI->getNumOperands() == 2 && 7316 MI->getOperand(0).isReg() && 7317 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) { 7318 // (ADDIUPC_MMR6 GPR32Opnd:$rd, simm19_lsl2:$imm) 7319 AsmString = "lapc $\x01, $\x02"; 7320 break; 7321 } 7322 return false; 7323 case Mips::ADDu: 7324 if (MI->getNumOperands() == 3 && 7325 MI->getOperand(0).isReg() && 7326 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 7327 MI->getOperand(1).isReg() && 7328 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 7329 MI->getOperand(2).getReg() == Mips::ZERO) { 7330 // (ADDu GPR32Opnd:$dst, GPR32Opnd:$src, ZERO) 7331 AsmString = "move $\x01, $\x02"; 7332 break; 7333 } 7334 return false; 7335 case Mips::BC1F: 7336 if (MI->getNumOperands() == 2 && 7337 MI->getOperand(0).getReg() == Mips::FCC0) { 7338 // (BC1F FCC0, brtarget:$offset) 7339 AsmString = "bc1f $\x02"; 7340 break; 7341 } 7342 return false; 7343 case Mips::BC1FL: 7344 if (MI->getNumOperands() == 2 && 7345 MI->getOperand(0).getReg() == Mips::FCC0) { 7346 // (BC1FL FCC0, brtarget:$offset) 7347 AsmString = "bc1fl $\x02"; 7348 break; 7349 } 7350 return false; 7351 case Mips::BC1F_MM: 7352 if (MI->getNumOperands() == 2 && 7353 MI->getOperand(0).getReg() == Mips::FCC0) { 7354 // (BC1F_MM FCC0, brtarget:$offset) 7355 AsmString = "bc1f $\x02"; 7356 break; 7357 } 7358 return false; 7359 case Mips::BC1T: 7360 if (MI->getNumOperands() == 2 && 7361 MI->getOperand(0).getReg() == Mips::FCC0) { 7362 // (BC1T FCC0, brtarget:$offset) 7363 AsmString = "bc1t $\x02"; 7364 break; 7365 } 7366 return false; 7367 case Mips::BC1TL: 7368 if (MI->getNumOperands() == 2 && 7369 MI->getOperand(0).getReg() == Mips::FCC0) { 7370 // (BC1TL FCC0, brtarget:$offset) 7371 AsmString = "bc1tl $\x02"; 7372 break; 7373 } 7374 return false; 7375 case Mips::BC1T_MM: 7376 if (MI->getNumOperands() == 2 && 7377 MI->getOperand(0).getReg() == Mips::FCC0) { 7378 // (BC1T_MM FCC0, brtarget:$offset) 7379 AsmString = "bc1t $\x02"; 7380 break; 7381 } 7382 return false; 7383 case Mips::BGEZAL: 7384 if (MI->getNumOperands() == 2 && 7385 MI->getOperand(0).getReg() == Mips::ZERO) { 7386 // (BGEZAL ZERO, brtarget:$offset) 7387 AsmString = "bal $\x02"; 7388 break; 7389 } 7390 return false; 7391 case Mips::BGEZAL_MM: 7392 if (MI->getNumOperands() == 2 && 7393 MI->getOperand(0).getReg() == Mips::ZERO) { 7394 // (BGEZAL_MM ZERO, brtarget_mm:$offset) 7395 AsmString = "bal $\x02"; 7396 break; 7397 } 7398 return false; 7399 case Mips::BREAK: 7400 if (MI->getNumOperands() == 2 && 7401 MI->getOperand(0).isImm() && 7402 MI->getOperand(0).getImm() == 0 && 7403 MI->getOperand(1).isImm() && 7404 MI->getOperand(1).getImm() == 0) { 7405 // (BREAK 0, 0) 7406 AsmString = "break"; 7407 break; 7408 } 7409 if (MI->getNumOperands() == 2 && 7410 MI->getOperand(1).isImm() && 7411 MI->getOperand(1).getImm() == 0) { 7412 // (BREAK uimm10:$imm, 0) 7413 AsmString = "break $\xFF\x01\x01"; 7414 break; 7415 } 7416 return false; 7417 case Mips::BREAK_MM: 7418 if (MI->getNumOperands() == 2 && 7419 MI->getOperand(0).isImm() && 7420 MI->getOperand(0).getImm() == 0 && 7421 MI->getOperand(1).isImm() && 7422 MI->getOperand(1).getImm() == 0) { 7423 // (BREAK_MM 0, 0) 7424 AsmString = "break"; 7425 break; 7426 } 7427 if (MI->getNumOperands() == 2 && 7428 MI->getOperand(1).isImm() && 7429 MI->getOperand(1).getImm() == 0) { 7430 // (BREAK_MM uimm10:$imm, 0) 7431 AsmString = "break $\xFF\x01\x01"; 7432 break; 7433 } 7434 return false; 7435 case Mips::C_EQ_D32: 7436 if (MI->getNumOperands() == 3 && 7437 MI->getOperand(0).getReg() == Mips::FCC0 && 7438 MI->getOperand(1).isReg() && 7439 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7440 MI->getOperand(2).isReg() && 7441 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7442 // (C_EQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7443 AsmString = "c.eq.d $\x02, $\x03"; 7444 break; 7445 } 7446 return false; 7447 case Mips::C_EQ_D32_MM: 7448 if (MI->getNumOperands() == 3 && 7449 MI->getOperand(0).getReg() == Mips::FCC0 && 7450 MI->getOperand(1).isReg() && 7451 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7452 MI->getOperand(2).isReg() && 7453 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7454 // (C_EQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7455 AsmString = "c.eq.d $\x02, $\x03"; 7456 break; 7457 } 7458 return false; 7459 case Mips::C_EQ_D64: 7460 if (MI->getNumOperands() == 3 && 7461 MI->getOperand(0).getReg() == Mips::FCC0 && 7462 MI->getOperand(1).isReg() && 7463 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7464 MI->getOperand(2).isReg() && 7465 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7466 // (C_EQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7467 AsmString = "c.eq.d $\x02, $\x03"; 7468 break; 7469 } 7470 return false; 7471 case Mips::C_EQ_D64_MM: 7472 if (MI->getNumOperands() == 3 && 7473 MI->getOperand(0).getReg() == Mips::FCC0 && 7474 MI->getOperand(1).isReg() && 7475 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7476 MI->getOperand(2).isReg() && 7477 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7478 // (C_EQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7479 AsmString = "c.eq.d $\x02, $\x03"; 7480 break; 7481 } 7482 return false; 7483 case Mips::C_EQ_S: 7484 if (MI->getNumOperands() == 3 && 7485 MI->getOperand(0).getReg() == Mips::FCC0 && 7486 MI->getOperand(1).isReg() && 7487 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7488 MI->getOperand(2).isReg() && 7489 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7490 // (C_EQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7491 AsmString = "c.eq.s $\x02, $\x03"; 7492 break; 7493 } 7494 return false; 7495 case Mips::C_EQ_S_MM: 7496 if (MI->getNumOperands() == 3 && 7497 MI->getOperand(0).getReg() == Mips::FCC0 && 7498 MI->getOperand(1).isReg() && 7499 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7500 MI->getOperand(2).isReg() && 7501 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7502 // (C_EQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7503 AsmString = "c.eq.s $\x02, $\x03"; 7504 break; 7505 } 7506 return false; 7507 case Mips::C_F_D32: 7508 if (MI->getNumOperands() == 3 && 7509 MI->getOperand(0).getReg() == Mips::FCC0 && 7510 MI->getOperand(1).isReg() && 7511 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7512 MI->getOperand(2).isReg() && 7513 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7514 // (C_F_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7515 AsmString = "c.f.d $\x02, $\x03"; 7516 break; 7517 } 7518 return false; 7519 case Mips::C_F_D32_MM: 7520 if (MI->getNumOperands() == 3 && 7521 MI->getOperand(0).getReg() == Mips::FCC0 && 7522 MI->getOperand(1).isReg() && 7523 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7524 MI->getOperand(2).isReg() && 7525 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7526 // (C_F_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7527 AsmString = "c.f.d $\x02, $\x03"; 7528 break; 7529 } 7530 return false; 7531 case Mips::C_F_D64: 7532 if (MI->getNumOperands() == 3 && 7533 MI->getOperand(0).getReg() == Mips::FCC0 && 7534 MI->getOperand(1).isReg() && 7535 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7536 MI->getOperand(2).isReg() && 7537 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7538 // (C_F_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7539 AsmString = "c.f.d $\x02, $\x03"; 7540 break; 7541 } 7542 return false; 7543 case Mips::C_F_D64_MM: 7544 if (MI->getNumOperands() == 3 && 7545 MI->getOperand(0).getReg() == Mips::FCC0 && 7546 MI->getOperand(1).isReg() && 7547 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7548 MI->getOperand(2).isReg() && 7549 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7550 // (C_F_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7551 AsmString = "c.f.d $\x02, $\x03"; 7552 break; 7553 } 7554 return false; 7555 case Mips::C_F_S: 7556 if (MI->getNumOperands() == 3 && 7557 MI->getOperand(0).getReg() == Mips::FCC0 && 7558 MI->getOperand(1).isReg() && 7559 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7560 MI->getOperand(2).isReg() && 7561 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7562 // (C_F_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7563 AsmString = "c.f.s $\x02, $\x03"; 7564 break; 7565 } 7566 return false; 7567 case Mips::C_F_S_MM: 7568 if (MI->getNumOperands() == 3 && 7569 MI->getOperand(0).getReg() == Mips::FCC0 && 7570 MI->getOperand(1).isReg() && 7571 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7572 MI->getOperand(2).isReg() && 7573 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7574 // (C_F_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7575 AsmString = "c.f.s $\x02, $\x03"; 7576 break; 7577 } 7578 return false; 7579 case Mips::C_LE_D32: 7580 if (MI->getNumOperands() == 3 && 7581 MI->getOperand(0).getReg() == Mips::FCC0 && 7582 MI->getOperand(1).isReg() && 7583 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7584 MI->getOperand(2).isReg() && 7585 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7586 // (C_LE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7587 AsmString = "c.le.d $\x02, $\x03"; 7588 break; 7589 } 7590 return false; 7591 case Mips::C_LE_D32_MM: 7592 if (MI->getNumOperands() == 3 && 7593 MI->getOperand(0).getReg() == Mips::FCC0 && 7594 MI->getOperand(1).isReg() && 7595 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7596 MI->getOperand(2).isReg() && 7597 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7598 // (C_LE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7599 AsmString = "c.le.d $\x02, $\x03"; 7600 break; 7601 } 7602 return false; 7603 case Mips::C_LE_D64: 7604 if (MI->getNumOperands() == 3 && 7605 MI->getOperand(0).getReg() == Mips::FCC0 && 7606 MI->getOperand(1).isReg() && 7607 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7608 MI->getOperand(2).isReg() && 7609 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7610 // (C_LE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7611 AsmString = "c.le.d $\x02, $\x03"; 7612 break; 7613 } 7614 return false; 7615 case Mips::C_LE_D64_MM: 7616 if (MI->getNumOperands() == 3 && 7617 MI->getOperand(0).getReg() == Mips::FCC0 && 7618 MI->getOperand(1).isReg() && 7619 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7620 MI->getOperand(2).isReg() && 7621 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7622 // (C_LE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7623 AsmString = "c.le.d $\x02, $\x03"; 7624 break; 7625 } 7626 return false; 7627 case Mips::C_LE_S: 7628 if (MI->getNumOperands() == 3 && 7629 MI->getOperand(0).getReg() == Mips::FCC0 && 7630 MI->getOperand(1).isReg() && 7631 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7632 MI->getOperand(2).isReg() && 7633 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7634 // (C_LE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7635 AsmString = "c.le.s $\x02, $\x03"; 7636 break; 7637 } 7638 return false; 7639 case Mips::C_LE_S_MM: 7640 if (MI->getNumOperands() == 3 && 7641 MI->getOperand(0).getReg() == Mips::FCC0 && 7642 MI->getOperand(1).isReg() && 7643 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7644 MI->getOperand(2).isReg() && 7645 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7646 // (C_LE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7647 AsmString = "c.le.s $\x02, $\x03"; 7648 break; 7649 } 7650 return false; 7651 case Mips::C_LT_D32: 7652 if (MI->getNumOperands() == 3 && 7653 MI->getOperand(0).getReg() == Mips::FCC0 && 7654 MI->getOperand(1).isReg() && 7655 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7656 MI->getOperand(2).isReg() && 7657 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7658 // (C_LT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7659 AsmString = "c.lt.d $\x02, $\x03"; 7660 break; 7661 } 7662 return false; 7663 case Mips::C_LT_D32_MM: 7664 if (MI->getNumOperands() == 3 && 7665 MI->getOperand(0).getReg() == Mips::FCC0 && 7666 MI->getOperand(1).isReg() && 7667 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7668 MI->getOperand(2).isReg() && 7669 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7670 // (C_LT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7671 AsmString = "c.lt.d $\x02, $\x03"; 7672 break; 7673 } 7674 return false; 7675 case Mips::C_LT_D64: 7676 if (MI->getNumOperands() == 3 && 7677 MI->getOperand(0).getReg() == Mips::FCC0 && 7678 MI->getOperand(1).isReg() && 7679 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7680 MI->getOperand(2).isReg() && 7681 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7682 // (C_LT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7683 AsmString = "c.lt.d $\x02, $\x03"; 7684 break; 7685 } 7686 return false; 7687 case Mips::C_LT_D64_MM: 7688 if (MI->getNumOperands() == 3 && 7689 MI->getOperand(0).getReg() == Mips::FCC0 && 7690 MI->getOperand(1).isReg() && 7691 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7692 MI->getOperand(2).isReg() && 7693 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7694 // (C_LT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7695 AsmString = "c.lt.d $\x02, $\x03"; 7696 break; 7697 } 7698 return false; 7699 case Mips::C_LT_S: 7700 if (MI->getNumOperands() == 3 && 7701 MI->getOperand(0).getReg() == Mips::FCC0 && 7702 MI->getOperand(1).isReg() && 7703 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7704 MI->getOperand(2).isReg() && 7705 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7706 // (C_LT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7707 AsmString = "c.lt.s $\x02, $\x03"; 7708 break; 7709 } 7710 return false; 7711 case Mips::C_LT_S_MM: 7712 if (MI->getNumOperands() == 3 && 7713 MI->getOperand(0).getReg() == Mips::FCC0 && 7714 MI->getOperand(1).isReg() && 7715 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7716 MI->getOperand(2).isReg() && 7717 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7718 // (C_LT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7719 AsmString = "c.lt.s $\x02, $\x03"; 7720 break; 7721 } 7722 return false; 7723 case Mips::C_NGE_D32: 7724 if (MI->getNumOperands() == 3 && 7725 MI->getOperand(0).getReg() == Mips::FCC0 && 7726 MI->getOperand(1).isReg() && 7727 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7728 MI->getOperand(2).isReg() && 7729 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7730 // (C_NGE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7731 AsmString = "c.nge.d $\x02, $\x03"; 7732 break; 7733 } 7734 return false; 7735 case Mips::C_NGE_D32_MM: 7736 if (MI->getNumOperands() == 3 && 7737 MI->getOperand(0).getReg() == Mips::FCC0 && 7738 MI->getOperand(1).isReg() && 7739 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7740 MI->getOperand(2).isReg() && 7741 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7742 // (C_NGE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7743 AsmString = "c.nge.d $\x02, $\x03"; 7744 break; 7745 } 7746 return false; 7747 case Mips::C_NGE_D64: 7748 if (MI->getNumOperands() == 3 && 7749 MI->getOperand(0).getReg() == Mips::FCC0 && 7750 MI->getOperand(1).isReg() && 7751 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7752 MI->getOperand(2).isReg() && 7753 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7754 // (C_NGE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7755 AsmString = "c.nge.d $\x02, $\x03"; 7756 break; 7757 } 7758 return false; 7759 case Mips::C_NGE_D64_MM: 7760 if (MI->getNumOperands() == 3 && 7761 MI->getOperand(0).getReg() == Mips::FCC0 && 7762 MI->getOperand(1).isReg() && 7763 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7764 MI->getOperand(2).isReg() && 7765 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7766 // (C_NGE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7767 AsmString = "c.nge.d $\x02, $\x03"; 7768 break; 7769 } 7770 return false; 7771 case Mips::C_NGE_S: 7772 if (MI->getNumOperands() == 3 && 7773 MI->getOperand(0).getReg() == Mips::FCC0 && 7774 MI->getOperand(1).isReg() && 7775 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7776 MI->getOperand(2).isReg() && 7777 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7778 // (C_NGE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7779 AsmString = "c.nge.s $\x02, $\x03"; 7780 break; 7781 } 7782 return false; 7783 case Mips::C_NGE_S_MM: 7784 if (MI->getNumOperands() == 3 && 7785 MI->getOperand(0).getReg() == Mips::FCC0 && 7786 MI->getOperand(1).isReg() && 7787 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7788 MI->getOperand(2).isReg() && 7789 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7790 // (C_NGE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7791 AsmString = "c.nge.s $\x02, $\x03"; 7792 break; 7793 } 7794 return false; 7795 case Mips::C_NGLE_D32: 7796 if (MI->getNumOperands() == 3 && 7797 MI->getOperand(0).getReg() == Mips::FCC0 && 7798 MI->getOperand(1).isReg() && 7799 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7800 MI->getOperand(2).isReg() && 7801 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7802 // (C_NGLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7803 AsmString = "c.ngle.d $\x02, $\x03"; 7804 break; 7805 } 7806 return false; 7807 case Mips::C_NGLE_D32_MM: 7808 if (MI->getNumOperands() == 3 && 7809 MI->getOperand(0).getReg() == Mips::FCC0 && 7810 MI->getOperand(1).isReg() && 7811 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7812 MI->getOperand(2).isReg() && 7813 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7814 // (C_NGLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7815 AsmString = "c.ngle.d $\x02, $\x03"; 7816 break; 7817 } 7818 return false; 7819 case Mips::C_NGLE_D64: 7820 if (MI->getNumOperands() == 3 && 7821 MI->getOperand(0).getReg() == Mips::FCC0 && 7822 MI->getOperand(1).isReg() && 7823 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7824 MI->getOperand(2).isReg() && 7825 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7826 // (C_NGLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7827 AsmString = "c.ngle.d $\x02, $\x03"; 7828 break; 7829 } 7830 return false; 7831 case Mips::C_NGLE_D64_MM: 7832 if (MI->getNumOperands() == 3 && 7833 MI->getOperand(0).getReg() == Mips::FCC0 && 7834 MI->getOperand(1).isReg() && 7835 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7836 MI->getOperand(2).isReg() && 7837 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7838 // (C_NGLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7839 AsmString = "c.ngle.d $\x02, $\x03"; 7840 break; 7841 } 7842 return false; 7843 case Mips::C_NGLE_S: 7844 if (MI->getNumOperands() == 3 && 7845 MI->getOperand(0).getReg() == Mips::FCC0 && 7846 MI->getOperand(1).isReg() && 7847 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7848 MI->getOperand(2).isReg() && 7849 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7850 // (C_NGLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7851 AsmString = "c.ngle.s $\x02, $\x03"; 7852 break; 7853 } 7854 return false; 7855 case Mips::C_NGLE_S_MM: 7856 if (MI->getNumOperands() == 3 && 7857 MI->getOperand(0).getReg() == Mips::FCC0 && 7858 MI->getOperand(1).isReg() && 7859 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7860 MI->getOperand(2).isReg() && 7861 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7862 // (C_NGLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7863 AsmString = "c.ngle.s $\x02, $\x03"; 7864 break; 7865 } 7866 return false; 7867 case Mips::C_NGL_D32: 7868 if (MI->getNumOperands() == 3 && 7869 MI->getOperand(0).getReg() == Mips::FCC0 && 7870 MI->getOperand(1).isReg() && 7871 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7872 MI->getOperand(2).isReg() && 7873 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7874 // (C_NGL_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7875 AsmString = "c.ngl.d $\x02, $\x03"; 7876 break; 7877 } 7878 return false; 7879 case Mips::C_NGL_D32_MM: 7880 if (MI->getNumOperands() == 3 && 7881 MI->getOperand(0).getReg() == Mips::FCC0 && 7882 MI->getOperand(1).isReg() && 7883 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7884 MI->getOperand(2).isReg() && 7885 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7886 // (C_NGL_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7887 AsmString = "c.ngl.d $\x02, $\x03"; 7888 break; 7889 } 7890 return false; 7891 case Mips::C_NGL_D64: 7892 if (MI->getNumOperands() == 3 && 7893 MI->getOperand(0).getReg() == Mips::FCC0 && 7894 MI->getOperand(1).isReg() && 7895 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7896 MI->getOperand(2).isReg() && 7897 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7898 // (C_NGL_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7899 AsmString = "c.ngl.d $\x02, $\x03"; 7900 break; 7901 } 7902 return false; 7903 case Mips::C_NGL_D64_MM: 7904 if (MI->getNumOperands() == 3 && 7905 MI->getOperand(0).getReg() == Mips::FCC0 && 7906 MI->getOperand(1).isReg() && 7907 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7908 MI->getOperand(2).isReg() && 7909 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7910 // (C_NGL_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7911 AsmString = "c.ngl.d $\x02, $\x03"; 7912 break; 7913 } 7914 return false; 7915 case Mips::C_NGL_S: 7916 if (MI->getNumOperands() == 3 && 7917 MI->getOperand(0).getReg() == Mips::FCC0 && 7918 MI->getOperand(1).isReg() && 7919 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7920 MI->getOperand(2).isReg() && 7921 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7922 // (C_NGL_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7923 AsmString = "c.ngl.s $\x02, $\x03"; 7924 break; 7925 } 7926 return false; 7927 case Mips::C_NGL_S_MM: 7928 if (MI->getNumOperands() == 3 && 7929 MI->getOperand(0).getReg() == Mips::FCC0 && 7930 MI->getOperand(1).isReg() && 7931 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7932 MI->getOperand(2).isReg() && 7933 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7934 // (C_NGL_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7935 AsmString = "c.ngl.s $\x02, $\x03"; 7936 break; 7937 } 7938 return false; 7939 case Mips::C_NGT_D32: 7940 if (MI->getNumOperands() == 3 && 7941 MI->getOperand(0).getReg() == Mips::FCC0 && 7942 MI->getOperand(1).isReg() && 7943 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7944 MI->getOperand(2).isReg() && 7945 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7946 // (C_NGT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7947 AsmString = "c.ngt.d $\x02, $\x03"; 7948 break; 7949 } 7950 return false; 7951 case Mips::C_NGT_D32_MM: 7952 if (MI->getNumOperands() == 3 && 7953 MI->getOperand(0).getReg() == Mips::FCC0 && 7954 MI->getOperand(1).isReg() && 7955 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7956 MI->getOperand(2).isReg() && 7957 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7958 // (C_NGT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 7959 AsmString = "c.ngt.d $\x02, $\x03"; 7960 break; 7961 } 7962 return false; 7963 case Mips::C_NGT_D64: 7964 if (MI->getNumOperands() == 3 && 7965 MI->getOperand(0).getReg() == Mips::FCC0 && 7966 MI->getOperand(1).isReg() && 7967 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7968 MI->getOperand(2).isReg() && 7969 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7970 // (C_NGT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7971 AsmString = "c.ngt.d $\x02, $\x03"; 7972 break; 7973 } 7974 return false; 7975 case Mips::C_NGT_D64_MM: 7976 if (MI->getNumOperands() == 3 && 7977 MI->getOperand(0).getReg() == Mips::FCC0 && 7978 MI->getOperand(1).isReg() && 7979 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 7980 MI->getOperand(2).isReg() && 7981 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 7982 // (C_NGT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 7983 AsmString = "c.ngt.d $\x02, $\x03"; 7984 break; 7985 } 7986 return false; 7987 case Mips::C_NGT_S: 7988 if (MI->getNumOperands() == 3 && 7989 MI->getOperand(0).getReg() == Mips::FCC0 && 7990 MI->getOperand(1).isReg() && 7991 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 7992 MI->getOperand(2).isReg() && 7993 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 7994 // (C_NGT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 7995 AsmString = "c.ngt.s $\x02, $\x03"; 7996 break; 7997 } 7998 return false; 7999 case Mips::C_NGT_S_MM: 8000 if (MI->getNumOperands() == 3 && 8001 MI->getOperand(0).getReg() == Mips::FCC0 && 8002 MI->getOperand(1).isReg() && 8003 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8004 MI->getOperand(2).isReg() && 8005 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8006 // (C_NGT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8007 AsmString = "c.ngt.s $\x02, $\x03"; 8008 break; 8009 } 8010 return false; 8011 case Mips::C_OLE_D32: 8012 if (MI->getNumOperands() == 3 && 8013 MI->getOperand(0).getReg() == Mips::FCC0 && 8014 MI->getOperand(1).isReg() && 8015 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8016 MI->getOperand(2).isReg() && 8017 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8018 // (C_OLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8019 AsmString = "c.ole.d $\x02, $\x03"; 8020 break; 8021 } 8022 return false; 8023 case Mips::C_OLE_D32_MM: 8024 if (MI->getNumOperands() == 3 && 8025 MI->getOperand(0).getReg() == Mips::FCC0 && 8026 MI->getOperand(1).isReg() && 8027 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8028 MI->getOperand(2).isReg() && 8029 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8030 // (C_OLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8031 AsmString = "c.ole.d $\x02, $\x03"; 8032 break; 8033 } 8034 return false; 8035 case Mips::C_OLE_D64: 8036 if (MI->getNumOperands() == 3 && 8037 MI->getOperand(0).getReg() == Mips::FCC0 && 8038 MI->getOperand(1).isReg() && 8039 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8040 MI->getOperand(2).isReg() && 8041 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8042 // (C_OLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8043 AsmString = "c.ole.d $\x02, $\x03"; 8044 break; 8045 } 8046 return false; 8047 case Mips::C_OLE_D64_MM: 8048 if (MI->getNumOperands() == 3 && 8049 MI->getOperand(0).getReg() == Mips::FCC0 && 8050 MI->getOperand(1).isReg() && 8051 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8052 MI->getOperand(2).isReg() && 8053 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8054 // (C_OLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8055 AsmString = "c.ole.d $\x02, $\x03"; 8056 break; 8057 } 8058 return false; 8059 case Mips::C_OLE_S: 8060 if (MI->getNumOperands() == 3 && 8061 MI->getOperand(0).getReg() == Mips::FCC0 && 8062 MI->getOperand(1).isReg() && 8063 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8064 MI->getOperand(2).isReg() && 8065 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8066 // (C_OLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8067 AsmString = "c.ole.s $\x02, $\x03"; 8068 break; 8069 } 8070 return false; 8071 case Mips::C_OLE_S_MM: 8072 if (MI->getNumOperands() == 3 && 8073 MI->getOperand(0).getReg() == Mips::FCC0 && 8074 MI->getOperand(1).isReg() && 8075 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8076 MI->getOperand(2).isReg() && 8077 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8078 // (C_OLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8079 AsmString = "c.ole.s $\x02, $\x03"; 8080 break; 8081 } 8082 return false; 8083 case Mips::C_OLT_D32: 8084 if (MI->getNumOperands() == 3 && 8085 MI->getOperand(0).getReg() == Mips::FCC0 && 8086 MI->getOperand(1).isReg() && 8087 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8088 MI->getOperand(2).isReg() && 8089 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8090 // (C_OLT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8091 AsmString = "c.olt.d $\x02, $\x03"; 8092 break; 8093 } 8094 return false; 8095 case Mips::C_OLT_D32_MM: 8096 if (MI->getNumOperands() == 3 && 8097 MI->getOperand(0).getReg() == Mips::FCC0 && 8098 MI->getOperand(1).isReg() && 8099 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8100 MI->getOperand(2).isReg() && 8101 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8102 // (C_OLT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8103 AsmString = "c.olt.d $\x02, $\x03"; 8104 break; 8105 } 8106 return false; 8107 case Mips::C_OLT_D64: 8108 if (MI->getNumOperands() == 3 && 8109 MI->getOperand(0).getReg() == Mips::FCC0 && 8110 MI->getOperand(1).isReg() && 8111 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8112 MI->getOperand(2).isReg() && 8113 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8114 // (C_OLT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8115 AsmString = "c.olt.d $\x02, $\x03"; 8116 break; 8117 } 8118 return false; 8119 case Mips::C_OLT_D64_MM: 8120 if (MI->getNumOperands() == 3 && 8121 MI->getOperand(0).getReg() == Mips::FCC0 && 8122 MI->getOperand(1).isReg() && 8123 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8124 MI->getOperand(2).isReg() && 8125 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8126 // (C_OLT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8127 AsmString = "c.olt.d $\x02, $\x03"; 8128 break; 8129 } 8130 return false; 8131 case Mips::C_OLT_S: 8132 if (MI->getNumOperands() == 3 && 8133 MI->getOperand(0).getReg() == Mips::FCC0 && 8134 MI->getOperand(1).isReg() && 8135 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8136 MI->getOperand(2).isReg() && 8137 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8138 // (C_OLT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8139 AsmString = "c.olt.s $\x02, $\x03"; 8140 break; 8141 } 8142 return false; 8143 case Mips::C_OLT_S_MM: 8144 if (MI->getNumOperands() == 3 && 8145 MI->getOperand(0).getReg() == Mips::FCC0 && 8146 MI->getOperand(1).isReg() && 8147 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8148 MI->getOperand(2).isReg() && 8149 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8150 // (C_OLT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8151 AsmString = "c.olt.s $\x02, $\x03"; 8152 break; 8153 } 8154 return false; 8155 case Mips::C_SEQ_D32: 8156 if (MI->getNumOperands() == 3 && 8157 MI->getOperand(0).getReg() == Mips::FCC0 && 8158 MI->getOperand(1).isReg() && 8159 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8160 MI->getOperand(2).isReg() && 8161 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8162 // (C_SEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8163 AsmString = "c.seq.d $\x02, $\x03"; 8164 break; 8165 } 8166 return false; 8167 case Mips::C_SEQ_D32_MM: 8168 if (MI->getNumOperands() == 3 && 8169 MI->getOperand(0).getReg() == Mips::FCC0 && 8170 MI->getOperand(1).isReg() && 8171 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8172 MI->getOperand(2).isReg() && 8173 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8174 // (C_SEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8175 AsmString = "c.seq.d $\x02, $\x03"; 8176 break; 8177 } 8178 return false; 8179 case Mips::C_SEQ_D64: 8180 if (MI->getNumOperands() == 3 && 8181 MI->getOperand(0).getReg() == Mips::FCC0 && 8182 MI->getOperand(1).isReg() && 8183 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8184 MI->getOperand(2).isReg() && 8185 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8186 // (C_SEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8187 AsmString = "c.seq.d $\x02, $\x03"; 8188 break; 8189 } 8190 return false; 8191 case Mips::C_SEQ_D64_MM: 8192 if (MI->getNumOperands() == 3 && 8193 MI->getOperand(0).getReg() == Mips::FCC0 && 8194 MI->getOperand(1).isReg() && 8195 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8196 MI->getOperand(2).isReg() && 8197 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8198 // (C_SEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8199 AsmString = "c.seq.d $\x02, $\x03"; 8200 break; 8201 } 8202 return false; 8203 case Mips::C_SEQ_S: 8204 if (MI->getNumOperands() == 3 && 8205 MI->getOperand(0).getReg() == Mips::FCC0 && 8206 MI->getOperand(1).isReg() && 8207 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8208 MI->getOperand(2).isReg() && 8209 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8210 // (C_SEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8211 AsmString = "c.seq.s $\x02, $\x03"; 8212 break; 8213 } 8214 return false; 8215 case Mips::C_SEQ_S_MM: 8216 if (MI->getNumOperands() == 3 && 8217 MI->getOperand(0).getReg() == Mips::FCC0 && 8218 MI->getOperand(1).isReg() && 8219 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8220 MI->getOperand(2).isReg() && 8221 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8222 // (C_SEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8223 AsmString = "c.seq.s $\x02, $\x03"; 8224 break; 8225 } 8226 return false; 8227 case Mips::C_SF_D32: 8228 if (MI->getNumOperands() == 3 && 8229 MI->getOperand(0).getReg() == Mips::FCC0 && 8230 MI->getOperand(1).isReg() && 8231 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8232 MI->getOperand(2).isReg() && 8233 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8234 // (C_SF_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8235 AsmString = "c.sf.d $\x02, $\x03"; 8236 break; 8237 } 8238 return false; 8239 case Mips::C_SF_D32_MM: 8240 if (MI->getNumOperands() == 3 && 8241 MI->getOperand(0).getReg() == Mips::FCC0 && 8242 MI->getOperand(1).isReg() && 8243 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8244 MI->getOperand(2).isReg() && 8245 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8246 // (C_SF_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8247 AsmString = "c.sf.d $\x02, $\x03"; 8248 break; 8249 } 8250 return false; 8251 case Mips::C_SF_D64: 8252 if (MI->getNumOperands() == 3 && 8253 MI->getOperand(0).getReg() == Mips::FCC0 && 8254 MI->getOperand(1).isReg() && 8255 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8256 MI->getOperand(2).isReg() && 8257 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8258 // (C_SF_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8259 AsmString = "c.sf.d $\x02, $\x03"; 8260 break; 8261 } 8262 return false; 8263 case Mips::C_SF_D64_MM: 8264 if (MI->getNumOperands() == 3 && 8265 MI->getOperand(0).getReg() == Mips::FCC0 && 8266 MI->getOperand(1).isReg() && 8267 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8268 MI->getOperand(2).isReg() && 8269 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8270 // (C_SF_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8271 AsmString = "c.sf.d $\x02, $\x03"; 8272 break; 8273 } 8274 return false; 8275 case Mips::C_SF_S: 8276 if (MI->getNumOperands() == 3 && 8277 MI->getOperand(0).getReg() == Mips::FCC0 && 8278 MI->getOperand(1).isReg() && 8279 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8280 MI->getOperand(2).isReg() && 8281 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8282 // (C_SF_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8283 AsmString = "c.sf.s $\x02, $\x03"; 8284 break; 8285 } 8286 return false; 8287 case Mips::C_SF_S_MM: 8288 if (MI->getNumOperands() == 3 && 8289 MI->getOperand(0).getReg() == Mips::FCC0 && 8290 MI->getOperand(1).isReg() && 8291 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8292 MI->getOperand(2).isReg() && 8293 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8294 // (C_SF_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8295 AsmString = "c.sf.s $\x02, $\x03"; 8296 break; 8297 } 8298 return false; 8299 case Mips::C_UEQ_D32: 8300 if (MI->getNumOperands() == 3 && 8301 MI->getOperand(0).getReg() == Mips::FCC0 && 8302 MI->getOperand(1).isReg() && 8303 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8304 MI->getOperand(2).isReg() && 8305 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8306 // (C_UEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8307 AsmString = "c.ueq.d $\x02, $\x03"; 8308 break; 8309 } 8310 return false; 8311 case Mips::C_UEQ_D32_MM: 8312 if (MI->getNumOperands() == 3 && 8313 MI->getOperand(0).getReg() == Mips::FCC0 && 8314 MI->getOperand(1).isReg() && 8315 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8316 MI->getOperand(2).isReg() && 8317 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8318 // (C_UEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8319 AsmString = "c.ueq.d $\x02, $\x03"; 8320 break; 8321 } 8322 return false; 8323 case Mips::C_UEQ_D64: 8324 if (MI->getNumOperands() == 3 && 8325 MI->getOperand(0).getReg() == Mips::FCC0 && 8326 MI->getOperand(1).isReg() && 8327 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8328 MI->getOperand(2).isReg() && 8329 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8330 // (C_UEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8331 AsmString = "c.ueq.d $\x02, $\x03"; 8332 break; 8333 } 8334 return false; 8335 case Mips::C_UEQ_D64_MM: 8336 if (MI->getNumOperands() == 3 && 8337 MI->getOperand(0).getReg() == Mips::FCC0 && 8338 MI->getOperand(1).isReg() && 8339 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8340 MI->getOperand(2).isReg() && 8341 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8342 // (C_UEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8343 AsmString = "c.ueq.d $\x02, $\x03"; 8344 break; 8345 } 8346 return false; 8347 case Mips::C_UEQ_S: 8348 if (MI->getNumOperands() == 3 && 8349 MI->getOperand(0).getReg() == Mips::FCC0 && 8350 MI->getOperand(1).isReg() && 8351 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8352 MI->getOperand(2).isReg() && 8353 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8354 // (C_UEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8355 AsmString = "c.ueq.s $\x02, $\x03"; 8356 break; 8357 } 8358 return false; 8359 case Mips::C_UEQ_S_MM: 8360 if (MI->getNumOperands() == 3 && 8361 MI->getOperand(0).getReg() == Mips::FCC0 && 8362 MI->getOperand(1).isReg() && 8363 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8364 MI->getOperand(2).isReg() && 8365 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8366 // (C_UEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8367 AsmString = "c.ueq.s $\x02, $\x03"; 8368 break; 8369 } 8370 return false; 8371 case Mips::C_ULE_D32: 8372 if (MI->getNumOperands() == 3 && 8373 MI->getOperand(0).getReg() == Mips::FCC0 && 8374 MI->getOperand(1).isReg() && 8375 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8376 MI->getOperand(2).isReg() && 8377 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8378 // (C_ULE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8379 AsmString = "c.ule.d $\x02, $\x03"; 8380 break; 8381 } 8382 return false; 8383 case Mips::C_ULE_D32_MM: 8384 if (MI->getNumOperands() == 3 && 8385 MI->getOperand(0).getReg() == Mips::FCC0 && 8386 MI->getOperand(1).isReg() && 8387 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8388 MI->getOperand(2).isReg() && 8389 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8390 // (C_ULE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8391 AsmString = "c.ule.d $\x02, $\x03"; 8392 break; 8393 } 8394 return false; 8395 case Mips::C_ULE_D64: 8396 if (MI->getNumOperands() == 3 && 8397 MI->getOperand(0).getReg() == Mips::FCC0 && 8398 MI->getOperand(1).isReg() && 8399 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8400 MI->getOperand(2).isReg() && 8401 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8402 // (C_ULE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8403 AsmString = "c.ule.d $\x02, $\x03"; 8404 break; 8405 } 8406 return false; 8407 case Mips::C_ULE_D64_MM: 8408 if (MI->getNumOperands() == 3 && 8409 MI->getOperand(0).getReg() == Mips::FCC0 && 8410 MI->getOperand(1).isReg() && 8411 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8412 MI->getOperand(2).isReg() && 8413 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8414 // (C_ULE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8415 AsmString = "c.ule.d $\x02, $\x03"; 8416 break; 8417 } 8418 return false; 8419 case Mips::C_ULE_S: 8420 if (MI->getNumOperands() == 3 && 8421 MI->getOperand(0).getReg() == Mips::FCC0 && 8422 MI->getOperand(1).isReg() && 8423 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8424 MI->getOperand(2).isReg() && 8425 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8426 // (C_ULE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8427 AsmString = "c.ule.s $\x02, $\x03"; 8428 break; 8429 } 8430 return false; 8431 case Mips::C_ULE_S_MM: 8432 if (MI->getNumOperands() == 3 && 8433 MI->getOperand(0).getReg() == Mips::FCC0 && 8434 MI->getOperand(1).isReg() && 8435 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8436 MI->getOperand(2).isReg() && 8437 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8438 // (C_ULE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8439 AsmString = "c.ule.s $\x02, $\x03"; 8440 break; 8441 } 8442 return false; 8443 case Mips::C_ULT_D32: 8444 if (MI->getNumOperands() == 3 && 8445 MI->getOperand(0).getReg() == Mips::FCC0 && 8446 MI->getOperand(1).isReg() && 8447 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8448 MI->getOperand(2).isReg() && 8449 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8450 // (C_ULT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8451 AsmString = "c.ult.d $\x02, $\x03"; 8452 break; 8453 } 8454 return false; 8455 case Mips::C_ULT_D32_MM: 8456 if (MI->getNumOperands() == 3 && 8457 MI->getOperand(0).getReg() == Mips::FCC0 && 8458 MI->getOperand(1).isReg() && 8459 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8460 MI->getOperand(2).isReg() && 8461 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8462 // (C_ULT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8463 AsmString = "c.ult.d $\x02, $\x03"; 8464 break; 8465 } 8466 return false; 8467 case Mips::C_ULT_D64: 8468 if (MI->getNumOperands() == 3 && 8469 MI->getOperand(0).getReg() == Mips::FCC0 && 8470 MI->getOperand(1).isReg() && 8471 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8472 MI->getOperand(2).isReg() && 8473 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8474 // (C_ULT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8475 AsmString = "c.ult.d $\x02, $\x03"; 8476 break; 8477 } 8478 return false; 8479 case Mips::C_ULT_D64_MM: 8480 if (MI->getNumOperands() == 3 && 8481 MI->getOperand(0).getReg() == Mips::FCC0 && 8482 MI->getOperand(1).isReg() && 8483 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8484 MI->getOperand(2).isReg() && 8485 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8486 // (C_ULT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8487 AsmString = "c.ult.d $\x02, $\x03"; 8488 break; 8489 } 8490 return false; 8491 case Mips::C_ULT_S: 8492 if (MI->getNumOperands() == 3 && 8493 MI->getOperand(0).getReg() == Mips::FCC0 && 8494 MI->getOperand(1).isReg() && 8495 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8496 MI->getOperand(2).isReg() && 8497 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8498 // (C_ULT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8499 AsmString = "c.ult.s $\x02, $\x03"; 8500 break; 8501 } 8502 return false; 8503 case Mips::C_ULT_S_MM: 8504 if (MI->getNumOperands() == 3 && 8505 MI->getOperand(0).getReg() == Mips::FCC0 && 8506 MI->getOperand(1).isReg() && 8507 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8508 MI->getOperand(2).isReg() && 8509 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8510 // (C_ULT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8511 AsmString = "c.ult.s $\x02, $\x03"; 8512 break; 8513 } 8514 return false; 8515 case Mips::C_UN_D32: 8516 if (MI->getNumOperands() == 3 && 8517 MI->getOperand(0).getReg() == Mips::FCC0 && 8518 MI->getOperand(1).isReg() && 8519 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8520 MI->getOperand(2).isReg() && 8521 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8522 // (C_UN_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8523 AsmString = "c.un.d $\x02, $\x03"; 8524 break; 8525 } 8526 return false; 8527 case Mips::C_UN_D32_MM: 8528 if (MI->getNumOperands() == 3 && 8529 MI->getOperand(0).getReg() == Mips::FCC0 && 8530 MI->getOperand(1).isReg() && 8531 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8532 MI->getOperand(2).isReg() && 8533 MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8534 // (C_UN_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft) 8535 AsmString = "c.un.d $\x02, $\x03"; 8536 break; 8537 } 8538 return false; 8539 case Mips::C_UN_D64: 8540 if (MI->getNumOperands() == 3 && 8541 MI->getOperand(0).getReg() == Mips::FCC0 && 8542 MI->getOperand(1).isReg() && 8543 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8544 MI->getOperand(2).isReg() && 8545 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8546 // (C_UN_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8547 AsmString = "c.un.d $\x02, $\x03"; 8548 break; 8549 } 8550 return false; 8551 case Mips::C_UN_D64_MM: 8552 if (MI->getNumOperands() == 3 && 8553 MI->getOperand(0).getReg() == Mips::FCC0 && 8554 MI->getOperand(1).isReg() && 8555 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) && 8556 MI->getOperand(2).isReg() && 8557 MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) { 8558 // (C_UN_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft) 8559 AsmString = "c.un.d $\x02, $\x03"; 8560 break; 8561 } 8562 return false; 8563 case Mips::C_UN_S: 8564 if (MI->getNumOperands() == 3 && 8565 MI->getOperand(0).getReg() == Mips::FCC0 && 8566 MI->getOperand(1).isReg() && 8567 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8568 MI->getOperand(2).isReg() && 8569 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8570 // (C_UN_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8571 AsmString = "c.un.s $\x02, $\x03"; 8572 break; 8573 } 8574 return false; 8575 case Mips::C_UN_S_MM: 8576 if (MI->getNumOperands() == 3 && 8577 MI->getOperand(0).getReg() == Mips::FCC0 && 8578 MI->getOperand(1).isReg() && 8579 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) && 8580 MI->getOperand(2).isReg() && 8581 MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) { 8582 // (C_UN_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft) 8583 AsmString = "c.un.s $\x02, $\x03"; 8584 break; 8585 } 8586 return false; 8587 case Mips::DADDu: 8588 if (MI->getNumOperands() == 3 && 8589 MI->getOperand(0).isReg() && 8590 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8591 MI->getOperand(1).isReg() && 8592 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) && 8593 MI->getOperand(2).getReg() == Mips::ZERO_64) { 8594 // (DADDu GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64) 8595 AsmString = "move $\x01, $\x02"; 8596 break; 8597 } 8598 return false; 8599 case Mips::DI: 8600 if (MI->getNumOperands() == 1 && 8601 MI->getOperand(0).getReg() == Mips::ZERO) { 8602 // (DI ZERO) 8603 AsmString = "di"; 8604 break; 8605 } 8606 return false; 8607 case Mips::DIV: 8608 if (MI->getNumOperands() == 3 && 8609 MI->getOperand(0).isReg() && 8610 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8611 MI->getOperand(1).isReg() && 8612 MI->getOperand(1).getReg() == MI->getOperand(0).getReg() && 8613 MI->getOperand(2).isReg() && 8614 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 8615 // (DIV GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt) 8616 AsmString = "div $\x01, $\x03"; 8617 break; 8618 } 8619 return false; 8620 case Mips::DIVU: 8621 if (MI->getNumOperands() == 3 && 8622 MI->getOperand(0).isReg() && 8623 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8624 MI->getOperand(1).isReg() && 8625 MI->getOperand(1).getReg() == MI->getOperand(0).getReg() && 8626 MI->getOperand(2).isReg() && 8627 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 8628 // (DIVU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt) 8629 AsmString = "divu $\x01, $\x03"; 8630 break; 8631 } 8632 return false; 8633 case Mips::DI_MM: 8634 if (MI->getNumOperands() == 1 && 8635 MI->getOperand(0).getReg() == Mips::ZERO) { 8636 // (DI_MM ZERO) 8637 AsmString = "di"; 8638 break; 8639 } 8640 return false; 8641 case Mips::DI_MMR6: 8642 if (MI->getNumOperands() == 1 && 8643 MI->getOperand(0).getReg() == Mips::ZERO) { 8644 // (DI_MMR6 ZERO) 8645 AsmString = "di"; 8646 break; 8647 } 8648 return false; 8649 case Mips::DMT: 8650 if (MI->getNumOperands() == 1 && 8651 MI->getOperand(0).getReg() == Mips::ZERO) { 8652 // (DMT ZERO) 8653 AsmString = "dmt"; 8654 break; 8655 } 8656 return false; 8657 case Mips::DSUB: 8658 if (MI->getNumOperands() == 3 && 8659 MI->getOperand(0).isReg() && 8660 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8661 MI->getOperand(1).getReg() == Mips::ZERO_64 && 8662 MI->getOperand(2).isReg() && 8663 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) { 8664 // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs) 8665 AsmString = "dneg $\x01, $\x03"; 8666 break; 8667 } 8668 if (MI->getNumOperands() == 3 && 8669 MI->getOperand(0).isReg() && 8670 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8671 MI->getOperand(1).getReg() == Mips::ZERO_64 && 8672 MI->getOperand(2).isReg() && 8673 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 8674 // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt) 8675 AsmString = "dneg $\x01"; 8676 break; 8677 } 8678 return false; 8679 case Mips::DSUBu: 8680 if (MI->getNumOperands() == 3 && 8681 MI->getOperand(0).isReg() && 8682 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8683 MI->getOperand(1).getReg() == Mips::ZERO_64 && 8684 MI->getOperand(2).isReg() && 8685 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) { 8686 // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs) 8687 AsmString = "dnegu $\x01, $\x03"; 8688 break; 8689 } 8690 if (MI->getNumOperands() == 3 && 8691 MI->getOperand(0).isReg() && 8692 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8693 MI->getOperand(1).getReg() == Mips::ZERO_64 && 8694 MI->getOperand(2).isReg() && 8695 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 8696 // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt) 8697 AsmString = "dnegu $\x01"; 8698 break; 8699 } 8700 return false; 8701 case Mips::DVPE: 8702 if (MI->getNumOperands() == 1 && 8703 MI->getOperand(0).getReg() == Mips::ZERO) { 8704 // (DVPE ZERO) 8705 AsmString = "dvpe"; 8706 break; 8707 } 8708 return false; 8709 case Mips::EI: 8710 if (MI->getNumOperands() == 1 && 8711 MI->getOperand(0).getReg() == Mips::ZERO) { 8712 // (EI ZERO) 8713 AsmString = "ei"; 8714 break; 8715 } 8716 return false; 8717 case Mips::EI_MM: 8718 if (MI->getNumOperands() == 1 && 8719 MI->getOperand(0).getReg() == Mips::ZERO) { 8720 // (EI_MM ZERO) 8721 AsmString = "ei"; 8722 break; 8723 } 8724 return false; 8725 case Mips::EI_MMR6: 8726 if (MI->getNumOperands() == 1 && 8727 MI->getOperand(0).getReg() == Mips::ZERO) { 8728 // (EI_MMR6 ZERO) 8729 AsmString = "ei"; 8730 break; 8731 } 8732 return false; 8733 case Mips::EMT: 8734 if (MI->getNumOperands() == 1 && 8735 MI->getOperand(0).getReg() == Mips::ZERO) { 8736 // (EMT ZERO) 8737 AsmString = "emt"; 8738 break; 8739 } 8740 return false; 8741 case Mips::EVPE: 8742 if (MI->getNumOperands() == 1 && 8743 MI->getOperand(0).getReg() == Mips::ZERO) { 8744 // (EVPE ZERO) 8745 AsmString = "evpe"; 8746 break; 8747 } 8748 return false; 8749 case Mips::HYPCALL: 8750 if (MI->getNumOperands() == 1 && 8751 MI->getOperand(0).isImm() && 8752 MI->getOperand(0).getImm() == 0) { 8753 // (HYPCALL 0) 8754 AsmString = "hypcall"; 8755 break; 8756 } 8757 return false; 8758 case Mips::HYPCALL_MM: 8759 if (MI->getNumOperands() == 1 && 8760 MI->getOperand(0).isImm() && 8761 MI->getOperand(0).getImm() == 0) { 8762 // (HYPCALL_MM 0) 8763 AsmString = "hypcall"; 8764 break; 8765 } 8766 return false; 8767 case Mips::JALR: 8768 if (MI->getNumOperands() == 2 && 8769 MI->getOperand(0).getReg() == Mips::ZERO && 8770 MI->getOperand(1).isReg() && 8771 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 8772 // (JALR ZERO, GPR32Opnd:$rs) 8773 AsmString = "jr $\x02"; 8774 break; 8775 } 8776 return false; 8777 case Mips::JALR64: 8778 if (MI->getNumOperands() == 2 && 8779 MI->getOperand(0).getReg() == Mips::ZERO_64 && 8780 MI->getOperand(1).isReg() && 8781 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) { 8782 // (JALR64 ZERO_64, GPR64Opnd:$rs) 8783 AsmString = "jr $\x02"; 8784 break; 8785 } 8786 return false; 8787 case Mips::JALRC_HB_MMR6: 8788 if (MI->getNumOperands() == 2 && 8789 MI->getOperand(0).getReg() == Mips::RA && 8790 MI->getOperand(1).isReg() && 8791 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 8792 // (JALRC_HB_MMR6 RA, GPR32Opnd:$rs) 8793 AsmString = "jalrc.hb $\x02"; 8794 break; 8795 } 8796 return false; 8797 case Mips::JALRC_MMR6: 8798 if (MI->getNumOperands() == 2 && 8799 MI->getOperand(0).getReg() == Mips::RA && 8800 MI->getOperand(1).isReg() && 8801 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 8802 // (JALRC_MMR6 RA, GPR32Opnd:$rs) 8803 AsmString = "jalrc $\x02"; 8804 break; 8805 } 8806 return false; 8807 case Mips::JALR_HB: 8808 if (MI->getNumOperands() == 2 && 8809 MI->getOperand(0).getReg() == Mips::RA && 8810 MI->getOperand(1).isReg() && 8811 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 8812 // (JALR_HB RA, GPR32Opnd:$rs) 8813 AsmString = "jalr.hb $\x02"; 8814 break; 8815 } 8816 return false; 8817 case Mips::JALR_HB64: 8818 if (MI->getNumOperands() == 2 && 8819 MI->getOperand(0).getReg() == Mips::RA_64 && 8820 MI->getOperand(1).isReg() && 8821 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) { 8822 // (JALR_HB64 RA_64, GPR64Opnd:$rs) 8823 AsmString = "jalr.hb $\x02"; 8824 break; 8825 } 8826 return false; 8827 case Mips::JIALC: 8828 if (MI->getNumOperands() == 2 && 8829 MI->getOperand(0).isReg() && 8830 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8831 MI->getOperand(1).isImm() && 8832 MI->getOperand(1).getImm() == 0) { 8833 // (JIALC GPR32Opnd:$rs, 0) 8834 AsmString = "jalrc $\x01"; 8835 break; 8836 } 8837 return false; 8838 case Mips::JIALC64: 8839 if (MI->getNumOperands() == 2 && 8840 MI->getOperand(0).isReg() && 8841 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8842 MI->getOperand(1).isImm() && 8843 MI->getOperand(1).getImm() == 0) { 8844 // (JIALC64 GPR64Opnd:$rs, 0) 8845 AsmString = "jalrc $\x01"; 8846 break; 8847 } 8848 return false; 8849 case Mips::JIC: 8850 if (MI->getNumOperands() == 2 && 8851 MI->getOperand(0).isReg() && 8852 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8853 MI->getOperand(1).isImm() && 8854 MI->getOperand(1).getImm() == 0) { 8855 // (JIC GPR32Opnd:$rs, 0) 8856 AsmString = "jrc $\x01"; 8857 break; 8858 } 8859 return false; 8860 case Mips::JIC64: 8861 if (MI->getNumOperands() == 2 && 8862 MI->getOperand(0).isReg() && 8863 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8864 MI->getOperand(1).isImm() && 8865 MI->getOperand(1).getImm() == 0) { 8866 // (JIC64 GPR64Opnd:$rs, 0) 8867 AsmString = "jrc $\x01"; 8868 break; 8869 } 8870 return false; 8871 case Mips::MFTACX: 8872 if (MI->getNumOperands() == 2 && 8873 MI->getOperand(0).isReg() && 8874 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8875 MI->getOperand(1).getReg() == Mips::AC0) { 8876 // (MFTACX GPR32Opnd:$rt, AC0) 8877 AsmString = "mftacx $\x01"; 8878 break; 8879 } 8880 return false; 8881 case Mips::MFTC0: 8882 if (MI->getNumOperands() == 3 && 8883 MI->getOperand(0).isReg() && 8884 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8885 MI->getOperand(1).isReg() && 8886 MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(1).getReg()) && 8887 MI->getOperand(2).isImm() && 8888 MI->getOperand(2).getImm() == 0) { 8889 // (MFTC0 GPR32Opnd:$rd, COP0Opnd:$rt, 0) 8890 AsmString = "mftc0 $\x01, $\x02"; 8891 break; 8892 } 8893 return false; 8894 case Mips::MFTHI: 8895 if (MI->getNumOperands() == 2 && 8896 MI->getOperand(0).isReg() && 8897 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8898 MI->getOperand(1).getReg() == Mips::AC0) { 8899 // (MFTHI GPR32Opnd:$rt, AC0) 8900 AsmString = "mfthi $\x01"; 8901 break; 8902 } 8903 return false; 8904 case Mips::MFTLO: 8905 if (MI->getNumOperands() == 2 && 8906 MI->getOperand(0).isReg() && 8907 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8908 MI->getOperand(1).getReg() == Mips::AC0) { 8909 // (MFTLO GPR32Opnd:$rt, AC0) 8910 AsmString = "mftlo $\x01"; 8911 break; 8912 } 8913 return false; 8914 case Mips::MOVE16_MM: 8915 if (MI->getNumOperands() == 2 && 8916 MI->getOperand(0).getReg() == Mips::ZERO && 8917 MI->getOperand(1).getReg() == Mips::ZERO) { 8918 // (MOVE16_MM ZERO, ZERO) 8919 AsmString = "nop"; 8920 break; 8921 } 8922 return false; 8923 case Mips::MTTACX: 8924 if (MI->getNumOperands() == 2 && 8925 MI->getOperand(0).getReg() == Mips::AC0 && 8926 MI->getOperand(1).isReg() && 8927 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 8928 // (MTTACX AC0, GPR32Opnd:$rt) 8929 AsmString = "mttacx $\x02"; 8930 break; 8931 } 8932 return false; 8933 case Mips::MTTC0: 8934 if (MI->getNumOperands() == 3 && 8935 MI->getOperand(0).isReg() && 8936 MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(0).getReg()) && 8937 MI->getOperand(1).isReg() && 8938 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 8939 MI->getOperand(2).isImm() && 8940 MI->getOperand(2).getImm() == 0) { 8941 // (MTTC0 COP0Opnd:$rt, GPR32Opnd:$rd, 0) 8942 AsmString = "mttc0 $\x02, $\x01"; 8943 break; 8944 } 8945 return false; 8946 case Mips::MTTHI: 8947 if (MI->getNumOperands() == 2 && 8948 MI->getOperand(0).getReg() == Mips::AC0 && 8949 MI->getOperand(1).isReg() && 8950 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 8951 // (MTTHI AC0, GPR32Opnd:$rt) 8952 AsmString = "mtthi $\x02"; 8953 break; 8954 } 8955 return false; 8956 case Mips::MTTLO: 8957 if (MI->getNumOperands() == 2 && 8958 MI->getOperand(0).getReg() == Mips::AC0 && 8959 MI->getOperand(1).isReg() && 8960 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 8961 // (MTTLO AC0, GPR32Opnd:$rt) 8962 AsmString = "mttlo $\x02"; 8963 break; 8964 } 8965 return false; 8966 case Mips::Move32R16: 8967 if (MI->getNumOperands() == 2 && 8968 MI->getOperand(0).getReg() == Mips::ZERO && 8969 MI->getOperand(1).getReg() == Mips::S0) { 8970 // (Move32R16 ZERO, S0) 8971 AsmString = "nop"; 8972 break; 8973 } 8974 return false; 8975 case Mips::NORImm: 8976 if (MI->getNumOperands() == 3 && 8977 MI->getOperand(0).isReg() && 8978 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 8979 MI->getOperand(1).isReg() && 8980 MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) { 8981 // (NORImm GPR32Opnd:$rs, GPR32Opnd:$rs, simm32_relaxed:$imm) 8982 AsmString = "nor $\x01, $\x03"; 8983 break; 8984 } 8985 return false; 8986 case Mips::NORImm64: 8987 if (MI->getNumOperands() == 3 && 8988 MI->getOperand(0).isReg() && 8989 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 8990 MI->getOperand(1).isReg() && 8991 MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) { 8992 // (NORImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm) 8993 AsmString = "nor $\x01, $\x03"; 8994 break; 8995 } 8996 return false; 8997 case Mips::OR: 8998 if (MI->getNumOperands() == 3 && 8999 MI->getOperand(0).isReg() && 9000 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9001 MI->getOperand(1).isReg() && 9002 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9003 MI->getOperand(2).getReg() == Mips::ZERO) { 9004 // (OR GPR32Opnd:$dst, GPR32Opnd:$src, ZERO) 9005 AsmString = "move $\x01, $\x02"; 9006 break; 9007 } 9008 return false; 9009 case Mips::OR64: 9010 if (MI->getNumOperands() == 3 && 9011 MI->getOperand(0).isReg() && 9012 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 9013 MI->getOperand(1).isReg() && 9014 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) && 9015 MI->getOperand(2).getReg() == Mips::ZERO_64) { 9016 // (OR64 GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64) 9017 AsmString = "move $\x01, $\x02"; 9018 break; 9019 } 9020 return false; 9021 case Mips::RDHWR: 9022 if (MI->getNumOperands() == 3 && 9023 MI->getOperand(0).isReg() && 9024 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9025 MI->getOperand(1).isReg() && 9026 MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) && 9027 MI->getOperand(2).isImm() && 9028 MI->getOperand(2).getImm() == 0) { 9029 // (RDHWR GPR32Opnd:$rt, HWRegsOpnd:$rs, 0) 9030 AsmString = "rdhwr $\x01, $\x02"; 9031 break; 9032 } 9033 return false; 9034 case Mips::RDHWR_MM: 9035 if (MI->getNumOperands() == 3 && 9036 MI->getOperand(0).isReg() && 9037 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9038 MI->getOperand(1).isReg() && 9039 MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) && 9040 MI->getOperand(2).isImm() && 9041 MI->getOperand(2).getImm() == 0) { 9042 // (RDHWR_MM GPR32Opnd:$rt, HWRegsOpnd:$rs, 0) 9043 AsmString = "rdhwr $\x01, $\x02"; 9044 break; 9045 } 9046 return false; 9047 case Mips::RDHWR_MMR6: 9048 if (MI->getNumOperands() == 3 && 9049 MI->getOperand(0).isReg() && 9050 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9051 MI->getOperand(1).isReg() && 9052 MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) && 9053 MI->getOperand(2).isImm() && 9054 MI->getOperand(2).getImm() == 0) { 9055 // (RDHWR_MMR6 GPR32Opnd:$rt, HWRegsOpnd:$rs, 0) 9056 AsmString = "rdhwr $\x01, $\x02"; 9057 break; 9058 } 9059 return false; 9060 case Mips::SDBBP: 9061 if (MI->getNumOperands() == 1 && 9062 MI->getOperand(0).isImm() && 9063 MI->getOperand(0).getImm() == 0) { 9064 // (SDBBP 0) 9065 AsmString = "sdbbp"; 9066 break; 9067 } 9068 return false; 9069 case Mips::SDBBP_MMR6: 9070 if (MI->getNumOperands() == 1 && 9071 MI->getOperand(0).isImm() && 9072 MI->getOperand(0).getImm() == 0) { 9073 // (SDBBP_MMR6 0) 9074 AsmString = "sdbbp"; 9075 break; 9076 } 9077 return false; 9078 case Mips::SDBBP_R6: 9079 if (MI->getNumOperands() == 1 && 9080 MI->getOperand(0).isImm() && 9081 MI->getOperand(0).getImm() == 0) { 9082 // (SDBBP_R6 0) 9083 AsmString = "sdbbp"; 9084 break; 9085 } 9086 return false; 9087 case Mips::SLL: 9088 if (MI->getNumOperands() == 3 && 9089 MI->getOperand(0).getReg() == Mips::ZERO && 9090 MI->getOperand(1).getReg() == Mips::ZERO && 9091 MI->getOperand(2).isImm() && 9092 MI->getOperand(2).getImm() == 0) { 9093 // (SLL ZERO, ZERO, 0) 9094 AsmString = "nop"; 9095 break; 9096 } 9097 return false; 9098 case Mips::SLL_MM: 9099 if (MI->getNumOperands() == 3 && 9100 MI->getOperand(0).getReg() == Mips::ZERO && 9101 MI->getOperand(1).getReg() == Mips::ZERO && 9102 MI->getOperand(2).isImm() && 9103 MI->getOperand(2).getImm() == 0) { 9104 // (SLL_MM ZERO, ZERO, 0) 9105 AsmString = "nop"; 9106 break; 9107 } 9108 return false; 9109 case Mips::SLL_MMR6: 9110 if (MI->getNumOperands() == 3 && 9111 MI->getOperand(0).getReg() == Mips::ZERO && 9112 MI->getOperand(1).getReg() == Mips::ZERO && 9113 MI->getOperand(2).isImm() && 9114 MI->getOperand(2).getImm() == 0) { 9115 // (SLL_MMR6 ZERO, ZERO, 0) 9116 AsmString = "nop"; 9117 break; 9118 } 9119 return false; 9120 case Mips::SLTImm64: 9121 if (MI->getNumOperands() == 3 && 9122 MI->getOperand(0).isReg() && 9123 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 9124 MI->getOperand(1).isReg() && 9125 MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) { 9126 // (SLTImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm) 9127 AsmString = "slt $\x01, $\x03"; 9128 break; 9129 } 9130 return false; 9131 case Mips::SLTUImm64: 9132 if (MI->getNumOperands() == 3 && 9133 MI->getOperand(0).isReg() && 9134 MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) && 9135 MI->getOperand(1).isReg() && 9136 MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) { 9137 // (SLTUImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm) 9138 AsmString = "sltu $\x01, $\x03"; 9139 break; 9140 } 9141 return false; 9142 case Mips::SUB: 9143 if (MI->getNumOperands() == 3 && 9144 MI->getOperand(0).isReg() && 9145 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9146 MI->getOperand(1).getReg() == Mips::ZERO && 9147 MI->getOperand(2).isReg() && 9148 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 9149 // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs) 9150 AsmString = "neg $\x01, $\x03"; 9151 break; 9152 } 9153 if (MI->getNumOperands() == 3 && 9154 MI->getOperand(0).isReg() && 9155 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9156 MI->getOperand(1).getReg() == Mips::ZERO && 9157 MI->getOperand(2).isReg() && 9158 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 9159 // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt) 9160 AsmString = "neg $\x01"; 9161 break; 9162 } 9163 return false; 9164 case Mips::SUBU_MMR6: 9165 if (MI->getNumOperands() == 3 && 9166 MI->getOperand(0).isReg() && 9167 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9168 MI->getOperand(1).getReg() == Mips::ZERO && 9169 MI->getOperand(2).isReg() && 9170 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 9171 // (SUBU_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs) 9172 AsmString = "negu $\x01, $\x03"; 9173 break; 9174 } 9175 if (MI->getNumOperands() == 3 && 9176 MI->getOperand(0).isReg() && 9177 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9178 MI->getOperand(1).getReg() == Mips::ZERO && 9179 MI->getOperand(2).isReg() && 9180 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 9181 // (SUBU_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt) 9182 AsmString = "negu $\x01"; 9183 break; 9184 } 9185 return false; 9186 case Mips::SUB_MM: 9187 if (MI->getNumOperands() == 3 && 9188 MI->getOperand(0).isReg() && 9189 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9190 MI->getOperand(1).getReg() == Mips::ZERO && 9191 MI->getOperand(2).isReg() && 9192 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 9193 // (SUB_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs) 9194 AsmString = "neg $\x01, $\x03"; 9195 break; 9196 } 9197 if (MI->getNumOperands() == 3 && 9198 MI->getOperand(0).isReg() && 9199 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9200 MI->getOperand(1).getReg() == Mips::ZERO && 9201 MI->getOperand(2).isReg() && 9202 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 9203 // (SUB_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt) 9204 AsmString = "neg $\x01"; 9205 break; 9206 } 9207 return false; 9208 case Mips::SUB_MMR6: 9209 if (MI->getNumOperands() == 3 && 9210 MI->getOperand(0).isReg() && 9211 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9212 MI->getOperand(1).getReg() == Mips::ZERO && 9213 MI->getOperand(2).isReg() && 9214 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 9215 // (SUB_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs) 9216 AsmString = "neg $\x01, $\x03"; 9217 break; 9218 } 9219 if (MI->getNumOperands() == 3 && 9220 MI->getOperand(0).isReg() && 9221 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9222 MI->getOperand(1).getReg() == Mips::ZERO && 9223 MI->getOperand(2).isReg() && 9224 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 9225 // (SUB_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt) 9226 AsmString = "neg $\x01"; 9227 break; 9228 } 9229 return false; 9230 case Mips::SUBu: 9231 if (MI->getNumOperands() == 3 && 9232 MI->getOperand(0).isReg() && 9233 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9234 MI->getOperand(1).getReg() == Mips::ZERO && 9235 MI->getOperand(2).isReg() && 9236 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 9237 // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs) 9238 AsmString = "negu $\x01, $\x03"; 9239 break; 9240 } 9241 if (MI->getNumOperands() == 3 && 9242 MI->getOperand(0).isReg() && 9243 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9244 MI->getOperand(1).getReg() == Mips::ZERO && 9245 MI->getOperand(2).isReg() && 9246 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 9247 // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt) 9248 AsmString = "negu $\x01"; 9249 break; 9250 } 9251 return false; 9252 case Mips::SUBu_MM: 9253 if (MI->getNumOperands() == 3 && 9254 MI->getOperand(0).isReg() && 9255 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9256 MI->getOperand(1).getReg() == Mips::ZERO && 9257 MI->getOperand(2).isReg() && 9258 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) { 9259 // (SUBu_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs) 9260 AsmString = "negu $\x01, $\x03"; 9261 break; 9262 } 9263 if (MI->getNumOperands() == 3 && 9264 MI->getOperand(0).isReg() && 9265 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9266 MI->getOperand(1).getReg() == Mips::ZERO && 9267 MI->getOperand(2).isReg() && 9268 MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) { 9269 // (SUBu_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt) 9270 AsmString = "negu $\x01"; 9271 break; 9272 } 9273 return false; 9274 case Mips::SYNC: 9275 if (MI->getNumOperands() == 1 && 9276 MI->getOperand(0).isImm() && 9277 MI->getOperand(0).getImm() == 0) { 9278 // (SYNC 0) 9279 AsmString = "sync"; 9280 break; 9281 } 9282 return false; 9283 case Mips::SYNC_MM: 9284 if (MI->getNumOperands() == 1 && 9285 MI->getOperand(0).isImm() && 9286 MI->getOperand(0).getImm() == 0) { 9287 // (SYNC_MM 0) 9288 AsmString = "sync"; 9289 break; 9290 } 9291 return false; 9292 case Mips::SYNC_MMR6: 9293 if (MI->getNumOperands() == 1 && 9294 MI->getOperand(0).isImm() && 9295 MI->getOperand(0).getImm() == 0) { 9296 // (SYNC_MMR6 0) 9297 AsmString = "sync"; 9298 break; 9299 } 9300 return false; 9301 case Mips::SYSCALL: 9302 if (MI->getNumOperands() == 1 && 9303 MI->getOperand(0).isImm() && 9304 MI->getOperand(0).getImm() == 0) { 9305 // (SYSCALL 0) 9306 AsmString = "syscall"; 9307 break; 9308 } 9309 return false; 9310 case Mips::SYSCALL_MM: 9311 if (MI->getNumOperands() == 1 && 9312 MI->getOperand(0).isImm() && 9313 MI->getOperand(0).getImm() == 0) { 9314 // (SYSCALL_MM 0) 9315 AsmString = "syscall"; 9316 break; 9317 } 9318 return false; 9319 case Mips::TEQ: 9320 if (MI->getNumOperands() == 3 && 9321 MI->getOperand(0).isReg() && 9322 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9323 MI->getOperand(1).isReg() && 9324 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9325 MI->getOperand(2).isImm() && 9326 MI->getOperand(2).getImm() == 0) { 9327 // (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9328 AsmString = "teq $\x01, $\x02"; 9329 break; 9330 } 9331 return false; 9332 case Mips::TEQ_MM: 9333 if (MI->getNumOperands() == 3 && 9334 MI->getOperand(0).isReg() && 9335 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9336 MI->getOperand(1).isReg() && 9337 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9338 MI->getOperand(2).isImm() && 9339 MI->getOperand(2).getImm() == 0) { 9340 // (TEQ_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9341 AsmString = "teq $\x01, $\x02"; 9342 break; 9343 } 9344 return false; 9345 case Mips::TGE: 9346 if (MI->getNumOperands() == 3 && 9347 MI->getOperand(0).isReg() && 9348 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9349 MI->getOperand(1).isReg() && 9350 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9351 MI->getOperand(2).isImm() && 9352 MI->getOperand(2).getImm() == 0) { 9353 // (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9354 AsmString = "tge $\x01, $\x02"; 9355 break; 9356 } 9357 return false; 9358 case Mips::TGEU: 9359 if (MI->getNumOperands() == 3 && 9360 MI->getOperand(0).isReg() && 9361 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9362 MI->getOperand(1).isReg() && 9363 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9364 MI->getOperand(2).isImm() && 9365 MI->getOperand(2).getImm() == 0) { 9366 // (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9367 AsmString = "tgeu $\x01, $\x02"; 9368 break; 9369 } 9370 return false; 9371 case Mips::TGEU_MM: 9372 if (MI->getNumOperands() == 3 && 9373 MI->getOperand(0).isReg() && 9374 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9375 MI->getOperand(1).isReg() && 9376 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9377 MI->getOperand(2).isImm() && 9378 MI->getOperand(2).getImm() == 0) { 9379 // (TGEU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9380 AsmString = "tgeu $\x01, $\x02"; 9381 break; 9382 } 9383 return false; 9384 case Mips::TGE_MM: 9385 if (MI->getNumOperands() == 3 && 9386 MI->getOperand(0).isReg() && 9387 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9388 MI->getOperand(1).isReg() && 9389 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9390 MI->getOperand(2).isImm() && 9391 MI->getOperand(2).getImm() == 0) { 9392 // (TGE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9393 AsmString = "tge $\x01, $\x02"; 9394 break; 9395 } 9396 return false; 9397 case Mips::TLT: 9398 if (MI->getNumOperands() == 3 && 9399 MI->getOperand(0).isReg() && 9400 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9401 MI->getOperand(1).isReg() && 9402 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9403 MI->getOperand(2).isImm() && 9404 MI->getOperand(2).getImm() == 0) { 9405 // (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9406 AsmString = "tlt $\x01, $\x02"; 9407 break; 9408 } 9409 return false; 9410 case Mips::TLTU: 9411 if (MI->getNumOperands() == 3 && 9412 MI->getOperand(0).isReg() && 9413 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9414 MI->getOperand(1).isReg() && 9415 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9416 MI->getOperand(2).isImm() && 9417 MI->getOperand(2).getImm() == 0) { 9418 // (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9419 AsmString = "tltu $\x01, $\x02"; 9420 break; 9421 } 9422 return false; 9423 case Mips::TLTU_MM: 9424 if (MI->getNumOperands() == 3 && 9425 MI->getOperand(0).isReg() && 9426 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9427 MI->getOperand(1).isReg() && 9428 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9429 MI->getOperand(2).isImm() && 9430 MI->getOperand(2).getImm() == 0) { 9431 // (TLTU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9432 AsmString = "tltu $\x01, $\x02"; 9433 break; 9434 } 9435 return false; 9436 case Mips::TLT_MM: 9437 if (MI->getNumOperands() == 3 && 9438 MI->getOperand(0).isReg() && 9439 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9440 MI->getOperand(1).isReg() && 9441 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9442 MI->getOperand(2).isImm() && 9443 MI->getOperand(2).getImm() == 0) { 9444 // (TLT_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9445 AsmString = "tlt $\x01, $\x02"; 9446 break; 9447 } 9448 return false; 9449 case Mips::TNE: 9450 if (MI->getNumOperands() == 3 && 9451 MI->getOperand(0).isReg() && 9452 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9453 MI->getOperand(1).isReg() && 9454 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9455 MI->getOperand(2).isImm() && 9456 MI->getOperand(2).getImm() == 0) { 9457 // (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9458 AsmString = "tne $\x01, $\x02"; 9459 break; 9460 } 9461 return false; 9462 case Mips::TNE_MM: 9463 if (MI->getNumOperands() == 3 && 9464 MI->getOperand(0).isReg() && 9465 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9466 MI->getOperand(1).isReg() && 9467 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) && 9468 MI->getOperand(2).isImm() && 9469 MI->getOperand(2).getImm() == 0) { 9470 // (TNE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0) 9471 AsmString = "tne $\x01, $\x02"; 9472 break; 9473 } 9474 return false; 9475 case Mips::WAIT_MM: 9476 if (MI->getNumOperands() == 1 && 9477 MI->getOperand(0).isImm() && 9478 MI->getOperand(0).getImm() == 0) { 9479 // (WAIT_MM 0) 9480 AsmString = "wait"; 9481 break; 9482 } 9483 return false; 9484 case Mips::WRDSP: 9485 if (MI->getNumOperands() == 2 && 9486 MI->getOperand(0).isReg() && 9487 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9488 MI->getOperand(1).isImm() && 9489 MI->getOperand(1).getImm() == 31) { 9490 // (WRDSP GPR32Opnd:$rt, 31) 9491 AsmString = "wrdsp $\x01"; 9492 break; 9493 } 9494 return false; 9495 case Mips::WRDSP_MM: 9496 if (MI->getNumOperands() == 2 && 9497 MI->getOperand(0).isReg() && 9498 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) && 9499 MI->getOperand(1).isImm() && 9500 MI->getOperand(1).getImm() == 31) { 9501 // (WRDSP_MM GPR32Opnd:$rt, 31) 9502 AsmString = "wrdsp $\x01"; 9503 break; 9504 } 9505 return false; 9506 case Mips::YIELD: 9507 if (MI->getNumOperands() == 2 && 9508 MI->getOperand(0).getReg() == Mips::ZERO && 9509 MI->getOperand(1).isReg() && 9510 MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) { 9511 // (YIELD ZERO, GPR32Opnd:$rs) 9512 AsmString = "yield $\x02"; 9513 break; 9514 } 9515 return false; 9516 } 9517 9518 unsigned I = 0; 9519 while (AsmString[I] != ' ' && AsmString[I] != '\t' && 9520 AsmString[I] != '$' && AsmString[I] != '\0') 9521 ++I; 9522 OS << '\t' << StringRef(AsmString, I); 9523 if (AsmString[I] != '\0') { 9524 if (AsmString[I] == ' ' || AsmString[I] == '\t') { 9525 OS << '\t'; 9526 ++I; 9527 } 9528 do { 9529 if (AsmString[I] == '$') { 9530 ++I; 9531 if (AsmString[I] == (char)0xff) { 9532 ++I; 9533 int OpIdx = AsmString[I++] - 1; 9534 int PrintMethodIdx = AsmString[I++] - 1; 9535 printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS); 9536 } else 9537 printOperand(MI, unsigned(AsmString[I++]) - 1, OS); 9538 } else { 9539 OS << AsmString[I++]; 9540 } 9541 } while (AsmString[I] != '\0'); 9542 } 9543 9544 return true; 9545} 9546 9547void MipsInstPrinter::printCustomAliasOperand( 9548 const MCInst *MI, unsigned OpIdx, 9549 unsigned PrintMethodIdx, 9550 raw_ostream &OS) { 9551 switch (PrintMethodIdx) { 9552 default: 9553 llvm_unreachable("Unknown PrintMethod kind"); 9554 break; 9555 case 0: 9556 printUImm<10>(MI, OpIdx, OS); 9557 break; 9558 } 9559} 9560 9561#endif // PRINT_ALIAS_INSTR 9562