Home
last modified time | relevance | path

Searched refs:iPTR (Results 1 – 25 of 147) sorted by relevance

123456

/external/swiftshader/third_party/llvm-10.0/configs/common/lib/Target/X86/
DX86GenDAGISel.inc75 …// Src: (st VR128:{ *:[v4f32] }:$src, addr:{ *:[iPTR] }:$dst)<<P:Predicate_unindexedstore>><<P:Pre…
76 // Dst: (VMOVNTPSmr addr:{ *:[iPTR] }:$dst, VR128:{ *:[v4f32] }:$src)
83 …// Src: (st VR128:{ *:[v4f32] }:$src, addr:{ *:[iPTR] }:$dst)<<P:Predicate_unindexedstore>><<P:Pre…
84 // Dst: (MOVNTPSmr addr:{ *:[iPTR] }:$dst, VR128:{ *:[v4f32] }:$src)
91 …// Src: (st VR128X:{ *:[v4f32] }:$src, addr:{ *:[iPTR] }:$dst)<<P:Predicate_unindexedstore>><<P:Pr…
92 // Dst: (VMOVNTPSZ128mr addr:{ *:[iPTR] }:$dst, VR128X:{ *:[v4f32] }:$src)
107 …// Src: (st VR128:{ *:[v2f64] }:$src, addr:{ *:[iPTR] }:$dst)<<P:Predicate_unindexedstore>><<P:Pre…
108 // Dst: (VMOVNTPDmr addr:{ *:[iPTR] }:$dst, VR128:{ *:[v2f64] }:$src)
115 …// Src: (st VR128:{ *:[v2f64] }:$src, addr:{ *:[iPTR] }:$dst)<<P:Predicate_unindexedstore>><<P:Pre…
116 // Dst: (MOVNTPDmr addr:{ *:[iPTR] }:$dst, VR128:{ *:[v2f64] }:$src)
[all …]
DX86GenGlobalISel.inc7299 …// (intrinsic_wo_chain:{ *:[v4i32] } 7458:{ *:[iPTR] }, VR128:{ *:[v8i16] }:$src) => (VPHSUBWDrr…
7315 …// (intrinsic_wo_chain:{ *:[v2i64] } 7457:{ *:[iPTR] }, VR128:{ *:[v4i32] }:$src) => (VPHSUBDQrr…
7331 …// (intrinsic_wo_chain:{ *:[v8i16] } 7456:{ *:[iPTR] }, VR128:{ *:[v16i8] }:$src) => (VPHSUBBWrr…
7347 …// (intrinsic_wo_chain:{ *:[v2i64] } 7455:{ *:[iPTR] }, VR128:{ *:[v8i16] }:$src) => (VPHADDWQrr…
7363 …// (intrinsic_wo_chain:{ *:[v4i32] } 7454:{ *:[iPTR] }, VR128:{ *:[v8i16] }:$src) => (VPHADDWDrr…
7379 …// (intrinsic_wo_chain:{ *:[v2i64] } 7453:{ *:[iPTR] }, VR128:{ *:[v8i16] }:$src) => (VPHADDUWQr…
7395 …// (intrinsic_wo_chain:{ *:[v4i32] } 7452:{ *:[iPTR] }, VR128:{ *:[v8i16] }:$src) => (VPHADDUWDr…
7411 …// (intrinsic_wo_chain:{ *:[v2i64] } 7451:{ *:[iPTR] }, VR128:{ *:[v4i32] }:$src) => (VPHADDUDQr…
7427 …// (intrinsic_wo_chain:{ *:[v8i16] } 7450:{ *:[iPTR] }, VR128:{ *:[v16i8] }:$src) => (VPHADDUBWr…
7443 …// (intrinsic_wo_chain:{ *:[v2i64] } 7449:{ *:[iPTR] }, VR128:{ *:[v16i8] }:$src) => (VPHADDUBQr…
[all …]
/external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/X86/
DX86InstrVecCompiler.td20 def : Pat<(f32 (extractelt (v4f32 VR128:$src), (iPTR 0))),
22 def : Pat<(f64 (extractelt (v2f64 VR128:$src), (iPTR 0))),
28 def : Pat<(f32 (extractelt (v4f32 VR128X:$src), (iPTR 0))),
30 def : Pat<(f64 (extractelt (v2f64 VR128X:$src), (iPTR 0))),
60 def : Pat<(subVT (extract_subvector (VT RC:$src), (iPTR 0))),
63 def : Pat<(VT (insert_subvector undef, subRC:$src, (iPTR 0))),
109 (SrcTy RC:$src), (iPTR 0))),
179 maskzeroupperv1i1:$src, (iPTR 0))),
182 maskzeroupperv8i1:$src, (iPTR 0))),
185 maskzeroupperv16i1:$src, (iPTR 0))),
[all …]
DX86InstrAVX512.td491 (iPTR imm)),
494 (iPTR imm))>,
503 (iPTR imm)),
506 (iPTR imm))>, AVX512AIi8Base, EVEX_4V,
524 (To.VT To.RC:$src1), (From.VT From.RC:$src2), (iPTR imm)),
532 (iPTR imm)),
632 (iPTR imm))),
644 (iPTR imm))),
655 (iPTR imm))),
665 (iPTR imm))),
[all …]
/external/llvm-project/llvm/lib/Target/X86/
DX86InstrVecCompiler.td20 def : Pat<(f32 (extractelt (v4f32 VR128:$src), (iPTR 0))),
22 def : Pat<(f64 (extractelt (v2f64 VR128:$src), (iPTR 0))),
28 def : Pat<(f32 (extractelt (v4f32 VR128X:$src), (iPTR 0))),
30 def : Pat<(f64 (extractelt (v2f64 VR128X:$src), (iPTR 0))),
60 def : Pat<(subVT (extract_subvector (VT RC:$src), (iPTR 0))),
63 def : Pat<(VT (insert_subvector undef, subRC:$src, (iPTR 0))),
109 (SrcTy RC:$src), (iPTR 0))),
179 maskzeroupperv1i1:$src, (iPTR 0))),
182 maskzeroupperv8i1:$src, (iPTR 0))),
185 maskzeroupperv16i1:$src, (iPTR 0))),
[all …]
DX86InstrAVX512.td534 (iPTR imm)),
537 (iPTR imm))>,
546 (iPTR imm)),
549 (iPTR imm))>, AVX512AIi8Base, EVEX_4V,
567 (To.VT To.RC:$src1), (From.VT From.RC:$src2), (iPTR imm)),
575 (iPTR imm)),
675 (iPTR imm))),
687 (iPTR imm))),
698 (iPTR imm))),
708 (iPTR imm))),
[all …]
/external/swiftshader/third_party/llvm-10.0/configs/common/lib/Target/PowerPC/
DPPCGenDAGISel.inc82 …(st (vector_extract:{ *:[i32] } v16i8:{ *:[v16i8] }:$S, 7:{ *:[iPTR] }), xoaddr:{ *:[iPTR] }:$dst)…
83 …Xv (COPY_TO_REGCLASS:{ *:[v4i32] } ?:{ *:[v16i8] }:$S, VSRC:{ *:[i32] }), xoaddr:{ *:[iPTR] }:$dst)
99 …(st (vector_extract:{ *:[i32] } v16i8:{ *:[v16i8] }:$S, 8:{ *:[iPTR] }), xoaddr:{ *:[iPTR] }:$dst)…
100 …Xv (COPY_TO_REGCLASS:{ *:[v4i32] } ?:{ *:[v16i8] }:$S, VSRC:{ *:[i32] }), xoaddr:{ *:[iPTR] }:$dst)
120 …(st (vector_extract:{ *:[i32] } v8i16:{ *:[v8i16] }:$S, 3:{ *:[iPTR] }), xoaddr:{ *:[iPTR] }:$dst)…
121 …Xv (COPY_TO_REGCLASS:{ *:[v4i32] } ?:{ *:[v8i16] }:$S, VSRC:{ *:[i32] }), xoaddr:{ *:[iPTR] }:$dst)
137 …(st (vector_extract:{ *:[i32] } v8i16:{ *:[v8i16] }:$S, 4:{ *:[iPTR] }), xoaddr:{ *:[iPTR] }:$dst)…
138 …Xv (COPY_TO_REGCLASS:{ *:[v4i32] } ?:{ *:[v8i16] }:$S, VSRC:{ *:[i32] }), xoaddr:{ *:[iPTR] }:$dst)
157 …rc: (st (extractelt:{ *:[i64] } v2i64:{ *:[v2i64] }:$A, 1:{ *:[iPTR] }), iaddrX4:{ *:[iPTR] }:$src…
158 …f64 (EXTRACT_SUBREG:{ *:[f64] } ?:{ *:[v2i64] }:$A, sub_64:{ *:[i32] }), iaddrX4:{ *:[iPTR] }:$src)
[all …]
/external/llvm-project/llvm/test/TableGen/
DGlobalISelEmitter-atomic_store.td18 // GISEL-NEXT: // (atomic_store iPTR:{ *:[iPTR] }:$ptr, i32:{ *:[i32] }:$val)<<P:Predicate_atomic_s…
21 // (atomic_store_8 iPTR:$ptr, i32:$val),
22 (atomic_store_8 iPTR:$ptr, i32:$val),
Dintrinsic-pointer-to-any.td21 def iPTR : ValueType<0 , 254>;
42 : LLVMType<iPTR>{
Dimmarg.td16 // GISEL-NEXT: // (intrinsic_void {{[0-9]+}}:{ *:[iPTR] }, (timm:{ *:[i32] }):$src) => (SLEEP0 (t…
DGlobalISelEmitterOverloadedPtr.td21 // CHECK-NEXT: // (intrinsic_w_chain:{ *:[i32] } {{[0-9]+}}:{ *:[iPTR] }, GPR32:{ *:[i32] }:$src)<<…
DGlobalISelEmitter-input-discard.td18 // GISEL-NEXT: // (intrinsic_w_chain:{ *:[i32] } {{[0-9]+}}:{ *:[iPTR] }, srcvalue:{ *:[i32] }, i32…
/external/swiftshader/third_party/llvm-10.0/configs/common/lib/Target/Mips/
DMipsGenDAGISel.inc74 …// Src: (st f64:{ *:[f64] }:$v, addrRegImm:{ *:[iPTR] }:$a)<<P:Predicate_unindexedstore>><<P:Predi…
82 …// Src: (st f64:{ *:[f64] }:$v, addrRegImm:{ *:[iPTR] }:$a)<<P:Predicate_unindexedstore>><<P:Predi…
83 // Dst: (SDC164 f64:{ *:[f64] }:$v, addrRegImm:{ *:[iPTR] }:$a)
90 …// Src: (st f64:{ *:[f64] }:$v, addrRegImm:{ *:[iPTR] }:$a)<<P:Predicate_unindexedstore>><<P:Predi…
91 // Dst: (SDC1 f64:{ *:[f64] }:$v, addrRegImm:{ *:[iPTR] }:$a)
98 …// Src: (st f64:{ *:[f64] }:$v, addrRegImm:{ *:[iPTR] }:$a)<<P:Predicate_unindexedstore>><<P:Predi…
114 …// Src: (st AFGR64Opnd:{ *:[f64] }:$fs, (add:{ *:[iPTR] } iPTR:{ *:[iPTR] }:$base, iPTR:{ *:[iPTR]…
115 … // Dst: (SDXC1 AFGR64Opnd:{ *:[f64] }:$fs, iPTR:{ *:[iPTR] }:$base, iPTR:{ *:[iPTR] }:$index)
121 …// Src: (st FGR64Opnd:{ *:[f64] }:$fs, (add:{ *:[iPTR] } iPTR:{ *:[iPTR] }:$base, iPTR:{ *:[iPTR] …
122 … // Dst: (SDXC164 FGR64Opnd:{ *:[f64] }:$fs, iPTR:{ *:[iPTR] }:$base, iPTR:{ *:[iPTR] }:$index)
[all …]
DMipsGenGlobalISel.inc4664 …// (intrinsic_wo_chain:{ *:[v4i8] } 4174:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_immZExt8>>:$…
4685 …// (intrinsic_wo_chain:{ *:[v2i16] } 4173:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_immSExt10>>…
4706 …// (intrinsic_wo_chain:{ *:[v2i16] } 4173:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_immSExt10>>…
4727 …// (intrinsic_wo_chain:{ *:[v4i8] } 4174:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_immZExt8>>:$…
4743 …// (intrinsic_wo_chain:{ *:[i32] } 4171:{ *:[iPTR] }, DSPROpnd:{ *:[v4i8] }:$rs) => (RADDU_W_QB:…
4759 …// (intrinsic_wo_chain:{ *:[i32] } 4153:{ *:[iPTR] }, DSPROpnd:{ *:[v2i16] }:$rt) => (PRECEQ_W_P…
4775 …// (intrinsic_wo_chain:{ *:[i32] } 4154:{ *:[iPTR] }, DSPROpnd:{ *:[v2i16] }:$rt) => (PRECEQ_W_P…
4791 …// (intrinsic_wo_chain:{ *:[v2i16] } 4155:{ *:[iPTR] }, DSPROpnd:{ *:[v4i8] }:$rt) => (PRECEQU_P…
4807 …// (intrinsic_wo_chain:{ *:[v2i16] } 4157:{ *:[iPTR] }, DSPROpnd:{ *:[v4i8] }:$rt) => (PRECEQU_P…
4823 …// (intrinsic_wo_chain:{ *:[v2i16] } 4156:{ *:[iPTR] }, DSPROpnd:{ *:[v4i8] }:$rt) => (PRECEQU_P…
[all …]
/external/swiftshader/third_party/llvm-10.0/configs/common/lib/Target/ARM/
DARMGenDAGISel.inc5845 …] }:$src1, (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1662:{ *:[iPTR] }, DPR:{ *:[v8i8] …
5860 … }:$src1, (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 1662:{ *:[iPTR] }, DPR:{ *:[v4i16]…
5874 … }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1662:{ *:[iPTR] }, DPR:{ *:[v2i32]…
5893 …] }:$src1, (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1663:{ *:[iPTR] }, DPR:{ *:[v8i8] …
5908 … }:$src1, (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 1663:{ *:[iPTR] }, DPR:{ *:[v4i16]…
5922 … }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1663:{ *:[iPTR] }, DPR:{ *:[v2i32]…
5949 …:[v8i16] } (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1662:{ *:[iPTR] }, DPR:{ *:[v8i8] …
5965 …[v4i32] } (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 1662:{ *:[iPTR] }, DPR:{ *:[v4i16]…
5980 …[v2i64] } (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1662:{ *:[iPTR] }, DPR:{ *:[v2i32]…
6000 …:[v8i16] } (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1663:{ *:[iPTR] }, DPR:{ *:[v8i8] …
[all …]
DARMGenGlobalISel.inc1651 …// (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 1662:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, …
1676 …// (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 1663:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, …
1701 …2] } DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 1662:{ *:[iPTR] }, DPR:{ *:[v2i32]…
1726 …2] } DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 1663:{ *:[iPTR] }, DPR:{ *:[v2i32]…
1825 …// (add:{ *:[v2i64] } (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1662:{ *:[iPTR] }, DPR…
1854 …// (add:{ *:[v2i64] } (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1663:{ *:[iPTR] }, DPR…
1883 … }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1662:{ *:[iPTR] }, DPR:{ *:[v2i32]…
1912 … }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1663:{ *:[iPTR] }, DPR:{ *:[v2i32]…
2089 …// (add:{ *:[v4i16] } (intrinsic_wo_chain:{ *:[v4i16] } 1662:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, …
2114 …// (add:{ *:[v4i16] } (intrinsic_wo_chain:{ *:[v4i16] } 1663:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, …
[all …]
/external/swiftshader/third_party/llvm-10.0/configs/common/lib/Target/AArch64/
DAArch64GenGlobalISel.inc1790 …// (add:{ *:[v1i64] } (intrinsic_wo_chain:{ *:[v1i64] } 371:{ *:[iPTR] }, V64:{ *:[v2i32] }:$Rn), …
1811 …// (add:{ *:[v1i64] } (intrinsic_wo_chain:{ *:[v1i64] } 429:{ *:[iPTR] }, V64:{ *:[v2i32] }:$Rn), …
1832 …1i64] } V64:{ *:[v1i64] }:$Rd, (intrinsic_wo_chain:{ *:[v1i64] } 371:{ *:[iPTR] }, V64:{ *:[v2i32]…
1853 …1i64] } V64:{ *:[v1i64] }:$Rd, (intrinsic_wo_chain:{ *:[v1i64] } 429:{ *:[iPTR] }, V64:{ *:[v2i32]…
1904 …// (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 370:{ *:[iPTR] }, V64:{ *:[v2i32] }:$Rn, V…
1927 …// (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 428:{ *:[iPTR] }, V64:{ *:[v2i32] }:$Rn, V…
1948 …// (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 371:{ *:[iPTR] }, V64:{ *:[v4i16] }:$Rn), …
1968 …// (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 429:{ *:[iPTR] }, V64:{ *:[v4i16] }:$Rn), …
1990 …2i32] } V64:{ *:[v2i32] }:$Rd, (intrinsic_wo_chain:{ *:[v2i32] } 370:{ *:[iPTR] }, V64:{ *:[v2i32]…
2013 …2i32] } V64:{ *:[v2i32] }:$Rd, (intrinsic_wo_chain:{ *:[v2i32] } 428:{ *:[iPTR] }, V64:{ *:[v2i32]…
[all …]
DAArch64GenDAGISel.inc2734 … // Src: (vector_extract:{ *:[f64] } V128:{ *:[v2f64] }:$Rn, 0:{ *:[iPTR] }) - Complexity = 8
2758 … // Src: (vector_extract:{ *:[f32] } V128:{ *:[v4f32] }:$Rn, 0:{ *:[iPTR] }) - Complexity = 8
2782 … // Src: (vector_extract:{ *:[f16] } V128:{ *:[v8f16] }:$Rn, 0:{ *:[iPTR] }) - Complexity = 8
65914 …i32] } V128:{ *:[v4i32] }:$Rd, (intrinsic_wo_chain:{ *:[v4i32] } 387:{ *:[iPTR] }, (extract_subvec…
65943 …i64] } V128:{ *:[v2i64] }:$Rd, (intrinsic_wo_chain:{ *:[v2i64] } 387:{ *:[iPTR] }, (extract_subvec…
65978 …i32] } V128:{ *:[v4i32] }:$Rd, (intrinsic_wo_chain:{ *:[v4i32] } 441:{ *:[iPTR] }, (extract_subvec…
66007 …i64] } V128:{ *:[v2i64] }:$Rd, (intrinsic_wo_chain:{ *:[v2i64] } 441:{ *:[iPTR] }, (extract_subvec…
66048 …// Src: (add:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i32] } 387:{ *:[iPTR] }, (extract_subvector:…
66078 …// Src: (add:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i64] } 387:{ *:[iPTR] }, (extract_subvector:…
66114 …// Src: (add:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i32] } 441:{ *:[iPTR] }, (extract_subvector:…
[all …]
/external/llvm/lib/Target/WebAssembly/
DWebAssemblyInstrInfo.td28 def SDT_WebAssemblyCallSeqStart : SDCallSeqStart<[SDTCisVT<0, iPTR>]>;
30 SDCallSeqEnd<[SDTCisVT<0, iPTR>, SDTCisVT<1, iPTR>]>;
/external/llvm/lib/Target/X86/
DX86InstrAVX512.td443 (iPTR imm))>, AVX512AIi8Base, EVEX_4V;
451 (iPTR imm))>, AVX512AIi8Base, EVEX_4V,
461 (To.VT To.RC:$src1), (From.VT From.RC:$src2), (iPTR imm)),
469 (iPTR imm)),
580 (iPTR imm)))]>,
587 (From.VT From.RC:$src1), (iPTR imm))),
603 From.RC:$src1, (iPTR imm:$idx), To.RC:$src0, To.MRC:$mask),
613 From.RC:$src1, (iPTR imm:$idx), To.ImmAllZerosV, To.MRC:$mask),
622 From.RC:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
633 def : Pat<(vextract_extract:$ext (From.VT From.RC:$src1), (iPTR imm)),
[all …]
DX86InstrSSE.td333 def : Pat<(f32 (extractelt (v4f32 VR128:$src), (iPTR 0))),
335 def : Pat<(f64 (extractelt (v2f64 VR128:$src), (iPTR 0))),
340 def : Pat<(v4i32 (extract_subvector (v8i32 VR256:$src), (iPTR 0))),
342 def : Pat<(v4f32 (extract_subvector (v8f32 VR256:$src), (iPTR 0))),
345 def : Pat<(v2i64 (extract_subvector (v4i64 VR256:$src), (iPTR 0))),
347 def : Pat<(v2f64 (extract_subvector (v4f64 VR256:$src), (iPTR 0))),
350 def : Pat<(v8i16 (extract_subvector (v16i16 VR256:$src), (iPTR 0))),
352 def : Pat<(v16i8 (extract_subvector (v32i8 VR256:$src), (iPTR 0))),
358 def : Pat<(insert_subvector undef, (v2i64 VR128:$src), (iPTR 0)),
360 def : Pat<(insert_subvector undef, (v2f64 VR128:$src), (iPTR 0)),
[all …]
/external/swiftshader/third_party/llvm-10.0/llvm/lib/Target/WebAssembly/
DWebAssemblyInstrInfo.td69 def SDT_WebAssemblyCallSeqStart : SDCallSeqStart<[SDTCisVT<0, iPTR>,
70 SDTCisVT<1, iPTR>]>;
72 SDCallSeqEnd<[SDTCisVT<0, iPTR>, SDTCisVT<1, iPTR>]>;
/external/llvm-project/llvm/lib/Target/WebAssembly/
DWebAssemblyInstrInfo.td73 def SDT_WebAssemblyCallSeqStart : SDCallSeqStart<[SDTCisVT<0, iPTR>,
74 SDTCisVT<1, iPTR>]>;
76 SDCallSeqEnd<[SDTCisVT<0, iPTR>, SDTCisVT<1, iPTR>]>;
/external/llvm/lib/Target/PowerPC/
DPPCInstr64Bit.td39 def tocentry : Operand<iPTR> {
1123 def : Pat<(pre_truncsti8 i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1125 def : Pat<(pre_truncsti16 i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1127 def : Pat<(pre_truncsti32 i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1129 def : Pat<(aligned4pre_store i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1132 def : Pat<(pre_truncsti8 i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
1134 def : Pat<(pre_truncsti16 i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
1136 def : Pat<(pre_truncsti32 i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
1138 def : Pat<(pre_store i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
/external/llvm/utils/TableGen/
DDAGISelMatcher.cpp316 if (T1 == MVT::iPTR) in TypesAreContradictory()
319 if (T2 == MVT::iPTR) in TypesAreContradictory()

123456