1; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx,+xop | FileCheck %s --check-prefix=XOP --check-prefix=XOP-AVX1
3; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx2,+xop | FileCheck %s --check-prefix=XOP --check-prefix=XOP-AVX2
4
5define <8 x i16> @test_mul_v8i16_add_v8i16(<8 x i16> %a0, <8 x i16> %a1, <8 x i16> %a2) {
6; XOP-LABEL: test_mul_v8i16_add_v8i16:
7; XOP:       # %bb.0:
8; XOP-NEXT:    vpmacsww %xmm2, %xmm1, %xmm0, %xmm0
9; XOP-NEXT:    retq
10  %1 = mul <8 x i16> %a0, %a1
11  %2 = add <8 x i16> %1, %a2
12  ret <8 x i16> %2
13}
14
15define <16 x i16> @test_mul_v16i16_add_v16i16(<16 x i16> %a0, <16 x i16> %a1, <16 x i16> %a2) {
16; XOP-AVX1-LABEL: test_mul_v16i16_add_v16i16:
17; XOP-AVX1:       # %bb.0:
18; XOP-AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm3
19; XOP-AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm4
20; XOP-AVX1-NEXT:    vextractf128 $1, %ymm2, %xmm5
21; XOP-AVX1-NEXT:    vpmacsww %xmm5, %xmm3, %xmm4, %xmm3
22; XOP-AVX1-NEXT:    vpmacsww %xmm2, %xmm1, %xmm0, %xmm0
23; XOP-AVX1-NEXT:    vinsertf128 $1, %xmm3, %ymm0, %ymm0
24; XOP-AVX1-NEXT:    retq
25;
26; XOP-AVX2-LABEL: test_mul_v16i16_add_v16i16:
27; XOP-AVX2:       # %bb.0:
28; XOP-AVX2-NEXT:    vpmullw %ymm1, %ymm0, %ymm0
29; XOP-AVX2-NEXT:    vpaddw %ymm0, %ymm2, %ymm0
30; XOP-AVX2-NEXT:    retq
31  %1 = mul <16 x i16> %a0, %a1
32  %2 = add <16 x i16> %a2, %1
33  ret <16 x i16> %2
34}
35
36define <4 x i32> @test_mul_v4i32_add_v4i32(<4 x i32> %a0, <4 x i32> %a1, <4 x i32> %a2) {
37; XOP-LABEL: test_mul_v4i32_add_v4i32:
38; XOP:       # %bb.0:
39; XOP-NEXT:    vpmacsdd %xmm2, %xmm1, %xmm0, %xmm0
40; XOP-NEXT:    retq
41  %1 = mul <4 x i32> %a0, %a1
42  %2 = add <4 x i32> %1, %a2
43  ret <4 x i32> %2
44}
45
46define <8 x i32> @test_mul_v8i32_add_v8i32(<8 x i32> %a0, <8 x i32> %a1, <8 x i32> %a2) {
47; XOP-AVX1-LABEL: test_mul_v8i32_add_v8i32:
48; XOP-AVX1:       # %bb.0:
49; XOP-AVX1-NEXT:    vextractf128 $1, %ymm1, %xmm3
50; XOP-AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm4
51; XOP-AVX1-NEXT:    vextractf128 $1, %ymm2, %xmm5
52; XOP-AVX1-NEXT:    vpmacsdd %xmm5, %xmm3, %xmm4, %xmm3
53; XOP-AVX1-NEXT:    vpmacsdd %xmm2, %xmm1, %xmm0, %xmm0
54; XOP-AVX1-NEXT:    vinsertf128 $1, %xmm3, %ymm0, %ymm0
55; XOP-AVX1-NEXT:    retq
56;
57; XOP-AVX2-LABEL: test_mul_v8i32_add_v8i32:
58; XOP-AVX2:       # %bb.0:
59; XOP-AVX2-NEXT:    vpmulld %ymm1, %ymm0, %ymm0
60; XOP-AVX2-NEXT:    vpaddd %ymm0, %ymm2, %ymm0
61; XOP-AVX2-NEXT:    retq
62  %1 = mul <8 x i32> %a0, %a1
63  %2 = add <8 x i32> %a2, %1
64  ret <8 x i32> %2
65}
66
67define <4 x i64> @test_mulx_v4i32_add_v4i64(<4 x i32> %a0, <4 x i32> %a1, <4 x i64> %a2) {
68; XOP-AVX1-LABEL: test_mulx_v4i32_add_v4i64:
69; XOP-AVX1:       # %bb.0:
70; XOP-AVX1-NEXT:    vpmovzxdq {{.*#+}} xmm3 = xmm1[0],zero,xmm1[1],zero
71; XOP-AVX1-NEXT:    vpmovzxdq {{.*#+}} xmm4 = xmm0[0],zero,xmm0[1],zero
72; XOP-AVX1-NEXT:    vpshufd {{.*#+}} xmm1 = xmm1[2,2,3,3]
73; XOP-AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,2,3,3]
74; XOP-AVX1-NEXT:    vextractf128 $1, %ymm2, %xmm5
75; XOP-AVX1-NEXT:    vpmacsdql %xmm5, %xmm1, %xmm0, %xmm0
76; XOP-AVX1-NEXT:    vpmacsdql %xmm2, %xmm3, %xmm4, %xmm1
77; XOP-AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm1, %ymm0
78; XOP-AVX1-NEXT:    retq
79;
80; XOP-AVX2-LABEL: test_mulx_v4i32_add_v4i64:
81; XOP-AVX2:       # %bb.0:
82; XOP-AVX2-NEXT:    vpmovzxdq {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
83; XOP-AVX2-NEXT:    vpmovzxdq {{.*#+}} ymm1 = xmm1[0],zero,xmm1[1],zero,xmm1[2],zero,xmm1[3],zero
84; XOP-AVX2-NEXT:    vpmuldq %ymm1, %ymm0, %ymm0
85; XOP-AVX2-NEXT:    vpaddq %ymm2, %ymm0, %ymm0
86; XOP-AVX2-NEXT:    retq
87  %1 = sext <4 x i32> %a0 to <4 x i64>
88  %2 = sext <4 x i32> %a1 to <4 x i64>
89  %3 = mul <4 x i64> %1, %2
90  %4 = add <4 x i64> %3, %a2
91  ret <4 x i64> %4
92}
93
94define <2 x i64> @test_pmuldq_lo_v4i32_add_v2i64(<4 x i32> %a0, <4 x i32> %a1, <2 x i64> %a2) {
95; XOP-LABEL: test_pmuldq_lo_v4i32_add_v2i64:
96; XOP:       # %bb.0:
97; XOP-NEXT:    vpmacsdql %xmm2, %xmm1, %xmm0, %xmm0
98; XOP-NEXT:    retq
99  %1 = call <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32> %a0, <4 x i32> %a1)
100  %2 = add <2 x i64> %1, %a2
101  ret <2 x i64> %2
102}
103
104define <2 x i64> @test_pmuldq_hi_v4i32_add_v2i64(<4 x i32> %a0, <4 x i32> %a1, <2 x i64> %a2) {
105; XOP-LABEL: test_pmuldq_hi_v4i32_add_v2i64:
106; XOP:       # %bb.0:
107; XOP-NEXT:    vpmacsdqh %xmm2, %xmm1, %xmm0, %xmm0
108; XOP-NEXT:    retq
109  %1 = shufflevector <4 x i32> %a0, <4 x i32> undef, <4 x i32> <i32 1, i32 undef, i32 3, i32 undef>
110  %2 = shufflevector <4 x i32> %a1, <4 x i32> undef, <4 x i32> <i32 1, i32 undef, i32 3, i32 undef>
111  %3 = call <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32> %1, <4 x i32> %2)
112  %4 = add <2 x i64> %3, %a2
113  ret <2 x i64> %4
114}
115
116define <4 x i32> @test_pmaddwd_v8i16_add_v4i32(<8 x i16> %a0, <8 x i16> %a1, <4 x i32> %a2) {
117; XOP-LABEL: test_pmaddwd_v8i16_add_v4i32:
118; XOP:       # %bb.0:
119; XOP-NEXT:    vpmadcswd %xmm2, %xmm1, %xmm0, %xmm0
120; XOP-NEXT:    retq
121  %1 = call <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16> %a0, <8 x i16> %a1)
122  %2 = add <4 x i32> %1, %a2
123  ret <4 x i32> %2
124}
125
126declare <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16>, <8 x i16>) nounwind readnone
127declare <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32>, <4 x i32>) nounwind readnone
128