Lines Matching refs:Reg
40 using Reg = dwarf::Reg; in WriteCIE() local
48 opcodes.DefCFA(Reg::ArmCore(13), 0); // R13(SP). in WriteCIE()
52 opcodes.Undefined(Reg::ArmCore(reg)); in WriteCIE()
54 opcodes.SameValue(Reg::ArmCore(reg)); in WriteCIE()
60 opcodes.Undefined(Reg::ArmFp(reg)); in WriteCIE()
62 opcodes.SameValue(Reg::ArmFp(reg)); in WriteCIE()
65 auto return_reg = Reg::ArmCore(14); // R14(LR). in WriteCIE()
71 opcodes.DefCFA(Reg::Arm64Core(31), 0); // R31(SP). in WriteCIE()
75 opcodes.Undefined(Reg::Arm64Core(reg)); in WriteCIE()
77 opcodes.SameValue(Reg::Arm64Core(reg)); in WriteCIE()
83 opcodes.Undefined(Reg::Arm64Fp(reg)); in WriteCIE()
85 opcodes.SameValue(Reg::Arm64Fp(reg)); in WriteCIE()
88 auto return_reg = Reg::Arm64Core(30); // R30(LR). in WriteCIE()
94 opcodes.DefCFA(Reg::Riscv64Core(2), 0); // X2(SP). in WriteCIE()
98 opcodes.Undefined(Reg::Riscv64Core(reg)); in WriteCIE()
100 opcodes.SameValue(Reg::Riscv64Core(reg)); in WriteCIE()
106 opcodes.Undefined(Reg::Riscv64Fp(reg)); in WriteCIE()
108 opcodes.SameValue(Reg::Riscv64Fp(reg)); in WriteCIE()
111 auto return_reg = Reg::Riscv64Core(1); // X1(RA). in WriteCIE()
119 opcodes.DefCFA(Reg::X86Core(4), 4); // R4(ESP). in WriteCIE()
120 opcodes.Offset(Reg::X86Core(8), -4); // R8(EIP). in WriteCIE()
124 opcodes.Undefined(Reg::X86Core(reg)); in WriteCIE()
128 opcodes.SameValue(Reg::X86Core(reg)); in WriteCIE()
134 opcodes.Undefined(Reg::X86Fp(reg)); in WriteCIE()
137 auto return_reg = Reg::X86Core(8); // R8(EIP). in WriteCIE()
143 opcodes.DefCFA(Reg::X86_64Core(4), 8); // R4(RSP). in WriteCIE()
144 opcodes.Offset(Reg::X86_64Core(16), -8); // R16(RIP). in WriteCIE()
150 opcodes.Undefined(Reg::X86_64Core(reg)); in WriteCIE()
152 opcodes.SameValue(Reg::X86_64Core(reg)); in WriteCIE()
158 opcodes.Undefined(Reg::X86_64Fp(reg)); in WriteCIE()
160 opcodes.SameValue(Reg::X86_64Fp(reg)); in WriteCIE()
163 auto return_reg = Reg::X86_64Core(16); // R16(RIP). in WriteCIE()