Lines Matching refs:U5

1633 // with a register and an unsigned immediate (U5) operand.
1678 // if ([!]cmp.eq(Ns.new,#U5)) jump:[n]t #r9:2
1679 // if ([!]cmp.gt(Ns.new,#U5)) jump:[n]t #r9:2
1680 // if ([!]cmp.gtu(Ns.new,#U5)) jump:[n]t #r9:2
1963 // Rd=extract(Rs,#u5,#U5)
2622 // Rx=add(#u8,asl(Rx,#U5))  Rx=add(#u8,lsr(Rx,#U5))
2623 // Rx=sub(#u8,asl(Rx,#U5))  Rx=sub(#u8,lsr(Rx,#U5))
2624 // Rx=and(#u8,asl(Rx,#U5))  Rx=and(#u8,lsr(Rx,#U5))
2625 // Rx=or(#u8,asl(Rx,#U5))   Rx=or(#u8,lsr(Rx,#U5))
2630   : MInst_acc<(outs IntRegs:$Rd), (ins u8Ext:$u8, IntRegs:$Rx, u5Imm:$U5),
2631       "$Rd = "#MnOp#"(#$u8, "#MnSh#"($Rx, #$U5))",
2633             (Op (Sh I32:$Rx, u5ImmPred:$U5), u32ImmPred:$u8))],
2639   bits<5> U5;
2646   let Inst{12-8} = U5;
2964 // mem[bh](Rs+#0) += #U5
2965 // mem[bh](Rs+#u6) += #U5
3049 // mem[bhw](Rs+#0) = [clrbit|setbit](#U5)
3050 // mem[bhw](Rs+#u6) = [clrbit|setbit](#U5)
3057   // mem[bhw](Rs+#u6:[012]) = [clrbit|setbit](#U5)
3064   // mem[bhw](Rs+#0) = [clrbit|setbit](#U5)
3086   // mem[bh](Rs+#0) = [clrbit|setbit](#U5)
3087   // mem[bh](Rs+#u6:[01]) = [clrbit|setbit](#U5)
3092   // memw(Rs+#0) = [clrbit|setbit](#U5)
3093   // memw(Rs+#u6:2) = [clrbit|setbit](#U5)
4106   : InstHexagon<(outs), (ins IntRegs:$Rs, u5Imm:$U5, brtarget:$r9_2),
4107   ""#px#" = cmp."#op#"($Rs, #$U5); if ("
4111   bits<5> U5;
4132   let Inst{12-8} = U5;