Home
last modified time | relevance | path

Searched refs:v_cvt_f32_f16_e32 (Results 1 – 25 of 72) sorted by relevance

123

/external/llvm-project/llvm/test/CodeGen/AMDGPU/
Dhalf.ll81 ; GCN: v_cvt_f32_f16_e32
82 ; GCN: v_cvt_f32_f16_e32
85 ; GCN: v_cvt_f32_f16_e32
105 ; GCN: v_cvt_f32_f16_e32
106 ; GCN: v_cvt_f32_f16_e32
107 ; GCN: v_cvt_f32_f16_e32
108 ; GCN: v_cvt_f32_f16_e32
109 ; GCN: v_cvt_f32_f16_e32
110 ; GCN: v_cvt_f32_f16_e32
111 ; GCN: v_cvt_f32_f16_e32
[all …]
Dfmin_legacy.f16.ll44 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v0, v0
45 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v1, v1
54 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v1, v1
55 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v0, v0
111 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v1, v1
112 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v3, v3
113 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v0, v0
114 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v2, v2
126 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v3, v3
127 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v1, v1
[all …]
Dfmax_legacy.f16.ll43 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v0, v0
44 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v1, v1
53 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v1, v1
54 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v0, v0
110 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v1, v1
111 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v3, v3
112 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v0, v0
113 ; SI-SAFE-NEXT: v_cvt_f32_f16_e32 v2, v2
125 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v3, v3
126 ; SI-NNAN-NEXT: v_cvt_f32_f16_e32 v1, v1
[all …]
Dllvm.fma.f16.ll13 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
14 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
15 ; SI: v_cvt_f32_f16_e32 v[[C_F32:[0-9]+]], v[[C_F16]]
39 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
40 ; SI: v_cvt_f32_f16_e32 v[[C_F32:[0-9]+]], v[[C_F16]]
62 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
63 ; SI: v_cvt_f32_f16_e32 v[[C_F32:[0-9]+]], v[[C_F16]]
85 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
86 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
109 ; SI: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
[all …]
Dv_mac_f16.ll8 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
9 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
10 ; SI: v_cvt_f32_f16_e32 v[[C_F32:[0-9]+]], v[[C_F16]]
68 ; SI: v_cvt_f32_f16_e32 [[CVT_A:v[0-9]+]], v{{[0-9]+}}
69 ; SI: v_cvt_f32_f16_e32 [[CVT_B:v[0-9]+]], v{{[0-9]+}}
70 ; SI: v_cvt_f32_f16_e32 [[CVT_C:v[0-9]+]], v{{[0-9]+}}
95 ; SI: v_cvt_f32_f16_e32 [[CVT_A:v[0-9]+]], v{{[0-9]+}}
96 ; SI: v_cvt_f32_f16_e32 [[CVT_B:v[0-9]+]], v{{[0-9]+}}
97 ; SI: v_cvt_f32_f16_e32 [[CVT_C:v[0-9]+]], v{{[0-9]+}}
122 ; SI: v_cvt_f32_f16_e32
[all …]
Dfptosi.f16.ll6 ; GCN: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
22 ; GCN: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
41 ; GCN: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
60 ; SI: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
61 ; SI: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
68 ; VI: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
89 ; GCN: v_cvt_f32_f16_e32
90 ; SI: v_cvt_f32_f16_e32
112 ; SI: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_F16_0]]
113 ; SI: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
[all …]
Dfptoui.f16.ll6 ; GCN: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
23 ; GCN: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
43 ; GCN: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
61 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
62 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
68 ; VI-DAG: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_V2_F16]]
89 ; GCN: v_cvt_f32_f16_e32
90 ; SI: v_cvt_f32_f16_e32
113 ; SI: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_F16_0]]
114 ; SI: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
[all …]
Dfadd.f16.ll7 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
8 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
28 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
46 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
68 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
70 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_0:[0-9]+]], v[[B_V2_F16]]
73 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
74 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_1:[0-9]+]], v[[B_F16_1]]
105 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_0:[0-9]+]], v[[B_V2_F16]]
107 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_1:[0-9]+]], v[[B_F16_1]]
[all …]
Dfsub.f16.ll8 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
9 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
29 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
47 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
67 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
69 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_0:[0-9]+]], v[[B_V2_F16]]
72 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
73 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_1:[0-9]+]], v[[B_F16_1]]
112 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_0:[0-9]+]], v[[B_V2_F16]]
114 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_1:[0-9]+]], v[[B_F16_1]]
[all …]
Dfpow.ll77 ; GFX6-NEXT: v_cvt_f32_f16_e32 v0, v0
78 ; GFX6-NEXT: v_cvt_f32_f16_e32 v1, v1
87 ; GFX8-NEXT: v_cvt_f32_f16_e32 v0, v0
88 ; GFX8-NEXT: v_cvt_f32_f16_e32 v1, v1
98 ; GFX9-NEXT: v_cvt_f32_f16_e32 v0, v0
99 ; GFX9-NEXT: v_cvt_f32_f16_e32 v1, v1
117 ; GFX6-NEXT: v_cvt_f32_f16_e32 v0, v0
118 ; GFX6-NEXT: v_cvt_f32_f16_e32 v1, v1
119 ; GFX6-NEXT: v_cvt_f32_f16_e32 v2, v2
120 ; GFX6-NEXT: v_cvt_f32_f16_e32 v3, v3
[all …]
Dfcmp.f16.ll7 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
8 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
58 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
59 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
81 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
82 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
104 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
105 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
127 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
128 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
[all …]
Dselect.f16.ll34 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
36 ; SI-NEXT: v_cvt_f32_f16_e32 v1, v1
38 ; SI-NEXT: v_cvt_f32_f16_e32 v2, v2
40 ; SI-NEXT: v_cvt_f32_f16_e32 v3, v3
121 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
123 ; SI-NEXT: v_cvt_f32_f16_e32 v1, v1
125 ; SI-NEXT: v_cvt_f32_f16_e32 v2, v2
200 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
202 ; SI-NEXT: v_cvt_f32_f16_e32 v1, v1
204 ; SI-NEXT: v_cvt_f32_f16_e32 v2, v2
[all …]
Dfmul.f16.ll8 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
9 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
29 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
47 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
68 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
70 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_0:[0-9]+]], v[[B_V2_F16]]
72 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
73 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_1:[0-9]+]], v[[B_F16_1]]
105 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_0:[0-9]+]], v[[B_V2_F16]]
107 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_1:[0-9]+]], v[[B_F16_1]]
[all …]
Dllvm.fmuladd.f16.ll15 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
16 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
17 ; SI: v_cvt_f32_f16_e32 v[[C_F32:[0-9]+]], v[[C_F16]]
52 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
53 ; SI: v_cvt_f32_f16_e32 v[[C_F32:[0-9]+]], v[[C_F16]]
87 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
88 ; SI: v_cvt_f32_f16_e32 v[[C_F32:[0-9]+]], v[[C_F16]]
136 ; SI: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
141 ; SI-DAG: v_cvt_f32_f16_e32 v[[B_F32_0:[0-9]+]], v[[B_V2_F16]]
142 ; SI-DAG: v_cvt_f32_f16_e32 v[[C_F32_0:[0-9]+]], v[[C_V2_F16]]
[all …]
Dfpext.f16.ll7 ; GCN: v_cvt_f32_f16_e32 v[[R_F32:[0-9]+]], v[[A_F16]]
22 ; GCN: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
38 ; GCN-DAG: v_cvt_f32_f16_e32 v[[R_F32_0:[0-9]+]], v[[A_V2_F16]]
40 ; SI: v_cvt_f32_f16_e32 v[[R_F32_1:[0-9]+]], v[[A_F16_1]]
58 ; SI-DAG: v_cvt_f32_f16_e32
60 ; GCN: v_cvt_f32_f16_e32
78 ; GCN: v_cvt_f32_f16_e32 v{{[0-9]+}}, s{{[0-9]+}}
136 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], [[A]]
156 ; SI-DAG: v_cvt_f32_f16_e32 [[CVTA:v[0-9]+]], [[A]]
182 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], [[A]]
[all …]
Dllvm.minnum.f16.ll30 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
32 ; SI-NEXT: v_cvt_f32_f16_e32 v1, v1
105 ; SI-NEXT: v_cvt_f32_f16_e32 v1, v1
106 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
138 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
206 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
271 ; SI-NEXT: v_cvt_f32_f16_e32 v1, s0
273 ; SI-NEXT: v_cvt_f32_f16_e32 v2, s0
274 ; SI-NEXT: v_cvt_f32_f16_e32 v3, s1
275 ; SI-NEXT: v_cvt_f32_f16_e32 v0, s6
[all …]
Dllvm.maxnum.f16.ll30 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
32 ; SI-NEXT: v_cvt_f32_f16_e32 v1, v1
115 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
183 ; SI-NEXT: v_cvt_f32_f16_e32 v0, v0
248 ; SI-NEXT: v_cvt_f32_f16_e32 v1, s0
250 ; SI-NEXT: v_cvt_f32_f16_e32 v2, s0
251 ; SI-NEXT: v_cvt_f32_f16_e32 v3, s1
252 ; SI-NEXT: v_cvt_f32_f16_e32 v0, s6
328 ; SI-NEXT: v_cvt_f32_f16_e32 v0, s2
330 ; SI-NEXT: v_cvt_f32_f16_e32 v1, s2
[all …]
Dllvm.amdgcn.fcmp.ll234 ; SI: v_cvt_f32_f16_e32 [[CVT0:v[0-9]+]], s{{[0-9]+}}
270 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
282 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
294 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
306 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
318 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
330 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
342 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
354 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
366 ; SI-DAG: v_cvt_f32_f16_e32 [[CVT:v[0-9]+]], s{{[0-9]+}}
[all …]
Dbr_cc.f16.ll8 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
9 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
55 ; SI: v_cvt_f32_f16_e32 v[[B_F32:[0-9]+]], v[[B_F16]]
92 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
Dfcopysign.f16.ll18 ; SI-DAG: v_cvt_f32_f16_e32 v[[MAG_F32:[0-9]+]], v[[MAG]]
19 ; SI-DAG: v_cvt_f32_f16_e32 v[[SIGN_F32:[0-9]+]], v[[SIGN]]
44 ; GCN-DAG: v_cvt_f32_f16_e32 v[[MAG_EXT:[0-9]+]], v[[MAG]]
68 ; GCN-DAG: v_cvt_f32_f16_e32 v[[MAG_EXT:[0-9]+]], v[[MAG]]
93 ; SI-DAG: v_cvt_f32_f16_e32 v[[SIGN_F32:[0-9]+]], v[[SIGN]]
119 ; SI-DAG: v_cvt_f32_f16_e32 v[[SIGN_F32:[0-9]+]], v[[SIGN]]
145 ; SI-DAG: v_cvt_f32_f16_e32 v[[MAG_F32:[0-9]+]], v[[MAG]]
173 ; SI-DAG: v_cvt_f32_f16_e32 v[[MAG_F32:[0-9]+]], v[[MAG]]
202 ; SI-DAG: v_cvt_f32_f16_e32 v[[SIGN_F32:[0-9]+]], v[[SIGN]]
203 ; SI-DAG: v_cvt_f32_f16_e32 v[[MAG_F32:[0-9]+]], v[[MAG_TRUNC]]
Dllvm.ceil.f16.ll9 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
27 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
29 ; SI-DAG: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
Dllvm.exp2.f16.ll9 ; SI: v_cvt_f32_f16_e32 v[[A_F32:[0-9]+]], v[[A_F16]]
28 ; SI: v_cvt_f32_f16_e32 v[[A_F32_1:[0-9]+]], v[[A_F16_1]]
29 ; SI: v_cvt_f32_f16_e32 v[[A_F32_0:[0-9]+]], v[[A_V2_F16]]
/external/llvm/test/CodeGen/AMDGPU/
Dhalf.ll85 ; GCN: v_cvt_f32_f16_e32
86 ; GCN: v_cvt_f32_f16_e32
87 ; GCN: v_cvt_f32_f16_e32
115 ; GCN: v_cvt_f32_f16_e32
116 ; GCN: v_cvt_f32_f16_e32
117 ; GCN: v_cvt_f32_f16_e32
118 ; GCN: v_cvt_f32_f16_e32
119 ; GCN: v_cvt_f32_f16_e32
120 ; GCN: v_cvt_f32_f16_e32
121 ; GCN: v_cvt_f32_f16_e32
[all …]
/external/llvm-project/llvm/test/CodeGen/AMDGPU/GlobalISel/
Dfma.ll57 ; GFX6-NEXT: v_cvt_f32_f16_e32 v0, v0
58 ; GFX6-NEXT: v_cvt_f32_f16_e32 v1, v1
59 ; GFX6-NEXT: v_cvt_f32_f16_e32 v2, v2
83 ; GFX6-NEXT: v_cvt_f32_f16_e32 v0, v0
84 ; GFX6-NEXT: v_cvt_f32_f16_e32 v2, v2
85 ; GFX6-NEXT: v_cvt_f32_f16_e32 v4, v4
86 ; GFX6-NEXT: v_cvt_f32_f16_e32 v1, v1
87 ; GFX6-NEXT: v_cvt_f32_f16_e32 v3, v3
88 ; GFX6-NEXT: v_cvt_f32_f16_e32 v5, v5
126 ; GFX6-NEXT: v_cvt_f32_f16_e32 v0, v0
[all …]
Droundeven.ll147 ; GFX6-NEXT: v_cvt_f32_f16_e32 v0, v0
155 ; GFX7-NEXT: v_cvt_f32_f16_e32 v0, v0
179 ; GFX6-NEXT: v_cvt_f32_f16_e32 v0, v0
180 ; GFX6-NEXT: v_cvt_f32_f16_e32 v1, v1
190 ; GFX7-NEXT: v_cvt_f32_f16_e32 v0, v0
191 ; GFX7-NEXT: v_cvt_f32_f16_e32 v1, v1
228 ; GFX6-NEXT: v_cvt_f32_f16_e32 v1, v0
230 ; GFX6-NEXT: v_cvt_f32_f16_e32 v2, v0
244 ; GFX7-NEXT: v_cvt_f32_f16_e32 v1, v0
246 ; GFX7-NEXT: v_cvt_f32_f16_e32 v2, v0
[all …]

123