Home
last modified time | relevance | path

Searched refs:v_xor_b32_e32 (Results 1 – 25 of 64) sorted by relevance

123

/external/llvm-project/llvm/test/CodeGen/AMDGPU/GlobalISel/
Dxnor.ll179 ; GCN-NEXT: v_xor_b32_e32 v0, v0, v1
180 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
192 ; GCN-NEXT: v_xor_b32_e32 v0, v0, v2
193 ; GCN-NEXT: v_xor_b32_e32 v1, v1, v3
194 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
195 ; GCN-NEXT: v_xor_b32_e32 v1, -1, v1
206 ; GCN-NEXT: v_xor_b32_e32 v0, s0, v0
207 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
218 ; GCN-NEXT: v_xor_b32_e32 v0, s0, v0
219 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
[all …]
Dsdiv.i32.ll15 ; GISEL-NEXT: v_xor_b32_e32 v0, v0, v2
16 ; GISEL-NEXT: v_xor_b32_e32 v1, v1, v3
36 ; GISEL-NEXT: v_xor_b32_e32 v1, v2, v3
37 ; GISEL-NEXT: v_xor_b32_e32 v0, v0, v1
46 ; CGP-NEXT: v_xor_b32_e32 v4, v2, v3
49 ; CGP-NEXT: v_xor_b32_e32 v0, v0, v2
50 ; CGP-NEXT: v_xor_b32_e32 v1, v1, v3
74 ; CGP-NEXT: v_xor_b32_e32 v0, v0, v4
113 ; GISEL-NEXT: v_xor_b32_e32 v0, s0, v0
150 ; CGP-NEXT: v_xor_b32_e32 v0, s4, v0
[all …]
Dsrem.i32.ll15 ; GISEL-NEXT: v_xor_b32_e32 v0, v0, v2
16 ; GISEL-NEXT: v_xor_b32_e32 v1, v1, v3
34 ; GISEL-NEXT: v_xor_b32_e32 v0, v0, v2
45 ; CGP-NEXT: v_xor_b32_e32 v0, v0, v2
46 ; CGP-NEXT: v_xor_b32_e32 v1, v1, v3
68 ; CGP-NEXT: v_xor_b32_e32 v0, v0, v2
104 ; GISEL-NEXT: v_xor_b32_e32 v0, s2, v0
138 ; CGP-NEXT: v_xor_b32_e32 v0, s2, v0
159 ; GISEL-NEXT: v_xor_b32_e32 v0, v0, v4
160 ; GISEL-NEXT: v_xor_b32_e32 v2, v2, v5
[all …]
Dfmul.v2f16.ll35 ; GFX8-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
57 ; GFX8-NEXT: v_xor_b32_e32 v1, 0x80008000, v1
80 ; GFX8-NEXT: v_xor_b32_e32 v0, s4, v0
81 ; GFX8-NEXT: v_xor_b32_e32 v1, s4, v1
156 ; GFX8-NEXT: v_xor_b32_e32 v0, s4, v0
157 ; GFX8-NEXT: v_xor_b32_e32 v1, s4, v1
185 ; GFX8-NEXT: v_xor_b32_e32 v2, s4, v2
186 ; GFX8-NEXT: v_xor_b32_e32 v3, s4, v3
214 ; GFX8-NEXT: v_xor_b32_e32 v0, s4, v0
215 ; GFX8-NEXT: v_xor_b32_e32 v2, s4, v2
[all …]
Dllvm.amdgcn.sdot8.ll52 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
60 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
73 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
81 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
Dllvm.amdgcn.udot8.ll52 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
60 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
73 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
81 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
Dmul.v2i16.ll33 ; GFX8-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
54 ; GFX8-NEXT: v_xor_b32_e32 v1, 0x80008000, v1
76 ; GFX8-NEXT: v_xor_b32_e32 v0, s4, v0
77 ; GFX8-NEXT: v_xor_b32_e32 v1, s4, v1
Dsdiv.i64.ll22 ; CHECK-NEXT: v_xor_b32_e32 v5, v5, v4
23 ; CHECK-NEXT: v_xor_b32_e32 v3, v3, v4
39 ; CHECK-NEXT: v_xor_b32_e32 v7, v7, v8
44 ; CHECK-NEXT: v_xor_b32_e32 v1, v1, v8
155 ; CHECK-NEXT: v_xor_b32_e32 v5, v8, v4
157 ; CHECK-NEXT: v_xor_b32_e32 v1, v1, v5
158 ; CHECK-NEXT: v_xor_b32_e32 v3, v3, v5
353 ; CHECK-NEXT: v_xor_b32_e32 v0, s0, v0
407 ; GISEL-NEXT: v_xor_b32_e32 v4, v4, v8
408 ; GISEL-NEXT: v_xor_b32_e32 v5, v5, v8
[all …]
Dsrem.i64.ll22 ; CHECK-NEXT: v_xor_b32_e32 v3, v3, v4
23 ; CHECK-NEXT: v_xor_b32_e32 v5, v5, v4
39 ; CHECK-NEXT: v_xor_b32_e32 v6, v6, v7
44 ; CHECK-NEXT: v_xor_b32_e32 v1, v1, v7
155 ; CHECK-NEXT: v_xor_b32_e32 v3, v3, v7
156 ; CHECK-NEXT: v_xor_b32_e32 v1, v1, v7
347 ; CHECK-NEXT: v_xor_b32_e32 v0, s6, v0
399 ; GISEL-NEXT: v_xor_b32_e32 v5, v5, v8
400 ; GISEL-NEXT: v_xor_b32_e32 v4, v4, v8
410 ; GISEL-NEXT: v_xor_b32_e32 v0, v0, v10
[all …]
Dandn2.ll56 ; GCN-NEXT: v_xor_b32_e32 v1, -1, v1
67 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
141 ; GCN-NEXT: v_xor_b32_e32 v2, -1, v2
142 ; GCN-NEXT: v_xor_b32_e32 v3, -1, v3
154 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
155 ; GCN-NEXT: v_xor_b32_e32 v1, -1, v1
249 ; GCN-NEXT: v_xor_b32_e32 v1, -1, v1
260 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
407 ; GFX6-NEXT: v_xor_b32_e32 v1, -1, v1
415 ; GFX9-NEXT: v_xor_b32_e32 v1, -1, v1
[all …]
Dorn2.ll56 ; GCN-NEXT: v_xor_b32_e32 v1, -1, v1
67 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
141 ; GCN-NEXT: v_xor_b32_e32 v2, -1, v2
142 ; GCN-NEXT: v_xor_b32_e32 v3, -1, v3
154 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
155 ; GCN-NEXT: v_xor_b32_e32 v1, -1, v1
249 ; GCN-NEXT: v_xor_b32_e32 v1, -1, v1
260 ; GCN-NEXT: v_xor_b32_e32 v0, -1, v0
407 ; GFX6-NEXT: v_xor_b32_e32 v1, -1, v1
415 ; GFX9-NEXT: v_xor_b32_e32 v1, -1, v1
[all …]
Dllvm.amdgcn.sdot4.ll96 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
104 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
117 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
125 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
Dllvm.amdgcn.udot4.ll96 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
104 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
117 ; GFX906-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
125 ; GFX10-NEXT: v_xor_b32_e32 v0, 0x80008000, v0
/external/llvm-project/llvm/test/CodeGen/AMDGPU/
Dxor3.ll12 ; GFX9-NEXT: v_xor_b32_e32 v0, v0, v1
13 ; GFX9-NEXT: v_xor_b32_e32 v0, v0, v2
29 ; GFX9-NEXT: v_xor_b32_e32 v0, s2, v0
30 ; GFX9-NEXT: v_xor_b32_e32 v0, s3, v0
46 ; GFX9-NEXT: v_xor_b32_e32 v1, v1, v2
47 ; GFX9-NEXT: v_xor_b32_e32 v0, v0, v1
63 ; GFX9-NEXT: v_xor_b32_e32 v0, s2, v0
64 ; GFX9-NEXT: v_xor_b32_e32 v0, v0, v1
80 ; GFX9-NEXT: v_xor_b32_e32 v0, v0, v1
81 ; GFX9-NEXT: v_xor_b32_e32 v0, 16, v0
[all …]
Doperand-folding.ll59 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
60 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
61 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
62 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
81 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 0x64, v{{[0-9]+}}
92 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
93 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
94 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
95 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
129 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 0, v{{[0-9]+}}
[all …]
Dxor.ll10 ; SI: v_xor_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
11 ; SI: v_xor_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
27 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
28 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
29 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
30 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
63 ; SI: v_xor_b32_e32 [[XOR:v[0-9]+]], [[B]], [[A]]
75 ; SI: v_xor_b32_e32
111 ; SI: v_xor_b32_e32
112 ; SI: v_xor_b32_e32
[all …]
Dxor_add.ll13 ; VI-NEXT: v_xor_b32_e32 v0, v0, v1
36 ; VI-NEXT: v_xor_b32_e32 v0, s2, v0
42 ; GFX9-NEXT: v_xor_b32_e32 v0, s2, v0
59 ; VI-NEXT: v_xor_b32_e32 v0, v0, v1
81 ; VI-NEXT: v_xor_b32_e32 v0, v0, v1
103 ; VI-NEXT: v_xor_b32_e32 v0, 3, v0
Dsdiv.ll33 ; GCN-NEXT: v_xor_b32_e32 v1, v1, v2
39 ; GCN-NEXT: v_xor_b32_e32 v0, v0, v5
40 ; GCN-NEXT: v_xor_b32_e32 v2, v5, v2
57 ; GCN-NEXT: v_xor_b32_e32 v0, v0, v2
78 ; TONGA-NEXT: v_xor_b32_e32 v1, v1, v2
84 ; TONGA-NEXT: v_xor_b32_e32 v0, v0, v5
85 ; TONGA-NEXT: v_xor_b32_e32 v2, v5, v2
102 ; TONGA-NEXT: v_xor_b32_e32 v0, v0, v2
123 ; GFX9-NEXT: v_xor_b32_e32 v1, v1, v2
129 ; GFX9-NEXT: v_xor_b32_e32 v0, v0, v5
[all …]
Dfmin_fmax_legacy.amdgcn.ll14 ; VI-SAFE-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
31 ; VI-SAFE-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
48 ; VI-SAFE-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
65 ; VI-SAFE-NEXT: v_xor_b32_e32 v0, 0x80000000, v0
Dmove-to-valu-worklist.ll10 ; GCN: v_xor_b32_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}}
11 ; GCN-NEXT: v_xor_b32_e32 v{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}}
Dselect-fabs-fneg-extract-legacy.ll12 ; GCN: v_xor_b32_e32 [[NEG_SELECT:v[0-9]+]], 0x80000000, [[SELECT]]
30 ; GCN: v_xor_b32_e32 [[NEG_SELECT:v[0-9]+]], 0x80000000, [[SELECT]]
Dbypass-div.ll23 ; GFX9-NEXT: v_xor_b32_e32 v4, v4, v3
24 ; GFX9-NEXT: v_xor_b32_e32 v5, v5, v3
85 ; GFX9-NEXT: v_xor_b32_e32 v9, v9, v8
90 ; GFX9-NEXT: v_xor_b32_e32 v1, v1, v8
134 ; GFX9-NEXT: v_xor_b32_e32 v5, v8, v3
136 ; GFX9-NEXT: v_xor_b32_e32 v3, v4, v5
137 ; GFX9-NEXT: v_xor_b32_e32 v1, v1, v5
341 ; GFX9-NEXT: v_xor_b32_e32 v5, v5, v3
342 ; GFX9-NEXT: v_xor_b32_e32 v3, v4, v3
403 ; GFX9-NEXT: v_xor_b32_e32 v8, v8, v7
[all …]
Dfneg.f16.ll18 ; GCN: v_xor_b32_e32 [[XOR:v[0-9]+]], 0x8000, [[VAL]]
82 ; GCN: v_xor_b32_e32 v{{[0-9]+}}, 0x80008000, [[VAL]]
106 ; CI: v_xor_b32_e32 [[FNEG:v[0-9]+]], 0x80008000, [[VAL]]
153 ; GCN: v_xor_b32_e32 [[NEG:v[0-9]+]], 0x80008000, [[VAL]]
/external/llvm/test/CodeGen/AMDGPU/
Doperand-folding.ll59 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
60 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
61 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
62 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 5, v{{[0-9]+}}
81 ; CHECK: v_xor_b32_e32 v{{[0-9]+}}, 0x64, v{{[0-9]+}}
92 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
93 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
94 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
95 ; CHECK: v_xor_b32_e32 v{{[0-9]}}, [[IMM]], v{{[0-9]}}
Dxor.ll10 ; SI: v_xor_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
11 ; SI: v_xor_b32_e32 v{{[0-9]+, v[0-9]+, v[0-9]+}}
27 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
28 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
29 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
30 ; SI: v_xor_b32_e32 {{v[0-9]+, v[0-9]+, v[0-9]+}}
63 ; SI: v_xor_b32_e32 [[XOR:v[0-9]+]], [[A]], [[B]]
75 ; SI: v_xor_b32_e32
111 ; SI: v_xor_b32_e32
112 ; SI: v_xor_b32_e32

123